JP2500334B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2500334B2 JP2500334B2 JP23873991A JP23873991A JP2500334B2 JP 2500334 B2 JP2500334 B2 JP 2500334B2 JP 23873991 A JP23873991 A JP 23873991A JP 23873991 A JP23873991 A JP 23873991A JP 2500334 B2 JP2500334 B2 JP 2500334B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor region
- semiconductor
- semiconductor device
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【従来の技術】本発明は半導体装置に関し、特に、動作
時に半導体表面に誘起されるキャリア蓄積層をトランジ
スタのベースとして利用することで特性の改善を図った
半導体装置に関する。
時に半導体表面に誘起されるキャリア蓄積層をトランジ
スタのベースとして利用することで特性の改善を図った
半導体装置に関する。
【０００２】従来、冶金学的に有形、固定の領域として
作り込まれた領域ではなくて、動作状態で選択的に半導
体表面に誘起される電荷層をベースとして利用するトラ
ンジスタとしては、例えば特開昭62−224969号公報に開
示されたものがある。これを図１に示して説明すると、
高電子濃度ｎ型（すなわちn+型）のGaAs基板11上に低電
子濃度ｎ型（すなわちn-型）の層11a を積層して成る第
１の半導体領域10があり、そのn-−GaAs層11a の表面
に、当該n-−GaAs層11a 中の少数キャリアに対して障壁
を形成する第２の半導体領域21として不純物を添加しな
いAlAs層21が設けられ、さらにその上に、n+−GaAsによ
る導電領域31が設けられている。このような構造におい
て導電領域31にバイアスを印加し、空乏層ないし反転層
13を生成してこれをベースとし、このベースの電位を制
御するためのp+−GaAsによるベースコンタクト領域12を
ベース端子Ｂ、導電領域31に接触する電極層をエミッタ
端子Ｅ、第１半導体領域10に接する電極層をコレクタ端
子Ｃとすると、この半導体装置はトランジスタとして動
作する。
作り込まれた領域ではなくて、動作状態で選択的に半導
体表面に誘起される電荷層をベースとして利用するトラ
ンジスタとしては、例えば特開昭62−224969号公報に開
示されたものがある。これを図１に示して説明すると、
高電子濃度ｎ型（すなわちn+型）のGaAs基板11上に低電
子濃度ｎ型（すなわちn-型）の層11a を積層して成る第
１の半導体領域10があり、そのn-−GaAs層11a の表面
に、当該n-−GaAs層11a 中の少数キャリアに対して障壁
を形成する第２の半導体領域21として不純物を添加しな
いAlAs層21が設けられ、さらにその上に、n+−GaAsによ
る導電領域31が設けられている。このような構造におい
て導電領域31にバイアスを印加し、空乏層ないし反転層
13を生成してこれをベースとし、このベースの電位を制
御するためのp+−GaAsによるベースコンタクト領域12を
ベース端子Ｂ、導電領域31に接触する電極層をエミッタ
端子Ｅ、第１半導体領域10に接する電極層をコレクタ端
子Ｃとすると、この半導体装置はトランジスタとして動
作する。
【０００３】
【発明が解決しようとする課題】しかしこのように、n-
−GaAs層11a と第２の半導体21との界面に誘起される空
乏層ないし反転層13をベースとして利用するトランジス
タでは、当該空乏層ないし反転層13の誘起に高電圧を要
し、また誘起される電荷量が少ないために、ベース抵抗
が高く、出力インピーダンスが低く、かつパンチスルー
電圧が低いという欠点があった。本発明は、こうした従
来の誘起電荷層利用型のトランジスタにおける問題点を
解消ないし緩和せんとするものである。
−GaAs層11a と第２の半導体21との界面に誘起される空
乏層ないし反転層13をベースとして利用するトランジス
タでは、当該空乏層ないし反転層13の誘起に高電圧を要
し、また誘起される電荷量が少ないために、ベース抵抗
が高く、出力インピーダンスが低く、かつパンチスルー
電圧が低いという欠点があった。本発明は、こうした従
来の誘起電荷層利用型のトランジスタにおける問題点を
解消ないし緩和せんとするものである。
【０００４】
【課題を解決するための手段】本発明者は、上記目的を
達成するためには、トランジスタのベースとして、従来
のように第１半導体領域と第２半導体領域の界面に誘起
される空乏層ないし反転層を利用するのではなくて、動
作状態（バイアス印加状態）において誘起されるキャリ
ア蓄積層を用いれば良いとの知見に至った。本発明で
は、こうした知見に基づき、 (a) 表面と裏面を有する第１半導体領域と； (b) 第１の面及び当該第１の面に対向する第２の面を有
し、第１の面にて第１半導体領域の表面に接し、第１半
導体領域中の多数キャリアに対してエネルギ障壁を形成
する低キャリア濃度でワイドギャップの第２半導体領域
と； (c) 第２半導体領域の上記第２の面に接する導電領域
と； (d) 動作状態において第１、第２半導体領域の界面に形
成されるキャリア蓄積層と； (e) 第１半導体領域の裏面に接する第３半導体領域とを
有して成り； (f) 導電領域をエミッタ、キャリア蓄積層をベース、第
１半導体領域及び第３半導体領域をコレクタとし、第２
半導体領域の伝導帯ないし価電子帯を通してキャリアを
輸送するか、または第２半導体領域の禁制帯中をトンネ
ルさせることにより、キャリア蓄積層を介し第１半導体
領域と導電領域の間にキャリア流を生成するトランジス
タとして動作すること；を特徴とする半導体装置を提案
する。
達成するためには、トランジスタのベースとして、従来
のように第１半導体領域と第２半導体領域の界面に誘起
される空乏層ないし反転層を利用するのではなくて、動
作状態（バイアス印加状態）において誘起されるキャリ
ア蓄積層を用いれば良いとの知見に至った。本発明で
は、こうした知見に基づき、 (a) 表面と裏面を有する第１半導体領域と； (b) 第１の面及び当該第１の面に対向する第２の面を有
し、第１の面にて第１半導体領域の表面に接し、第１半
導体領域中の多数キャリアに対してエネルギ障壁を形成
する低キャリア濃度でワイドギャップの第２半導体領域
と； (c) 第２半導体領域の上記第２の面に接する導電領域
と； (d) 動作状態において第１、第２半導体領域の界面に形
成されるキャリア蓄積層と； (e) 第１半導体領域の裏面に接する第３半導体領域とを
有して成り； (f) 導電領域をエミッタ、キャリア蓄積層をベース、第
１半導体領域及び第３半導体領域をコレクタとし、第２
半導体領域の伝導帯ないし価電子帯を通してキャリアを
輸送するか、または第２半導体領域の禁制帯中をトンネ
ルさせることにより、キャリア蓄積層を介し第１半導体
領域と導電領域の間にキャリア流を生成するトランジス
タとして動作すること；を特徴とする半導体装置を提案
する。
【０００５】
【実施例】以下、添付の図面に即し本発明の実施例につ
いて説明するが、まず総括的に言うと、本発明の半導体
装置では、第１の半導体領域の不純物濃度が十分低い
か、あるいは第１の半導体領域の膜厚が十分薄く、無印
加バイアス時には多数キャリアが完全に空乏しているこ
とが望ましい。が、その一方で、導電領域にバイアスを
印加したときには、第２の半導体領域と第１の半導体領
域の界面に多数キャリアが蓄積しなければならない。
いて説明するが、まず総括的に言うと、本発明の半導体
装置では、第１の半導体領域の不純物濃度が十分低い
か、あるいは第１の半導体領域の膜厚が十分薄く、無印
加バイアス時には多数キャリアが完全に空乏しているこ
とが望ましい。が、その一方で、導電領域にバイアスを
印加したときには、第２の半導体領域と第１の半導体領
域の界面に多数キャリアが蓄積しなければならない。
【０００６】図２には、本発明に従いこのような条件を
満たす材料関係で作製された半導体装置の一実施例にお
いて、バイアスを印加しない状態下でのエネルギバンド
ダイアグラム例が示されている。同図中では、第１の半
導体領域55はｐ型半導体、導電領域15はn+半導体により
構成されており、それらの間に挟まれている第２の半導
体領域25は、それ自体ではキャリア濃度は小さく、第１
の半導体領域55におけるよりも広いエネルギバンドギャ
ップを有し、かつ、当該バンドギャップが導電領域15か
ら第１の半導体領域55に向かって増加して行く（広がっ
て行く）半導体により構成されている。また、第１の半
導体領域55の表裏面において第２半導体領域25が接して
いる側の面を便宜的に「表面」と呼ぶならば、当該第１
半導体領域55の裏面にはn+半導体である第３の半導体領
域65が接触している。さらに、本願請求項記載中におい
て本願装置の構成を明確にするため、第２半導体領域25
の表裏面に関しては第１、第２の面と言う表現を導入
し、第１半導体領域55に接触している側の面を第１の面
と呼んでいる。
満たす材料関係で作製された半導体装置の一実施例にお
いて、バイアスを印加しない状態下でのエネルギバンド
ダイアグラム例が示されている。同図中では、第１の半
導体領域55はｐ型半導体、導電領域15はn+半導体により
構成されており、それらの間に挟まれている第２の半導
体領域25は、それ自体ではキャリア濃度は小さく、第１
の半導体領域55におけるよりも広いエネルギバンドギャ
ップを有し、かつ、当該バンドギャップが導電領域15か
ら第１の半導体領域55に向かって増加して行く（広がっ
て行く）半導体により構成されている。また、第１の半
導体領域55の表裏面において第２半導体領域25が接して
いる側の面を便宜的に「表面」と呼ぶならば、当該第１
半導体領域55の裏面にはn+半導体である第３の半導体領
域65が接触している。さらに、本願請求項記載中におい
て本願装置の構成を明確にするため、第２半導体領域25
の表裏面に関しては第１、第２の面と言う表現を導入
し、第１半導体領域55に接触している側の面を第１の面
と呼んでいる。
【０００７】しかるに、導電領域15を第１半導体領域55
に対しさらに負にバイアスすると、その時のエネルギバ
ンドダイアグラムは図３に示されるようになり、導電領
域15から第２半導体領域25の伝導帯を介し、キャリア
（この場合は電子）が第１半導体領域55に注入される。
図２，３中、Ecは伝導帯、Evは価電子帯、 Eiはエネルギ
バンドギャップの中心、EFPは第１半導体領域55における
正孔のフェルミレベル、EFn3、EFn'3は導電領域15の電子
のフェルミレベルを示している。
に対しさらに負にバイアスすると、その時のエネルギバ
ンドダイアグラムは図３に示されるようになり、導電領
域15から第２半導体領域25の伝導帯を介し、キャリア
（この場合は電子）が第１半導体領域55に注入される。
図２，３中、Ecは伝導帯、Evは価電子帯、 Eiはエネルギ
バンドギャップの中心、EFPは第１半導体領域55における
正孔のフェルミレベル、EFn3、EFn'3は導電領域15の電子
のフェルミレベルを示している。
【０００８】図２に示すように、導電領域15にバイアス
を印加しない場合、第１半導体領域55の正孔のフェルミ
レベルEFP はエネルギバンドギャップの中心Eiより上に
位置しており、第１半導体領域55中の多数キャリア（こ
の場合は正孔）は空乏化している。しかし導電領域15に
バイアスを印加すると、図３に示すように第１半導体領
域55と第二半導体領域25の界面に第１半導体領域55中の
多数キャリアの蓄積層35が誘起される。従って、このキ
ャリア蓄積層35の電位を制御すれば第１半導体領域55中
に注入される電子の数を制御することができるので、こ
の半導体装置はキャリア蓄積層35をベースとするトラン
ジスタとして動作する。
を印加しない場合、第１半導体領域55の正孔のフェルミ
レベルEFP はエネルギバンドギャップの中心Eiより上に
位置しており、第１半導体領域55中の多数キャリア（こ
の場合は正孔）は空乏化している。しかし導電領域15に
バイアスを印加すると、図３に示すように第１半導体領
域55と第二半導体領域25の界面に第１半導体領域55中の
多数キャリアの蓄積層35が誘起される。従って、このキ
ャリア蓄積層35の電位を制御すれば第１半導体領域55中
に注入される電子の数を制御することができるので、こ
の半導体装置はキャリア蓄積層35をベースとするトラン
ジスタとして動作する。
【０００９】そして、場合により、光を第１半導体領域
55に届くように照射してキャリアを発生させれば、第１
半導体領域55と導電領域15間に印加するバイアスの大き
さは同じであっても、より多くの電子注入を行なわせる
こともできる。すなわちこれは、本発明による半導体装
置はまた、光検出機能を有するホトトランジスタとして
も動作し得ることを意味する。この場合にはもちろん、
既存の他の一般的なホトトランジスタと同様に、導電領
域15と第１半導体領域55（または第３半導体領域65）に
のみ外部回路への引出し用端子（エミッタ端子及びコレ
クタ端子）を設け、誘起されたキャリア蓄積層35である
ベースに対しては、これに電気的に接続したコンタクト
領域ないしベース端子を特には設けないで良いこともあ
る。
55に届くように照射してキャリアを発生させれば、第１
半導体領域55と導電領域15間に印加するバイアスの大き
さは同じであっても、より多くの電子注入を行なわせる
こともできる。すなわちこれは、本発明による半導体装
置はまた、光検出機能を有するホトトランジスタとして
も動作し得ることを意味する。この場合にはもちろん、
既存の他の一般的なホトトランジスタと同様に、導電領
域15と第１半導体領域55（または第３半導体領域65）に
のみ外部回路への引出し用端子（エミッタ端子及びコレ
クタ端子）を設け、誘起されたキャリア蓄積層35である
ベースに対しては、これに電気的に接続したコンタクト
領域ないしベース端子を特には設けないで良いこともあ
る。
【００１０】これに対して、ベースに電気信号を印加す
る通常のトランジスタと同様、外部回路への引き出し端
子としてベース端子を設ける場合には、キャリア蓄積層
35と電気的に接続するコンタクト領域（例えば後述する
図６図示実施例中の領域45a)を設ければ、このコンタク
ト領域をベース端子として、これと導電領域間にバイア
スを印加することで第１半導体領域55と導電領域15間に
流れるキャリア流ないしそれに基づく電流を制御するこ
とができる。
る通常のトランジスタと同様、外部回路への引き出し端
子としてベース端子を設ける場合には、キャリア蓄積層
35と電気的に接続するコンタクト領域（例えば後述する
図６図示実施例中の領域45a)を設ければ、このコンタク
ト領域をベース端子として、これと導電領域間にバイア
スを印加することで第１半導体領域55と導電領域15間に
流れるキャリア流ないしそれに基づく電流を制御するこ
とができる。
【００１１】ただし、キャリア蓄積層35とコンタクト領
域とを電気的に接続する手法は任意であって、最も一般
的には当該キャリア蓄積層35に対し直接にコンタクト領
域が接するようにするが、そうでなくても、例えば、キ
ャリア蓄積層35に対し幾何的に離れた位置ではあるが多
数キャリアの到達距離以内の位置にコンタクト領域を設
けても、やはりそれら両者は互いに電気的に接続してい
ることになるし、図示していないがキャリア蓄積層35に
接続した別途なキャリア蓄積層を設け、この別途なキャ
リア蓄積層に対してコンタクト領域を接触させるように
しても、当該コンタクト領域と主たるキャリア蓄積層35
とは電気的に接続することになる。
域とを電気的に接続する手法は任意であって、最も一般
的には当該キャリア蓄積層35に対し直接にコンタクト領
域が接するようにするが、そうでなくても、例えば、キ
ャリア蓄積層35に対し幾何的に離れた位置ではあるが多
数キャリアの到達距離以内の位置にコンタクト領域を設
けても、やはりそれら両者は互いに電気的に接続してい
ることになるし、図示していないがキャリア蓄積層35に
接続した別途なキャリア蓄積層を設け、この別途なキャ
リア蓄積層に対してコンタクト領域を接触させるように
しても、当該コンタクト領域と主たるキャリア蓄積層35
とは電気的に接続することになる。
【００１２】しかるに、本発明に従い、図２，３に示す
ようにキャリア蓄積層をベースとして動作するように構
成されたトランジスタが、従来の空乏層ないし反転層を
ベースとして用いるトランジスタに認められた上述の問
題点を如何に解決したかは、図４，５をも用いて以下の
ように説明することができる。図４は、空乏層ないし反
転層をベースとして用いる従来のトランジスタの無バイ
アス時におけるエネルギバンドダイアグラムを示し、図
５はバイアス印加時のそれを示している。既に説明した
図１の従来構造に従う場合、図４，５中の第１半導体領
域55はｎ型にするが他の領域は図２，３と同様であって
良い。
ようにキャリア蓄積層をベースとして動作するように構
成されたトランジスタが、従来の空乏層ないし反転層を
ベースとして用いるトランジスタに認められた上述の問
題点を如何に解決したかは、図４，５をも用いて以下の
ように説明することができる。図４は、空乏層ないし反
転層をベースとして用いる従来のトランジスタの無バイ
アス時におけるエネルギバンドダイアグラムを示し、図
５はバイアス印加時のそれを示している。既に説明した
図１の従来構造に従う場合、図４，５中の第１半導体領
域55はｎ型にするが他の領域は図２，３と同様であって
良い。
【００１３】まず、図２と図４とを比較すると、図４に
示す反転層をベースとして利用するトランジスタでは、
無バイアス時には第２半導体領域25との界面近傍での第
１半導体領域55はほぼフラットバンド状態になるのに対
し、図２に示すように、本発明に従ってキャリア蓄積層
をベースとして用いるトランジスタでは、当該界面近傍
の第１半導体領域55のエネルギバンドは、全体的にビル
トインポテンシャルによりφb だけ、EFPの方に引っ張り
上げられている。従って、第１半導体領域55と第２半導
体領域25の界面に正孔を誘起するのに必要な印加ポテン
シャル|EFP-Ei|は、本発明トランジスタの方が、反転層
を用いる従来例よりφb だけ、小さくて済むことにな
る。別の言い方をすれば、同一のエミッタ−ベースバイ
アスを印加した場合、キャリア蓄積層によるベースの方
が反転層によるベースよりも高い正孔濃度が得られるこ
とになる。
示す反転層をベースとして利用するトランジスタでは、
無バイアス時には第２半導体領域25との界面近傍での第
１半導体領域55はほぼフラットバンド状態になるのに対
し、図２に示すように、本発明に従ってキャリア蓄積層
をベースとして用いるトランジスタでは、当該界面近傍
の第１半導体領域55のエネルギバンドは、全体的にビル
トインポテンシャルによりφb だけ、EFPの方に引っ張り
上げられている。従って、第１半導体領域55と第２半導
体領域25の界面に正孔を誘起するのに必要な印加ポテン
シャル|EFP-Ei|は、本発明トランジスタの方が、反転層
を用いる従来例よりφb だけ、小さくて済むことにな
る。別の言い方をすれば、同一のエミッタ−ベースバイ
アスを印加した場合、キャリア蓄積層によるベースの方
が反転層によるベースよりも高い正孔濃度が得られるこ
とになる。
【００１４】これは、同一のエミッタ−ベースバイアス
を印加した場合の各エネルギバンドダイアグラムである
図３と図５とを比較するとより明確になる。キャリア蓄
積層をベースとして用いる本発明トランジスタの場合、
第２半導体領域25との界面近傍における第１半導体領域
55の正孔のフェルミレベルEFP は価電子帯に接してお
り、価電子帯に多量の正孔が誘起されることを示してい
るが、反転層をベースとして用いる従来例の場合、当該
正孔のフェルミレベルEFP は価電子帯から離れており、
正孔の誘起は少ないことが分かる。
を印加した場合の各エネルギバンドダイアグラムである
図３と図５とを比較するとより明確になる。キャリア蓄
積層をベースとして用いる本発明トランジスタの場合、
第２半導体領域25との界面近傍における第１半導体領域
55の正孔のフェルミレベルEFP は価電子帯に接してお
り、価電子帯に多量の正孔が誘起されることを示してい
るが、反転層をベースとして用いる従来例の場合、当該
正孔のフェルミレベルEFP は価電子帯から離れており、
正孔の誘起は少ないことが分かる。
【００１５】図６は、本発明半導体装置の断面構造例を
説明するための実施例として、第２半導体領域25を除
き、他の領域をGaAs系の結晶材料を用いて作製して成る
半導体トランジスタ装置を示している。本図中において
添字a を除いた符号は図２，３中における符号と同じ構
成要素を示す。従って、例えば符号55a は第１の半導体
領域を示し、符号65a は第３半導体領域を示すが、この
実施例装置の場合、新たに半絶縁性GaAs基板（S.I.GaAs
Substrate)75 が用いられていて、この上に高電子濃度
（すなわちn+型）のGaAs層である第３半導体領域65a が
成長させられている。図中、当該第３半導体領域65a に
はまた、「n+GaAs Subcollector（サブコレクタ)」なる文
字表記が付されているが、これは、同じく第１半導体領
域55a に関し「p-GaAs collector(コレクタ)」なる文字表
記を付しているように、当該第３半導体領域65a は本実
施例装置がトランジスタ動作をするとき、第１半導体領
域と相まってコレクタの一部と看做せる領域だからであ
る。このようなGaAs結晶材料により形成された各領域に
対し、第２半導体領域25a はAlXGa1-XAs／AlAsの混晶系
材料により構成されており、意図的なドーピングはされ
ていないので、低キャリア濃度のワイドギャップ半導体
層となっている。
説明するための実施例として、第２半導体領域25を除
き、他の領域をGaAs系の結晶材料を用いて作製して成る
半導体トランジスタ装置を示している。本図中において
添字a を除いた符号は図２，３中における符号と同じ構
成要素を示す。従って、例えば符号55a は第１の半導体
領域を示し、符号65a は第３半導体領域を示すが、この
実施例装置の場合、新たに半絶縁性GaAs基板（S.I.GaAs
Substrate)75 が用いられていて、この上に高電子濃度
（すなわちn+型）のGaAs層である第３半導体領域65a が
成長させられている。図中、当該第３半導体領域65a に
はまた、「n+GaAs Subcollector（サブコレクタ)」なる文
字表記が付されているが、これは、同じく第１半導体領
域55a に関し「p-GaAs collector(コレクタ)」なる文字表
記を付しているように、当該第３半導体領域65a は本実
施例装置がトランジスタ動作をするとき、第１半導体領
域と相まってコレクタの一部と看做せる領域だからであ
る。このようなGaAs結晶材料により形成された各領域に
対し、第２半導体領域25a はAlXGa1-XAs／AlAsの混晶系
材料により構成されており、意図的なドーピングはされ
ていないので、低キャリア濃度のワイドギャップ半導体
層となっている。
【００１６】符号15a は導電領域として使用される高電
子濃度（すなわちn+型）のGaAs層を示し、符号45a は先
に少し触れたようにコンタクト領域を示している。特に
この実施例では、コンタクト領域45a は導電領域15a に
対しセルフアラインの関係で形成された場合が示されて
いて、Beの選択イオン注入によって形成された高正孔濃
度のGaAs領域、すなわちp+−GaAs領域となっている。セ
ルフアラインで形成されたと言うことは、別途に配線路
を設ける等、特に電気的接続のための手段を講じなくて
も、導電領域15a の下の第１半導体領域表面にキャリア
蓄積層35が誘起されると、それに対しこのコンタクト領
域45a は自動的に電気的接続が採られるということにな
る。
子濃度（すなわちn+型）のGaAs層を示し、符号45a は先
に少し触れたようにコンタクト領域を示している。特に
この実施例では、コンタクト領域45a は導電領域15a に
対しセルフアラインの関係で形成された場合が示されて
いて、Beの選択イオン注入によって形成された高正孔濃
度のGaAs領域、すなわちp+−GaAs領域となっている。セ
ルフアラインで形成されたと言うことは、別途に配線路
を設ける等、特に電気的接続のための手段を講じなくて
も、導電領域15a の下の第１半導体領域表面にキャリア
蓄積層35が誘起されると、それに対しこのコンタクト領
域45a は自動的に電気的接続が採られるということにな
る。
【００１７】もちろん、本半導体装置を外部回路に接続
して用いるには、当該外部回路への引き出し端子電極が
必要である。そのため、それぞれ金属薄膜により、導電
領域15a にはエミッタ端子電極Ｅが、コンタクト領域45
a にはベース端子電極Ｂが、そして第１半導体領域55a
に電気的に導通する第３半導体領域65a の表面にはコレ
クタ端子電極Ｃが設けられている。このようなトランジ
スタ構造により、ベース端子電極Ｂからコンタクト領域
45a を介しベースであるキャリア蓄積層35に印加する電
位を制御することで、導電領域15a ないしエミッタ端子
電極Ｅと第１半導体領域55a ないしコレクタ端子電極Ｃ
との間に流れるキャリア流（電流）を制御することがで
きる。
して用いるには、当該外部回路への引き出し端子電極が
必要である。そのため、それぞれ金属薄膜により、導電
領域15a にはエミッタ端子電極Ｅが、コンタクト領域45
a にはベース端子電極Ｂが、そして第１半導体領域55a
に電気的に導通する第３半導体領域65a の表面にはコレ
クタ端子電極Ｃが設けられている。このようなトランジ
スタ構造により、ベース端子電極Ｂからコンタクト領域
45a を介しベースであるキャリア蓄積層35に印加する電
位を制御することで、導電領域15a ないしエミッタ端子
電極Ｅと第１半導体領域55a ないしコレクタ端子電極Ｃ
との間に流れるキャリア流（電流）を制御することがで
きる。
【００１８】なお、図６中には本発明の半導体装置を単
一の素子装置として示してあるが、半絶縁性基板75a 上
に既存の適当なる分離法により互いに横方向に分離した
状態で同種のトランジスタ構造を複数個集積し、本発明
半導体装置の集積回路を構築することも可能である。
一の素子装置として示してあるが、半絶縁性基板75a 上
に既存の適当なる分離法により互いに横方向に分離した
状態で同種のトランジスタ構造を複数個集積し、本発明
半導体装置の集積回路を構築することも可能である。
【００１９】ここで、本発明に従い実際に得られたトラ
ンジスタとしての特性例につき説明すると、p-−GaAs層
55a を 150nm厚に、不純物を添加しないAlAs層25a を25
nm厚に形成し、n+−GaAs導電領域15a を 500nm厚で 1μ
m ×10μm に形成した試作素子においては、その出力特
性、すなわち第１半導体領域と導電領域間の電圧対電流
特性（VCE-IC特性）は図７に示されるようになった。図
中に併記の通り、パラメータはコンタクト領域と導電領
域間の電流であり、特性抽出時の測定温度は室温であ
る。導電領域15a をエミッタ、コンタクト領域45a をベ
ースコンタクト、第１半導体領域55a をコレクタとして
みたときの等価バイポーラトランジスタとしての電流増
幅率は30となった。なお、この素子では、キャリア蓄積
層35に接する第２の半導体領域25a 中のAlAs層が当該キ
ャリア蓄積層35中の正孔に対して形成するエネルギ障壁
の高さはΔEB＝0.55eV，電子に対するエネルギ障壁の高
さはΔEi＝0.2eV と見積もれた。
ンジスタとしての特性例につき説明すると、p-−GaAs層
55a を 150nm厚に、不純物を添加しないAlAs層25a を25
nm厚に形成し、n+−GaAs導電領域15a を 500nm厚で 1μ
m ×10μm に形成した試作素子においては、その出力特
性、すなわち第１半導体領域と導電領域間の電圧対電流
特性（VCE-IC特性）は図７に示されるようになった。図
中に併記の通り、パラメータはコンタクト領域と導電領
域間の電流であり、特性抽出時の測定温度は室温であ
る。導電領域15a をエミッタ、コンタクト領域45a をベ
ースコンタクト、第１半導体領域55a をコレクタとして
みたときの等価バイポーラトランジスタとしての電流増
幅率は30となった。なお、この素子では、キャリア蓄積
層35に接する第２の半導体領域25a 中のAlAs層が当該キ
ャリア蓄積層35中の正孔に対して形成するエネルギ障壁
の高さはΔEB＝0.55eV，電子に対するエネルギ障壁の高
さはΔEi＝0.2eV と見積もれた。
【００２０】上記した実施例におけると同様の構成の半
導体装置は、第１半導体領域55a としてｐ型InXGa1-XA
s、第２半導体領域25a としてInP を用いても実現する
ことができる。その外、本発明の趣旨に従う改変は種々
考えられ、例えばコンタクト領域45a は、既述したよう
に、第１半導体領域55a の表面の所定位置上にエピタキ
シャル成長によって形成することもできる。
導体装置は、第１半導体領域55a としてｐ型InXGa1-XA
s、第２半導体領域25a としてInP を用いても実現する
ことができる。その外、本発明の趣旨に従う改変は種々
考えられ、例えばコンタクト領域45a は、既述したよう
に、第１半導体領域55a の表面の所定位置上にエピタキ
シャル成長によって形成することもできる。
【００２１】また、図２，３中では第２半導体領域25の
エネルギバンドギャップは導電領域15から第１半導体領
域55に向かって漸増しているが、ステップ状に変化しな
がら増加していても良いし、増加することなく一定でも
良い。ただし、漸増またはステップ状に増加している方
が、第１半導体領域へのキャリア注入効率は高まる。も
ちろん、各領域の導電型が全て逆になれば、上記におい
て正孔に関しての議論は電子に対してのもの、電子に対
する議論は正孔に対してのものとして読み替えること
で、導電領域15ないし15a と第１半導体領域55ないし55
a 間に流れるキャリア流として上述とは逆極性のキャリ
アを取扱う半導体装置をも構築することができる。
エネルギバンドギャップは導電領域15から第１半導体領
域55に向かって漸増しているが、ステップ状に変化しな
がら増加していても良いし、増加することなく一定でも
良い。ただし、漸増またはステップ状に増加している方
が、第１半導体領域へのキャリア注入効率は高まる。も
ちろん、各領域の導電型が全て逆になれば、上記におい
て正孔に関しての議論は電子に対してのもの、電子に対
する議論は正孔に対してのものとして読み替えること
で、導電領域15ないし15a と第１半導体領域55ないし55
a 間に流れるキャリア流として上述とは逆極性のキャリ
アを取扱う半導体装置をも構築することができる。
【００２２】さらに、図２，３では第２半導体領域25の
伝導帯を通して電子を輸送する実施例を示しているが、
全ての領域の導電型を逆にして第２半導体領域の価電子
帯を通して正孔を輸送する装置に改変することももとよ
り可能であるし、図示していないが、先に問題点を解決
する手段の項にて述べているように、第２半導体領域の
禁制帯をトンネルさせてキャリアを輸送することもでき
る。
伝導帯を通して電子を輸送する実施例を示しているが、
全ての領域の導電型を逆にして第２半導体領域の価電子
帯を通して正孔を輸送する装置に改変することももとよ
り可能であるし、図示していないが、先に問題点を解決
する手段の項にて述べているように、第２半導体領域の
禁制帯をトンネルさせてキャリアを輸送することもでき
る。
【００２３】
【発明の効果】本発明の半導体装置によると、第１半導
体領域と第２半導体領域の界面近傍に高濃度の不純物領
域を作り込む必要がない。そのため、製造時の熱工程に
対する制約も少なく、高不純物濃度領域上での結晶成長
に伴う欠陥の発生もないので、高性能な半導体装置を比
較的容易な製造工程によって実現することができる。ま
た、界面近傍に高不純物濃度領域を挿入する必要がない
と言うことは、当該界面はいわゆるＨＥＭＴやＳＩＳ電
界効果トランジスタにおけると同様の状態におくことが
でき、界面でのキャリア移動度を大きくでき、かつキャ
リア濃度が高いために、ベース抵抗の小さな高速素子を
得ることができる。その結果また、上記のような他の高
速型の電界効果トランジスタの二次元ガスチャネルと接
続して使用することができるため、これら他の高速電界
効果トランジスタとの集積化を図ることで高性能な集積
回路を構築することもできる。もちろん、図１に示した
空乏層ないし反転層を用いる従来のトランジスタ構造と
の単純な比較においても、必要なバイアス電圧を大いに
低減でき、上述した問題点は解消ないし緩和することが
できる。
体領域と第２半導体領域の界面近傍に高濃度の不純物領
域を作り込む必要がない。そのため、製造時の熱工程に
対する制約も少なく、高不純物濃度領域上での結晶成長
に伴う欠陥の発生もないので、高性能な半導体装置を比
較的容易な製造工程によって実現することができる。ま
た、界面近傍に高不純物濃度領域を挿入する必要がない
と言うことは、当該界面はいわゆるＨＥＭＴやＳＩＳ電
界効果トランジスタにおけると同様の状態におくことが
でき、界面でのキャリア移動度を大きくでき、かつキャ
リア濃度が高いために、ベース抵抗の小さな高速素子を
得ることができる。その結果また、上記のような他の高
速型の電界効果トランジスタの二次元ガスチャネルと接
続して使用することができるため、これら他の高速電界
効果トランジスタとの集積化を図ることで高性能な集積
回路を構築することもできる。もちろん、図１に示した
空乏層ないし反転層を用いる従来のトランジスタ構造と
の単純な比較においても、必要なバイアス電圧を大いに
低減でき、上述した問題点は解消ないし緩和することが
できる。
【図１】空乏層ないし反転層をベースとして利用する従
来のトランジスタの概略構成図である。
来のトランジスタの概略構成図である。
【図２】本発明の実施例における無バイアス時ないし非
動作状態下でのエネルギバンドダイアグラムである。
動作状態下でのエネルギバンドダイアグラムである。
【図３】本発明の実施例におけるバイアス印加時ないし
動作状態下でのエネルギバンドダイアグラムである。
動作状態下でのエネルギバンドダイアグラムである。
【図４】空乏層ないし反転層をベースとして利用する従
来のトランジスタにおける無バイアス時ないし非動作状
態下でのエネルギバンドダイアグラムである。
来のトランジスタにおける無バイアス時ないし非動作状
態下でのエネルギバンドダイアグラムである。
【図５】空乏層ないし反転層をベースとして利用する従
来のトランジスタにおけるバイアス印加時ないし動作状
態下でのエネルギバンドダイアグラムである。
来のトランジスタにおけるバイアス印加時ないし動作状
態下でのエネルギバンドダイアグラムである。
【図６】主としてGaAs系材料を用いて本発明半導体装置
を作製した実施例における概略的な断面構造図である。
を作製した実施例における概略的な断面構造図である。
【図７】実際に試作された本発明半導体装置の一例にお
ける出力特性図である。
ける出力特性図である。
15 導電領域， 15a n+−GaAsで形成された導電領域， 25 第２半導体領域， 25a AlXGa1-XAsまたはAlAsで形成された第２半導体領
域， 35 キャリア蓄積層， 45a p+−GaAsで形成されたコンタクト領域， 55 第１半導体領域， 55a p-−GaAsで形成された第１半導体領域， 65 第３半導体領域， 65a n+−GaAsで形成された第３半導体領域， 75 半絶縁性GaAs基板．
域， 35 キャリア蓄積層， 45a p+−GaAsで形成されたコンタクト領域， 55 第１半導体領域， 55a p-−GaAsで形成された第１半導体領域， 65 第３半導体領域， 65a n+−GaAsで形成された第３半導体領域， 75 半絶縁性GaAs基板．
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂本 邦博 茨城県つくば市梅園１丁目１番４ 工業 技術院電子技術総合研究所内 (72)発明者 両角 英裕 神奈川県秦野市南矢名330番地の２
Claims (10)
- 【請求項１】 表面と裏面を有する第１半導体領域と； 第１の面及び該第１の面に対向する第２の面を有し、該
第１の面にて上記第１半導体領域の上記表面に接し、該
第１半導体領域中の多数キャリアに対してエネルギ障壁
を形成する低キャリア濃度でワイドギャップの第２半導
体領域と； 上記第２半導体領域の上記第２の面に接する導電領域
と； 動作状態において上記第１、第２半導体領域の界面に形
成されるキャリア蓄積層と； 上記第１半導体領域の上記裏面に接する第３半導体領域
とを有して成り； 上記導電領域をエミッタ、上記キャリア蓄積層をベー
ス、上記第１半導体領域及び上記第３半導体領域をコレ
クタとし、上記第２半導体領域の伝導帯ないし価電子帯
を通してキャリアを輸送するか、または上記第２半導体
領域の禁制帯中をトンネルさせることにより、上記キャ
リア蓄積層を介し上記第１半導体領域と上記導電領域の
間にキャリア流を生成するトランジスタとして動作する
こと； を特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置であって； 上記第２半導体領域における上記導電領域の多数キャリ
アに対するエネルギ障壁の大きさは、上記第１半導体領
域中の上記多数キャリアに対して形成される上記エネル
ギ障壁の大きさよりも小さいこと； を特徴とする半導体装置。 - 【請求項３】 請求項１または２に記載の半導体装置で
あって； 上記第２半導体領域のバンドギャップは、上記導電領域
から上記第１半導体領域に向かって増加していること； を特徴とする半導体装置。 - 【請求項４】 請求項１，２または３に記載の半導体装
置であって； 上記第１半導体領域はGaAs結晶材料により形成され； 上記第２半導体領域はAlXGa1-XAs／AlAsの混晶系材料に
より形成され； 上記導電領域はn+−GaAsで形成されていること； を特徴とする半導体装置。 - 【請求項５】 請求項１，２または３に記載の半導体装
置であって； 上記第１半導体領域の上記表面または内部に上記キャリ
ア蓄積層と電気的に接続するコンタクト領域を設けたこ
と； を特徴とする半導体装置。 - 【請求項６】 請求項５に記載の半導体装置であって； 上記コンタクト領域は上記導電領域とセルフアラインの
関係で形成された領域であること； を特徴とする半導体装置。 - 【請求項７】 請求項５または６に記載の半導体装置で
あって； 上記第１半導体領域はGaAs結晶材料により形成され； 上記第２半導体領域はAlXGa1-XAs／AlAsの混晶系材料に
より形成され； 上記導電領域はn+−GaAsで形成されていると共に； 上記コンタクト領域は上記第１半導体領域に対するイオ
ン注入により形成されたp+−GaAs領域であること； を特徴とする半導体装置。 - 【請求項８】 請求項５または６に記載の半導体装置で
あって； 上記第１半導体領域はGaAs結晶材料により形成され； 上記第２半導体領域はAlXGa1-XAs／AlAsの混晶系材料に
より形成され； 上記導電領域はn+−GaAsで形成されていると共に； 上記コンタクト領域は上記第１半導体領域の上記表面上
に結晶成長により形成されたp+−GaAs層であること； を特徴とする半導体装置。 - 【請求項９】 請求項７または８に記載の半導体装置で
あって； 上記第３半導体領域はn+−GaAs層により形成されてお
り； 上記第１半導体領域は該n+−GaAs層上に形成されたp-−
GaAs層であること； を特徴とする半導体装置。 - 【請求項１０】 請求項９に記載の半導体装置であっ
て； 上記n+−GaAs層は半絶縁性GaAs基板上に形成されている
こと； を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23873991A JP2500334B2 (ja) | 1991-08-26 | 1991-08-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23873991A JP2500334B2 (ja) | 1991-08-26 | 1991-08-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555551A JPH0555551A (ja) | 1993-03-05 |
| JP2500334B2 true JP2500334B2 (ja) | 1996-05-29 |
Family
ID=17034540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23873991A Expired - Lifetime JP2500334B2 (ja) | 1991-08-26 | 1991-08-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2500334B2 (ja) |
-
1991
- 1991-08-26 JP JP23873991A patent/JP2500334B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0555551A (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4620211A (en) | Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices | |
| JPH0611056B2 (ja) | 高速半導体装置 | |
| US5331186A (en) | Heterojunction bipolar transistor with base electrode having Schottky barrier contact to the emitter | |
| TW200411927A (en) | Semiconductor device | |
| JP3058345B2 (ja) | 半導体素子 | |
| JPH0665216B2 (ja) | 半導体装置 | |
| JP2500334B2 (ja) | 半導体装置 | |
| EP0092645B1 (en) | Transistor and circuit including a transistor | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| EP0331482A2 (en) | Transistor structure | |
| WO1987000692A1 (en) | Semiconductor device | |
| JPS6242451A (ja) | ヘテロ接合バイポ−ラ半導体装置 | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JPS639386B2 (ja) | ||
| US4811070A (en) | Heterojunction bipolar transistor with inversion layer base | |
| JPH0795598B2 (ja) | 半導体装置 | |
| US5895931A (en) | Semiconductor device | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JP2969778B2 (ja) | 高電子移動度複合トランジスタ | |
| JPH0620076B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH09102501A (ja) | マルチエミッタ型ヘテロバイポーラトランジスタ | |
| JPH05343435A (ja) | 半導体装置 | |
| JPH05347406A (ja) | アノードヘテロ接合構造型半導体装置 | |
| JPH0770706B2 (ja) | 高速半導体装置 | |
| JPH04273169A (ja) | 静電誘導トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |