JPH0770706B2 - 高速半導体装置 - Google Patents
高速半導体装置Info
- Publication number
- JPH0770706B2 JPH0770706B2 JP61153487A JP15348786A JPH0770706B2 JP H0770706 B2 JPH0770706 B2 JP H0770706B2 JP 61153487 A JP61153487 A JP 61153487A JP 15348786 A JP15348786 A JP 15348786A JP H0770706 B2 JPH0770706 B2 JP H0770706B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron
- hole
- electrode
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 プレーナドーピングによる近接した電子層および正孔層
からなる電子−正孔対超伝導体の電子層或いは正孔層の
一方にソース，ドレインの選択電極を設るとともに、他
方の層にも一対の選択電極を設け、該選択電極間を短絡
し、更に電子層或いは正孔層のキャリアの濃度を第３の
制御電極により制御するようにした高速半導体装置。
からなる電子−正孔対超伝導体の電子層或いは正孔層の
一方にソース，ドレインの選択電極を設るとともに、他
方の層にも一対の選択電極を設け、該選択電極間を短絡
し、更に電子層或いは正孔層のキャリアの濃度を第３の
制御電極により制御するようにした高速半導体装置。
本発明は、比較的高い温度で動作することができる超伝
導トランジスタの構造に関する。
導トランジスタの構造に関する。
従来、超伝導現象は、液体ヘリウム温度程度の極低温で
観察され、これを利用したデバイスは極低温に冷却する
必要があり、超伝導デバイスを利用するのに困難性があ
った。そして、実用レベルでは超伝導を用いたトランジ
スタは存在しない。研究段階では、電界効果型トランジ
スタへの超伝導のしみだし効果を用いたもの、ジョセフ
ソン接合による電子の注入を用いたものがある。いずれ
も通常のBCS論理による超伝導現象を用いたものであ
る。
観察され、これを利用したデバイスは極低温に冷却する
必要があり、超伝導デバイスを利用するのに困難性があ
った。そして、実用レベルでは超伝導を用いたトランジ
スタは存在しない。研究段階では、電界効果型トランジ
スタへの超伝導のしみだし効果を用いたもの、ジョセフ
ソン接合による電子の注入を用いたものがある。いずれ
も通常のBCS論理による超伝導現象を用いたものであ
る。
ところで、最近、電子と正孔ペアの合成粒子による電
子、正孔対超伝導機構により、比較的高い温度で超伝導
効果が得られることが提唱され、液体ヘリウムより高い
温度でも超伝導が起ることがわかってきた（Yu.E.Lozov
ik and V.I.Yudson:Solid Communications 19（1976）p
p.391〜393参照）。電子−正孔対における超伝導現象
は、従来のBCS論理により記述されるものは全く異な
り、理論的には室温でも超伝導現象が期待される。
子、正孔対超伝導機構により、比較的高い温度で超伝導
効果が得られることが提唱され、液体ヘリウムより高い
温度でも超伝導が起ることがわかってきた（Yu.E.Lozov
ik and V.I.Yudson:Solid Communications 19（1976）p
p.391〜393参照）。電子−正孔対における超伝導現象
は、従来のBCS論理により記述されるものは全く異な
り、理論的には室温でも超伝導現象が期待される。
本発明者らは、この電子−正孔対超伝導機構を利用して
トランジスタを実現できないものかと、種々研究した
が、その一つの例を第３図に示している。１の半導体絶
縁性（SI）GaAs基板上に、１′のノンドープGaAs層（バ
ッファ層）が形成され、２のp++−GaAsプレーナドープ
層（Beドープ、ドーピング濃度1.1×1013cm-2）、11の
ノンドープGaAs層（５Å）、４のノンドープAlAs層（90
Å）、12のノンドープGaAs層（５Å）、およびｎ−GaAs
層が順に積層されている。そしてプレーナドープ層2,3
により、正孔層および電子層が形成される。５はｎ−Ga
As層でSiドープ，ドーピング濃度１×1018cm-3厚味300
Åに形成される。そして各電極領域の、６のゲート電極
（Alデポジション）、7,8のソース，ドレイン電極AuGe/
Auをデポジション後、合金化、9,10の選択電極形成用イ
オン注入領域〔注入イオンSe（セレン）、注入濃度ピー
ク濃度で５×1018cm-3〕を形成している。
トランジスタを実現できないものかと、種々研究した
が、その一つの例を第３図に示している。１の半導体絶
縁性（SI）GaAs基板上に、１′のノンドープGaAs層（バ
ッファ層）が形成され、２のp++−GaAsプレーナドープ
層（Beドープ、ドーピング濃度1.1×1013cm-2）、11の
ノンドープGaAs層（５Å）、４のノンドープAlAs層（90
Å）、12のノンドープGaAs層（５Å）、およびｎ−GaAs
層が順に積層されている。そしてプレーナドープ層2,3
により、正孔層および電子層が形成される。５はｎ−Ga
As層でSiドープ，ドーピング濃度１×1018cm-3厚味300
Åに形成される。そして各電極領域の、６のゲート電極
（Alデポジション）、7,8のソース，ドレイン電極AuGe/
Auをデポジション後、合金化、9,10の選択電極形成用イ
オン注入領域〔注入イオンSe（セレン）、注入濃度ピー
ク濃度で５×1018cm-3〕を形成している。
上記構成により、絶縁層のノンドープ GaAs−AlAs−GaAsを挾んで電子層と正孔層が形成される
結果、電子−正孔対超伝導機構による超伝導が起る。
結果、電子−正孔対超伝導機構による超伝導が起る。
しかしながら、上記の場合、電子−正孔が同一方向に移
動するために、全体では電流が流れず、従って、電子流
或いは正孔流の一方のみを取出す必要がある。この場
合、例えば、電子流を取出したとき、正孔が局所的に蓄
積するという問題があり、超伝導が妨げられる欠点があ
る。
動するために、全体では電流が流れず、従って、電子流
或いは正孔流の一方のみを取出す必要がある。この場
合、例えば、電子流を取出したとき、正孔が局所的に蓄
積するという問題があり、超伝導が妨げられる欠点があ
る。
本発明は、プレーナドーピングによる近接した電子層お
よび正孔層からなる電子−正孔対超伝導体の電子層また
は正孔層の一方の層に選択的にオーミック接触するソー
スおよびドレイン用の選択電極と、該ソースおよびドレ
イン電極に近接して設けられ、他方の層に選択的にオー
ミック接触し、該他方の層のキャリアに閉ループを与え
る他の選択電極と、該電子層または正孔層のキャリアの
濃度を制御する制御電極とを備えることを特徴とする高
速半導体装置を提供する。
よび正孔層からなる電子−正孔対超伝導体の電子層また
は正孔層の一方の層に選択的にオーミック接触するソー
スおよびドレイン用の選択電極と、該ソースおよびドレ
イン電極に近接して設けられ、他方の層に選択的にオー
ミック接触し、該他方の層のキャリアに閉ループを与え
る他の選択電極と、該電子層または正孔層のキャリアの
濃度を制御する制御電極とを備えることを特徴とする高
速半導体装置を提供する。
第２図を示した本発明の実施例のエネルギバンド図を用
いて、本発明の原理と作用を説明する。
いて、本発明の原理と作用を説明する。
第２図において、GaAs層１および５の間に絶縁性のAlAs
薄層４が介在した層構造となっており、GaAs/AlAs界面
近傍３にｎ型不純物がプレーナドーピングにより導入さ
れ、AlAs/GaAs界面近傍２にｐ型不純物が同様にプレー
ナドーピングにより導入されている。そして、界面2,3
にそって２次元的なチャネル（以下電子層３、正孔層２
と称する）が形成され、絶縁性のAlAs薄層を挾んで２次
元電子ガスおよび２次元正孔ガスが形成されてる。この
第２図の電子層３と正孔層２の形成過程を説明すると、
３のｎ型不純物のプレーナドーピング層からの電子が２
のｐ型不純物のプレーナドーピング層に拡散で遷移して
アクセプタを埋めることにより、３のｎ型プレーナドー
ピング層のドナーはイオン化し、それにより３の層の伝
導帯の端が曲り、エネルギレベルが低下する。一方、２
のｐ型プレーナドーピング層の価電子帯のエネルギレベ
ルが上昇する。そして、これに伴い、電子の遷移を妨げ
る向きに電界が発生し、ある所で平衡状態になる。第２
図はこの平衡状態を示してあり、３のｎ型プレーナドー
ピング層の伝導帯の端のエネルギレベルはフエルミレベ
ルEFより低下している。一方、２のｐ型プレーナドーピ
ング層の価電子帯のエネルギレベルは上昇し、フエルミ
レベルより上になっている。ここで、３のｎ型プレーナ
ドーピング層の不純物濃度は十分高いから、この平衡状
態において、完全に空乏化することなくキャリアが残っ
ており、電子層を構成する。一方、２のｐ型プレーナド
ーピング層にもキャリアが存在し正孔層を構成する。
薄層４が介在した層構造となっており、GaAs/AlAs界面
近傍３にｎ型不純物がプレーナドーピングにより導入さ
れ、AlAs/GaAs界面近傍２にｐ型不純物が同様にプレー
ナドーピングにより導入されている。そして、界面2,3
にそって２次元的なチャネル（以下電子層３、正孔層２
と称する）が形成され、絶縁性のAlAs薄層を挾んで２次
元電子ガスおよび２次元正孔ガスが形成されてる。この
第２図の電子層３と正孔層２の形成過程を説明すると、
３のｎ型不純物のプレーナドーピング層からの電子が２
のｐ型不純物のプレーナドーピング層に拡散で遷移して
アクセプタを埋めることにより、３のｎ型プレーナドー
ピング層のドナーはイオン化し、それにより３の層の伝
導帯の端が曲り、エネルギレベルが低下する。一方、２
のｐ型プレーナドーピング層の価電子帯のエネルギレベ
ルが上昇する。そして、これに伴い、電子の遷移を妨げ
る向きに電界が発生し、ある所で平衡状態になる。第２
図はこの平衡状態を示してあり、３のｎ型プレーナドー
ピング層の伝導帯の端のエネルギレベルはフエルミレベ
ルEFより低下している。一方、２のｐ型プレーナドーピ
ング層の価電子帯のエネルギレベルは上昇し、フエルミ
レベルより上になっている。ここで、３のｎ型プレーナ
ドーピング層の不純物濃度は十分高いから、この平衡状
態において、完全に空乏化することなくキャリアが残っ
ており、電子層を構成する。一方、２のｐ型プレーナド
ーピング層にもキャリアが存在し正孔層を構成する。
この２次元電子ガスと正孔ガスが絶縁性の薄層を挾んで
存在することにより、電子と正孔対により合成粒子が得
られ、超伝導となる。ところが、この超伝導により、電
子と正孔とは同一方向に運動し、全体とし電流はキヤン
セルされるため、電子と正孔によるエキシトン合成粒子
による超伝導を利用しトランジスタを得るには、電子ま
たは正孔の一方のみを取出さなければならない。そこ
で、本発明においては、２次元電子層または正孔層のみ
にコンタクトする選択電極を設け、電子または正孔の一
方のみを取出すようにしている。
存在することにより、電子と正孔対により合成粒子が得
られ、超伝導となる。ところが、この超伝導により、電
子と正孔とは同一方向に運動し、全体とし電流はキヤン
セルされるため、電子と正孔によるエキシトン合成粒子
による超伝導を利用しトランジスタを得るには、電子ま
たは正孔の一方のみを取出さなければならない。そこ
で、本発明においては、２次元電子層または正孔層のみ
にコンタクトする選択電極を設け、電子または正孔の一
方のみを取出すようにしている。
しかしながら、なお、電子−正孔対超伝導機構によるト
ランジスタを得るのに問題が残る。
ランジスタを得るのに問題が残る。
その理由は、例えば、２次元電子層にコンタクトするソ
ース，ドレインの選択電極を形成し、電子を取出す構成
にした場合で考えると、正孔層には電極が形成されず正
孔流が取出されないために、正孔が正孔層内に局所的に
滞留，蓄積し、それにより正孔層内に電界が発生し、正
孔流を妨げる。そのため、電子−正孔対超伝導が起り難
くなる。
ース，ドレインの選択電極を形成し、電子を取出す構成
にした場合で考えると、正孔層には電極が形成されず正
孔流が取出されないために、正孔が正孔層内に局所的に
滞留，蓄積し、それにより正孔層内に電界が発生し、正
孔流を妨げる。そのため、電子−正孔対超伝導が起り難
くなる。
そこで、本発明においては、上記のように電子層または
正孔層のソース，ドレインの選択電極を形成しない方の
層にも選択電極を形成し、該層のキャリアにも外部パス
を形成し、キャリアの流れを容易にして、電子−正孔対
超伝導機構による超伝導が起り易くしている。そして、
その構成により、電子−正孔対超伝導機構が比較的高い
温度でも実現でき、トランジスタ動作が可能な素子が得
られる。
正孔層のソース，ドレインの選択電極を形成しない方の
層にも選択電極を形成し、該層のキャリアにも外部パス
を形成し、キャリアの流れを容易にして、電子−正孔対
超伝導機構による超伝導が起り易くしている。そして、
その構成により、電子−正孔対超伝導機構が比較的高い
温度でも実現でき、トランジスタ動作が可能な素子が得
られる。
以下に、図面を用いて本発明の実施例を説明する。
第１図（Ａ）には本発明の実施例のトランジスタの要部
断面構成を示してあり、また、第１図（Ｂ）にはその上
面の電極配置を示している。
断面構成を示してあり、また、第１図（Ｂ）にはその上
面の電極配置を示している。
第１図（Ａ）において、各層は以下の如くである。
１…半導体絶縁性（SI）GaAs基板 １′…ノンドープGaAs層（バッファ層） ２…p++−GaAsプレーナドープ層 Be（ベリリウム）ドープ，ドーピング濃度 1.1×1013cm-2 11…ノンドープGaAs層 厚味５Å ４…ノンドープAlAs層 厚味90Å 12…ノンドープGaAs層 厚味５Å ３…n++−GaAsプレーナドープ層 Si（シリコン）ドープ，ドーピング濃度 1.1×1013cm-2 ５…ｎ−GaAs層 Siドープ，ドーピング濃度１×1018cm-3 厚味300Å これらの層はMBE（分子線エピタキシャル成長法）また
はMOCVD（有機金属気相成長法）等で順に形成すること
ができる。
はMOCVD（有機金属気相成長法）等で順に形成すること
ができる。
次に、適当なマスクを用いて、第１図（Ａ）のようにエ
ッチングで３のn++−GaAsプレーナドープ層で選択的に
除去しメサ15を形成する。
ッチングで３のn++−GaAsプレーナドープ層で選択的に
除去しメサ15を形成する。
以下、各電極領域を次のように形成している。
６…ゲート電極（Alデポジション） 7,8…ソース，ドレイン電極 AuGe/Auをデポジション後、合金化 9,10…選択電極形成用イオン注入領域 注入イオンSe（セレン），注入濃度 ピーク濃度で５×1018cm-3 13…ｐ層引出し用電極（AuZnデポジション後合金化） 14…ｐ層選択電極形成用イオン注入領域 As−Mg注入，ピーク濃度１×1019cm-3 更に第１図（Ｂ）に示した電極の平面構成を参照する
と、トランジスタのソースS,ドレインD,ゲートＧの他
に、外側にＨと指示するｐ層引出し用電極（第１図
（Ａ）の13）とショート用配線15が形成されている。
と、トランジスタのソースS,ドレインD,ゲートＧの他
に、外側にＨと指示するｐ層引出し用電極（第１図
（Ａ）の13）とショート用配線15が形成されている。
次に、本実施例の素子のトランジスタ動作を説明する。
３のn++−GaAsプレーナドープ層からの電子のうち、１
×1013cm-2は２のp++−GaAsプレーナドープ層のアクセ
プタを埋めるためにフリーキャリアとはならない。した
がって、n++−GaAsプレーナドープ層３に１×1012cm-2
の電子、２のp++−GaAsプレーナドープ層に１×1013cm
-2の正孔がそれぞれフリーキャリアとして残る。これ
ら、２つの層は、100Åのノンドープ層、即ちノンドー
プGaAs層11,12（厚味各５Å）と４のノンドープAlAs層
（厚味90Å）により隔てられるために、先に述べた電子
−正孔対超伝導機構によって、低温下で超伝導となる。
超伝導領域は、2,3の電子層および正孔層のうち、選択
電極形成用のイオン注入領域9,10に挾まれ、9,10を除く
部分である。
×1013cm-2は２のp++−GaAsプレーナドープ層のアクセ
プタを埋めるためにフリーキャリアとはならない。した
がって、n++−GaAsプレーナドープ層３に１×1012cm-2
の電子、２のp++−GaAsプレーナドープ層に１×1013cm
-2の正孔がそれぞれフリーキャリアとして残る。これ
ら、２つの層は、100Åのノンドープ層、即ちノンドー
プGaAs層11,12（厚味各５Å）と４のノンドープAlAs層
（厚味90Å）により隔てられるために、先に述べた電子
−正孔対超伝導機構によって、低温下で超伝導となる。
超伝導領域は、2,3の電子層および正孔層のうち、選択
電極形成用のイオン注入領域9,10に挾まれ、9,10を除く
部分である。
この超伝導により、電子と正孔は同一方向に運動し、全
体として電流はキャンセルされるから、トランジスタ動
作を可能にするためソース，ドレインの選択電極9,10に
より、電子により電流のみを取出している。そして、こ
の電子の濃度を、ゲート電極６により、５のｎ−GaAs層
領域での空乏層をコントロールすることにより制御して
トランジスタ動作を行なう。
体として電流はキャンセルされるから、トランジスタ動
作を可能にするためソース，ドレインの選択電極9,10に
より、電子により電流のみを取出している。そして、こ
の電子の濃度を、ゲート電極６により、５のｎ−GaAs層
領域での空乏層をコントロールすることにより制御して
トランジスタ動作を行なう。
以上の実施例において、ｐ層引出し用電極13と、ショー
ト用配線15を設けたので、電子層３の電子はドレインの
選択電極により外部回路に取出され、再びソースの選択
電極を介して電子チャネル３に戻るという閉ループを持
つのに対して、正孔層２の方にもｐ層引出し用電極（第
１図の13またはＨ）とショート用配線15を設けおくの
で、電子層３と正孔層２は共に外部に引き出され、外部
を経由するループを持つことになるから、正孔層の正孔
流が流れ易くなり、電子−正孔対超伝導機構による超伝
導化が阻害されることがなくなり、超伝導が起り易くな
る。
ト用配線15を設けたので、電子層３の電子はドレインの
選択電極により外部回路に取出され、再びソースの選択
電極を介して電子チャネル３に戻るという閉ループを持
つのに対して、正孔層２の方にもｐ層引出し用電極（第
１図の13またはＨ）とショート用配線15を設けおくの
で、電子層３と正孔層２は共に外部に引き出され、外部
を経由するループを持つことになるから、正孔層の正孔
流が流れ易くなり、電子−正孔対超伝導機構による超伝
導化が阻害されることがなくなり、超伝導が起り易くな
る。
次に、本実施例において、プレーナドーピングを用いて
いる点を説明する。
いる点を説明する。
電子層３および正孔層２のドーピングを通常のドーピン
グにより行なうと、ｎ層からｐ層に電子が移るために、
キャリアの空乏層ができて電子層と正孔層の間隔が長く
なり、超伝導化しにくくなる。これに対して、本実施例
のようにプレーナドーピングを行なうと、ドーピング濃
度が極く高いため、空乏層ができないので、電子層と正
孔層はプレーナドーピングした面に残ることになり、絶
縁層を挾んで発生する電子と正孔対により電子−正孔対
超伝導機構による超伝導がおこるのである。
グにより行なうと、ｎ層からｐ層に電子が移るために、
キャリアの空乏層ができて電子層と正孔層の間隔が長く
なり、超伝導化しにくくなる。これに対して、本実施例
のようにプレーナドーピングを行なうと、ドーピング濃
度が極く高いため、空乏層ができないので、電子層と正
孔層はプレーナドーピングした面に残ることになり、絶
縁層を挾んで発生する電子と正孔対により電子−正孔対
超伝導機構による超伝導がおこるのである。
なお、以上の実施例では、電子層にソース，ドレインの
選択電極を形成した例を示したが、正孔層にソース，ド
レインの選択電極を形成するようにしても良い。また、
第１図のようにｐ層に対する選択電極とｐ層引出し用電
極13をソース，ドレインの並ぶ方向に１対設けショート
用配線15で短絡することに限らず、ソース，ドレインの
並び方向に直角方向に１対のｐ層に対する選択電極とｐ
層引出し用電極を設けるようにしても良い。また、さら
に、ソース，ゲート，ドレインを含む素子領域を近接し
て囲むようにｐ層に対する選択電極とｐ層引出し用電極
を環状に形成しても良い。
選択電極を形成した例を示したが、正孔層にソース，ド
レインの選択電極を形成するようにしても良い。また、
第１図のようにｐ層に対する選択電極とｐ層引出し用電
極13をソース，ドレインの並ぶ方向に１対設けショート
用配線15で短絡することに限らず、ソース，ドレインの
並び方向に直角方向に１対のｐ層に対する選択電極とｐ
層引出し用電極を設けるようにしても良い。また、さら
に、ソース，ゲート，ドレインを含む素子領域を近接し
て囲むようにｐ層に対する選択電極とｐ層引出し用電極
を環状に形成しても良い。
以上のように、本発明によれば、電子−正孔対超伝導機
構を利用したトランジスタの正孔の蓄積（正孔流を取出
す場合は電子の蓄積）を、正孔流（正孔流を取出す場合
は電子流）を選択電極により取出して、短絡することに
より防ぐことができるという効果が得られる。それによ
って、本発明によれば、電子−正孔対超伝導機構を利用
した高速なトランジスタを提供することが可能になる。
構を利用したトランジスタの正孔の蓄積（正孔流を取出
す場合は電子の蓄積）を、正孔流（正孔流を取出す場合
は電子流）を選択電極により取出して、短絡することに
より防ぐことができるという効果が得られる。それによ
って、本発明によれば、電子−正孔対超伝導機構を利用
した高速なトランジスタを提供することが可能になる。
第１図（Ａ）は本発明の実施例の断面図、第１図（Ｂ）
は実施例の電極の平面配置を示す図、第２図は実施例の
エネルギバンド図、第３図は従来例の要部断面構成図で
ある。 １……半導体絶縁性（SI）GaAs基板 １′……ノンドープGaAs層 ２……p++−GaAsプレーナドープ層 ３……n++−GaAsプレーナドープ層 ４……ノンドープAlAs層 ５……ｎ−GaAs層 ６……ゲート電極（Alデポジション） 7,8……ソース，ドレイン電極 9,10……選択電極形成用イオン注入領域 11,12……ノンドープGaAs層 13……ｐ層引出し用電極 14……ｐ層選択電極形成用イオン注入領域 15……ショート用配線
は実施例の電極の平面配置を示す図、第２図は実施例の
エネルギバンド図、第３図は従来例の要部断面構成図で
ある。 １……半導体絶縁性（SI）GaAs基板 １′……ノンドープGaAs層 ２……p++−GaAsプレーナドープ層 ３……n++−GaAsプレーナドープ層 ４……ノンドープAlAs層 ５……ｎ−GaAs層 ６……ゲート電極（Alデポジション） 7,8……ソース，ドレイン電極 9,10……選択電極形成用イオン注入領域 11,12……ノンドープGaAs層 13……ｐ層引出し用電極 14……ｐ層選択電極形成用イオン注入領域 15……ショート用配線
Claims (1)
- 【請求項１】プレーナドーピングによる近接した電子層
および正孔層からなる電子−正孔対超伝導体の電子層ま
たは正孔層の一方の層に選択的にオーミック接触するソ
ースおよびドレイン用の選択電極と、 該ソースおよびドレイン電極に近接して設けられ、他方
の層に選択的にオーミック接触し、該他方の層のキャリ
アに閉ループを与える他の選択電極と、 該電子層または正孔層のキャリアの濃度を制御する制御
電極とを備えることを特徴とする高速半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61153487A JPH0770706B2 (ja) | 1986-06-30 | 1986-06-30 | 高速半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61153487A JPH0770706B2 (ja) | 1986-06-30 | 1986-06-30 | 高速半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS639983A JPS639983A (ja) | 1988-01-16 |
| JPH0770706B2 true JPH0770706B2 (ja) | 1995-07-31 |
Family
ID=15563643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61153487A Expired - Fee Related JPH0770706B2 (ja) | 1986-06-30 | 1986-06-30 | 高速半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770706B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW335558B (en) * | 1996-09-03 | 1998-07-01 | Ibm | High temperature superconductivity in strained SiSiGe |
| US7612390B2 (en) | 2004-02-05 | 2009-11-03 | Cree, Inc. | Heterojunction transistors including energy barriers |
| US7170111B2 (en) * | 2004-02-05 | 2007-01-30 | Cree, Inc. | Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same |
-
1986
- 1986-06-30 JP JP61153487A patent/JPH0770706B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS639983A (ja) | 1988-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001536A (en) | Semiconductor device | |
| JP2571208B2 (ja) | 低温トンネル・トランジスタ | |
| KR900000208B1 (ko) | N-채널 및 p-채널 트랜지스터들을 포함하는 반도체장치 및 그의 제조방법 | |
| US4691215A (en) | Hot electron unipolar transistor with two-dimensional degenerate electron gas base with continuously graded composition compound emitter | |
| US5162877A (en) | Semiconductor integrated circuit device and method of producing same | |
| US4837178A (en) | Method for producing a semiconductor integrated circuit having an improved isolation structure | |
| JPH0350425B2 (ja) | ||
| EP0130774B1 (en) | Process for fabricating bipolar transistor | |
| JPH0770706B2 (ja) | 高速半導体装置 | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| EP0246700B1 (en) | Hot charge-carrier transistors | |
| JPH0770705B2 (ja) | 高速半導体装置 | |
| JPH0793428B2 (ja) | 半導体装置及びその製造方法 | |
| EP0283878A1 (en) | Field effect transistor | |
| JPH0795598B2 (ja) | 半導体装置 | |
| JPH0620142B2 (ja) | 半導体装置 | |
| EP0276981B1 (en) | Semiconductor integrated circuit device and method of producing same | |
| JP2651143B2 (ja) | 超伝導トランジスタ | |
| JPS61174775A (ja) | 半導体装置 | |
| JPH0459785B2 (ja) | ||
| JPS60136380A (ja) | 半導体装置 | |
| JPH0131314B2 (ja) | ||
| JPS60218876A (ja) | 電界効果トランジスタの製造方法 | |
| JPS59167060A (ja) | ホットエレクトロントランジスタ | |
| JP2819673B2 (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |