JP2571208B2 - 低温トンネル・トランジスタ - Google Patents

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

A.産業上の利用分野 B.開示の概念 C.従来技術 D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.実施例 f1.従来の構造（第５図） f2.本発明の構造 f2−1.第１の実施例（第1A、1B図） f2−2.第１の実施例の製造工程（第2A〜2E図） f2−3.第２の実施例（第3A、3B図） f2−4.第３の実施例（第4A、4B図） G.発明の効果 A.産業上の利用分野 この発明は、低温トンネル・トランジスタに関し、特
に、２個の電極と、その電極の間に配置されて低エネル
ギー障壁を与えるとともにトンネル電流の導通を可能と
する半導体チヤネルとをもつデバイスに関するものであ
る。その半導体には、制御信号を与えるためにゲート端
子が接続されてなる。このデバイスは、例えばメモリま
たは論理回路においてスイツチング・デバイスとして使
用できるのみならず、アナログ信号増幅器としての応用
もある。

B.開示の概要 図面を参照すると、このトランジスタは２個の電極で
あるソース22及びドレイン23をもち、その間には半導体
トンネル・チヤネル21A、21Bが設けられてなる。このチ
ヤネルには、制御信号を加えるためのゲート24が接続さ
れている。

この半導体チヤネルは、電流伝達特性が異なる複数の
領域、すなわちソース及びドレインにそれぞれ接続され
た接点領域21Cと、それらの接点領域の間に配置された
トンネル領域21tからなる。接点領域中の自由キヤリア
のエネルギーは、トンネル領域の伝導帯または価電子帯
のエネルギーと異なり、これにより低エネルギー・トン
ネル障壁が形成される。低エネルギー・トンネル障壁の
高さ△Ｅはゲートに加えられる制御信号によつて変化さ
せることができる。デバイスの動作温度は、障壁を通過
するトンネル電流が、熱イオン的に励起されたキヤリア
の電流よりも大きくなるように、十分低く保たれる。

C.従来技術 従来より低温動作のためのさまざまなトランジスタが
提案されており、それらは特に超電導物質を使用する場
合、デバイス・レベルとシステム・レベルの双方におい
て電力の散逸が小さいことや、集積密度が高いことや、
高速であるなどの顕著な利点を呈する。そこで、そのよ
うなもののうち比較的期待を持たれている構造について
は以下に述べよう。

米国特許第4220959号には、シリコン、ゲルマニウム
またはそれらの合金からなる多結晶半導体トンネル障壁
をもつジヨセフソン・トンネル接合デバイスが開示され
ている。この障壁の高さは、製造の間に、半導体物質の
適当なドーピングによつて制御される。動作において
は、このデバイスは、超電導電極に近接し且つその電極
とは絶縁されている制御ラインによつて磁界を加えるこ
とにより制御される。

米国特許第3500137号には、超電導キヤリアの輸送を
可能ならしめる半導体チヤネルを備え、電界効果トラン
ジスタに類似する動作を行う低温電子デバイスが開示さ
れている。これにはまた、デプリーシヨン・モードとエ
ンハンスメント・モードの両方の動作が記載されてい
る。第１のゲートが、導電領域をデプリートまたはエン
ハンスすべくチヤネルに電界を加えるために設けられ
る。第２のゲートは、超電導領域を通常の抵抗性状態に
切り換えるべくチヤネルに電界を加えるために使用する
ことができる。

米国特許第4157555号には、いわゆるグレイ（Gray）
トランジスタが記載されている。このデバイスは、イン
ジエクタとコレクタという２つのトンネル接合を有し、
それらは超電導体Ｓ及び絶縁用酸化物Ｉ層のサンドイツ
チ構造に形成されている。動作においては、擬粒子が中
央の超電導体に注入され、これによりコレクタに注入さ
れるトンネル電流が増加される。電流利得はコレクタの
増倍効果に依存し、導入された擬粒子はエネルギー変化
を被り、一度以上障壁と交差する。これは長い再結合時
間に拘束される。

米国特許第4334158号には、クイテロン（quiteron）
として知られている別の超電導トンネル接合トランジス
タが開示されている。このデバイス構造は、間にトンネ
ル障壁を配置してなる３個の超電導電極によつて形成さ
れたインジエクタ接合とアクセプタ接合を備えている点
でグレイ・トランジスタに類似している。動作において
は、中央の電極に大量の擬粒子を注入することによりそ
の電極の導電ギヤツプが劇的に変化する。これにより、
アクセプタ接合における電流に影響が与えられて電流利
得がもたらされる。

低温で動作するトランジスタには、電圧／電流の高利
得、高速、高集積密度、良好な絶縁特性、低消費電力な
どの幾つかの要望される特性がある。それに加えて、大
規模集積技術に適合する簡単な構造が必要とされてい
る。しかし、上述したどのデバイスも、長所と短所を併
せ持つため、これらの要望を満足な方法で同時に充たし
ていないように思われる。

より最近になつて、欧州特許出願第83.113163.6号に
新しい概念が提案された。これによれば、薄い半導体障
壁によつて与えられる低エネルギー障壁（meV）が、そ
の障壁に加えられるmV範囲の電圧によつて制御され得る
ような低温トンネル・トランジスタが記載されている。
低温では、障壁を通過するトンネル電流が熱イオン的に
励起されたキヤリアよりも大きくなる。そうして制御電
圧が障壁の高さを変更し、これによりトンネル確率が変
化する。しかし、実際上、電極と薄い半導体障壁（厚さ
約100nm）の間の界面は明確ではない。また、適切な障
壁の構造は、固有のドープされた半導体や、小さいバン
ド・ギヤツプの物質や、超格子構造を使用するという点
で容易な仕事ではない。というのは、現時点では、それ
の関連技術の知識と経験がかなり限られているからであ
る。

D.発明が解決しようとする問題点 この発明の目的は、mV範囲の制御信号で動作する低エ
ネルギー・トンネル障壁を採用し、界面の問題が回避さ
れてなる高速トランジスタを提供することにある。

この発明の別の目的は、十分に理解され制御が容易で
あり正確に調節し得るような物質及び処理を用いて製造
される、トンネル障壁をもつトランジスタを提供するこ
とにある。

E.問題点を解決するための手段 この発明によれば、ソースと、ドレインと、それらの
間に位置し電流伝達特性が異なる複数の領域、すなわち
ソース及びドレインにそれぞれ接続された接点領域と、
それらの接点領域の間に配置されたトンネル領域からな
るチヤネルとを有するトランジスタが与えられる。

本発明により提示される主な長所は次のとおりであ
る： （ｉ） 予測不可能にひずんだ障壁の形成につながる界
面の問題は、エネルギーの障壁が中間の界面領域でなく
半導体物質内に形成されるという点で回避される。

（ii） 障壁の高さと形状は、計算し正確に制御するこ
とができる。

（iii） 障壁を形成するために、明確に特徴づけられ
たドープされていない半導体を使用することができる。
その半導体の例としては、Si、GaAs及びGaAlAsがあり、
これらには確立された製造方法を適用することができ
る。

（iv） 欧州特許出願第83.113163.6のいくつかの実施
例に存在する、障壁中のドーパントまたは欠陥に起因す
る望ましくない伝導帯のホツピングが抑えられる。

F.実施例 f1.従来の構造 本発明のトンネル・トランジスタの基本的な構造は、
前述の欧州特許出願第83.113163.6号に記載された、第
５図に示すようなトランジスタの構造に対応する。そこ
で先ず、本発明の特徴を理解しやすくするために、この
従来の構造について説明する。第５図において、絶縁ま
たは半絶縁基板10上には、ソース12とドレイン13とゲー
ト14とを接着してなる半導体チヤネル11が配置されてい
る。ソース12とドレイン13の間の電流経路は符号15で示
されている。この構造においては、エネルギー障壁を形
成するチヤネルは、印加されたドレイン電圧の影響のも
とでチヤージ・キヤリア（擬粒子、電子または正孔）の
相当程度のトルネル効果による通過を可能とするに十分
なだけ短い。一方、そのチヤネルは現在の技術力で以て
実現できるに十分なだけ物理的に長く形成されている。
そこで、トンネル電流が熱イオン的に励起されたキヤリ
アの電流よりも大きくなるように条件が選択される。こ
のトンネル電流は、ゲート電極14に電圧を加えることに
より制御することができる。すなわち、その電圧はソー
スとドレインの間のトンネル障壁の高さを増減し、これ
により、トンネル確率に影響が及ぼされる。ゲート14は
好ましくは絶縁体16によつて半導体チヤネル11からは絶
縁されている。

f2.本発明の構造 以下に説明する本発明に基づく新規なトランジスタ構
造においては、半導体チヤネルが、電流伝達特性の異な
る複数の領域からなる。動作温度において導電状態にと
どまるようにドープされた接点領域は、オーミツク接点
によりソース電極とドレイン領域にそれぞれ接続され、
エネルギー障壁を形成する少くとも１つのトンネル領域
がこれらの接点領域の間に配置されている。エネルギー
レベルに必要な段差、すなわちエネルギー障壁はこうし
て電極と半導体の界面でななく半導体チヤネル内に形成
される。そのような構造を以てすれば、トランジスタの
動作に有害な例えば非線形障壁または空間電荷の形成に
よつてひき起こされる、今まで遭遇していた界面の問題
が回避される。それに加えて、エネルギー障壁は、あま
り影響を受けやすくなく良く知られた物質及び処理を使
用して達成される、という点においてより正確に設定す
ることができる。

尚、上記欧州特許出願に記載されたトランジスタにも
あてはまることであるが、“低温トランジスタ”という
用語は、そのデバイスの動作温度が、エネルギー障壁を
通過するトンネル電流が熱イオン的に励起された電流よ
りも大きいことを保証するのに十分なだけ低く保たれる
ことを要求するものである。

f2−1. 第１の実施例 本発明に基づくトランジスタの第１の実施例において
は、エネルギー障壁は、適当な物質の添加によりトンネ
ル領域中の伝導帯のエネルギーを増加させることにより
得られる。この構造は、第1A図に図式的に示されてい
る。わずかにAlを添加された半絶縁体GaAlAsからなるト
ンネル層21Aが基板20上に付着されている。この層21A
は、半導体中に、記号21tで示されるトンネル領域を与
える。別の半導体層21Bはn⁺GaAsからなり、幅Ｌ（約100
nm）のゲート接点を設けるため層21A上に配置されてパ
ターン化されている。ゲート接点領域24は層21Bと同じ
物質、すなわちn⁺GaAsから名つている。ソース及びドレ
イン電極22及び23は、それぞれ、イオン打ち込み処理に
よつて形成され後で金属レベル層が付着される。層21A
のトンネル領域21tを通過するトンネル電流の経路は符
号25で示されている。

この実施例では、トンネル領域21t中の伝導帯のエネ
ルギーが、半導体への適当な物質の添加（上述の構造で
はGaAsにAlの添加）により接点領域21Cにおけるエネル
ギーよりも高くなつている。尚、これ以外にも、周知の
バンド・ギヤツプの広い物質を使用することができる。
なぜなら、考慮されることのすべてはトンネル領域と接
点領域各々の間の伝導帯エネルギーの差異△Ｅだからで
ある。

先程述べた例は、伝導帯の近くでトンネル領域を介し
て電子トンネル効果が発生するようなｎ−TFETに関与し
ている。しかし、価電子帯の近傍で正孔のトンネル効果
が生じるＰ−TFET構造も同様にして構成することがで
き、その場合接点領域はアクセプターでドープする必要
がある。

第1B図は、第1A図のデバイスのエネルギー分布をあら
わす図である。トンネル領域21tにAlを添加することに
よつて、トンネル効果が生じることになるエネルギー障
壁が得られる。もしトンネル領域がGa_1-xAl_xA_s（ｘは0.
06程度）から成るならば、接点領域21Cとトンネル領域2
1tの間のバンド・エネルギーの差△Ｅは典型的には40me
Vである。

f2−2. 第１の実施例の製造工程 次に、第2A〜2E図を参照して第1A図の構造の製造工程
について説明する。

第2A図は、上面に、例えば分子線エピタキシ処理によ
つて層31及び32がエピタキシヤル成長されてなる半絶縁
体GaAsからなる基板30を示している。トンネル層31は半
絶縁体Ga_1-xAl_xA_s（ここでｘ＝0.06、厚さは約1000nm）
からなる。接点層32はn⁺GaAs層（厚さは約25nm、ドーピ
ング濃度は約10¹⁸cm^-3）であり、その層32には周知のフ
オトリソグラフイツク・パターン化技術を用いてゲート
領域画成のための100nmの幅の開孔36Gがエツチングされ
る。そのあと、分子線エピタキシまたは金属酸化CVDな
どの標準的な技術を用いてさらに層33及び34が成長され
る（第2B図）。ゲート絶縁層33はGa_1-yAl_yA_s（ｙ＝0.3
〜0.4でその厚さは15nm）から成り、接点層34はn⁺でド
ープされたGaAs（ドーピング濃度２×10¹⁸cm^-3、厚さ60
〜100nm）から成る。次のステツプ（第2C図）では、電
極接点領域を画定するために、絶縁層33まで接点層34に
孔36S及び36Dがエツチングされる。次に、Si₃N₄（厚さ6
0〜10nm）からなるパシベーシヨン層35が付着され、フ
ォオトリソグラフによるパターン化のあと、孔37S及び3
7Dがエツチングされる（第2D図）。次のステツプでは、
イオン打ち込み処理により、後でオーミツク金属接点が
付着されることになるソース及びドレイン領域38S及び3
8Dが得られるい第2E図）。尚、接点層34のゲート区域34
Gに接続されたイオン打ち込みされたゲート領域は、こ
の図面の平面の垂直方向に延長されているので図示され
ていない。

第2E図に示したトランジスタ構造は、基本的には第1A
図の構造に対応している。ソース及びドレイン接点は領
域38S及び38Dに対してそれぞれ形成され、ゲート接点
（図示しない）は接点層34のゲート区域34Gに接続され
る。接点層32（n⁺GaAs）の領域32Cは第1A図の接点領域2
1Cに対応し、一方トンネル層31（Ga_1-xAl_xA_s）の領域31
tは第1A図のトンネル領域21tに対応する。トンネル電流
39はトンネル領域31t中を流れる。

第1A図に基づき前に説明した構造においては、障壁の
高さは、適当な物質（例えばAl）をトンネル領域21tの
半導体（GaAs）に添加して伝導帯のエネルギーを高める
ことにより決定された。しかしそれとは逆に、接点領域
21Cに適当な物質（例えばSiにはGe、GaAsにはIn）を加
えることにより接点領域の伝導帯エネルギーを低下さ
せ、以てトンネル領域と接点領域の間の必要を伝導帯エ
ネルギーの差を得ることもできる。

半導体内にエネルギー障壁を形成するための別の方法
は、半導体チヤネルの接点領域を濃くドープして（ある
いは十分な低抵抗で領域を縮退させ）、以て電流輸送が
行なわれる不純物帯を形成することにある。一般的に
は、濃くドープされた半導体中の不純物帯の中心はドー
プされていない物質のバンド・エツジよりも10meV程度
低い。そして、半導体のドープされていないトンネル領
域をトンネル通過する電子は、このエネルギーの差を障
壁の高さと“見なす”ことになる。例えば、シリコンに
おいては、AsまたはＰによる適当なドーピングにより、
ドーピングされていないトンネル領域の伝導帯のエツジ
よりも下方10meVのオーダーによる不純物帯が形成され
る。

f2−3. 第２の実施例 この後の方の概念を採用する本発明の実施例が第3A図
に図式的に示されている。第3A図においては、ドープさ
れていないSiが基板40の役割を果たすとともにトンネル
領域40tとしても使用される。接点領域41CはAsまたはＰ
で濃くドープれたSiから成つている。ソース42及びドレ
イン43の電極は、その半導体とオーミツク接点を形成す
る。ゲート電極44は絶縁層46によつてトンネル領域40t
から分離されている。トンネル電流の経路は、符号45で
示されている。

第3B図は、第3A図のデバイスのエネルギー図をあらわ
す。

第3A図の構造は次のようにして形成される： 先ず、デバイスのトンネル領域40tをも形成するドー
プされていない基板40上に、約5nmの厚さの薄い酸化膜4
6をゲート絶縁膜として成長させる。次に、ｎ型にドー
プされた多結晶シリコン44がゲート物質として付着され
る。次のステツプでは、リソグラフイ及びエツチングに
よりゲートがパターン化される。そのあと、ＰまたはAs
からなる適当なドーズが、ゲート及びその上面のレジス
トを打ち込みマスクとして使用することにより打ち込ま
れる。ドープされた領域、特に接点領域41Cには不純物
帯が形成されるが、ゲートの下方のトンネル領域はドー
プされないまま保たれる。アニール工程の後、周知の方
法を用いてドープされた接点領域にオーミツク接点42、
43が形成される。

f2−4. 第３の実施例 第4A図には、本発明のさらに別の実施例が示されてい
る。このとき、半導体チヤネルのトンネル領域と接点領
域は同一の物質から成つている。トンネル障壁の高さ
は、トンネル領域中のトンネル・チヤネルの厚さによつ
て決定され、それは、比較的広い範囲で変更することが
できる。この場合は、薄いチヤネルにおいては、伝導帯
のエツジがバルク伝導帯の最小値よりも高められるとい
う事実が利用されている。

第4A図においては、基板は符号50で示され、半導体の
接点領域とトンネル領域はそれぞれ符号51C及び51tで示
され、ソース、ドレイン及びゲート電極はそれぞれ符号
52、53及び54で示されている。また、矢印55はトンネル
電流の経路を示す。さらに、ゲート絶縁体は符号56で示
されている。

より詳しく説明すると、トンネル領域51tを形成する
厚さ20nmのドープされていない真性GaAsチヤネルが真性
GaAlAs基板50上に成長される。選択的なGaAsのエピタキ
シヤル成長により、n⁺GaAsから成る接点領域51Cが40nm
の厚さまで成長される。トンネル・チヤネル51t上では
約20nmの厚さのGaAlAs絶縁体56が付着され、その上に、
GaAsからなるゲート54が形成される。このとき、トンネ
ル電流が通過するトンネル・チヤネルの長さは、第１及
び第２の実施例と同様に100nmのオーダーである。ま
た、半導体接点領域とオーミツク接点を形成する電極52
及び53は、上述のように周知の処理を使用して形成され
る。

第4B図は、第4A図のデバイスのエネルギー図である。
第4A図の構成に上述のパラメータを適用した場合、10me
Vのオーダーのトンネル障壁が得られる。

尚、上述の実施例は、障壁を通過する電子のトンネル
効果に対するエネルギー障壁の高さの制御を与えるもの
であるが、これらの実施例の構造は、本発明の技術的範
囲を逸脱することなく正孔のトンネル効果の制御用にも
変更できることを理解されたい。

また、上述したエネルギー・レベルの差を設定するた
めの手段は、単独でも互いに組み合わせても使用できる
ことに注意されたい。

さらに、本発明の概念は、例としてプレーナ構造を使
用して開示されているが、それの基本的な設計原理は、
プレーナ構造でない構造をもつデバイスにも適用可能で
あることを理解されたい。

G.発明の効果 以上のように、この発明によれば、トンネル・チヤネ
ルをもつ低温トランジスタにおいて、そのチヤネルを、
ソース及びドレインとの接点チヤネルとトンネル用のチ
ヤネルという個別のチヤネルから形成するようしたの
で、エネルギーの障壁が半導体物質内に形成されるか
ら、予測可能で制御しやすいエネルギーの障壁が与えら
れ、安定した動作のトランジスタを得ることができる。

また、その製造工程は、よく知られた成熟した処理技
術を利用できるので、その意味でも安定した予測可能な
性能のトランジスタを提供するものである。

【図面の簡単な説明】

第1A図は、本発明の第１の実施例に係るトランジスタ構
造の図式的な断面図、 第1B図は、第1A図の構造において伝導帯のエネルギーの
分布を示す図、 第2A〜2E図は、第1A図の構造の製造工程を示す図、 第3A図は、本発明の第２の実施例に係るトランジスタ構
造の図式的な断面図、 第3B図は、第3A図の構造のチヤネルのエネルギー分布を
示す図、 第4A図は、本発明の第３の実施例に係るトランジスタ構
造の図式的な断面図、 第4B図は、第4A図の構造のチヤネルのエネルギー分布を
示す図、 第５図は、従来のトンネル・トランジスタの図式的な断
面図である。 22,42,52……ソース、23,43,53……ドレイン、21,40,4
1,51……半導体チヤネル、25,45,55……ゲート、21t,40
t,51t……トンネル領域、21C,41C,51C……接点領域。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴエルナー・バーチトルド スイス国8135、ラングナウ・アー・アル ビス、エルレンベーク４番地 (72)発明者 ピエール・レオポルド・ギユーレツト スイス国8805、リヒタースビル、イムグ ルエト２番地 (72)発明者 アレクシス・バラトフ スイス国8821、チユーリツヒ、シヨーネ ンベルク、フエルネツグ （番地なし)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】（ａ）離隔配置した２つの電極と、 （ｂ）上記２つの電極の間に形成され、トンネル電流を
   通過可能とした半導体チャネルと、 （ｃ）上記半導体チャネル上に絶縁層で隔てて配置さ
   れ、上記半導体チャネルを通じて上記２つの電極間で電
   流が流れるように上記半導体チャネルに制御電圧を印加
   するためのゲート電極を具備し、 （ｄ）上記半導体チャネルは、上記２つの電極にそれぞ
   れ接触する第１及び第２の接点領域をもち、 （ｅ）上記半導体チャネルは、上記第１及び第２の接点
   領域の間に配置された少なくとも１つの中央トンネル領
   域を形成するようになされ、 （ｆ）上記第１及び第２の接点領域には、中央トンネル
   領域よりもエネルギ障壁が低くなるように同一の導電型
   のドーパントが注入され、 （ｇ）上記第１及び第２の接点領域の材料及びドーピン
   グ・レベルと、上記中央トンネル領域の材料は、上記第
   １及び第２の接点領域中の自由キャリアのエネルギが、
   該キャリアが電子の場合は、上記中央トンネル領域の伝
   導帯の最小エネルギより低くなり、該キャリアが正孔の
   場合は、上記中央トンネル領域の価電子帯の最大エネル
   ギより高くなるように選択されていることを特徴とす
   る、 低温トンネル・トランジスタ。