JPS589371A - トランジスタ - Google Patents
トランジスタInfo
- Publication number
- JPS589371A JPS589371A JP11056182A JP11056182A JPS589371A JP S589371 A JPS589371 A JP S589371A JP 11056182 A JP11056182 A JP 11056182A JP 11056182 A JP11056182 A JP 11056182A JP S589371 A JPS589371 A JP S589371A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heterojunction
- type
- transistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 15
- 230000000694 effects Effects 0.000 claims description 13
- 238000005036 potential barrier Methods 0.000 claims description 13
- 230000035939 shock Effects 0.000 claims description 12
- 239000002784 hot electron Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 230000005641 tunneling Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims 2
- 229910045601 alloy Inorganic materials 0.000 claims 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 238000000407 epitaxy Methods 0.000 description 4
- 238000005513 bias potential Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はトランジスタ形半導体装置に関し、特にベース
の厚さが半導体物質における電子の平均自由行程よりも
小さいトランジスタ形半導体装置に関する。
の厚さが半導体物質における電子の平均自由行程よりも
小さいトランジスタ形半導体装置に関する。
本出願人に依り出願されたフランス特許出願８０ ２’
３ ３８５号においては、前記層内で電子の平均自由行
程よりも薄いエピタキシアル層によって形成されたチャ
ネルを具備するトランジスタに関して記載しである。こ
のトランジスタは前記層の厚さがトランジスターのゲー
ト長さに相等するように設計したものである０前記トラ
ンジスタの構造はエピタキシにより形成されたｎ＋／ｎ
／ｎ＋の積層から成るものである。
３ ３８５号においては、前記層内で電子の平均自由行
程よりも薄いエピタキシアル層によって形成されたチャ
ネルを具備するトランジスタに関して記載しである。こ
のトランジスタは前記層の厚さがトランジスターのゲー
ト長さに相等するように設計したものである０前記トラ
ンジスタの構造はエピタキシにより形成されたｎ＋／ｎ
／ｎ＋の積層から成るものである。
このトランジスタは先行技術の改善を表わすものである
が、なお、次の制限が存在する。
が、なお、次の制限が存在する。
第１に、ショットキィゲート制御の選択は２つの欠点を
伴う。第１の欠点は技術的なものである。
伴う。第１の欠点は技術的なものである。
能動層は非常に薄いものであるため、トランジスタのメ
サの側面上にゲートを付加することは困難である０第２
の欠点はゲート電圧の関数として表したドレーン・ソー
ス電流の変化の法則に関するものである。この変化は、
トランジスタの利得に関係し、例えばトンネル効果のよ
うな他の制御型におけるよりもショットキィゲート制御
の場合の方が小さい０ 第２はｎ層の厚さが薄いゆえ、低いドレーン・ソース電
圧・または低いドレーン・ゲート電圧において高電界が
生成され、材料の降伏電界に到達する傾向にある０ドレ
ーン電・圧におけるこの制限により、トランジスタの電
力が制限される０本発明の目的は、ベース電圧の関数と
して表したコレクタ・エミッタ電流に本質的変化を生せ
しめるような電荷制御モードを選択し、且つ、コレクタ
電圧を増加することによって斯かる欠点を除去した多重
異種接合形衝撃式トランジスタを提供することにある。
サの側面上にゲートを付加することは困難である０第２
の欠点はゲート電圧の関数として表したドレーン・ソー
ス電流の変化の法則に関するものである。この変化は、
トランジスタの利得に関係し、例えばトンネル効果のよ
うな他の制御型におけるよりもショットキィゲート制御
の場合の方が小さい０ 第２はｎ層の厚さが薄いゆえ、低いドレーン・ソース電
圧・または低いドレーン・ゲート電圧において高電界が
生成され、材料の降伏電界に到達する傾向にある０ドレ
ーン電・圧におけるこの制限により、トランジスタの電
力が制限される０本発明の目的は、ベース電圧の関数と
して表したコレクタ・エミッタ電流に本質的変化を生せ
しめるような電荷制御モードを選択し、且つ、コレクタ
電圧を増加することによって斯かる欠点を除去した多重
異種接合形衝撃式トランジスタを提供することにある。
依って、電荷制御とコレクタ電圧との上記観点に関し、
順次考察を加えることにする。
順次考察を加えることにする。
本発明に依れば、トランジスタは垂直構造を具備し、こ
れは２、前記フランス特許出願８０２３３８５号に記載
したトランジスタの場合のように、衝撃系において動作
する。しかしながら、本発明に依れば、トランジスタは
・エミッタの１層とｎ形能動層との間に挿入された第１
の高比抵抗半導体層を具備し・これら両層に関連して、
ホットエレクトロン系において第１の異種接合を介して
電子の転送が行われるように、前記第１の半導体層へ第
１の異種接合を形成してあり・ホットエレクトロン系で
はトンネル効果、熱的効果、あるいは両効果の組合せが
生じている。
れは２、前記フランス特許出願８０２３３８５号に記載
したトランジスタの場合のように、衝撃系において動作
する。しかしながら、本発明に依れば、トランジスタは
・エミッタの１層とｎ形能動層との間に挿入された第１
の高比抵抗半導体層を具備し・これら両層に関連して、
ホットエレクトロン系において第１の異種接合を介して
電子の転送が行われるように、前記第１の半導体層へ第
１の異種接合を形成してあり・ホットエレクトロン系で
はトンネル効果、熱的効果、あるいは両効果の組合せが
生じている。
発明の改良においては、トランジスタは、さらにコレク
タのｎ層層とｎ形能動層との間に挿入された第２の高比
抵抗半導体層を具備し、これら両者に第２の異種接合を
形成している。
タのｎ層層とｎ形能動層との間に挿入された第２の高比
抵抗半導体層を具備し、これら両者に第２の異種接合を
形成している。
さらに詳細に説明すれば、本発明は多重異種接合形電界
効果トランジスタに関するもので、斯かる電界効果トラ
ンジスタはエミッタ電極とコレクタ電極と名づけられた
２箇のアクセス電極と・ベース電極と名づけられたｌ箇
の制御電極とに加えて、複数の半導体材料を支持するた
めの基板を備えるものである〇 これらの電極はエミッタ、ぐ−ス、ならびにコレクタの
領域を形成する層とオーム性接触を形成するものである
。トランジスタの顕著な特徴は・エミッタ領域が２箇の
半導体材料層と、ベースにホットエレクトロンを注入す
るための前記層間に形成された異種接合とにより形成さ
れている点にあり、前記異種接合はエミッタの第２の層
に接触している。
効果トランジスタに関するもので、斯かる電界効果トラ
ンジスタはエミッタ電極とコレクタ電極と名づけられた
２箇のアクセス電極と・ベース電極と名づけられたｌ箇
の制御電極とに加えて、複数の半導体材料を支持するた
めの基板を備えるものである〇 これらの電極はエミッタ、ぐ−ス、ならびにコレクタの
領域を形成する層とオーム性接触を形成するものである
。トランジスタの顕著な特徴は・エミッタ領域が２箇の
半導体材料層と、ベースにホットエレクトロンを注入す
るための前記層間に形成された異種接合とにより形成さ
れている点にあり、前記異種接合はエミッタの第２の層
に接触している。
本発明の他の特徴は次の説明、ならびに添付図の考察に
よりさらに明白である〇 第１図は二重異種接合の平衡状態におけるバンド構造図
を概略的に示すものである。この二重異種接合は、ｎ
＞ ５ Ｘ １０１７個／Ｃ−のドープされた層型半導
体材料から成立つ層１と、第１の半導体ならびこれと同
様な格子定数の半導体よりも大きいバンド間隙を有する
高比抵抗性半導体から成立つ層２とによって構成されて
いる０層３は第１の半導体材料と同様な半導体材料で形
成され、同様にｎ＞５Ｘ１０１丁個／−の高い不純物濃
度を有するものである。全体として異種接合構造は、例
えばモレキュラビームエピタキシの様なエピタキシアル
成長法によって製造できる。ＢＣ，ＢＹ、 ＢＦ は
それぞれ伝導帯、価電子帯、フェルミ準位と名づけたも
のである。ΔＥｃとΔＥｖはそれぞれ、界面における伝
導帯の間隙と価電子帯の間隙である。ΔＥｃは電子に対
する電位障壁を形成し、ΔＥｖは正孔に対する障壁を形
成するものである０層１，３はｎ形不純物を添加したも
のであり、ここでは電子のみを考慮すればよい。
よりさらに明白である〇 第１図は二重異種接合の平衡状態におけるバンド構造図
を概略的に示すものである。この二重異種接合は、ｎ
＞ ５ Ｘ １０１７個／Ｃ−のドープされた層型半導
体材料から成立つ層１と、第１の半導体ならびこれと同
様な格子定数の半導体よりも大きいバンド間隙を有する
高比抵抗性半導体から成立つ層２とによって構成されて
いる０層３は第１の半導体材料と同様な半導体材料で形
成され、同様にｎ＞５Ｘ１０１丁個／−の高い不純物濃
度を有するものである。全体として異種接合構造は、例
えばモレキュラビームエピタキシの様なエピタキシアル
成長法によって製造できる。ＢＣ，ＢＹ、 ＢＦ は
それぞれ伝導帯、価電子帯、フェルミ準位と名づけたも
のである。ΔＥｃとΔＥｖはそれぞれ、界面における伝
導帯の間隙と価電子帯の間隙である。ΔＥｃは電子に対
する電位障壁を形成し、ΔＥｖは正孔に対する障壁を形
成するものである０層１，３はｎ形不純物を添加したも
のであり、ここでは電子のみを考慮すればよい。
第２図は、層１き層３との間に電圧Ｖを印加した時の伝
導帯の位置を断路的に表わすものである〇ここで価電子
帯は示していない。もし障壁ΔＥがあまり高すぎず、層
２の厚さｄ、が大きすぎないならば、トンネル効果によ
って層２の障壁Ｔを電子は通過できる。トンネル効果に
よって電位障壁Ｔ上を電子が通過する確率は次式ｌこよ
り与えられる。
導帯の位置を断路的に表わすものである〇ここで価電子
帯は示していない。もし障壁ΔＥがあまり高すぎず、層
２の厚さｄ、が大きすぎないならば、トンネル効果によ
って層２の障壁Ｔを電子は通過できる。トンネル効果に
よって電位障壁Ｔ上を電子が通過する確率は次式ｌこよ
り与えられる。
ここで、五はブランクの定数、ｍは電子の有効質量、ｑ
は電子の電荷、■は印加電圧である。
は電子の電荷、■は印加電圧である。
層１，２はエミッタを形成し、層３は後で説明する本発
明に依るトランジスタのベースを形成するものである。
明に依るトランジスタのベースを形成するものである。
第２図から明らかな様に・電位障壁の出口において、電
子のエネルギはｅＶである。このエネルギに関連する重
要性は後で説明する。
子のエネルギはｅＶである。このエネルギに関連する重
要性は後で説明する。
障壁高さと障壁厚さを適当に選択すればエミッタ電流を
決定でき、印加ベース電圧に対する前記電流の変化の法
則は既に説明した方程式によって与えられている０これ
は非常に高い相互コンダクタンスを有し、指数関数的に
変化するものである。
決定でき、印加ベース電圧に対する前記電流の変化の法
則は既に説明した方程式によって与えられている０これ
は非常に高い相互コンダクタンスを有し、指数関数的に
変化するものである。
ベースの電気的接触は既にバイポーラトランジスタで公
知のオーム性のものであり、この明細書の後半で考察す
る。
知のオーム性のものであり、この明細書の後半で考察す
る。
第３図は層１，４．３によって形成された二重異種接合
のバンド構造を概略的に示したものである０層１，３は
第１図で既に説明した層と同様である０層４は高比抵抗
のもので・障壁最高部が層３に接触し、平衡状態で三角
形の電位障壁を形成するように組成が可変で、第１図の
層２とは異なるものである。
のバンド構造を概略的に示したものである０層１，３は
第１図で既に説明した層と同様である０層４は高比抵抗
のもので・障壁最高部が層３に接触し、平衡状態で三角
形の電位障壁を形成するように組成が可変で、第１図の
層２とは異なるものである。
第４図はベース３に正のバイアスを印加した時の前記二
重異種接合の伝導帯を示す図であるＯｅＶ ： Ｅ の
様なバイアス電位Ｖの場合には、熱的効果により電子が
障壁を通過できる。従って、熱的効果の助けによるトン
ネル効果が生ずることは可能であるため、エネルギΔＥ
、あるいはこの値に非常に近いエネルギを以って電子
がベースに注入される。上記三角形の障壁を横切る電流
の流れは・既に文献（シー・エル・アリン、ニー・シー
・ゴサードならびにダブリュ・ウィーブマンらによって
応用物理小論文集、第３６巻、第５号、３７３ページ（
１９８１年出版） ： Ｃ，Ｌ、Ａ１１ｙｎ 。
重異種接合の伝導帯を示す図であるＯｅＶ ： Ｅ の
様なバイアス電位Ｖの場合には、熱的効果により電子が
障壁を通過できる。従って、熱的効果の助けによるトン
ネル効果が生ずることは可能であるため、エネルギΔＥ
、あるいはこの値に非常に近いエネルギを以って電子
がベースに注入される。上記三角形の障壁を横切る電流
の流れは・既に文献（シー・エル・アリン、ニー・シー
・ゴサードならびにダブリュ・ウィーブマンらによって
応用物理小論文集、第３６巻、第５号、３７３ページ（
１９８１年出版） ： Ｃ，Ｌ、Ａ１１ｙｎ 。
Ａ、Ｃ６Ｇｏｓｓａｒｄ ａｎｄ Ｗ、Ｗｉｅｇｍａｎ
ｎ 、 Ａｐｐｌ、 Ｐｈｙｓ。
ｎ 、 Ａｐｐｌ、 Ｐｈｙｓ。
Ｃｅｔｔｅｒｓ ３６．ｍ５．３７３（１９８１））に
発表されているが、トランジスタ構造については考えら
れていない。文献に記載された原理に依れば、ベースに
注入された電流は実際にはＶの関数として指数法則に従
うものである。
発表されているが、トランジスタ構造については考えら
れていない。文献に記載された原理に依れば、ベースに
注入された電流は実際にはＶの関数として指数法則に従
うものである。
記号を簡略化するため、考慮した構造にもかかわらず、
ΔＥ、はエミッタにおける電位障壁高さと名づけられて
いる。
ΔＥ、はエミッタにおける電位障壁高さと名づけられて
いる。
本発明に依ればトランジスタのエミッタ・ベース間接合
は第１図〜第４図に記載されている。ベース・コレクタ
間接合は関する限り、コレクタは層５と層６とによって
形成され、これらの層は層３と共に電位障壁ΔＥ２を有
する異種接合を形成するものである。斯（して高比抵抗
の層５はベース３と接触しており、電位障壁高さΔＥ２
は層３，６に関して、層５によって形成されるもので、
与えられた電圧でベース３と層６との間にトンネル電流
を確保するに足る十分な障壁高さ、ならびに／あるいは
接合の厚みｄ２を有するものである。層６の不純物濃度
は５ Ｘ １０１７個／−より太きいものである。
は第１図〜第４図に記載されている。ベース・コレクタ
間接合は関する限り、コレクタは層５と層６とによって
形成され、これらの層は層３と共に電位障壁ΔＥ２を有
する異種接合を形成するものである。斯（して高比抵抗
の層５はベース３と接触しており、電位障壁高さΔＥ２
は層３，６に関して、層５によって形成されるもので、
与えられた電圧でベース３と層６との間にトンネル電流
を確保するに足る十分な障壁高さ、ならびに／あるいは
接合の厚みｄ２を有するものである。層６の不純物濃度
は５ Ｘ １０１７個／−より太きいものである。
第５図はベースとコレクタとの間にバイアス電位ｖ２を
かけたベース・コレクタ構造のバンド構造図である。こ
の図において、エミッタは接合の形で示してあり、ここ
からホットエレクトロンがベースに注入される。注入さ
れた電子のエネルギはｅＶｌとして表わされている０も
しｅＶｌ ＞ΔＥ２であって、しかもベースを通る電子
の衝撃路ができるほどにベースの厚さｄＢが薄いならば
、前記電子は障壁ΔＥ２を越えて通過できるこの明細書
に使われている衝撃と云う用語は過剰の速度効果を含み
広義に考えられるものである、云いかえれば、衝撃の結
果、成る量のエネルギを電子が失うとしても、失われた
運動エネルギがｅｖｌ−ΔＥ２よりも小さいと云う条件
の下で、電子は末だ障壁ΔＥ２を越えて通過することが
できる〇 厚さｄＢ ＋ ｄ２の値が総体として小さな値であれば
・衝撃効果により層５も電子は突き抜けるが、さもなけ
れば、電子の速度はこの領域の内部で減少し、制限速度
Ｖ ５ｔａｔ に到達する０注意すべき事は、ベース
内部の電界が非常に小さいことである０結果的に、電子
はベースを通過するだけの速度を獲得せず、他方では先
ｌこ説明したように速度を失う傾向にある。
かけたベース・コレクタ構造のバンド構造図である。こ
の図において、エミッタは接合の形で示してあり、ここ
からホットエレクトロンがベースに注入される。注入さ
れた電子のエネルギはｅＶｌとして表わされている０も
しｅＶｌ ＞ΔＥ２であって、しかもベースを通る電子
の衝撃路ができるほどにベースの厚さｄＢが薄いならば
、前記電子は障壁ΔＥ２を越えて通過できるこの明細書
に使われている衝撃と云う用語は過剰の速度効果を含み
広義に考えられるものである、云いかえれば、衝撃の結
果、成る量のエネルギを電子が失うとしても、失われた
運動エネルギがｅｖｌ−ΔＥ２よりも小さいと云う条件
の下で、電子は末だ障壁ΔＥ２を越えて通過することが
できる〇 厚さｄＢ ＋ ｄ２の値が総体として小さな値であれば
・衝撃効果により層５も電子は突き抜けるが、さもなけ
れば、電子の速度はこの領域の内部で減少し、制限速度
Ｖ ５ｔａｔ に到達する０注意すべき事は、ベース
内部の電界が非常に小さいことである０結果的に、電子
はベースを通過するだけの速度を獲得せず、他方では先
ｌこ説明したように速度を失う傾向にある。
斯くして、障壁高さ、バイアス電圧、ならびにエピタキ
シアル層厚が異なった値であることは説明してないが、
以下の記載により説明されよう。
シアル層厚が異なった値であることは説明してないが、
以下の記載により説明されよう。
マイクロ波電力応用の場合には、エミッタとコレクタと
の間、あるいはベースとコレクタとの間に高電圧を印加
することが有用である。それゆえ、トンネル効果が非常
、にわずかにしか起らない様な電位障壁を層５が、確実
に有する必要性があり、その結果、値Δ融とｄ２との値
はできる限り大きくなければならない。既に説明したよ
うに・もしｄ２が大きい値のものであれば、電子は衝撃
路に従わず、この層厚の範囲内での速度はＶｓｔａｔ
に制限される０依って、コレクタの充電時間はｄ２が
低い値の時よりも大きく、トランジスタのカットオフ周
波数を低下させている。しかしながら、カットオフ周波
数が他の寄生素子（アクセス抵抗、キャパシタなど）に
依存することを考慮に入れて、ｄ２の上限ははゾ１μｍ
にすることができるＯ４０の下限はΔＥ２の値に依存
する。既に説明した式から、印加電圧とトンネル漏洩電
流とが与えられた場合に、この依存性はｄ２ΔＥ２
法則ｌこ従うことになる０事実、異種接合対の選択ゆえ
に、ΔＥ２＜１・Ｖであり、１ｖ以上のオーダの電圧の
場合には、ｄ２は４００Ａ 以上でなければならない。
の間、あるいはベースとコレクタとの間に高電圧を印加
することが有用である。それゆえ、トンネル効果が非常
、にわずかにしか起らない様な電位障壁を層５が、確実
に有する必要性があり、その結果、値Δ融とｄ２との値
はできる限り大きくなければならない。既に説明したよ
うに・もしｄ２が大きい値のものであれば、電子は衝撃
路に従わず、この層厚の範囲内での速度はＶｓｔａｔ
に制限される０依って、コレクタの充電時間はｄ２が
低い値の時よりも大きく、トランジスタのカットオフ周
波数を低下させている。しかしながら、カットオフ周波
数が他の寄生素子（アクセス抵抗、キャパシタなど）に
依存することを考慮に入れて、ｄ２の上限ははゾ１μｍ
にすることができるＯ４０の下限はΔＥ２の値に依存
する。既に説明した式から、印加電圧とトンネル漏洩電
流とが与えられた場合に、この依存性はｄ２ΔＥ２
法則ｌこ従うことになる０事実、異種接合対の選択ゆえ
に、ΔＥ２＜１・Ｖであり、１ｖ以上のオーダの電圧の
場合には、ｄ２は４００Ａ 以上でなければならない。
ΔＥ２の下限は熱的効果により補助されたトンネル効果
により支配される。事実、ΔＥ２＞ ０．２ ｅＶを確
保しなければならない。
により支配される。事実、ΔＥ２＞ ０．２ ｅＶを確
保しなければならない。
結果的に、ベース・エミッタ間電圧は確実に０．２ Ｖ
より大きな値とする必要がある０しかしながら・この唯
一のエネルギの考來は不十分である。
より大きな値とする必要がある０しかしながら・この唯
一のエネルギの考來は不十分である。
電力を増加し、アクセフ抵抗を減少させるため・注入さ
れた電流はできる限り大きくなければならない０２種類
のエミッタは個々に考慮すべきである。すなわち、 一熱的注入： ０．２ｅＶ に等しいか、あるいはそ
れより大きな障壁高さが適切であ る。
れた電流はできる限り大きくなければならない０２種類
のエミッタは個々に考慮すべきである。すなわち、 一熱的注入： ０．２ｅＶ に等しいか、あるいはそ
れより大きな障壁高さが適切であ る。
一トンネル注入： 障壁ΔＥ、が低いか、または厚さｄ
ｌが薄いかの選択をするこ とができる。事実、ｄ、が１００Ａ より小さい場合には、トシネル 電流を制御することが困難で あり、その結果、ｄ、＞１００Ａ であることが観察される。
ｌが薄いかの選択をするこ とができる。事実、ｄ、が１００Ａ より小さい場合には、トシネル 電流を制御することが困難で あり、その結果、ｄ、＞１００Ａ であることが観察される。
ΔＥ１の下限は、ΔＥ３の場合と
同様に０．２ ｅＶ である。
第６図はコレクタ、ベース、およびエミッタのアセンブ
リにバイアスをかけた時のバンド構造図であり、エミッ
タは層１．２（）ンネル効果）によって構成されるもの
である。第７図はエミッタが層１，４（熱的効果）によ
って構成される場合を示すものである。
リにバイアスをかけた時のバンド構造図であり、エミッ
タは層１．２（）ンネル効果）によって構成されるもの
である。第７図はエミッタが層１，４（熱的効果）によ
って構成される場合を示すものである。
第６図に示したものと同様な構造は、エム・ノ１イブラ
ム（固体電子工学誌、第２４巻、３４３ベージ（１９８
１） ） （Ｍ、 Ｈｅｉｂｌｕｍ、 ５ｏｌｉｄ ５
ｔａｔｅＥｌｅｃｔ・ｒｏｎｉｃｓ 、 ２４．３４３
（１９８１））によっである。結果的に、この形の構
造は前記理由ゆえに、同様な条件下では動作しない０ 下の表は３つのグループに分類され、使用に適した異な
った半導体材料を述べたものである。
ム（固体電子工学誌、第２４巻、３４３ベージ（１９８
１） ） （Ｍ、 Ｈｅｉｂｌｕｍ、 ５ｏｌｉｄ ５
ｔａｔｅＥｌｅｃｔ・ｒｏｎｉｃｓ 、 ２４．３４３
（１９８１））によっである。結果的に、この形の構
造は前記理由ゆえに、同様な条件下では動作しない０ 下の表は３つのグループに分類され、使用に適した異な
った半導体材料を述べたものである。
各グループの内部では、層１，３．６の半導体が決定さ
れている。第２のたて列は層２，５の半導体を掲載した
ものである０第３のたて列は層４の半導体を掲載したも
のであるＯ組成を変えられる層４を一定組成の層２に代
って採用でき、半導体２，５は異なった化学組成をもち
、層５に相等する第２のたて列の材料ｌこ、第３のたて
列の材料を関連づけることができることは明白である。
れている。第２のたて列は層２，５の半導体を掲載した
ものである０第３のたて列は層４の半導体を掲載したも
のであるＯ組成を変えられる層４を一定組成の層２に代
って採用でき、半導体２，５は異なった化学組成をもち
、層５に相等する第２のたて列の材料ｌこ、第３のたて
列の材料を関連づけることができることは明白である。
第８図〜第１３図はエミッタ、ベース、コレクタ接触を
有する本発明に依るトランジスタの種々の選択的実施例
を概略的に表わす１のである。
有する本発明に依るトランジスタの種々の選択的実施例
を概略的に表わす１のである。
第８図は本発明に依る第１の構造を表わすものであり、
第８図においてはエピタキシ基板は高１／）層添加濃度
を有する。層１，２．または４，３゜５．６は例えば順
次、モレキュラビームエピタキシ法等によってこの基板
上に蒸着したものである０層３上ヘオー、ム性のベース
接触９を蒸着して形成するため、ベース層３の下方のコ
レクタ層５，６ヘメサを形成する。層６上ヘコレクタ接
触８を蒸着で形成する一方で、もし必要ならば寄生抵抗
を減するために、薄くできる基板の自由面上ヘオーム性
のエミッタ接触７を蒸着する。
第８図においてはエピタキシ基板は高１／）層添加濃度
を有する。層１，２．または４，３゜５．６は例えば順
次、モレキュラビームエピタキシ法等によってこの基板
上に蒸着したものである０層３上ヘオー、ム性のベース
接触９を蒸着して形成するため、ベース層３の下方のコ
レクタ層５，６ヘメサを形成する。層６上ヘコレクタ接
触８を蒸着で形成する一方で、もし必要ならば寄生抵抗
を減するために、薄くできる基板の自由面上ヘオーム性
のエミッタ接触７を蒸着する。
第９図は極めて簡易化された断面概略図を示すが、第９
図は本発明に依るトランジスタの第１の選択的実施例を
示すものである。前出図面の構造と比べ、層のエピョキ
レの程度は逆であって、層５．６が埋め込み形であり、
千ミッタ（層１と２゜マタは４）はトランジスタの自由
アクセス面上へ蒸着で形成されている一方で、基板上ヘ
コレククが蒸着で形成されるようにしであるＯベース層
３とそのメタライゼーンヨン領域９のみが前出図面の構
造と同様に、同一の位置にあるＯ 第１０図は第８図の構造に対して、基板力Ｓも（まやｎ
形ではなく、云いかえれば導電形であって半絶縁形の
高比抵抗のものを加えた場合である。
図は本発明に依るトランジスタの第１の選択的実施例を
示すものである。前出図面の構造と比べ、層のエピョキ
レの程度は逆であって、層５．６が埋め込み形であり、
千ミッタ（層１と２゜マタは４）はトランジスタの自由
アクセス面上へ蒸着で形成されている一方で、基板上ヘ
コレククが蒸着で形成されるようにしであるＯベース層
３とそのメタライゼーンヨン領域９のみが前出図面の構
造と同様に、同一の位置にあるＯ 第１０図は第８図の構造に対して、基板力Ｓも（まやｎ
形ではなく、云いかえれば導電形であって半絶縁形の
高比抵抗のものを加えた場合である。
層のエピタキシの程度は第８図の基本的構造と同様であ
るため、基板が半絶縁性であるゆえに基板の自由面上へ
エミッタ接触７を与えることはもはやできない。このた
め、メタライゼ゛−ジョン領域７を層１上に蒸着してあ
り、層１に対して下向きに第２のメサを形成してあり、
ベース接触９ Ｇ−ｉ層３に対して下向きにメサを完成
させて得られてＧするＯ 第１１図は第９図の第１の選択的実施ｆｌｊを、基板が
もはやｎ 形ではな（半絶縁形のものである場合に対し
て付加したものである。層のエピタキシの程度がこの場
合逆であるとは云え、コレクタ接触８は層６上へ蒸着で
形成され・層６Ｇま第２のメサをエツチングすることに
よりアクセスされる。
るため、基板が半絶縁性であるゆえに基板の自由面上へ
エミッタ接触７を与えることはもはやできない。このた
め、メタライゼ゛−ジョン領域７を層１上に蒸着してあ
り、層１に対して下向きに第２のメサを形成してあり、
ベース接触９ Ｇ−ｉ層３に対して下向きにメサを完成
させて得られてＧするＯ 第１１図は第９図の第１の選択的実施ｆｌｊを、基板が
もはやｎ 形ではな（半絶縁形のものである場合に対し
て付加したものである。層のエピタキシの程度がこの場
合逆であるとは云え、コレクタ接触８は層６上へ蒸着で
形成され・層６Ｇま第２のメサをエツチングすることに
よりアクセスされる。
第１２図は本発明に依りトランジスタに改良を加えたも
のであり、何ら制限を課すことのない第１０図の構造と
同一であるが、上記のような異なった置換形に適用する
ことが可能なものである。
のであり、何ら制限を課すことのない第１０図の構造と
同一であるが、上記のような異なった置換形に適用する
ことが可能なものである。
エミッタ・ベース間浮遊キャパシタンスを減するため、
ベースメタライゼーシタン領域９の下に領域１０を形成
するが、この領域１０は抵抗性であり例えばＨイオン等
を打込んで作ったものである、領域１０、すなわち箱形
領域は基板に到達するに足る十分な深さを有する。
ベースメタライゼーシタン領域９の下に領域１０を形成
するが、この領域１０は抵抗性であり例えばＨイオン等
を打込んで作ったものである、領域１０、すなわち箱形
領域は基板に到達するに足る十分な深さを有する。
本発明は若干の上記実施例に限るものではなく・当業者
にとうて明白な他の実例によって補完することができる
ものである。新規であると信ぜられる本発明の特徴は、
特許請求の範囲において規定されている。
にとうて明白な他の実例によって補完することができる
ものである。新規であると信ぜられる本発明の特徴は、
特許請求の範囲において規定されている。
第１図は平衡状態にある二重異種接合構造の第１の実施
例におけるエネルギバンド構造図、第２図はバイアス状
態にある前記構造の伝導帯の図、 第３図は平衡状態にある二重異種接合構造の第２の実施
例におけるバンド構造図、 第４図はバイアス状態にある前記第２の構造の伝導帯の
図、 第５図は本発明に依るトランジスタのベースとコレクタ
とを形成する異種接合構造の伝導帯の図、第６図は本発
明に依る第１のトランジスタ構造の伝導帯の図、 第７図は本発明に依る他のトランジスタ構造の伝導帯の
図、 第８図は本発明に依るトランジスタの概略断面図・ 第９図は本発明に依るトランジスタの第１の選択的実施
例の概略断面図・ 第１０図乃至第１２興は本発明に依るトランジスタの他
の選択的実施例を３例示した図である０１．２，３，４
，５，６：層 ΔＥｅｌΔＥｖ：電位障壁 ＢＣ：伝導帯 Ｂ■：価電子帯 Ｅｌ：フェルミ準位 ΔＥｌ 、ΔＥ２：電位障壁の高さ ｄｌｌ ｄ２＋ ｄ ：接合の厚み Ｖ ＋ ｖｌｌ ｖ２：印加電圧 ｖｓｔａｔ ”制限速度 ７．８，９：取出し電極 １０：抵抗性領域 特許出願人 トムソンーセー ニス エフ ＦＩＧ、３ ＦＩＧ、４ ＦＩＧ、５ １１ １ 匡 匡
例におけるエネルギバンド構造図、第２図はバイアス状
態にある前記構造の伝導帯の図、 第３図は平衡状態にある二重異種接合構造の第２の実施
例におけるバンド構造図、 第４図はバイアス状態にある前記第２の構造の伝導帯の
図、 第５図は本発明に依るトランジスタのベースとコレクタ
とを形成する異種接合構造の伝導帯の図、第６図は本発
明に依る第１のトランジスタ構造の伝導帯の図、 第７図は本発明に依る他のトランジスタ構造の伝導帯の
図、 第８図は本発明に依るトランジスタの概略断面図・ 第９図は本発明に依るトランジスタの第１の選択的実施
例の概略断面図・ 第１０図乃至第１２興は本発明に依るトランジスタの他
の選択的実施例を３例示した図である０１．２，３，４
，５，６：層 ΔＥｅｌΔＥｖ：電位障壁 ＢＣ：伝導帯 Ｂ■：価電子帯 Ｅｌ：フェルミ準位 ΔＥｌ 、ΔＥ２：電位障壁の高さ ｄｌｌ ｄ２＋ ｄ ：接合の厚み Ｖ ＋ ｖｌｌ ｖ２：印加電圧 ｖｓｔａｔ ”制限速度 ７．８，９：取出し電極 １０：抵抗性領域 特許出願人 トムソンーセー ニス エフ ＦＩＧ、３ ＦＩＧ、４ ＦＩＧ、５ １１ １ 匡 匡
Claims (1)
- 【特許請求の範囲】 （１１エミッタ電極とコレクタ電極と名づけられた２つ
のアクセス電極と・ベース電極と名づけられた制御電極
と・複数の一半導体材料層とを支持するための基板を具
備した多重異種接合形衝撃式トランジスタにおいて、 前記電極はエミッタの領域と、ベースの領域と、コレク
タの領域とを形成する層ｌこ対してオーム性接触を成し
、 前記エミッタの領域を半導体材料で作られた２つの層と
、ホットエレクトロンを前記ベース領域へ注入するため
の前記層間に具備した異種接合とによって形成し、 前記異種接合が前記エミッタの領域の第２の層に対して
接触してなる多重異種接合形衝撃式％式％ （２、特許請求の範囲第１項に記載した多重異種接合形
衝撃式トランジスタであって、 前記エミ゛ツタを、ｎ”＞ ５ Ｘ Ｉ Ｏ”個／−の
高不純物添加濃度を有する第１の半導体材料の第１の層
と、第１の半導体と同様な格子定数を有しているが大き
な禁止帯間隙を有し、一定組成を有し、１００Ａより大
きな厚さを有し、第１の層に対し０．２ ｅＶ より大
きな電位障壁高表を有。 する他の半導体材料の第２の高比抵抗層とによって形成
し、・ 前記エミッタから前記ベースへのホットエレク）ロンの
注入を前記第２の層を介してのトンネル効果によって制
御される多重異種接合形衝撃式トランジスタ。 （３）特許請求の範囲第１項に記載した多重異種接合形
衝撃式トランジスタであって、 前記エミッタを１，７＞５ｘｌＯ“７個／ｄの高不純物
添加濃度を有する第１の半導体材料の第１の層と、第１
の半導体と同様な格子定数を有しているが大きな禁止帯
間隙を有する他の半導体材料の第２の高比抵抗層とによ
って形成し、前記第２の層が前記第１の層を備えた接合
から前記ベースを形成する層を備えた接合？と対して、
零から０．２ ｅＶ を越える値まで電位障壁高さが確
実に増加するように可変組成であり、前記エミッタから
前記ベースへのホットエレクトロンの注入を前記第２の
層を介しての熱的効果によって制御される一多重異種接
合形衝撃式％式％ （４）特許請求の範囲第（１）項、または第（３）項に
記載した多重異種接合形衝撃式トランジスタであって・ 前記ベースを、５ ｘ １０ Ｉ？個／Ｃａより大きな
不純物添加濃度を有し、且つ、前記コレクタとの異種接
合により形成された電位障壁を横切るに足るエネルギを
、前記エミッタから注入されたホットエレクトロンが確
実に得るだけに厚さが薄く、前記第１の層と同様な材料
の第３の層によって形成される多重異種接合形衝撃式ト
ランタスタ〇 （５）特許請求の範囲第（１）項、または第（３）項に
記載した多重異種接合形衝撃式トランジスタであって・ 前記コレクタを、５Ｘ１０１７個／−より大きな不純物
添加濃度を有する第１の層と同様な半導体材料で形成さ
れた第６の層と、第１の半導体材料と同様な格子定数を
備えているがこれより大きな禁止帯間隙を有する第３の
半導体材料により形成された第５の高比抵抗層とによっ
て形成し・ 且つ、 前記第５の層を・前記ベースに含まれたホットエレクト
ロンがトンネル効果、あるいは熱的効果によりて通過で
きない電子障壁をベース・コレクタ間電圧が１ｖより大
きな値である場合において形成する多重異種接合形衝撃
式トランジスタ。 ６）特許請求の範囲第５項に記載した多重異種接合形衝
撃式トランジスタであって、 前記第１．第３．および第６の層１，３．６がＧａＡｓ
であり、 前記第２および第５の層２，５がＡＺｘＧａｉヤ込ｓ
１ＧａＸＩｎ１−ｘＰ ＋ ＡＺｘＩｎｔ −ＸＰ ＋
ＡＺＰｘＳｂｔ 、 ｔＡｔＸＧａｌ−ｘＰｙＳｂｌ
−ｙ、ＧａｘＩｎｌ−ｘＰｙＳｂｌ−ｙ の合金のう
ちのひとつである多重異種接合形衝撃式トランジスタ。 （７）％許請求の範囲第５項に記載した多重異種接合形
衝撃式トランジスタであって、 前記第１．第３．および第６の層１，３．６がＧ１Ａｓ
であり、 前記ｙｔＪ５の層５がＡＺｘＧａ １ ｘＡｓ ｇ Ｇ
ａ ｘ Ｉ ｎ １−ｘＰ＋ＡＺｘＩｎｌ、−ｘＰ ｌ
ｋＬＰｘ８ｂ 、、 ＋ ＡＺｘＧａｔ−ｘＰｙｓｏ
ｌ−ｙ １ＧａｘＩｎ１．Ｐ、８ｂ１． の合金のう
ちのひとつであり・ 前記第２の層４がＡＺｘ ’ Ｇａ １−ｘ ｔ Ａｓ
＋ Ｇａ ｘ ｔ Ｉ ｎ １−ｘ ｒ Ｐ ＋ＡＺ
’ Ｉ ｎ ’ Ｐ ＨＡＺＰ ｘ ’ Ｓ ｂ
１−ｘ ’ ＨＡＺｘ ’ Ｇａ１−Ｘ ’ Ｐ
ｙ’Ｘ １−。 ８ ｂ １−ｙ／ Ｉ Ｇａ ｘ’ Ｉ ｎ １−ｘ
’ Ｐｙ ｔ、’、’８ ｂ １−ｙ／ の合金のう
ちのひとつである多重異種接合形衝撃式トランジスタ。 （８）％許請求の範囲第５項に記載した多重異種接合形
衝撃式トランジスタであって、 前記第１．第３．および第６の層１，３．６がＩｎＰで
あり、 前記第２および第５の層２，５がＡｔＡＳＸＳｂｌ−ｘ
。 ＡｔＰｘＳｂｌ−ｘ のうちのひとつである多重異種
接合形衝撃式トランジスタ。 （９）特許請求の範囲第５項に記載した多重異種接合形
衝撃式トランジスタであって、 前記第１．第３．および第６の層１，３．６がＩｎＰで
あ、す、 前記第５の層５がＡｔＡｓｘＳｂ１−ｘ、 ｋｔＰｘ８
ｂ１−ｘのうちのひとつであり・ 前記第２の層４がＡｔＡｓｘｌ８ｂ １−ｘｒ 、 ｋ
ｔＰｘｒ Ｓｂ１．ｚのうちのひとつである多重異種接
合形衝撃式トランジスタ０ （１０）特許請求の範囲第５項に記載した多重異種接合
形衝撃式トランジスタであって、 前記第１．第３．および第６の層１，３．６がＧａｘＩ
ｎ、−ｘＡｓ であり・ 前記第２および第５の層λ、５がＩｎＰ 。 ＡｔＸＩｎ、−ｘＡｓ 、 ＡｔＡｓｘ８ｂ１−ｘｚ
、 ＡｔＰｘＳｂｌ−ｘ の合金のひとつである多重
異種接合形衝撃式トランジスタ。 ■ 特許請求の範囲第５項に記載した多重異種接合形衝
撃式トランジスタであって、 前記第１．第３．および第６の層１，３．６がＧａＸＩ
ｎ、−ｘＡｓ であり、 前記第５の層５がＩｎＰ 、 ＡｔｘＩｎｌ−ＸＡｓ
。 ＡｔＡｇｘＳｂｌ−ｘ、 ｋｔＰＸ８ｂ１．のうちのひ
とっであのうちのひとつである多重異種接合形衝撃式ト
ランジスタ。 次、ｎ＋形の導電性基板上に蒸着し、 前記第１の層が前記基板に接触し、 前記第３の層の上にベース接触を蒸着するために前記第
３の層に対して下向きにメサを形成し・ エミッタ接触を前記基板の自由子′面上に蒸着し・ コレクタ接触を前記第６の層の上に蒸着してなる多重異
種接合形衝撃式トランジスタ。 （１３） 特許請求の範囲第５項に記載した多重異種
接合形衝撃式トランジスタであって、 前記第６．第５．第３．第２．および第１の層６，５，
３，２．または４，１を順次・ｎ形溝電性基板２に蒸着
し、 前記第６の層が前記基板に接触し、 電気的ベース接触を前記第３の層の上に蒸着するために
前記第３の層に対して下向きにメサを形成し、 電気的エミッタ接触を前記第１の層の上に蒸着し・ コレクタ接触を前記基板の自由平面上に蒸着してなる多
重異種接合形衝撃式トランジスタ。 １４１ 特許請求の範囲第５項に記載の多重異種接合
形衝撃式トランジスタであって、 前記第１．第２．第３．第５．および第６の層１，２，
４，３，５．６を順次、半絶縁性基板と名づけられた高
比抵抗基板上に蒸着し、前記第１の層が前記基板に接触
Ｌ、 ベース接触をひとつの面に蒸着し、エミッタ接触を他の
面に蒸着するために前記第３の層に対して下向きにひと
つの面上へ、また前記第１の層に対して下向きに他の面
上ヘメサを形成し、コレクタ接触を前記第６の層の上に
蒸着してなる多重異種接合形衝撃式トランジスタ。 ０９ ％許請求の範囲第５項に記載した多重異種接合
形衝撃式トランジスタであって、 前記第６．第５．第３．第２．および第１の層６，５，
３，２，４，１を順次、半絶縁性基板上に蒸着し、 前記第６の層が前記半絶縁性基板に接触し、ベース接触
をひとつの面□に蒸着し、コレクタ接触を他の面に蒸着
するために前記第３の層に対して下向きにひとつの面上
へ・また前記第６の層に対して下向きに他の面上ヘメサ
を形成し、エミッタ接触を前記第１の層へ蒸着してなる
多重異種接合形衝撃式トランジスタ。 （１６１特許請求の範囲第１０項に記載した多重異種接
合形衝撃式トランジスタであって、 前記ベースメタライゼーションを、イオン打込みにより
絶縁して作られた領域上へ蒸着し、前記領域が前記基板
の内部へ前記第３の層から隣接層を介して突き抜ける多
重異種接合形衝撃式トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8112613A FR2508707A1 (fr) | 1981-06-26 | 1981-06-26 | Transistor balistique a multiples heterojonctions |
| FR8112613 | 1981-06-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS589371A true JPS589371A (ja) | 1983-01-19 |
Family
ID=9259917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11056182A Pending JPS589371A (ja) | 1981-06-26 | 1982-06-26 | トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0070211A1 (ja) |
| JP (1) | JPS589371A (ja) |
| FR (1) | FR2508707A1 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187057A (ja) * | 1984-03-06 | 1985-09-24 | Fujitsu Ltd | 半導体装置 |
| JPS61121359A (ja) * | 1984-11-19 | 1986-06-09 | Fujitsu Ltd | 高速半導体装置の製造方法 |
| JPS61158172A (ja) * | 1984-12-29 | 1986-07-17 | Fujitsu Ltd | 高速半導体装置 |
| JPS61226961A (ja) * | 1985-04-01 | 1986-10-08 | Fujitsu Ltd | 高速半導体装置 |
| JPS624366A (ja) * | 1985-07-01 | 1987-01-10 | Fujitsu Ltd | ホツトエレクトロントランジスタ |
| JPS624365A (ja) * | 1985-07-01 | 1987-01-10 | Fujitsu Ltd | 半導体装置 |
| JPS63310167A (ja) * | 1987-06-12 | 1988-12-19 | Agency Of Ind Science & Technol | 半導体装置 |
| JPH062184U (ja) * | 1992-06-19 | 1994-01-14 | 三菱マテリアル株式会社 | サーミスタセンサ |
| US5334429A (en) * | 1991-06-24 | 1994-08-02 | Ashimori Industry Co., Ltd. | Lining material for pipe lines and a process for providing pipe lines therewith |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6158268A (ja) * | 1984-08-30 | 1986-03-25 | Fujitsu Ltd | 高速半導体装置 |
| JPS62211948A (ja) * | 1986-03-13 | 1987-09-17 | Fujitsu Ltd | ヘテロ接合半導体装置 |
| US4958208A (en) * | 1987-08-12 | 1990-09-18 | Nec Corporation | Bipolar transistor with abrupt potential discontinuity in collector region |
| US5045296A (en) * | 1989-10-30 | 1991-09-03 | Fmc Corporation | Sodium carbonate perhydrate process |
| US5442194A (en) * | 1994-01-07 | 1995-08-15 | Texas Instruments Incorporated | Room-temperature tunneling hot-electron transistor |
| WO2005109519A1 (en) * | 2004-05-01 | 2005-11-17 | Cristopher Croft Jones | Charge carrier flow apparatus and methods |
| KR101235760B1 (ko) * | 2010-12-27 | 2013-02-28 | 재단법인 포항산업과학연구원 | 스틸 커튼월 장착구조 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4173763A (en) * | 1977-06-09 | 1979-11-06 | International Business Machines Corporation | Heterojunction tunneling base transistor |
| US4286275A (en) * | 1980-02-04 | 1981-08-25 | International Business Machines Corporation | Semiconductor device |
-
1981
- 1981-06-26 FR FR8112613A patent/FR2508707A1/fr active Granted
-
1982
- 1982-06-18 EP EP82401122A patent/EP0070211A1/fr not_active Withdrawn
- 1982-06-26 JP JP11056182A patent/JPS589371A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187057A (ja) * | 1984-03-06 | 1985-09-24 | Fujitsu Ltd | 半導体装置 |
| JPS61121359A (ja) * | 1984-11-19 | 1986-06-09 | Fujitsu Ltd | 高速半導体装置の製造方法 |
| JPH055180B2 (ja) * | 1984-11-19 | 1993-01-21 | Fujitsu Ltd | |
| JPH0358547B2 (ja) * | 1984-12-29 | 1991-09-05 | Fujitsu Ltd | |
| JPS61158172A (ja) * | 1984-12-29 | 1986-07-17 | Fujitsu Ltd | 高速半導体装置 |
| JPS61226961A (ja) * | 1985-04-01 | 1986-10-08 | Fujitsu Ltd | 高速半導体装置 |
| JPS624365A (ja) * | 1985-07-01 | 1987-01-10 | Fujitsu Ltd | 半導体装置 |
| JPH0422343B2 (ja) * | 1985-07-01 | 1992-04-16 | Fujitsu Ltd | |
| JPS624366A (ja) * | 1985-07-01 | 1987-01-10 | Fujitsu Ltd | ホツトエレクトロントランジスタ |
| JPS63310167A (ja) * | 1987-06-12 | 1988-12-19 | Agency Of Ind Science & Technol | 半導体装置 |
| US5334429A (en) * | 1991-06-24 | 1994-08-02 | Ashimori Industry Co., Ltd. | Lining material for pipe lines and a process for providing pipe lines therewith |
| US5503695A (en) * | 1991-06-24 | 1996-04-02 | Ashimori Industry Co., Ltd. | Lining material for pipe lines and a process for providing pipe lines therewith |
| JPH062184U (ja) * | 1992-06-19 | 1994-01-14 | 三菱マテリアル株式会社 | サーミスタセンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0070211A1 (fr) | 1983-01-19 |
| FR2508707A1 (fr) | 1982-12-31 |
| FR2508707B1 (ja) | 1984-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4484207A (en) | Static induction transistor and semiconductor integrated circuit using hetero-junction | |
| US4173763A (en) | Heterojunction tunneling base transistor | |
| JPS589371A (ja) | トランジスタ | |
| US4758868A (en) | Ballistic hetero-junction transistor with transverse two dimensional electron gas layer | |
| US5442194A (en) | Room-temperature tunneling hot-electron transistor | |
| JPS589366A (ja) | トランジスタ | |
| US4958208A (en) | Bipolar transistor with abrupt potential discontinuity in collector region | |
| JPH0435904B2 (ja) | ||
| JP2571208B2 (ja) | 低温トンネル・トランジスタ | |
| US4878095A (en) | Semiconductor device in particular a hot electron transistor | |
| EP0207968B1 (en) | Hot electron unipolar transistor | |
| JPH024140B2 (ja) | ||
| KR900000073B1 (ko) | 전계효과트랜지스터 | |
| US3225272A (en) | Semiconductor triode | |
| GB2163002A (en) | Tunnel injection static induction transistor and its integrated circuit | |
| US3358158A (en) | Semiconductor devices | |
| JPH03222478A (ja) | 半導体装置 | |
| KR890007429A (ko) | 2-차원 반송자 가스 콜렉터를 구비하는 트랜지스터 | |
| WO1987000692A1 (en) | Semiconductor device | |
| KR100752538B1 (ko) | 바이폴라 트랜지스터 | |
| US3087100A (en) | Ohmic contacts to semiconductor devices | |
| JPH01171269A (ja) | 半導体装置 | |
| US3220894A (en) | Diffused-base transistors, preferably for high-frequency operation | |
| JPS627159A (ja) | 半導体装置 | |
| JPH0131314B2 (ja) |