JPS62211948A - ヘテロ接合半導体装置 - Google Patents
ヘテロ接合半導体装置Info
- Publication number
- JPS62211948A JPS62211948A JP61053725A JP5372586A JPS62211948A JP S62211948 A JPS62211948 A JP S62211948A JP 61053725 A JP61053725 A JP 61053725A JP 5372586 A JP5372586 A JP 5372586A JP S62211948 A JPS62211948 A JP S62211948A
- Authority
- JP
- Japan
- Prior art keywords
- superlattice
- layer
- emitter
- base
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 125000005842 heteroatom Chemical group 0.000 title 1
- 238000005036 potential barrier Methods 0.000 claims description 10
- 239000000969 carrier Substances 0.000 claims description 5
- 239000002784 hot electron Substances 0.000 abstract description 4
- 230000010355 oscillation Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 20
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 210000002268 wool Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
- H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
- H01L29/155—Comprising only semiconductor materials
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/755—Nanosheet or quantum barrier/well, i.e. layer structure having one dimension or thickness of 100 nm or less
- Y10S977/761—Superlattice with well or barrier thickness adapted for increasing the reflection, transmission, or filtering of carriers having energies above the bulk-form conduction or valence band energy level of the well or barrier, i.e. well or barrier with n-integer-λ-carrier-/4 thickness
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/961—Specified use of nanostructure for textile or fabric treatment
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、ヘテロ接合半導体装置に於いて、ベース層内
に超格子を設け、その超格子領域に生成されるミニ・バ
ンド・ギヤツブでのキャリヤの反射を利用して電流のス
イッチングを行うことに依り、その高速性を維持しつつ
負性抵抗特性を含む多機能化を可能にした。
に超格子を設け、その超格子領域に生成されるミニ・バ
ンド・ギヤツブでのキャリヤの反射を利用して電流のス
イッチングを行うことに依り、その高速性を維持しつつ
負性抵抗特性を含む多機能化を可能にした。
本発明は、負性抵抗特性を有し、多機能で高速のヘテロ
接合半導体装置に関する。
接合半導体装置に関する。
近年、バリヤ層とウェル層とを積層して構成した超格子
を用いる半導体装置の研究・開発が盛んであり、この超
格子に関しては、種々興味深い特性を持つことが知られ
ていて、例えば、ミニ・ハンド・ギャップもその一つで
ある。
を用いる半導体装置の研究・開発が盛んであり、この超
格子に関しては、種々興味深い特性を持つことが知られ
ていて、例えば、ミニ・ハンド・ギャップもその一つで
ある。
第９図はミニ・バンド・ギャップを説明する為のエネル
ギ・バンド・ダイヤグラムを表している。
ギ・バンド・ダイヤグラムを表している。
図に於いて、ＳＬは超格子、ＳＬＢはバリヤ層、ＳＬＷ
はウェル層、Ｅｃは伝導帯の底、ＭＢＡ及びＭＢＢはミ
ニ・バンド、Ｅ９はミニ・バンド・ギャップ、ΔＥはミ
ニ・バンド・ギャップの位置、ＤＸは距離、ａ及びｂは
周期をそれぞれ示している。
はウェル層、Ｅｃは伝導帯の底、ＭＢＡ及びＭＢＢはミ
ニ・バンド、Ｅ９はミニ・バンド・ギャップ、ΔＥはミ
ニ・バンド・ギャップの位置、ＤＸは距離、ａ及びｂは
周期をそれぞれ示している。
このような超格子では、その周期ａ、ｂや材料を変える
ことに依り、ミニ・バンド・ギャップＥ９やその位置が
変化する。
ことに依り、ミニ・バンド・ギャップＥ９やその位置が
変化する。
従来、この超格子に於けるミニ・バンド・ギヤツブＥ９
を注入される電子に対するバリヤとして利用した半導体
装置の一つに変調超格子を有する二端子素子が知られて
いる。
を注入される電子に対するバリヤとして利用した半導体
装置の一つに変調超格子を有する二端子素子が知られて
いる。
第１０図は変調超格子のエネルギ・バンド・ダイヤグラ
ムを表し、第９図に於いて用いた記号と同記号は同部分
を示すが或いは同じ意味を持つものとする。
ムを表し、第９図に於いて用いた記号と同記号は同部分
を示すが或いは同じ意味を持つものとする。
図に於いて、ＭＳＬは変調超格子、ｅｌは注入される電
子をそれぞれ示している。
子をそれぞれ示している。
図から明らかなように、この変調超格子ＭＳＬでは、そ
の周期ａ、 ｂを距離ＤＸと共に変化、即ち、この場
合、周期ａ、ｂを短くすることに依り、ミニ・バンド・
ギャップＥ９の位置ΔＥを変化、即ち、周期ａ、ｂが短
くなるにつれ位置へＥが高くなるようにしている。
の周期ａ、 ｂを距離ＤＸと共に変化、即ち、この場
合、周期ａ、ｂを短くすることに依り、ミニ・バンド・
ギャップＥ９の位置ΔＥを変化、即ち、周期ａ、ｂが短
くなるにつれ位置へＥが高くなるようにしている。
この変調超格子ＭＳＬを有する二端子素子に電圧ΔＶを
印加すると伝導帯の底Ｅｃに傾斜がつくのでミニ・バン
ドＭＢは略水平になる。
印加すると伝導帯の底Ｅｃに傾斜がつくのでミニ・バン
ドＭＢは略水平になる。
第１１図はその状態を説明する為のエネルギ・バンド・
ダイヤグラムを表し、第９図及び第１０図に於いて用い
た記号と同記号は同部分を示すが或いは同じ意味を持つ
ものとする。
ダイヤグラムを表し、第９図及び第１０図に於いて用い
た記号と同記号は同部分を示すが或いは同じ意味を持つ
ものとする。
図に於いて、ｅΔＶは印加電圧に相当するエネルギを示
している。
している。
このような状態に於いて、電子ｅ１が注入されるた場合
、ミニ・バンド・ギャップＥ９は注入される電子ｅｌに
対するバリヤとなり、そこに電子ｅ１が衝突すると反射
されてしまい、従って、電流は流れない。
、ミニ・バンド・ギャップＥ９は注入される電子ｅｌに
対するバリヤとなり、そこに電子ｅ１が衝突すると反射
されてしまい、従って、電流は流れない。
第１２図は前記二端子素子に於ける電圧対電流特性を表
す線図であり、第９図乃至第１１図に於いて用いた記号
と同記号は同部分を示すか或いは同じ意味を持つものと
する。
す線図であり、第９図乃至第１１図に於いて用いた記号
と同記号は同部分を示すか或いは同じ意味を持つものと
する。
図から明らかなように、この二端子素子に於ける電圧対
電流特性には負性抵抗効果が現れる。
電流特性には負性抵抗効果が現れる。
第９図乃至第１２図に関して説明した二端子素子は云う
までもなく一種のダイオードであり、増幅機能などを有
する三端子素子ではなく、また、電子の流れの中に介挿
して電流制御を行うなど制御素子の役割を果たすことも
できず、しかも、この変調超格子を製造するには、周期
を数〔人〕オーダで制御性良く連続的に変化させる必要
がある為、技術的に困難な問題が多い。
までもなく一種のダイオードであり、増幅機能などを有
する三端子素子ではなく、また、電子の流れの中に介挿
して電流制御を行うなど制御素子の役割を果たすことも
できず、しかも、この変調超格子を製造するには、周期
を数〔人〕オーダで制御性良く連続的に変化させる必要
がある為、技術的に困難な問題が多い。
本発明は、前記二端子素子と同様に負性抵抗特性を有し
、増幅は勿論のこと、その外に多くの機能を有する高速
のヘテロ接合半導体装置を提供する。
、増幅は勿論のこと、その外に多くの機能を有する高速
のヘテロ接合半導体装置を提供する。
本発明に依るペテロ接合半導体装置に於いては、ポテン
シャル・バリヤ（例えばｉ型ＧａＡｊ２Ａｓエミッタ側
ポテンシャル・バリヤＮ７）或いはヘテロ接合（例えば
ｎ＋型ＱａＡＩｌＡＳエミンタ層１２及びｉ型ＧａＡｓ
ヘテロ接合生成用層１３からなるヘテロ接合）を通過し
てキャリヤが注入されるベース層（例えばｎ＋型ＧａＡ
ｓベース層５）内に形成され量子井戸（例えばｉ型Ｇａ
Ａ］ＡＳバリヤ層６Ｂ及びｉ塑成いはｎ＋型ＧａＡｊウ
ェル層６Ｗで構成）を有し且つミニ・バンド・ギャップ
（例えばミニ・バンド・ギャップＥｇ）を生成する超格
子（例えば超格子６）を備えてなる構成になっている。
シャル・バリヤ（例えばｉ型ＧａＡｊ２Ａｓエミッタ側
ポテンシャル・バリヤＮ７）或いはヘテロ接合（例えば
ｎ＋型ＱａＡＩｌＡＳエミンタ層１２及びｉ型ＧａＡｓ
ヘテロ接合生成用層１３からなるヘテロ接合）を通過し
てキャリヤが注入されるベース層（例えばｎ＋型ＧａＡ
ｓベース層５）内に形成され量子井戸（例えばｉ型Ｇａ
Ａ］ＡＳバリヤ層６Ｂ及びｉ塑成いはｎ＋型ＧａＡｊウ
ェル層６Ｗで構成）を有し且つミニ・バンド・ギャップ
（例えばミニ・バンド・ギャップＥｇ）を生成する超格
子（例えば超格子６）を備えてなる構成になっている。
前記手段を採ることに依り、その超格子領域に生成され
るミニ・バンドでのキャリヤの反射を利用して電流のス
イッチングを行うことができ、ヘテロ接合半導体装置本
来の高速性を維持しつつ負性抵抗特性を含む多機能化、
例えば、論理動作、発振、多値記憶などが可能になる。
るミニ・バンドでのキャリヤの反射を利用して電流のス
イッチングを行うことができ、ヘテロ接合半導体装置本
来の高速性を維持しつつ負性抵抗特性を含む多機能化、
例えば、論理動作、発振、多値記憶などが可能になる。
第１図は本発明一実施例の要部切断側面図を表している
。
。
図に於いて、１は半絶縁性ＧａＡｓ基板、２はｎ＋型Ｇ
ａＡｓコレ々り・コンタクト層、３はｎ型ＧａＡｓコレ
クタ層、４はｉ型ＧａＡ７！Ａｓコレクタ側ポテンシャ
ル・バリヤ層、５はｎ＋型ＧａＡｓベース層、６は超格
子、７はｉ型ＧａＡｌ！Ａｓエミッタ側ポテンシャル・
バリヤ層、８はｎ＋型ＧａＡｓエミッタ層、９はエミッ
タ電極、１０はベース電極、１１はコレクタ電極をそれ
ぞれ示している。 ・ 前記各部分に於ける主要データを例示すると次の通りで
ある。
ａＡｓコレ々り・コンタクト層、３はｎ型ＧａＡｓコレ
クタ層、４はｉ型ＧａＡ７！Ａｓコレクタ側ポテンシャ
ル・バリヤ層、５はｎ＋型ＧａＡｓベース層、６は超格
子、７はｉ型ＧａＡｌ！Ａｓエミッタ側ポテンシャル・
バリヤ層、８はｎ＋型ＧａＡｓエミッタ層、９はエミッ
タ電極、１０はベース電極、１１はコレクタ電極をそれ
ぞれ示している。 ・ 前記各部分に於ける主要データを例示すると次の通りで
ある。
（１） コレクタ・コンタクト層２について厚さ二〜
０．６ 〔μｍ〕 不純物濃度： Ｉ Ｘ １０” （ｃｍ−３）（２）
コレクタ層３について 厚さ：〜５００ 〔人〕 不純物濃度二〜５ Ｘ １０” （ｃｍ−’）（３）
コレクタ側ポテンシャル・バリヤ層４について 厚さ−〜２０００ （人〕 （４）ベース層５について 厚さ：超格子を挟んだ上下それぞれに 〜５００ 〔人〕 （５）超格子６について 構成：ｉ型ＧａＡＡＡｓバリヤ層６Ｂ ｉ型（或いはｎ＋型）ＧａＡｓウェル層６Ｗ厚さ：それ
ぞれ２０ 〔人〕 層数：１０〜３０ （バリヤ層６Ｂ＋ウ工ル層６Ｗ）全
体の厚さ二〜６００〔人〕 （２０層の場合）（６）エ
ミッタ側ポテンシャル・バリヤ層７について 厚さ：〜２００ 〔人〕 （７） エミツタ層８について 厚さ二〜５０００ Ｃ人〕 不純物濃度：〜５×１０１８〔Ｃｍ−３〕（８） エ
ミッタ電極９について 材料： Ａ ｕ ／ Ｎ ｉ ／ Ａ ｕ Ｇ ｅ或い
はＡ ｕ ／ Ａ ｕ Ｇ ｅ等 厚さ：〜３０００ （人〕 （９） ベース電極１０について 材料：エミッタ電極９と同様 厚さ：〜１６００ （人〕 ００） コレクタ電極１１について 材料；エミッタ電極９と同様 厚さ二〜３０００ （人〕 第２図は第１図に見られる実施例に於けるエネルギ・ハ
ンド・ダイヤグラムを表し、第１図或いは第９図乃至第
１２図に於いて用いた記号と同記号は同部分を表すか或
いは同じ意味を持つものとする。
０．６ 〔μｍ〕 不純物濃度： Ｉ Ｘ １０” （ｃｍ−３）（２）
コレクタ層３について 厚さ：〜５００ 〔人〕 不純物濃度二〜５ Ｘ １０” （ｃｍ−’）（３）
コレクタ側ポテンシャル・バリヤ層４について 厚さ−〜２０００ （人〕 （４）ベース層５について 厚さ：超格子を挟んだ上下それぞれに 〜５００ 〔人〕 （５）超格子６について 構成：ｉ型ＧａＡＡＡｓバリヤ層６Ｂ ｉ型（或いはｎ＋型）ＧａＡｓウェル層６Ｗ厚さ：それ
ぞれ２０ 〔人〕 層数：１０〜３０ （バリヤ層６Ｂ＋ウ工ル層６Ｗ）全
体の厚さ二〜６００〔人〕 （２０層の場合）（６）エ
ミッタ側ポテンシャル・バリヤ層７について 厚さ：〜２００ 〔人〕 （７） エミツタ層８について 厚さ二〜５０００ Ｃ人〕 不純物濃度：〜５×１０１８〔Ｃｍ−３〕（８） エ
ミッタ電極９について 材料： Ａ ｕ ／ Ｎ ｉ ／ Ａ ｕ Ｇ ｅ或い
はＡ ｕ ／ Ａ ｕ Ｇ ｅ等 厚さ：〜３０００ （人〕 （９） ベース電極１０について 材料：エミッタ電極９と同様 厚さ：〜１６００ （人〕 ００） コレクタ電極１１について 材料；エミッタ電極９と同様 厚さ二〜３０００ （人〕 第２図は第１図に見られる実施例に於けるエネルギ・ハ
ンド・ダイヤグラムを表し、第１図或いは第９図乃至第
１２図に於いて用いた記号と同記号は同部分を表すか或
いは同じ意味を持つものとする。
図に於いて、ＭＢはミニ・バンド、ＰＢはバリヤ層６Ｂ
のバリヤ・ハイド、ｅＶ、、Ｅはベース・エミッタ間に
印加した電圧に相当するエネルギ、ｅＶＢｃはベース・
コレクタ間に印加した電圧に相当するエネルギをそれぞ
れ示している。尚、ｅは電子に於ける電荷の絶対値であ
り、電圧×８でエネルギに換算される。
のバリヤ・ハイド、ｅＶ、、Ｅはベース・エミッタ間に
印加した電圧に相当するエネルギ、ｅＶＢｃはベース・
コレクタ間に印加した電圧に相当するエネルギをそれぞ
れ示している。尚、ｅは電子に於ける電荷の絶対値であ
り、電圧×８でエネルギに換算される。
本実施例は、所謂、ホット・エレクトロン・トランジス
タ（ｈｏｔ ｅｌｅｃｔｒｏｎ ｔｒａｎｓｉｓｔ
ｏｒ：ＨＥＴ）に於けるベース層５内に超格子６を介挿
したものである。
タ（ｈｏｔ ｅｌｅｃｔｒｏｎ ｔｒａｎｓｉｓｔ
ｏｒ：ＨＥＴ）に於けるベース層５内に超格子６を介挿
したものである。
超格子６の上下には、略等しい電位にした低抵抗層であ
るベース層５の一部が存在している為、超格子６の領域
は略等電位であり、従って、ミニ・バンド・ギャップＥ
９は水平を維持している。
るベース層５の一部が存在している為、超格子６の領域
は略等電位であり、従って、ミニ・バンド・ギャップＥ
９は水平を維持している。
本実施例では、第２図に見られるように、ベース・エミ
ッタ間にミニ・ハンド・ギャップＥｇのエネルギ位置Δ
Ｅに相当するベース・エミッタ間電圧ＶＲＥが印加され
ている。
ッタ間にミニ・ハンド・ギャップＥｇのエネルギ位置Δ
Ｅに相当するベース・エミッタ間電圧ＶＲＥが印加され
ている。
このような電圧条件では、エミツタ層８からベースＮ５
に注入された電子ｅ１は、ベースＮ５中のミニ・バンド
・ギャップＥ、に衝突して反射され、エミツタ層８に戻
される。
に注入された電子ｅ１は、ベースＮ５中のミニ・バンド
・ギャップＥ、に衝突して反射され、エミツタ層８に戻
される。
ここで、エミツタ層８と超格子６との間に介在するベー
ス層５の厚さを電子ｅｌが散乱する平均自由行程より充
分に短く設計しておけば、前記のように電子ｅｌが往復
する際、散乱に依ってエネルギを失うことは殆どなく、
戻った電子ｅｌは全てエミツタ層８に吸収される。
ス層５の厚さを電子ｅｌが散乱する平均自由行程より充
分に短く設計しておけば、前記のように電子ｅｌが往復
する際、散乱に依ってエネルギを失うことは殆どなく、
戻った電子ｅｌは全てエミツタ層８に吸収される。
第３図は第１図及び第２図に関して説明した実施例に於
けるコレクタ・ベース間電圧ＶＣ１１対コレクタ電流■
、の特性を表す線図であり、横軸にコレクタ・ベース間
電圧Ｖ（Ｂを、縦軸にコレクタ電流１ｃをそれぞれ採っ
である。尚、この場合に於けるパラメータはベース・エ
ミッタ間電圧ＶＲＥである。
けるコレクタ・ベース間電圧ＶＣ１１対コレクタ電流■
、の特性を表す線図であり、横軸にコレクタ・ベース間
電圧Ｖ（Ｂを、縦軸にコレクタ電流１ｃをそれぞれ採っ
である。尚、この場合に於けるパラメータはベース・エ
ミッタ間電圧ＶＲＥである。
図から明らかなように、ベース・エミッタ間ｆｉ圧Ｖ
Ｂ ）：がミニ・ハンド・ギャップＥ９の位置に相当す
る電圧ΔＥ ／ ６以下、或いは、（ΔＥ十Ｅ９）７８
以上であれば、通常のＨＥＴに於ける電圧・電流特性に
なるが、ベース・エミッタ間電圧ＶＩＥがΔＥ〜（ΔＥ
＋Ｅ９）の範囲にあると電流は殆ど零になる。
Ｂ ）：がミニ・ハンド・ギャップＥ９の位置に相当す
る電圧ΔＥ ／ ６以下、或いは、（ΔＥ十Ｅ９）７８
以上であれば、通常のＨＥＴに於ける電圧・電流特性に
なるが、ベース・エミッタ間電圧ＶＩＥがΔＥ〜（ΔＥ
＋Ｅ９）の範囲にあると電流は殆ど零になる。
このようなことから、トランジスタを高速スイッチング
素子として用いる場合に於ける性能の目安となるトラン
スコンダクタンスが極めて大きくなり、また、超格子６
の距離が極めて短いので極めて高速のスイッチングが可
能であり、更にまた、特定のベース・エミッタ間電圧■
、を印加したときのみ電流が流れる旨の特殊な機能を持
つものである。
素子として用いる場合に於ける性能の目安となるトラン
スコンダクタンスが極めて大きくなり、また、超格子６
の距離が極めて短いので極めて高速のスイッチングが可
能であり、更にまた、特定のベース・エミッタ間電圧■
、を印加したときのみ電流が流れる旨の特殊な機能を持
つものである。
第４図は第１図乃至第３図に関して説明した実施例に於
けるベース・エミッタ間電圧Ｖ１対コレクタ電流１ｃの
特性を表す線図であり、横軸にベース・エミッタ間電圧
■、を、縦軸にコレクタ電流■、をそれぞれ採っである
。
けるベース・エミッタ間電圧Ｖ１対コレクタ電流１ｃの
特性を表す線図であり、横軸にベース・エミッタ間電圧
■、を、縦軸にコレクタ電流■、をそれぞれ採っである
。
図に見られる八Ｅ／ｅは、この場合、４０．５〔Ｖ〕、
また、Ｅｇは＝０．２ （Ｖ）である。
また、Ｅｇは＝０．２ （Ｖ）である。
この第４図から明らかなように、本発明に依る三端子素
子であるヘテロ接合半導体装置は、負性抵抗効果を有し
ていることが判る。
子であるヘテロ接合半導体装置は、負性抵抗効果を有し
ていることが判る。
第５図は本発明に於ける第２の実施例に関するエネルギ
・バンド・ダイヤグラムを表し、第１図乃至第４図に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとする。
・バンド・ダイヤグラムを表し、第１図乃至第４図に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとする。
図に於いて、１２はｎ＋型ＱａＡ！！、Ａｓエミツタ層
、１３はｉ型ＧａＡｓヘテロ接合生成用層、ＥＦはフェ
ルミ・レベルを示している。
、１３はｉ型ＧａＡｓヘテロ接合生成用層、ＥＦはフェ
ルミ・レベルを示している。
さきに第１図乃至第４図に関して説明した第１の実施例
では、エレクトロンをエミツタ層８からエミッタ側ポテ
ンシャル・バリヤ層７をトンネリングさせてベース層５
に注入し、そこでホット・エレクトロンにしているが、
第５図に見られる第２の実施例では、エミッタ側ポテン
シャル・バリヤ層７に代えて単一ヘテロ接合を用いてい
る。
では、エレクトロンをエミツタ層８からエミッタ側ポテ
ンシャル・バリヤ層７をトンネリングさせてベース層５
に注入し、そこでホット・エレクトロンにしているが、
第５図に見られる第２の実施例では、エミッタ側ポテン
シャル・バリヤ層７に代えて単一ヘテロ接合を用いてい
る。
即ち、この第２の実施例では、エミツタ層１２がｎ＋型
ＧａＡｊ！Ａｓで構成され、また、それとｎ＋型ＧａＡ
ｓベース層５との間にｉ型ＧａＡｓヘテロ接合生成用層
１３が介在している。
ＧａＡｊ！Ａｓで構成され、また、それとｎ＋型ＧａＡ
ｓベース層５との間にｉ型ＧａＡｓヘテロ接合生成用層
１３が介在している。
この第２の実施例に於いても、第１の実施例と略同様な
特性が得られている。
特性が得られている。
第６図は本発明に於ける第３の実施例に関するエネルギ
・バンド・ダイヤグラムを表し、第１図乃至第５図に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとする。
・バンド・ダイヤグラムを表し、第１図乃至第５図に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとする。
図に於いて、ＥｇＩ、Ｅ９□＋ ＩＦ１９３１ Ｅ
９４はミニ・バンド・ギャップ、ΔＥｌ、 ΔＥ２．
ΔＥ３・・・・はミニ・バンド・ギャップの位置を
それぞれ示している。
９４はミニ・バンド・ギャップ、ΔＥｌ、 ΔＥ２．
ΔＥ３・・・・はミニ・バンド・ギャップの位置を
それぞれ示している。
図から明らかなように、この実施例では、注入される電
子のエネルギ単位近傍に複数のミニ・バンド・ギャップ
が現れる。このような構成を得るには、超格子６の材料
並びに周期を適宜に選択することで可能となる。
子のエネルギ単位近傍に複数のミニ・バンド・ギャップ
が現れる。このような構成を得るには、超格子６の材料
並びに周期を適宜に選択することで可能となる。
第７図は第６図に関して説明した第３の実施例に於ける
ベース・エミッタ間電圧ＶＩＩＥ対コレクタ電流１ｃの
特性を表す線図であり、横軸にベース・エミッタ間電圧
Ｖ□を、縦軸にコレクタ電流■。
ベース・エミッタ間電圧ＶＩＩＥ対コレクタ電流１ｃの
特性を表す線図であり、横軸にベース・エミッタ間電圧
Ｖ□を、縦軸にコレクタ電流■。
をそれぞれ採っである。
図から明らかなように、ミニ・バンド・ギャップＥ９１
．Ｅ９□・・・・が注入される電子のエネルギ準位に相
当する位置にくるようにベース・エミッタ間電圧ＶＩＥ
を印加すると、そこではコレクタ電流ＩＣが減少する。
．Ｅ９□・・・・が注入される電子のエネルギ準位に相
当する位置にくるようにベース・エミッタ間電圧ＶＩＥ
を印加すると、そこではコレクタ電流ＩＣが減少する。
第８図（Ａ）乃至（Ｄ）は本発明に於ける第４の実施例
に関するエネルギ・バンド・ダイヤグラムを表し、第１
図乃至第７図に於いて用いた記号と同記号は同部分を表
すか或いは同じ意味を持つものとする。
に関するエネルギ・バンド・ダイヤグラムを表し、第１
図乃至第７図に於いて用いた記号と同記号は同部分を表
すか或いは同じ意味を持つものとする。
図に於いて、１４は超格子、Ｅｇ ′はミニ・バンド・
ギャップをそれぞれ示している。
ギャップをそれぞれ示している。
本実施例では、電流制御の役割を果たす超格子として６
及び１４の二つが形成され、その電流制ｍｆＪ域の寸法
は全体で電子の平均自由行程以下となるようにしである
。
及び１４の二つが形成され、その電流制ｍｆＪ域の寸法
は全体で電子の平均自由行程以下となるようにしである
。
この実施例は、超格子６及び１４の領域に生成されるミ
ニ・バンド・ギ＋ツブＥ９及びＥ ９ ’に依る電子
の反射を利用し、二つのゲートからなるアンド（ＡＮＤ
）回路を構成したものである。
ニ・バンド・ギ＋ツブＥ９及びＥ ９ ’に依る電子
の反射を利用し、二つのゲートからなるアンド（ＡＮＤ
）回路を構成したものである。
工４
図（Ａ）に見られるミニ・バンド・ギャップＥ９及びＦ
９１の状態ではチー１−人力が“０”、“０”で出力が
“０”である。
９１の状態ではチー１−人力が“０”、“０”で出力が
“０”である。
図（Ｂ）に見られるミニ・ハンドギャップＥ９及びＢ９
１の状態ではゲーＩ・入力が“０”、“１”で出力がＭ
Ｏ”である。
１の状態ではゲーＩ・入力が“０”、“１”で出力がＭ
Ｏ”である。
図（Ｃ）に見られるミニ・バンド・ギャップＥ９及びＥ
９ ′の状態ではゲート入力が“１”、“０”で出力が
“０”である。
９ ′の状態ではゲート入力が“１”、“０”で出力が
“０”である。
図（Ｄ＞に見られるミニ・ハンド・ギャップＥ９及びＥ
９ ′の状態ではゲート入力が“１”、１”で出力が“
１”である。
９ ′の状態ではゲート入力が“１”、１”で出力が“
１”である。
前記各実施例では、半導体材料としてＧａＡｓ／ Ｇ
ａＡ Ｉ Ａ ｓ系を用いたが、この組み合わせに限定
されることなく、要は、良好なヘテロ接合を構成できる
ものであれば良い。また、実施するデバイスとしては、
ＨＥＴに限定されることなく、他のトランジスタ構成の
ヘテロ接合半導体装置を対象にすることができる。更に
また、キャリヤは電子でも正孔でも良いことは云うまで
もない。
ａＡ Ｉ Ａ ｓ系を用いたが、この組み合わせに限定
されることなく、要は、良好なヘテロ接合を構成できる
ものであれば良い。また、実施するデバイスとしては、
ＨＥＴに限定されることなく、他のトランジスタ構成の
ヘテロ接合半導体装置を対象にすることができる。更に
また、キャリヤは電子でも正孔でも良いことは云うまで
もない。
本発明に依るヘテロ接合半導体装置に於いては、ベース
層内に超格子を設け、その超格子領域に生成されるミニ
・バンド・ギャップでのキャリヤの反射を利用して電流
のスイッチングを行う構成になっている。
層内に超格子を設け、その超格子領域に生成されるミニ
・バンド・ギャップでのキャリヤの反射を利用して電流
のスイッチングを行う構成になっている。
このような構成を採ることに依り、その超格子領域に生
成されるミニ・バンド・ギャップでのキャリヤの反射を
利用して電流のスイッチングを行うことができ、ヘテロ
接合半導体装置本来の高速性を維持しつつ負性抵抗特性
を含む多機能化、例えば、論理動作、発振、多値記憶な
どが可能になる。
成されるミニ・バンド・ギャップでのキャリヤの反射を
利用して電流のスイッチングを行うことができ、ヘテロ
接合半導体装置本来の高速性を維持しつつ負性抵抗特性
を含む多機能化、例えば、論理動作、発振、多値記憶な
どが可能になる。
第１図は本発明一実施例の要部切断側面図、第２図は第
１図に見られる実施例のエネルギ・ハンド・ダイヤグラ
ム、第３図は第１図及び第２図に関して説明した実施例
に於けるコレクタ・ベース間電圧対コレクタ電流の特性
を示す線図、第４図は第１図乃至第３図に関して説明し
た実施例に於けるベース・エミッタ間電圧対コレクタ電
流の特性を示す線図、第５図は本発明に於ける第２の実
施例に関するエネルギ・バンド・ダイヤグラム、第６図
は本発明に於ける第３の実施例に関するエネルギ・バン
ド・ダイヤグラム、第７図は第６図に関して説明した第
３の実施例に於けるベース・エミッタ間電圧ＶＢ！対コ
レクタ電流ＩＣの特性を表す線図、第８図（Ａ）乃至（
Ｄ）は本発明に於ける第４の実施例に関するエネルギ・
バンド・ダイヤグラム、第９図はミニ・バンド・ギャッ
プを説明する為のエネルギ・バンド・ダイヤグラム、第
１０図は変調超格子のエネルギ・バンド・ダイヤグラム
、第１１図は変調超格子の動作を説明する為のエネルギ
・バンド・ダイヤグラム、第１２図は変調超格子を用い
た二端子素子に於ける電圧対電流の特性を示す線図をそ
れぞれ表している。 図に於いて、１は半絶縁性ＧａＡｓ基板、２はｎ＋型Ｇ
ａＡｓコレクタ・コンタクト層、３はｎ型ＧａＡｓコレ
クタ層、４はｉ型ＧａＡｊ！ＡＳコレクタ側ポテンシャ
ル・バリヤ層、５はｎ＋型ＧａＡ Ｓ ベース層、６は
超格子、６Ｂはｉ型ＧａＡｊ！Ａｓバリヤ層、６Ｗはｉ
型（或いはｎ＋型）ＧａＡｓウェル層、７はｉ型ＧａＡ
ｎＡｓエミッタ側ポテンシャル・バリヤ層、８はｎ＋型
ＧａＡｓエミッタ層、９はエミック電極、１０はベース
電極、１１はコレクタ電極をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第６図 第７図 第８図 ミニ・バンド・ギヤツブを説明する為の線図第９図
１図に見られる実施例のエネルギ・ハンド・ダイヤグラ
ム、第３図は第１図及び第２図に関して説明した実施例
に於けるコレクタ・ベース間電圧対コレクタ電流の特性
を示す線図、第４図は第１図乃至第３図に関して説明し
た実施例に於けるベース・エミッタ間電圧対コレクタ電
流の特性を示す線図、第５図は本発明に於ける第２の実
施例に関するエネルギ・バンド・ダイヤグラム、第６図
は本発明に於ける第３の実施例に関するエネルギ・バン
ド・ダイヤグラム、第７図は第６図に関して説明した第
３の実施例に於けるベース・エミッタ間電圧ＶＢ！対コ
レクタ電流ＩＣの特性を表す線図、第８図（Ａ）乃至（
Ｄ）は本発明に於ける第４の実施例に関するエネルギ・
バンド・ダイヤグラム、第９図はミニ・バンド・ギャッ
プを説明する為のエネルギ・バンド・ダイヤグラム、第
１０図は変調超格子のエネルギ・バンド・ダイヤグラム
、第１１図は変調超格子の動作を説明する為のエネルギ
・バンド・ダイヤグラム、第１２図は変調超格子を用い
た二端子素子に於ける電圧対電流の特性を示す線図をそ
れぞれ表している。 図に於いて、１は半絶縁性ＧａＡｓ基板、２はｎ＋型Ｇ
ａＡｓコレクタ・コンタクト層、３はｎ型ＧａＡｓコレ
クタ層、４はｉ型ＧａＡｊ！ＡＳコレクタ側ポテンシャ
ル・バリヤ層、５はｎ＋型ＧａＡ Ｓ ベース層、６は
超格子、６Ｂはｉ型ＧａＡｊ！Ａｓバリヤ層、６Ｗはｉ
型（或いはｎ＋型）ＧａＡｓウェル層、７はｉ型ＧａＡ
ｎＡｓエミッタ側ポテンシャル・バリヤ層、８はｎ＋型
ＧａＡｓエミッタ層、９はエミック電極、１０はベース
電極、１１はコレクタ電極をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第６図 第７図 第８図 ミニ・バンド・ギヤツブを説明する為の線図第９図
Claims (1)
- 【特許請求の範囲】 ポテンシャル・バリヤ或いはヘテロ接合を通過してキャ
リヤが注入されるベース層内に形成され量子井戸を有し
且つミニ・バンド・ギャップを生成する超格子 を備えてなることを特徴とするヘテロ接合半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61053725A JPS62211948A (ja) | 1986-03-13 | 1986-03-13 | ヘテロ接合半導体装置 |
| EP87400571A EP0238406B1 (en) | 1986-03-13 | 1987-03-13 | Heterojunction semiconductor device |
| DE8787400571T DE3786028T2 (de) | 1986-03-13 | 1987-03-13 | Heterouebergangshalbleiteranordnung. |
| US08/363,989 US5543749A (en) | 1986-03-13 | 1994-12-27 | Resonant tunneling transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61053725A JPS62211948A (ja) | 1986-03-13 | 1986-03-13 | ヘテロ接合半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62211948A true JPS62211948A (ja) | 1987-09-17 |
Family
ID=12950805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61053725A Pending JPS62211948A (ja) | 1986-03-13 | 1986-03-13 | ヘテロ接合半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5543749A (ja) |
| EP (1) | EP0238406B1 (ja) |
| JP (1) | JPS62211948A (ja) |
| DE (1) | DE3786028T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01161862A (ja) * | 1987-12-18 | 1989-06-26 | Hitachi Ltd | 半導体構造 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2003134C (en) * | 1988-11-16 | 1995-02-07 | Thomas K. Gaylord | Solid state, quantum mechanical, electron and hole wave devices |
| US5132981A (en) * | 1989-05-31 | 1992-07-21 | Hitachi, Ltd. | Semiconductor optical device |
| FR2678774B1 (fr) * | 1991-07-05 | 1998-07-10 | Thomson Csf | Detecteur d'ondes electromagnetiques. |
| JP2731089B2 (ja) * | 1991-10-02 | 1998-03-25 | 三菱電機株式会社 | 高速動作半導体装置およびその製造方法 |
| JP2000133655A (ja) * | 1998-10-23 | 2000-05-12 | Canare Electric Co Ltd | 量子波干渉層を有するトランジスタ |
| US7556278B2 (en) * | 2003-05-21 | 2009-07-07 | Cequent Towing Products, Inc. | Fifth wheel hitch assembly incorporating king pin detection system |
| US7998807B2 (en) * | 2003-08-22 | 2011-08-16 | The Board Of Trustees Of The University Of Illinois | Method for increasing the speed of a light emitting biopolar transistor device |
| US7026642B2 (en) * | 2003-08-27 | 2006-04-11 | Micron Technology, Inc. | Vertical tunneling transistor |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2607940A1 (de) * | 1976-02-27 | 1977-09-08 | Max Planck Gesellschaft | Mehrschichtiges halbleiterbauelement |
| US4205329A (en) * | 1976-03-29 | 1980-05-27 | Bell Telephone Laboratories, Incorporated | Periodic monolayer semiconductor structures grown by molecular beam epitaxy |
| US4396931A (en) * | 1981-06-12 | 1983-08-02 | International Business Machines Corporation | Tunnel emitter upper valley transistor |
| FR2508707A1 (fr) * | 1981-06-26 | 1982-12-31 | Thomson Csf | Transistor balistique a multiples heterojonctions |
| EP0068064A1 (en) * | 1981-06-30 | 1983-01-05 | International Business Machines Corporation | Semiconductor circuit including a resonant quantum mechanical tunnelling triode device |
| JPH0665217B2 (ja) * | 1982-02-19 | 1994-08-22 | 日本電気株式会社 | トランジスタ |
| GB2128026B (en) * | 1982-10-01 | 1986-03-26 | Gen Electric Co Plc | Transistors |
| EP0133342B1 (en) * | 1983-06-24 | 1989-11-29 | Nec Corporation | A superlattice type semiconductor structure having a high carrier density |
| US4617724A (en) * | 1983-06-30 | 1986-10-21 | Fujitsu Limited | Process for fabricating heterojunction bipolar transistor with low base resistance |
| JPS6010775A (ja) * | 1983-06-30 | 1985-01-19 | Fujitsu Ltd | ヘテロ接合バイポ−ラ半導体装置 |
| JPS6028268A (ja) * | 1983-07-26 | 1985-02-13 | Agency Of Ind Science & Technol | 半導体装置 |
| CA1237824A (en) * | 1984-04-17 | 1988-06-07 | Takashi Mimura | Resonant tunneling semiconductor device |
| JPS6158268A (ja) * | 1984-08-30 | 1986-03-25 | Fujitsu Ltd | 高速半導体装置 |
| JPS61210679A (ja) * | 1985-03-15 | 1986-09-18 | Sony Corp | 半導体装置 |
| JPS62229878A (ja) * | 1986-03-04 | 1987-10-08 | Fujitsu Ltd | 高速半導体装置 |
-
1986
- 1986-03-13 JP JP61053725A patent/JPS62211948A/ja active Pending
-
1987
- 1987-03-13 DE DE8787400571T patent/DE3786028T2/de not_active Expired - Fee Related
- 1987-03-13 EP EP87400571A patent/EP0238406B1/en not_active Expired - Lifetime
-
1994
- 1994-12-27 US US08/363,989 patent/US5543749A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01161862A (ja) * | 1987-12-18 | 1989-06-26 | Hitachi Ltd | 半導体構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0238406B1 (en) | 1993-06-02 |
| EP0238406A2 (en) | 1987-09-23 |
| US5543749A (en) | 1996-08-06 |
| DE3786028D1 (de) | 1993-07-08 |
| DE3786028T2 (de) | 1993-09-09 |
| EP0238406A3 (en) | 1987-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0611056B2 (ja) | 高速半導体装置 | |
| US4704622A (en) | Negative transconductance device | |
| CN104854703A (zh) | 缩小尺寸的共振隧穿场效应晶体管 | |
| KR0134095B1 (ko) | 열 전자 트랜지스터 | |
| JPS62211948A (ja) | ヘテロ接合半導体装置 | |
| US3250966A (en) | Solid state devices utilizing a metal between two semiconductor materials | |
| US5561306A (en) | Hetero-bipolar transistor having a plurality of emitters | |
| JPS583277A (ja) | 半導体共鳴トンネル３極装置 | |
| EP0320110A2 (en) | Memory device comprising a resonant-tunneling semiconductor diode and mode of operation | |
| JPH0563005A (ja) | 電界効果トランジスタ | |
| Rhee et al. | SiGe resonant tunneling hot‐carrier transistor | |
| US5828077A (en) | Long-period superlattice resonant tunneling transistor | |
| JPH0760890B2 (ja) | 高速半導体装置 | |
| JPH0878432A (ja) | 半導体電子デバイス装置 | |
| JPH04221834A (ja) | ダブルヘテロバイポーラトランジスタ | |
| JPH053749B2 (ja) | ||
| JP2535565B2 (ja) | 半導体装置 | |
| JP2569615B2 (ja) | 半導体装置 | |
| JPH01214164A (ja) | 共鳴トンネリングトランジスタ | |
| JPH0431192B2 (ja) | ||
| Khanna et al. | Tunnel Diodes and Field-Effect Transistors | |
| JPH02172280A (ja) | 高速半導体装置 | |
| JPS63280454A (ja) | 半導体装置 | |
| JPH0321033A (ja) | 半導体装置 | |
| JPS639149A (ja) | メタルベ−ストランジスタ |