JPS589366A - トランジスタ - Google Patents
トランジスタInfo
- Publication number
- JPS589366A JPS589366A JP57000448A JP44882A JPS589366A JP S589366 A JPS589366 A JP S589366A JP 57000448 A JP57000448 A JP 57000448A JP 44882 A JP44882 A JP 44882A JP S589366 A JPS589366 A JP S589366A
- Authority
- JP
- Japan
- Prior art keywords
- region
- barrier
- base
- conductivity type
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 claims description 67
- 239000004065 semiconductor Substances 0.000 claims description 38
- 239000002800 charge carrier Substances 0.000 claims description 16
- 238000005036 potential barrier Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 2
- 239000010410 layer Substances 0.000 description 17
- 239000002784 hot electron Substances 0.000 description 14
- 239000012535 impurity Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OWNRRUFOJXFKCU-UHFFFAOYSA-N Bromadiolone Chemical class C=1C=C(C=2C=CC(Br)=CC=2)C=CC=1C(O)CC(C=1C(OC2=CC=CC=C2C=1O)=O)C1=CC=CC=C1 OWNRRUFOJXFKCU-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/36—Unipolar devices
- H10D48/362—Unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunnelling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/825—Diodes having bulk potential barriers, e.g. Camel diodes, planar doped barrier diodes or graded bandgap diodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体本体を有し、がっホットチャージキャリ
ヤにより電流がその中を流れるベース領域ト、エミッタ
・ベースおよびベース・コレクタバリヤ(障壁)とを有
し、これらバリヤの1つはベース領域と第1導電形の第
2半導体領域との間ニあり、この第2半導体領域をトラ
ンジスタのエミッタまたはコレクタ領域とするトランジ
スタに関するものである。
ヤにより電流がその中を流れるベース領域ト、エミッタ
・ベースおよびベース・コレクタバリヤ(障壁)とを有
し、これらバリヤの1つはベース領域と第1導電形の第
2半導体領域との間ニあり、この第2半導体領域をトラ
ンジスタのエミッタまたはコレクタ領域とするトランジ
スタに関するものである。
いわゆる1ホツト エレクトロン トランジス1り”は
Wiley Inter−science 1969年
発行の” ThePhysics of Sem1co
nductor DeVlCeEi”に、S、M。
Wiley Inter−science 1969年
発行の” ThePhysics of Sem1co
nductor DeVlCeEi”に、S、M。
szeによりP587〜P615に発表されている。
これらのトランジスタはホット チャージ キャリヤ(
文献に記載のエレクトロン)によって電流が流れるベー
ス領域と、このベースに対し、エミッタ自ベース バリ
ヤとベース中コレクタ バリヤとを形成するバリヤ形成
手段とを含む半導体本体を有している。エミッタ・ベー
ス バリヤはぺ゛□″−ス領域内にホット チャージ
キャリヤを注入する作用をなし、ベース・コレクタ バ
リヤはこれらのホット チャージ キャリヤをベース領
域より導出する作用をする。
文献に記載のエレクトロン)によって電流が流れるベー
ス領域と、このベースに対し、エミッタ自ベース バリ
ヤとベース中コレクタ バリヤとを形成するバリヤ形成
手段とを含む半導体本体を有している。エミッタ・ベー
ス バリヤはぺ゛□″−ス領域内にホット チャージ
キャリヤを注入する作用をなし、ベース・コレクタ バ
リヤはこれらのホット チャージ キャリヤをベース領
域より導出する作用をする。
バリヤ形成手段は、例えは、金属絶縁物バリヤとし、ベ
ース領域に対し薄い絶縁層をトンネル状にくぐりぬけて
ホット チャージ キャリヤが注入されるようにしても
良く、またこれを金属・半導体ショットキーバリヤとし
、ショットキー型の熱イオン エミッションによってベ
ース領域内に゛。
ース領域に対し薄い絶縁層をトンネル状にくぐりぬけて
ホット チャージ キャリヤが注入されるようにしても
良く、またこれを金属・半導体ショットキーバリヤとし
、ショットキー型の熱イオン エミッションによってベ
ース領域内に゛。
ホット チャージ キャリヤを注入しても良い。
この後者の場合少くとも1つのバリヤ(障壁)がベース
領域と一導電形の半導体領域でトランジス/りのエミッ
タ領域またはコレクタ領域を形成する領域の間に存する
。
領域と一導電形の半導体領域でトランジス/りのエミッ
タ領域またはコレクタ領域を形成する領域の間に存する
。
ホット チャージ キャリヤとは結晶格子に対し熱平衡
を生じないものをいう。すなわちホットエレクトロンは
フェルミ(li’ermi )エネルギーより数に%T
、たけ高いエネルギーを有する(ただし、ここにkお
よび°Tは、ボルツマン常数および格子温度である)。
を生じないものをいう。すなわちホットエレクトロンは
フェルミ(li’ermi )エネルギーより数に%T
、たけ高いエネルギーを有する(ただし、ここにkお
よび°Tは、ボルツマン常数および格子温度である)。
これに対しホット ホールはフェルミ エネルギーより
下に数に、T、低いエネルギーを有する。
下に数に、T、低いエネルギーを有する。
上述のszeの文献に発表されているように、ある異な
った型のホット エレクトロン トランジスタが数年以
前より提案されていたが、商用として実際に使用し得る
ものは完成されていなかった。
った型のホット エレクトロン トランジスタが数年以
前より提案されていたが、商用として実際に使用し得る
ものは完成されていなかった。
従来提案されたホット エレクトロン トランジスタは
基本的には金属と絶縁層または半導体と金属との交互の
層であり、あるものはショットキーバリヤを含んでいた
。これら従来装置の共通の特徴はベース領域が薄いサン
ドインチ状の金属層を含むことである。
基本的には金属と絶縁層または半導体と金属との交互の
層であり、あるものはショットキーバリヤを含んでいた
。これら従来装置の共通の特徴はベース領域が薄いサン
ドインチ状の金属層を含むことである。
これら従来既知のトランジスタは製造技術が難かしい欠
点があった。また各々興なる材料間のインタフェースの
間層も生じた。チャージ キャリヤは興なる材料間の数
個のインタフェースを通過するを要し、ある共通装置内
に組込まれている種々のエネルギー バンド ギャップ
の半導体あるいは誘電材料を通過するを要した。この結
果キャリヤの移動量は僅少となり、エミッタおよびコレ
クタの効率が小であった。
点があった。また各々興なる材料間のインタフェースの
間層も生じた。チャージ キャリヤは興なる材料間の数
個のインタフェースを通過するを要し、ある共通装置内
に組込まれている種々のエネルギー バンド ギャップ
の半導体あるいは誘電材料を通過するを要した。この結
果キャリヤの移動量は僅少となり、エミッタおよびコレ
クタの効率が小であった。
本発明においては上述の型のトランジスタにおいて、ベ
ース領域を第8半導体領域よりも高いドープ濃度を有す
る第1導電形の半導体領域で形成し、前記ベース領域を
前記第2半導体領域より分離する半導体バリヤ領域によ
って前記1つのバリヤを形成し、このバリヤ領域は第1
導電形とは反対の第8導電形のドープ濃度を有し、この
ドープ法度によってベース領域と第8半導体領域間の前
記第1導電形のチャージ キャリヤの流れに対するポテ
ンシャルバリヤ領域の高さを決定し、このバリヤ領域は
前記ベース領域と前記第2半導体領域の双方に対しディ
プレーション層を形成し、かつこのバリヤ領域は充分薄
くしてゼロバイアスにおけるディプレーション層が全バ
リヤ領域の動きうるチャージキャリヤをほぼ消滅させつ
る如くし、バリヤ領域とベース領域の双方を流れる電流
は前記第1導電形のホット チャージ キャリヤによる
ものとなる如くしたことを特徴とする本発明によるかか
る種類のトランジスタはホット エレクトロン トラン
ジスタまたはホットホール トランジスタの何れでも良
い。このようなトランジスタは半導体ベース領域を上述
の如くの構成としているので、エミッタ・ベースおよび
コレクタ・ベース バリヤはベース領域を含む半導体本
体内に形成できる。このため従来難かしかったようなイ
ンタフェースの問題が減少する(ある型式のトランジス
タではこの問題をほぼ完全に解消することもできる)。
ース領域を第8半導体領域よりも高いドープ濃度を有す
る第1導電形の半導体領域で形成し、前記ベース領域を
前記第2半導体領域より分離する半導体バリヤ領域によ
って前記1つのバリヤを形成し、このバリヤ領域は第1
導電形とは反対の第8導電形のドープ濃度を有し、この
ドープ法度によってベース領域と第8半導体領域間の前
記第1導電形のチャージ キャリヤの流れに対するポテ
ンシャルバリヤ領域の高さを決定し、このバリヤ領域は
前記ベース領域と前記第2半導体領域の双方に対しディ
プレーション層を形成し、かつこのバリヤ領域は充分薄
くしてゼロバイアスにおけるディプレーション層が全バ
リヤ領域の動きうるチャージキャリヤをほぼ消滅させつ
る如くし、バリヤ領域とベース領域の双方を流れる電流
は前記第1導電形のホット チャージ キャリヤによる
ものとなる如くしたことを特徴とする本発明によるかか
る種類のトランジスタはホット エレクトロン トラン
ジスタまたはホットホール トランジスタの何れでも良
い。このようなトランジスタは半導体ベース領域を上述
の如くの構成としているので、エミッタ・ベースおよび
コレクタ・ベース バリヤはベース領域を含む半導体本
体内に形成できる。このため従来難かしかったようなイ
ンタフェースの問題が減少する(ある型式のトランジス
タではこの問題をほぼ完全に解消することもできる)。
他のバリヤ@成手段は既知の金属半導体ショットキー
バリヤとするか、あるいは他のほぼ空乏半導体バリヤ領
域とし、これによってペース領域をこの本体内に存する
同じく一方の導電形の第8半導体領域より分離する。
バリヤとするか、あるいは他のほぼ空乏半導体バリヤ領
域とし、これによってペース領域をこの本体内に存する
同じく一方の導電形の第8半導体領域より分離する。
ペース領域と第2領域間のポテンシャル バリヤの高さ
くすなわち、所定のバイアス電圧に対するバリヤ領域を
通じて流れる電流の大きさ)はこのバリヤ領域の反対導
電形を特徴づける不純物濃度の大小に関係する。この不
純物濃度は、半導体の前記反対導電形をp#敵づける放
射(ラジエーション)ダメージを半導体の結晶格子に与
えることにより形成できる。このようなダメージの中心
は例えば中性不純物イオンのインプランテーションによ
って形成することができる。しかし現在もつとも好まし
い形態はバリヤ領域の不純物濃度を定める前記反対導電
形の不純物をドープした半導体領域でバリヤ領域を形成
することであり、このようなドープによってバリヤ領域
はより容易に反復して再現可能なものとでき、かつ反対
導電形の極めて高い不純物濃度とすることができる。
くすなわち、所定のバイアス電圧に対するバリヤ領域を
通じて流れる電流の大きさ)はこのバリヤ領域の反対導
電形を特徴づける不純物濃度の大小に関係する。この不
純物濃度は、半導体の前記反対導電形をp#敵づける放
射(ラジエーション)ダメージを半導体の結晶格子に与
えることにより形成できる。このようなダメージの中心
は例えば中性不純物イオンのインプランテーションによ
って形成することができる。しかし現在もつとも好まし
い形態はバリヤ領域の不純物濃度を定める前記反対導電
形の不純物をドープした半導体領域でバリヤ領域を形成
することであり、このようなドープによってバリヤ領域
はより容易に反復して再現可能なものとでき、かつ反対
導電形の極めて高い不純物濃度とすることができる。
以下図面により本発明を説明する。
本発明の詳細な説明用のものであり、決して正しい縮尺
で示しておらず、とくに半導体装置の厚さは説明を容易
にするため著しく拡大誇張して示しである。
で示しておらず、とくに半導体装置の厚さは説明を容易
にするため著しく拡大誇張して示しである。
第1図は本発明によるホット エレクトロントランジス
タのエネルギー バンドを示す図であり、本トランジス
タはペース領域2、バリヤ領域l、ショットキー接点舅
とコレクタ領域8を有するものである。ショットキー接
点Mはエミッタとして作用し、電子をn形のペース領域
2に注入する。なおこのためにはショットキー接点には
逆バイアスを加えて動作させるを要する。
タのエネルギー バンドを示す図であり、本トランジス
タはペース領域2、バリヤ領域l、ショットキー接点舅
とコレクタ領域8を有するものである。ショットキー接
点Mはエミッタとして作用し、電子をn形のペース領域
2に注入する。なおこのためにはショットキー接点には
逆バイアスを加えて動作させるを要する。
このようなトランジスタ構造ではペース領域2には多数
チャージ キャリヤによって電流が流れる。すなわちn
形のペース領域3内に電子によって電流が流れる。エミ
ッタ バリヤ(シロットキー バリヤ)はバリヤ領域l
のバリヤよりも高く選定するを要する。ペース領域2内
でエミッタコレクタ間に電流を運ぶ多数キャリヤのエネ
ルギーは7エルミ エネルギーより遥に高いのでこの稙
トランジスタを一般に“ホット・エレクトワントランジ
スタ′と称する。
チャージ キャリヤによって電流が流れる。すなわちn
形のペース領域3内に電子によって電流が流れる。エミ
ッタ バリヤ(シロットキー バリヤ)はバリヤ領域l
のバリヤよりも高く選定するを要する。ペース領域2内
でエミッタコレクタ間に電流を運ぶ多数キャリヤのエネ
ルギーは7エルミ エネルギーより遥に高いのでこの稙
トランジスタを一般に“ホット・エレクトワントランジ
スタ′と称する。
本発明によるホット エレクトロン トランジスタの構
造においては、第1図に示すように、ペース領域を半導
体の領域2で形成し、バリヤを同じ半導体本体中に形成
する。この種ホット エレクトロン トランジスタでは
エミッタおよびペースの両方における少数キャリヤの蓄
積効果は無視し得る程度のものであるから、このトラン
ジスタは高速度または高筒波で使用するに適している。
造においては、第1図に示すように、ペース領域を半導
体の領域2で形成し、バリヤを同じ半導体本体中に形成
する。この種ホット エレクトロン トランジスタでは
エミッタおよびペースの両方における少数キャリヤの蓄
積効果は無視し得る程度のものであるから、このトラン
ジスタは高速度または高筒波で使用するに適している。
ペースwA域2に対して一導電形の高いドーピング濃度
を選ぶことによって、トランジスタは低いペース抵抗を
有すると共に、ペースのドーピングにおける不均質性に
対して比較的敏感でなくすることができる。従って、こ
の槙トランジスタは従来のnpnまたはpnpのバイポ
ーラ トランジスタと比べて極めて大きな利点がある。
を選ぶことによって、トランジスタは低いペース抵抗を
有すると共に、ペースのドーピングにおける不均質性に
対して比較的敏感でなくすることができる。従って、こ
の槙トランジスタは従来のnpnまたはpnpのバイポ
ーラ トランジスタと比べて極めて大きな利点がある。
第g図は、本発明によるポット エレクトロントランジ
スタの一実施例を示す。第1の領域2は一導電形(例え
ばn形)の高度にドーピングされており、トランジスタ
のペース領域を構成する。
スタの一実施例を示す。第1の領域2は一導電形(例え
ばn形)の高度にドーピングされており、トランジスタ
のペース領域を構成する。
エミッタ・ペース接合をこのペース領域2に対しバリヤ
(障壁)形成手段によって形成する。この形成手段は第
8図で示す例では、例えば金またはニッケルから成るシ
ョットキー電極40をペース領域2の一部分に接触させ
て設はショットキーバリヤを形成させる。ペース接点を
ペース領域2への電極接続部22によって構成する。こ
のトランジスタのコレクタ領域を一導電形の第2の領域
8によって形成する。この領域8はエピタキシャル層と
することができる。第2図に示したトランジスタのコレ
クタ接点は同じ一導電形の不純物多量添加した基板18
の背面と接触させる。この基板18上には上述のエピタ
キシャル層を形成しである。−導電形の高度のドーピン
グ濃度80の部分を1sai領域1に瞬接したコレクタ
領域8中に包含させて設ける。はぼ完全に空乏化された
バリヤ(障讃)領域1によってトランジスタのペース・
コレクタ バリヤを形成する。
(障壁)形成手段によって形成する。この形成手段は第
8図で示す例では、例えば金またはニッケルから成るシ
ョットキー電極40をペース領域2の一部分に接触させ
て設はショットキーバリヤを形成させる。ペース接点を
ペース領域2への電極接続部22によって構成する。こ
のトランジスタのコレクタ領域を一導電形の第2の領域
8によって形成する。この領域8はエピタキシャル層と
することができる。第2図に示したトランジスタのコレ
クタ接点は同じ一導電形の不純物多量添加した基板18
の背面と接触させる。この基板18上には上述のエピタ
キシャル層を形成しである。−導電形の高度のドーピン
グ濃度80の部分を1sai領域1に瞬接したコレクタ
領域8中に包含させて設ける。はぼ完全に空乏化された
バリヤ(障讃)領域1によってトランジスタのペース・
コレクタ バリヤを形成する。
動作中、工滝ツタ電[I40はn形ベース2に対して負
にバイアスされ、このベース2それ自身はコレクタ電極
38に対して負にバイアスされる。
にバイアスされ、このベース2それ自身はコレクタ電極
38に対して負にバイアスされる。
ベース電@ggおよびコレクタ118によって実質的に
空乏化されたバリヤ領域1間に逆バイアスの電圧を印加
する。エミッタIEtiiIiおよびコレクタ電極によ
って、第1の領域(ベース領域)2およびバリヤ領域1
を通って第2の領域(図示の例でコレクタ領域)atで
の主電流通路を規制する。
空乏化されたバリヤ領域1間に逆バイアスの電圧を印加
する。エミッタIEtiiIiおよびコレクタ電極によ
って、第1の領域(ベース領域)2およびバリヤ領域1
を通って第2の領域(図示の例でコレクタ領域)atで
の主電流通路を規制する。
第2図に示す如く交流入力信号をエミッタとして動作す
るショットキー電極40とベース電t1i!ggの間に
供給し、増幅された出力信号をベース電極38とフレフ
タ電lIi!δの間の負荷抵抗R間から取りだす。
るショットキー電極40とベース電t1i!ggの間に
供給し、増幅された出力信号をベース電極38とフレフ
タ電lIi!δの間の負荷抵抗R間から取りだす。
好適例においては、前述のショットキー電極40の下の
第1の領域(ベース領域)2のドーピング濃度は表面か
らある距離だけ離間したところに最高値を有するように
する。このことはインプランテーシヨンで高いイオン
エネルギーを用いることによって達成することができる
。逆バイアス状態の下で、この離間部は、エミッタとペ
ース領域2の非空乏化部分間の電位降下を生ずるので、
コレクタ バリヤ領域1の電位は、逆バイアスの増大と
ともにエミッタに対してより低い電位に移行するように
なる。このようにして、エネルギーの分配がなされ、こ
れによりバリヤ領域1におけるコレクタ効率が向上する
。この離間(Spacing )を第1図において領域
2内のnおよびn+の記号で表しである。また、領域8
の基体中に局部的に形成した高度のドーピング濃度80
を同図においては領域8にnおよびn(−)の記号で表
す。このn (−)記号は領域8の基体ドーピングを表
わしている。
第1の領域(ベース領域)2のドーピング濃度は表面か
らある距離だけ離間したところに最高値を有するように
する。このことはインプランテーシヨンで高いイオン
エネルギーを用いることによって達成することができる
。逆バイアス状態の下で、この離間部は、エミッタとペ
ース領域2の非空乏化部分間の電位降下を生ずるので、
コレクタ バリヤ領域1の電位は、逆バイアスの増大と
ともにエミッタに対してより低い電位に移行するように
なる。このようにして、エネルギーの分配がなされ、こ
れによりバリヤ領域1におけるコレクタ効率が向上する
。この離間(Spacing )を第1図において領域
2内のnおよびn+の記号で表しである。また、領域8
の基体中に局部的に形成した高度のドーピング濃度80
を同図においては領域8にnおよびn(−)の記号で表
す。このn (−)記号は領域8の基体ドーピングを表
わしている。
この局部的に形成したドーピング濃度80によってもコ
レクタ効率が向上する。
レクタ効率が向上する。
第8図は本発明によるホット エレクトロントランジス
タを具える集積回路の一部を示す。本例においては、第
2の領域8をエピタキシャル層の島部分によって形成す
る。この層は一導電形(例えばn形)のもので、反対導
電形の基板18上に設ける。この島8を、既知の手段に
よってエピタキシャル層の他の島部分58から島と基板
18との間のp−n接合およびこれら島を横方向に包凹
するバリヤ(島壁)51によって電気的に絶縁する。集
積回路技術において既知のように、かかる絶縁壁は、例
えばエピタキシャル層の厚さ全体に亘って反対導電形の
ドーパントを局部的に拡散させたり、または例えばエピ
タキシャル層の局部的酸化によって作る絶縁材料等によ
って形成される。
タを具える集積回路の一部を示す。本例においては、第
2の領域8をエピタキシャル層の島部分によって形成す
る。この層は一導電形(例えばn形)のもので、反対導
電形の基板18上に設ける。この島8を、既知の手段に
よってエピタキシャル層の他の島部分58から島と基板
18との間のp−n接合およびこれら島を横方向に包凹
するバリヤ(島壁)51によって電気的に絶縁する。集
積回路技術において既知のように、かかる絶縁壁は、例
えばエピタキシャル層の厚さ全体に亘って反対導電形の
ドーパントを局部的に拡散させたり、または例えばエピ
タキシャル層の局部的酸化によって作る絶縁材料等によ
って形成される。
かく分離した島を形成した後で、ホット エレクトロン
トランジスタを島の領域δ中に形成し、そして他の回
路素子を他の島58中に形成する。
トランジスタを島の領域δ中に形成し、そして他の回
路素子を他の島58中に形成する。
種々の回路素子をエピタキシャル層の表面の電極接続に
よって同一の集積回路内で接続することができる。この
回路を例えば論理回路として形成して使用することがで
きる。
よって同一の集積回路内で接続することができる。この
回路を例えば論理回路として形成して使用することがで
きる。
第8図の実施例において、トランジスタのコレクタ電極
接続28は島の部分の領域8の表面と接触する。コレク
タの直列抵抗を減少させるために、更に高度にドープし
た表面接点ゾーン54および埋設層65(両方共同し一
導電形である)を既知の手段で第8図に示すように設け
ることができる。
接続28は島の部分の領域8の表面と接触する。コレク
タの直列抵抗を減少させるために、更に高度にドープし
た表面接点ゾーン54および埋設層65(両方共同し一
導電形である)を既知の手段で第8図に示すように設け
ることができる。
第8図のホット エレクトロン トランジスタは第2図
のものとは次の点が相違している。即ち、第8図の例で
は複数のエミッタ・ベース バリヤを第1の領域たるベ
ース領域2に対し形成するので、ベース抵抗が減ること
である。このマルチエミッタ構造は、例えば複数のベー
ス接点22と交互に配置する複数のショットキー接点4
0を設けることによって得ることができる。
のものとは次の点が相違している。即ち、第8図の例で
は複数のエミッタ・ベース バリヤを第1の領域たるベ
ース領域2に対し形成するので、ベース抵抗が減ること
である。このマルチエミッタ構造は、例えば複数のベー
ス接点22と交互に配置する複数のショットキー接点4
0を設けることによって得ることができる。
本発明によるホット エレクトロン トランジスタの環
状ゾーン24は、はぼ完全に空乏化されたバリヤ領域1
の深さおよびドーピングと相違させる必要はないが、バ
リヤ領域1を形成するために用いるドーピング工程中に
形成することができるO 第4図は本発明による他のホット エレクトロン トラ
ンジスタの電位ダイアダラムである。ショットキー電極
の代りに、このトランジスタは第8の領域60を有し、
この領域60は第1領@2と同じ一導電形のものであり
、トランジスタのエミッタを形成する。領域60をこの
下に存在する第1の領域2からエミッタ・ベース接合を
形成するバリヤ領域61によって分離する。このエミッ
タ・ベース バリヤ領域61は反対導電形の不純物濃度
特性を有する半導体領域であり、この濃度ヲ上述ツバリ
ヤ領域中の一導電形のドーピングより高くして、第1お
よび第8の領域2,60から一導電形のチャージ キャ
リヤの流れに対するバリヤ(障壁)を形成すると共に、
零バイアス時に領域2,60で空乏層を形成する。エミ
ッタ・ベースバリヤ領域61は充分に薄くシ、零バイア
ス時に領域8,60で形成した上述の空乏層が一緒にバ
リヤ領域61中に溶は込み、反対および一導電形の移動
チャージ キャリヤのバリヤ領域61の全体を零バイア
ス時に実質的に空乏化する。
状ゾーン24は、はぼ完全に空乏化されたバリヤ領域1
の深さおよびドーピングと相違させる必要はないが、バ
リヤ領域1を形成するために用いるドーピング工程中に
形成することができるO 第4図は本発明による他のホット エレクトロン トラ
ンジスタの電位ダイアダラムである。ショットキー電極
の代りに、このトランジスタは第8の領域60を有し、
この領域60は第1領@2と同じ一導電形のものであり
、トランジスタのエミッタを形成する。領域60をこの
下に存在する第1の領域2からエミッタ・ベース接合を
形成するバリヤ領域61によって分離する。このエミッ
タ・ベース バリヤ領域61は反対導電形の不純物濃度
特性を有する半導体領域であり、この濃度ヲ上述ツバリ
ヤ領域中の一導電形のドーピングより高くして、第1お
よび第8の領域2,60から一導電形のチャージ キャ
リヤの流れに対するバリヤ(障壁)を形成すると共に、
零バイアス時に領域2,60で空乏層を形成する。エミ
ッタ・ベースバリヤ領域61は充分に薄くシ、零バイア
ス時に領域8,60で形成した上述の空乏層が一緒にバ
リヤ領域61中に溶は込み、反対および一導電形の移動
チャージ キャリヤのバリヤ領域61の全体を零バイア
ス時に実質的に空乏化する。
従ってこのトランジスタは、エミッタ・ベースおよびコ
レクタ・ベース バリヤを形成する実質的に空乏化され
たバリヤ領域61および1を有し、エミッタ領域60、
ベース領域2およびコレクタ領域8はすべて同じ導電形
のものである。領域61および40は勿論イオン イン
プランテーションによって形成することができる。
レクタ・ベース バリヤを形成する実質的に空乏化され
たバリヤ領域61および1を有し、エミッタ領域60、
ベース領域2およびコレクタ領域8はすべて同じ導電形
のものである。領域61および40は勿論イオン イン
プランテーションによって形成することができる。
本発明によるホット エレクトロン トランジスタは上
述の極性とは反対の極性で形成し使用することができる
。この場合、第1および第2の領域2.δによってベー
スおよびエミッタmMをそれぞれ形成し、これらの間の
実質的に空乏化したバリヤ領域1によってエミッタ・ベ
ース バリヤ(障壁)を形成する。
述の極性とは反対の極性で形成し使用することができる
。この場合、第1および第2の領域2.δによってベー
スおよびエミッタmMをそれぞれ形成し、これらの間の
実質的に空乏化したバリヤ領域1によってエミッタ・ベ
ース バリヤ(障壁)を形成する。
また本発明には、更に多くの変形例および応用例が考え
られることは明らかである。例えば実質的に空乏化され
た狭いバリヤ領域1および不純物多量添加した第1の領
域2を形成するのに特に都合のよかったイオン インプ
ランテーションにつき述べたが、他の既知の技術を駆使
できることは明らかである。従って、例えば分子線エピ
タキシハ薄いドープされた領域を例えばガリウム砒素の
如き璽−V族半導体材料で形成するに適当なものである
。この分子線エピタキシによって成長した領域の横方向
の寸法を順次の位置決め処理、例えば局部的エツチング
はく離、位置決めされた過剰ドーピングまたは位置決め
された陽子衝撃を用いる半絶縁ゾーンの形成によって規
制することができる。
られることは明らかである。例えば実質的に空乏化され
た狭いバリヤ領域1および不純物多量添加した第1の領
域2を形成するのに特に都合のよかったイオン インプ
ランテーションにつき述べたが、他の既知の技術を駆使
できることは明らかである。従って、例えば分子線エピ
タキシハ薄いドープされた領域を例えばガリウム砒素の
如き璽−V族半導体材料で形成するに適当なものである
。この分子線エピタキシによって成長した領域の横方向
の寸法を順次の位置決め処理、例えば局部的エツチング
はく離、位置決めされた過剰ドーピングまたは位置決め
された陽子衝撃を用いる半絶縁ゾーンの形成によって規
制することができる。
また本発明によっては、反対導電形の装置を形成するこ
とができることは明らかである。例えば第1および第2
の領域2および8をp形とし、バリヤ領域1の不純物濃
度をドナー レベルによって形成することもできる。ま
た、第1の領域2と#!2の領域8との間のバリヤ領域
1にバイアス電圧を印加し、かつこれら領域2,8に亘
って延びる電流通路を半導体装置中に規制し位置決めす
る電極を領域2,8に直接接触させる必要はなく、装置
の構造によっては他の半導体領域または装置の他の回路
素子を介して間接的に接触させることも可能である。
とができることは明らかである。例えば第1および第2
の領域2および8をp形とし、バリヤ領域1の不純物濃
度をドナー レベルによって形成することもできる。ま
た、第1の領域2と#!2の領域8との間のバリヤ領域
1にバイアス電圧を印加し、かつこれら領域2,8に亘
って延びる電流通路を半導体装置中に規制し位置決めす
る電極を領域2,8に直接接触させる必要はなく、装置
の構造によっては他の半導体領域または装置の他の回路
素子を介して間接的に接触させることも可能である。
【図面の簡単な説明】
第1図は本発明によるトランジスタの電位ダイヤグラム
、 第2図は第1図のトランジスタの半導体部分の横断面図
、 第8図は本発明による集積回路の半導体部分の横断面図
、 第1図は本発明によるトランジスタの他の例の電位ダイ
ヤグラムである。 1・・・バリヤ領域 2・・・ベース(第1)領域
8・・・コレクタ(第2)領域
、 第2図は第1図のトランジスタの半導体部分の横断面図
、 第8図は本発明による集積回路の半導体部分の横断面図
、 第1図は本発明によるトランジスタの他の例の電位ダイ
ヤグラムである。 1・・・バリヤ領域 2・・・ベース(第1)領域
8・・・コレクタ(第2)領域
Claims (1)
- 【特許請求の範囲】 L 半導体本体ををし、ホットチャージキャリヤにより
電流が流れるベース領域と、エミッタ・ベースバリヤと
、ベース・コレクタバリヤとを有するトランジスタで、
これらバリヤの1つは前記ベース領域と第1導電形の第
2牛導体領域との間にあり、この第2半導体領域をトラ
ンジスタのエミッタまたはコレクタ領域とするトランジ
スタにおいて、 前記ベースg4城を第2半導体領域よりも高いドープ濃
度を有する第1導電形の半導体領域で形成し、 前記ベース領域を前記第2半導体領域より分離する半導
体バリヤ領域によって前記1つのバリヤを形成し、この
バリヤ領域は第1導電形とは反対の第2導電形のドープ
濃度を有し、このドープ濃度によってベース領域と第3
半導体領域間の前記第1導電形のチャージキャリヤの流
れに対するポテンシャルバリヤ領域の高さを決定し、こ
のバリヤ領域は前記ベース領域と前記第2半導体領域の
双方に対しディプレーション層を形成し、かっこのバリ
ヤ領域は充分薄くしてゼνバイアスにおけるディプレー
ション層が全バリヤ領域の動きつるチャージキャリヤを
ほぼ消滅させつる如くシ、バリヤ領域とベース領域の双
方を流れる電流は前記第1導iE形のホットチャージキ
ャリヤに上るものとなる如くしたことを特徴とするトラ
ンジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB11835/76A GB1573309A (en) | 1976-03-24 | 1976-03-24 | Semiconductor devices and their manufacture |
| GB11835/76 | 1976-03-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS589366A true JPS589366A (ja) | 1983-01-19 |
| JPS5938742B2 JPS5938742B2 (ja) | 1984-09-19 |
Family
ID=9993593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57000448A Expired JPS5938742B2 (ja) | 1976-03-24 | 1982-01-06 | トランジスタ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4149174A (ja) |
| JP (1) | JPS5938742B2 (ja) |
| CA (1) | CA1078073A (ja) |
| DE (1) | DE2711562C3 (ja) |
| FR (1) | FR2345814A1 (ja) |
| GB (1) | GB1573309A (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5378788A (en) * | 1976-12-23 | 1978-07-12 | Hitachi Ltd | Temperature-compensation-type constant voltage element |
| DE2800820A1 (de) * | 1978-01-10 | 1979-09-27 | Hermann Dr Ing Mader | Halbleiter-diode |
| US4357178A (en) * | 1978-12-20 | 1982-11-02 | Ibm Corporation | Schottky barrier diode with controlled characteristics and fabrication method |
| US4373166A (en) * | 1978-12-20 | 1983-02-08 | Ibm Corporation | Schottky Barrier diode with controlled characteristics |
| FR2460040A1 (fr) * | 1979-06-22 | 1981-01-16 | Thomson Csf | Procede pour realiser une diode schottky a tenue en tension amelioree |
| GB2056166B (en) * | 1979-08-08 | 1983-09-14 | Philips Electronic Associated | Hot-electron or hot-hole transistor |
| US4260431A (en) * | 1979-12-21 | 1981-04-07 | Harris Corporation | Method of making Schottky barrier diode by ion implantation and impurity diffusion |
| US4353081A (en) * | 1980-01-29 | 1982-10-05 | Bell Telephone Laboratories, Incorporated | Graded bandgap rectifying semiconductor devices |
| JPS56133867A (en) * | 1980-03-21 | 1981-10-20 | Semiconductor Res Found | Thermoelectric emission transistor |
| JPS5775464A (en) * | 1980-10-28 | 1982-05-12 | Semiconductor Res Found | Semiconductor device controlled by tunnel injection |
| NL8103376A (nl) * | 1981-07-16 | 1983-02-16 | Philips Nv | Weergeefinrichting. |
| US4544939A (en) * | 1981-08-25 | 1985-10-01 | Rca Corporation | Schottky-barrier diode radiant energy detector with extended longer wavelength response |
| US4449140A (en) * | 1981-12-24 | 1984-05-15 | National Research Development Corporation | Semi-conductor barrier switching devices |
| GB2121600A (en) * | 1982-05-10 | 1983-12-21 | Philips Electronic Associated | Gate controlled unipolar hot-carrier transistors |
| EP0099979B1 (de) * | 1982-07-26 | 1987-04-08 | LGZ LANDIS & GYR ZUG AG | Magnetfeldsensor und dessen Verwendung |
| DE3237379A1 (de) * | 1982-10-08 | 1984-04-12 | Siemens AG, 1000 Berlin und 8000 München | Transistor mit einstellbarer energiebarriere und seine verwendung |
| US4829349A (en) * | 1983-06-30 | 1989-05-09 | American Telephone And Telegraph Company, At&T Bell Laboratories | Transistor having voltage-controlled thermionic emission |
| GB2151843A (en) * | 1983-12-20 | 1985-07-24 | Philips Electronic Associated | Semiconductor devices |
| GB2151844A (en) * | 1983-12-20 | 1985-07-24 | Philips Electronic Associated | Semiconductor devices |
| US5214297A (en) * | 1984-11-19 | 1993-05-25 | Fujitsu Limited | High-speed semiconductor device |
| JPH0773130B2 (ja) * | 1985-07-12 | 1995-08-02 | ヒュ−レット・パッカ−ド・カンパニ− | 零バイアス電圧で動作する検波器およびミキサダイオ−ドならびにその製造方法 |
| JPS6272163A (ja) * | 1985-09-26 | 1987-04-02 | Toshiba Corp | 半導体装置 |
| DE3708474A1 (de) * | 1987-03-16 | 1988-09-29 | Licentia Gmbh | Majoritaetstraeger-halbleiterbauelement und verfahren zu seiner herstellung |
| NL8701497A (nl) * | 1987-06-26 | 1989-01-16 | Philips Nv | Halfgeleiderinrichting voor het opwekken van electromagnetische straling. |
| US4847666A (en) * | 1987-12-17 | 1989-07-11 | General Motors Corporation | Hot electron transistors |
| JP2731089B2 (ja) * | 1991-10-02 | 1998-03-25 | 三菱電機株式会社 | 高速動作半導体装置およびその製造方法 |
| US5258640A (en) * | 1992-09-02 | 1993-11-02 | International Business Machines Corporation | Gate controlled Schottky barrier diode |
| US5329151A (en) * | 1993-04-09 | 1994-07-12 | At&T Bell Laboratories | Semiconductor diode |
| JP2002541682A (ja) * | 1999-04-08 | 2002-12-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | パンチスルーダイオード及び同ダイオードを製造する方法 |
| US7397102B2 (en) * | 2005-04-20 | 2008-07-08 | Taurus Micropower, Inc. | Junction barrier schottky with low forward drop and improved reverse block voltage |
| US7057256B2 (en) | 2001-05-25 | 2006-06-06 | President & Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| US7442629B2 (en) | 2004-09-24 | 2008-10-28 | President & Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| FR2832547A1 (fr) * | 2001-11-21 | 2003-05-23 | St Microelectronics Sa | Procede de realisation d'une diode schottky sur substrat de carbure de silicium |
| US7057220B2 (en) * | 2003-10-09 | 2006-06-06 | Micron Technology, Inc. | Ultrashallow photodiode using indium |
| US7649496B1 (en) * | 2004-10-12 | 2010-01-19 | Guy Silver | EM rectifying antenna suitable for use in conjunction with a natural breakdown device |
| US7847315B2 (en) * | 2007-03-09 | 2010-12-07 | Diodes Fabtech Inc. | High efficiency rectifier |
| US8212327B2 (en) * | 2008-03-06 | 2012-07-03 | Sionyx, Inc. | High fill-factor laser-treated semiconductor device on bulk material with single side contact scheme |
| US8270131B2 (en) | 2009-07-31 | 2012-09-18 | Infineon Technologies Ag | Electrostatic discharge protection element and electrostatic discharge protection chip and method of producing the same |
| US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US8692198B2 (en) | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| CN103081128B (zh) | 2010-06-18 | 2016-11-02 | 西奥尼克斯公司 | 高速光敏设备及相关方法 |
| US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| CN103946867A (zh) | 2011-07-13 | 2014-07-23 | 西奥尼克斯公司 | 生物计量成像装置和相关方法 |
| US9064764B2 (en) | 2012-03-22 | 2015-06-23 | Sionyx, Inc. | Pixel isolation elements, devices, and associated methods |
| KR20150130303A (ko) | 2013-02-15 | 2015-11-23 | 사이오닉스, 아이엔씨. | 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서 |
| WO2014151093A1 (en) | 2013-03-15 | 2014-09-25 | Sionyx, Inc. | Three dimensional imaging utilizing stacked imager devices and associated methods |
| WO2014209421A1 (en) | 2013-06-29 | 2014-12-31 | Sionyx, Inc. | Shallow trench textured regions and associated methods |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3615929A (en) * | 1965-07-08 | 1971-10-26 | Texas Instruments Inc | Method of forming epitaxial region of predetermined thickness and article of manufacture |
| US3430113A (en) * | 1965-10-04 | 1969-02-25 | Us Air Force | Current modulated field effect transistor |
| US3458781A (en) * | 1966-07-18 | 1969-07-29 | Unitrode Corp | High-voltage planar semiconductor devices |
| US3488527A (en) * | 1967-09-05 | 1970-01-06 | Fairchild Camera Instr Co | Punch-through,microwave negativeresistance device |
| US3814993A (en) * | 1972-11-15 | 1974-06-04 | Us Navy | Tuneable infrared photocathode |
| US3823352A (en) * | 1972-12-13 | 1974-07-09 | Bell Telephone Labor Inc | Field effect transistor structures and methods |
| GB1459231A (en) * | 1973-06-26 | 1976-12-22 | Mullard Ltd | Semiconductor devices |
| US3940783A (en) * | 1974-02-11 | 1976-02-24 | Signetics Corporation | Majority carriers-variable threshold rectifier and/or voltage reference semiconductor structure |
| GB1503570A (en) * | 1974-03-28 | 1978-03-15 | Sony Corp | Semiconductor devices |
| US3964084A (en) * | 1974-06-12 | 1976-06-15 | Bell Telephone Laboratories, Incorporated | Schottky barrier diode contacts |
-
1976
- 1976-03-24 GB GB11835/76A patent/GB1573309A/en not_active Expired
-
1977
- 1977-03-14 CA CA273,880A patent/CA1078073A/en not_active Expired
- 1977-03-17 DE DE2711562A patent/DE2711562C3/de not_active Expired
- 1977-03-22 US US05/780,004 patent/US4149174A/en not_active Expired - Lifetime
- 1977-03-23 FR FR7708682A patent/FR2345814A1/fr active Granted
-
1982
- 1982-01-06 JP JP57000448A patent/JPS5938742B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE2711562B2 (de) | 1980-12-18 |
| DE2711562A1 (de) | 1977-09-29 |
| CA1078073A (en) | 1980-05-20 |
| FR2345814A1 (fr) | 1977-10-21 |
| GB1573309A (en) | 1980-08-20 |
| FR2345814B1 (ja) | 1983-07-22 |
| DE2711562C3 (de) | 1981-08-27 |
| JPS5938742B2 (ja) | 1984-09-19 |
| US4149174A (en) | 1979-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS589366A (ja) | トランジスタ | |
| US4038680A (en) | Semiconductor integrated circuit device | |
| US4047217A (en) | High-gain, high-voltage transistor for linear integrated circuits | |
| US3293087A (en) | Method of making isolated epitaxial field-effect device | |
| US4514747A (en) | Field controlled thyristor with double-diffused source region | |
| US3506893A (en) | Integrated circuits with surface barrier diodes | |
| US3210620A (en) | Semiconductor device providing diode functions | |
| US4936928A (en) | Semiconductor device | |
| US4005469A (en) | P-type-epitaxial-base transistor with base-collector Schottky diode clamp | |
| US3234441A (en) | Junction transistor | |
| US3909837A (en) | High-speed transistor with rectifying contact connected between base and collector | |
| US3657612A (en) | Inverse transistor with high current gain | |
| US3571674A (en) | Fast switching pnp transistor | |
| US4288807A (en) | Darlington circuit having an improved diode drain | |
| JPH023266A (ja) | 導電性再結合層を有するバイポーラ半導体デバイス | |
| US3253197A (en) | Transistor having a relatively high inverse alpha | |
| US3760239A (en) | Coaxial inverted geometry transistor having buried emitter | |
| US4027324A (en) | Bidirectional transistor | |
| US3225272A (en) | Semiconductor triode | |
| US3704399A (en) | Semiconductor device and circuit arrangement comprising the device | |
| US4109272A (en) | Lateral bipolar transistor | |
| US3500141A (en) | Transistor structure | |
| US3510736A (en) | Integrated circuit planar transistor | |
| US3411054A (en) | Semiconductor switching device | |
| JPS6152990B2 (ja) |