DE3708474A1 - Majoritaetstraeger-halbleiterbauelement und verfahren zu seiner herstellung - Google Patents

Majoritaetstraeger-halbleiterbauelement und verfahren zu seiner herstellung

Info

Publication number
DE3708474A1
DE3708474A1 DE19873708474 DE3708474A DE3708474A1 DE 3708474 A1 DE3708474 A1 DE 3708474A1 DE 19873708474 DE19873708474 DE 19873708474 DE 3708474 A DE3708474 A DE 3708474A DE 3708474 A1 DE3708474 A1 DE 3708474A1
Authority
DE
Germany
Prior art keywords
layer
layer structure
substrate
thick
carrier semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19873708474
Other languages
English (en)
Inventor
Heinz Prof Dr Rer Nat Beneking
Lili Dr Vescan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Electronic GmbH
Licentia Patent Verwaltungs GmbH
Original Assignee
Telefunken Electronic GmbH
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Electronic GmbH, Licentia Patent Verwaltungs GmbH filed Critical Telefunken Electronic GmbH
Priority to DE19873708474 priority Critical patent/DE3708474A1/de
Publication of DE3708474A1 publication Critical patent/DE3708474A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8618—Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Description

Die Erfindung betrifft ein Majoritätsträger-Halbleiter­ bauelement aus wenigstens einer 3-Schicht-Struktur wech­ selnden Leitungstyps, wobei die mittlere hochdotierte Schicht so dünn ist, daß sie ohne äußere angelegte Span­ nung keine freien beweglichen Ladungsträger enthält.
Dioden dieser Art sind in der DE-OS 28 00 820, in der GB-PS 15 73 309 sowie im Artikel von J. M. Shannon in Appl. Phys. Lett. 35, S. 63, 1979, bereits vorgeschlagen worden. Bei den neuartigen Majoritätsträger-Bauelementen werden energetische Barrieren für Majoritätsträger da­ durch erzeugt, daß in einem einkristallinen Halbleiter­ material eine extrem dünne Schicht kontradotiert einge­ bettet wird. So wird beispielsweise in ein n-leitfähiges Material mit einer Dotierung von 1014 Atomen/cm3 eine nur ca. 10 nm dicke Trennschicht extrem hoher Dotierung von ca. 1019 Atomen/cm3 eingebaut. Wegen der geringen Dicke der kontradotierten Schicht verbleiben dort nur Akzeptorrümpfe, während die beweglichen Löcher vollstän­ dig ausgeräumt sind. Solche Bauelemente haben im wesent­ lichen das Verhalten einer Schottky-Diode mit dem Vor­ teil, daß sie relativ rauscharm sind, da die Barriere im Halbleitervolumen und nicht an der Halbleiteroberfläche angeordnet ist. Ferner sind auch schon vertikale Transi­ storkonfigurationen vorgeschlagen worden, bei denen heiße Ladungsträger über eine Emissionsbarriere gesteuert in eine dünne Basiszone einfließen, wonach sie über eine daran anschließende 2. Barriere abgesaugt werden. Die Barriereschichten werden auch bei solchen Transistoren durch extrem schmale, gegenüber dem Umgebungsmaterial kontradotierte Bereiche gebildet, die durch Diffusion oder Ionenimplantation erzeugt werden und die so schmal sind, daß in ihnen nur Akzeptorrümpfe verbleiben.
Dioden der genannten Art aus 3-Schicht-Strukturen wer­ den insbesondere für Höchstfrequenzzwecke angewendet. Ein bekanntes Herstellungsverfahren für solche Majori­ tätsträger-Diodenstrukturen sieht vor, daß zunächst auf einem Substrat eine Epitaxieschicht abgeschieden wird. Durch eine nachfolgende zweifache Ionenimplantation wird diese Epitaxieschicht in drei unterschiedlich dotierte Bereiche unterteilt, wobei die mittlere Schicht eine möglichst hohe Akzeptorkonzentration bei möglichst ge­ ringer Schichtdicke aufweist.
Der Erfindung liegt die Aufgabe zugrunde, ein Majoritäts­ träger-Halbleiterbauelement anzugeben, das leicht her­ stellbar ist, abrupte Übergänge zwischen den einzelnen Schichten aufweist und dessen Potentialbarriere auf ein­ fache Weise einstellbar ist. Diese Aufgabe wird erfin­ dungsgemäß durch die Merkmale des Patentanspruches 1 ge­ löst.
Durch das selektive Wachstum der 3-Schicht-Strukturen in Öffnungen einer Passivierungsschicht können vonein­ ander isolierte Bauelemente hergestellt werden, wobei durch die Wahl der Dickenverhältnisse der 3-Schicht- Struktur und der Passivierungsschicht störende Kanten­ effekte vermieden werden. Die 3-Schicht-Struktur nach der Erfindung wird durch Tieftemperatur-Niederdruck-Gas­ phasenepitaxie hergestellt. Dieses Verfahren hat den Vorteil, daß die drei Schichten in einem Arbeitsprozeß hergestellt werden können und steilere Dotierungsprofile als mit der Ionenimplantation möglich sind. Bei der Tief­ temperatur-Niederdruck-Gasphasenepitaxie scheiden sich auf der Passivierungsschicht keine störenden Stoffe ab. Kanteneffekte wie bei der Flüssigphasenepitaxie sind gleichfalls ausgeschlossen. Das Substrat besteht vorzugs­ weise aus Silizium und die Passivierungsschicht aus Si­ liziumdioxid, wobei die Passivierungsschicht eine Viel­ zahl von Öffnungen zur Abscheidung voneinander getrenn­ ter 3-Schicht-Strukturen aufweisen kann. Durch die Dicke der zuerst auf dem Substrat abgeschiedenen 3-Schicht- Struktur kann die Höhe der Potentialbarriere eingestellt werden.
Die Erfindung und ihre weitere vorteilhafte Ausgestal­ tung soll anhand eines Ausführungsbeispieles näher er­ läutert werden. In der Figur ist der Schnitt durch eine 3-Schicht-Struktur der erfindungsgemäßen Art dargestellt. Auf einen hochdotierten n⁺-leitenden Substratkörper 1 aus einkristallinem Silizium wird durch thermische Oxi­ dation eine Siliziumdioxidschicht 2 mit einer Schicht­ dicke von ca. 0,6 bis 1,2 µm aufgebracht. Die Struktu­ rierung der Oxidschicht erfolgt so, daß die Kanten der z. B. rechteckförmigen Fenster 6 parallel zur (100)- Orientierung angeordnet sind. Die strukturierte mit Fen­ stern 6 versehene Anordnung wird einer chemischen Stan­ dardreinigung unterworfen, bevor sie unmittelbar in den Niederdruckreaktor eingebaut wird. Im Niederdruckreak­ tor wird vorzugsweise mit Dichlorsilan und Wasserstoff als Trägergas gearbeitet. Die Abscheidung der drei Halb­ leiterschichten 3, 4 und 5 erfolgt in einem durchgehen­ den Arbeitsprozeß, wobei jeweils nur die Zusammensetzung der Gasströme verändert wird. Vor der Abscheidung der ersten extrem niederdotierten n⁻-leitenden Schicht 3 erfolgt im Niederdruckreaktor eine in-situ-Reinigung. Durch die in-situ-Reinigung wird das natürliche Oxid, das sich im Fensterbereich wieder auf dem Silizium ge­ bildet hat, entfernt. Dies geschieht durch Aufheizen der Scheibe in der Niederdruckreaktoranlage auf ca. 890°C während einer Minute. Danach wird die Anlage auf die Abscheidungstemperatur abgekühlt, wobei ein Gasstrom von ca. 0,1 sccm Dichlorsilan den Reaktor durchfließt.
Die nächsten Verfahrensschritte dienen der Herstellung der drei Schichten 3, 4 und 5. Zunächst wird eine un­ dotierte Siliziumschicht 3 mit einer Dicke von ca. 0,5 bis 1,1 µm abgeschieden. Die Abscheidung erfolgt bei 2 mbar und 10 sccm Dichlorsilan sowie 300 sccm Wasser­ stoff. Die Temperatur liegt unter 830°C beispielsweise bei 800°C. Bei der Abscheidung der Schicht 3 wird den Gasen kein Dotierungsmittel beigemischt. Trotzdem hat die Schicht eine unvermeidbare, sehr geringe Hintergrund­ dotierung. Auf die Schicht 3 wird unmittelbar im An­ schluß an deren Abscheidung die sehr dünne p⁺-dotierte Schicht 4 aufgebracht. Die Schicht 4 ist beispielsweise 10 bis 30 nm dick. Die Abscheidung dieser Schicht er­ folgt unter 5 bis 10 sccm B2H6 1000 ppm in Wasserstoff. Die Dotierungskonzentration der Schicht 4 liegt bei­ spielsweise bei 3-6×1018 Atomen/cm3. Die 3. Schicht 5, die n⁺-leitend ist und eine Dicke von ca. 20 nm aufweist, wird unter 10-50 sccm PH3 1000 ppm in Wasserstoff ab­ geschieden. Die Störstellenkonzentration dieser Schicht 5 liegt bei ca. 1-5×1019 Atomen/cm3. Bei der Abschei­ dung der 3-Schicht-Struktur ist darauf zu achten, daß die Gesamtdicke aller drei Schichten die der Passivie­ rungsschicht 2 aus Siliziumdioxid nicht übersteigt.
Auf die oberste Halbleiterschicht 5 der 3-Schicht-Struk­ tur wird nun noch ein ohmscher Kontakt 7 aufgebracht, der aus der untersten Teilschicht 7 a aus Titan, der mitt­ leren Schicht 7 b aus Platin und der obersten Schicht 7 c aus Gold besteht. Alle drei Teilschichten haben bei­ spielsweise eine Dicke von 300 nm. Der ohmsche Gegenkon­ takt 8 wird am Substrat 1 angebracht.

Claims (11)

1. Majoritätsträger-Halbleiterbauelement aus wenigstens einer 3-Schicht-Struktur wechselnden Leitungstyps, wobei die mittlere hochdotierte Schicht (4) so dünn ist, daß sie ohne äußere angelegte Spannung keine freien beweg­ lichen Ladungsträger enthält, dadurch gekennzeichnet, daß die 3-Schicht-Struktur (3, 4, 5) auf einem Substrat (1) in der Öffnung (6) einer das Substrat (1) bedecken­ den Passivierungsschicht (2) angeordnet ist, wobei die 3-Schicht-Struktur (3, 4, 5) höchstens so dick ist wie die Passivierungsschicht (2).
2. Majoritätsträger-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die 3-Schicht-Struktur (3, 4, 5) aus Tieftemperatur-Niederdruck-Gasphasenepitaxie­ schichten besteht.
3. Majoritätsträger-Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Substrat (1) zahlreiche, in voneinander getrennten Öffnungen der Pas­ sivierungsschicht (2) angeordnete 3-Schicht-Strukturen (3, 4, 5) enthält.
4. Majoritätsträger-Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Substrat (1) aus Silizium und die Passivierungsschicht (2) aus Siliziumdioxid besteht und ca. 0,6-1,2 µm dick ist.
5. Majoritätsträger-Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die erste, unmittelbar auf dem Substrat (1) angeordnete Schicht (3) vom ersten Leitungstyp extrem schwach do­ tiert und ca. 0,5-1 µm dick ist, die darauf angeord­ nete 2. Schicht (4) vom entgegengesetzten Leitungstyp ca. 10-30 nm dick ist und eine Dotierung von ca. 3 bis 6×1018 Atome/cm3 aufweist und daß die 3. Schicht (5) vom ersten Leitungstyp schließlich ca. 20 nm dick ist und eine Dotierung von ca. 1-5×1019 Atome/cm3 auf­ weist.
6. Majoritätsträger-Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, daß auf der 3-Schicht-Struktur (3, 4, 5) ein ohmscher Metallkontakt (7) aus Titan-Pla­ tin-Gold angeordnet ist.
7.Verfahren zum Herstellen eines Halbleiterbauelementes nach einem der vorangehenden Ansprüche, dadurch gekenn­ zeichnet, daß die 3-Schicht-Struktur (3, 4, 5) durch Tieftemperatur-Niederdruck-Gasphasenepitaxie mit Dichlor­ silan in einem Folgeprozeß hergestellt wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Abscheidung der Schichten der 3-Schicht-Struktur (3, 4, 5) bei einem Druck von ca. 2 mbar und bei einer Temperatur ca. 800°C erfolgt.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeich­ net, daß bei der Abscheidung der 3-Schicht-Struktur (3, 4, 5) Wasserstoff als Trägergas verwendet wird.
10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß vor der Abscheidung der 3- Schicht-Struktur (3, 4, 5) in der Abscheidungskammer des Epitaxiereaktors ein Oberflächenreinigungsprozeß durch Aufheizen auf ca. 890°C und anschließendes Ab­ kühlen auf die Abscheidungstemperatur unter dem Einfluß einer geringen Menge von Dichlorsilan durchgeführt wird.
11. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Passivierungsschicht (2) so strukturiert wird, daß bei rechteckförmigen Öffnun­ gen (6) in der Passivierungsschicht die Öffnungskanten parallel zur (100)-Kristallrichtung verlaufen.
DE19873708474 1987-03-16 1987-03-16 Majoritaetstraeger-halbleiterbauelement und verfahren zu seiner herstellung Ceased DE3708474A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873708474 DE3708474A1 (de) 1987-03-16 1987-03-16 Majoritaetstraeger-halbleiterbauelement und verfahren zu seiner herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873708474 DE3708474A1 (de) 1987-03-16 1987-03-16 Majoritaetstraeger-halbleiterbauelement und verfahren zu seiner herstellung

Publications (1)

Publication Number Publication Date
DE3708474A1 true DE3708474A1 (de) 1988-09-29

Family

ID=6323179

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873708474 Ceased DE3708474A1 (de) 1987-03-16 1987-03-16 Majoritaetstraeger-halbleiterbauelement und verfahren zu seiner herstellung

Country Status (1)

Country Link
DE (1) DE3708474A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2431374A1 (de) * 1974-06-29 1976-01-15 Licentia Gmbh Halbleiteranordnung aus einem einkristallinen halbleiterkoerper
DE2800820A1 (de) * 1978-01-10 1979-09-27 Hermann Dr Ing Mader Halbleiter-diode
GB1573309A (en) * 1976-03-24 1980-08-20 Mullard Ltd Semiconductor devices and their manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2431374A1 (de) * 1974-06-29 1976-01-15 Licentia Gmbh Halbleiteranordnung aus einem einkristallinen halbleiterkoerper
GB1573309A (en) * 1976-03-24 1980-08-20 Mullard Ltd Semiconductor devices and their manufacture
DE2800820A1 (de) * 1978-01-10 1979-09-27 Hermann Dr Ing Mader Halbleiter-diode

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
S.1215-1216 *
US-Z.: Appl. Phys. Letters, Bd. 35, 1981, S. 63-65 *
US-Z: EEE Trans. on El. Devices, Vol. ED-33, No.3,p.402-408 *
US-Z: IBM Technical Disclosure Bulletin, Vol.29, Nr.3, Auf.1986 *
US-Z: Solid State Technology, May 1986, p. 227-232 *

Similar Documents

Publication Publication Date Title
DE2711562C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4212861C2 (de) Feldeffekttransistor und Herstellungsverfahren dafür
DE2655341C2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Halbleitermaterial und Verfahren zu ihrer Herstellung
DE2841230C2 (de) Programmierbare Speicherzelle mit Halbleiterdioden
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE69635299T2 (de) Herstellungsverfahren von Schottky Elektroden auf Halbleitervorrichtungen
DE2917564A1 (de) Verfahren zum herstellen von solarzellen und dadurch hergestellte gegenstaende
DE3700620A1 (de) Halbleiterkoerper und verfahren zum herstellen desselben
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE1544211A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102013201076A1 (de) Gestalten einer grenzfläche zum optimieren von metall-iii-v-kontakten
DE3046358A1 (de) Feldeffekt-transistor
CH696225A5 (de) Halbleitervorrichtung.
DE2154386C3 (de) Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch
DE3708474A1 (de) Majoritaetstraeger-halbleiterbauelement und verfahren zu seiner herstellung
DE69834096T2 (de) Verfahren zur herstellung einer halbleiteranordnung mit schottky-übergang
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE1258983B (de) Verfahren zum Herstellen einer Halbleiteranordnung mit epitaktischer Schicht und mindestens einem pn-UEbergang
DE1210084B (de) Mesa-Unipolartransistor mit einem pn-UEbergang in dem mesafoermigen Teil des Halbleiterkoerpers
DE69633513T2 (de) Vakaktor mit elektrostatischer barriere
DE2064084C2 (de) Planartransistor mit einer Schottky-Sperrschicht-Kontakt bildenden Metallkollektorschicht
DE19703223A1 (de) Verfahren zur Herstellung einer Elektrode einer Halbleitereinrichtung
DE1283398B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelementes mit einem Halbleiterkoerper aus Galliumarsenid
DE2811207A1 (de) Temperaturgradient-zonenschmelzverfahren durch eine oxidschicht
DE4139159C2 (de) Verfahren zum Diffundieren von n-Störstellen in AIII-BV-Verbindungshalbleiter

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8131 Rejection