DE69635299T2 - Herstellungsverfahren von Schottky Elektroden auf Halbleitervorrichtungen - Google Patents

Herstellungsverfahren von Schottky Elektroden auf Halbleitervorrichtungen Download PDF

Info

Publication number
DE69635299T2
DE69635299T2 DE69635299T DE69635299T DE69635299T2 DE 69635299 T2 DE69635299 T2 DE 69635299T2 DE 69635299 T DE69635299 T DE 69635299T DE 69635299 T DE69635299 T DE 69635299T DE 69635299 T2 DE69635299 T2 DE 69635299T2
Authority
DE
Germany
Prior art keywords
sic
semiconductor
electrode
schottky
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69635299T
Other languages
English (en)
Other versions
DE69635299D1 (de
Inventor
Shiro Tsukuba-shi Hara
Koji Tsukuba-shi Kajimura
Hideyo Tsukuba-shi Okushi
Tokuyuki Tsukuba-shi Teraji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Publication of DE69635299D1 publication Critical patent/DE69635299D1/de
Application granted granted Critical
Publication of DE69635299T2 publication Critical patent/DE69635299T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Elektrode auf einem Halbleiter, insbesondere auf die Herstellung eines Schottky-Kontakts auf Siliciumcarbid (SiC)-Halbleiter. Zum Beispiel kann die vorliegende Erfindung bei der Herstellung von verschiedenen Halbleitervorrichtungen, wie Mikroprozessoren, Speichern, Leistungsgeräten und dergleichen angewendet werden.
  • In herkömmlichen Verfahren zur Herstellung von Elektroden auf Halbleitern waren die Größenordnungen der gleichrichtenden Potenzialbarrieren, das heißt Schottky-Barrieren, welche an den Grenzflächen zwischen Elektrodenmetallen und Halbleitern auftreten, unmöglich zu kontrollieren. Daher war es unmöglich, die gleichrichtenden Eigenschaften und Leitfähigkeiten von allen Elektroden einschließlich nicht nur den Halbleitervorrichtungen, deren Leistungsverhalten direkt von der Höhe der Schottky-Barrieren abhing, sowie Schottky-Dioden als typisches Beispiel, sondern auch jene Elektroden in den Halbleitervorrichtungen, die bis dahin hergestellt wurden, zu kontrollieren. Die Höhe der Schottky-Barriere und der Leckstrom, welcher ein Indikator der wichtigen Leistungsverhalten einer Grenzfläche einer Vorrichtung ist, variieren in unbequemer Weise zu einem größeren Ausmaß, abhängig von den Kombinationen von Metallen und Halbleitern wie auch von den Verfahren, mit welchen die Grenzflächen gebildet werden. Herkömmlicherweise wurde dieses Problem empirisch gelöst. Das heißt, wenn ein neuer Halbleiter entwickelt wurde, wurde ein Verfahren zur Herstellung einer Elektrode auf dem Halbleiter untersucht und für jedes Metall einzeln entwickelt, bis ein geeignetes Verfahren erhalten wurde. In anderen Worten, ins Detail gehend, wurden herkömmlicherweise einheitliche Verfahren zur Herstellung von Elektroden entwickelt, welche für entsprechende Kombinationen von Halbleitern und Elektrodenmetall-Materialien angepasst wurden, weil auf empirische Regeln zurückgegriffen werden musste. Daher unterschieden sich die Verfahren zur Herstellung der Elektroden von Institution zu Institution oder von Hersteller zu Hersteller. Es wurde kein Verfahren zur Herstellung von Elektroden eingeführt, welches einheitlich auf jede oder die meisten Elektrodenmetall-/Halbleiter-Kombinationen angewendet werden konnte. Unter diesen Umständen benötigte die Entwicklung von Elektroden viele menschliche und monetäre Ressourcen zur Untersuchung. In allen Herstellungstechnologien für Halbleitervorrichtungen inklusive von Technologien zur Herstellung integrierter Halbleitervorrichtungen wie VLSI's und dergleichen blieb nur die Technologie zum Bilden von Elektroden als eine Einheitstechnologie übrig, die außerhalb der Reichweite erfolgreicher Bemühungen für freie Bauteilauslegung lag.
  • Eine speziellere Erklärung wird gegeben, wie Schottky-Elektroden herzustellen sind. In dem Fall von Schottky-Elektroden war es fast unmöglich, die Höhe der Schottky-Barriere zu kontrollieren. Zum Beispiel weisen Silicium-Schottky-Dioden meistens feste Barrierehöhen in der Größenordnung von etwa 0,5 bis etwa 0,7 eV auf. Bei der Verwendung von verschiedenen Metallen oder der Anwendung von Wärme, um eine Grenzflächenreaktion hervorzurufen, wird die Barrierehöhe zu einem gewissen Ausmaß variieren, die Breite der Änderung der Barrierehöhe ist mindestens etwa 0,2 eV. Daher konnte in Schottky-Vorrichtungen die Höhe der Schottky-Barriere, welches der wichtigste Indikator für die Vorrichtungseigenschaften ist, nicht frei kontrolliert werden.
  • Elektroden wurden beruhend auf empirischen Regeln hergestellt. Der primäre Grund dafür ist ein Fehlen von herkömmlichem oder einheitlichem Verständnis des Mechanismus beim Bilden einer Potenzialbarriere der Metall-/Halbleiter-Grenzfläche. Die Unkontrollierbarkeit von Schottky-Barrieren ergibt sich aufgrund der Tatsache, dass die Höhe von Schottky-Barrieren natürlicherweise auf ein gewisses Niveau festgelegt ist. Die Festlegung der Höhe von Schottky-Barrieren eines Halbleiters ist äquivalent zu der Tatsache, dass das Fermi-Niveau in der Bandlücke des Halbleiters auf der Metall-/Halbleiter-Grenzfläche festgelegt ist. Die Festlegung des Fermi-Niveaus wird gewöhnlich als Pinning des Fermi-Niveaus bezeichnet. Das Pinning des Fermi-Niveaus tritt als ein Ergebnis der Erzeugung eines Elektronenniveaus in der Bandlücke eines Halbleiters an der Grenzfläche zwischen dem Metall und dem Halbleiter auf. Träger fließen vom Bulk in die Grenzfläche, das heißt Elektronen in dem Fall eines n-Typ-Halbleiters oder Löcher in dem Fall eines p-Typ-Halbleiters fließen von dem Bulk-Halbleiter zu der Grenzfläche und die Träger werden darin gefangen, so dass eine elektrische Doppelschicht des Halbleiterbulks und der Grenzfläche erzeugt wird, das heißt eine Potenzialbarriere oder Schottky-Barriere.
  • Rückblickend auf die Entwicklung von Schottky-Barrieren hat J. Bardeen 1947 festgestellt, dass das Grenzflächenniveau durch das elektronische Niveau aufgrund von freien Bindungen und dergleichen, welche auf der Oberfläche des Halbleiters bestehen, hervorgerufen wird (siehe J. Bardeen: Phys. Rev., 71, 717 (1947)). Danach jedoch, angesichts der Unmöglichkeit des akkuraten Kontrollierens der Dichte des Oberflächenniveaus durch die erhältliche Technologie zu dieser Zeit, war die führende Ansicht, dass die Dichte des Oberflächenniveaus unkontrollierbar ist und intrinsisch zu dem Material gehört, und dass das Elektronenniveau der Grenzfläche, das in einem Feststoff eingebettet ist, ein wesentliches Elektronenniveau sein sollte, was viel schwieriger zu kontrollieren ist als das Oberflächenniveau. Der Glaube, dass das Pinning intrinsisch für Materialien ist und nicht kontrolliert werden kann, führte zu einer Theorie von MIGS (Metall induzierte Lückenzustände), welche einen Grund der Erzeugung von Grenzflächenniveaus erklärt (siehe V. Heine: Phys. Rev., 138, A1689 (1965)). Gemäß dieser Theorie werden Grenzflächenniveaus induziert, wenn sich ein Metall dem Halbleiter annähert. Seit 1965, als V. Heine dies vorschlug, war die MIGS-Theorie führend bis heute. Die MIGS-Theorie hat die Forschung einer Technologie behindert, welche die Höhe der Schottky-Barriere kontrolliert. Tatsächlich, ungeachtet der Theorien, gab es unerreichbar hohe Technologien, die die Dichte des Grenzflächenniveaus in aktuellen Halbleitervorrichtungen kontrollieren können.
  • Bezüglich der numerischen Annahme des Pinnings war die Arbeit, welche sich zum ersten Mal auf Schottky-Barrieren bezog, von W. Schottky (siehe W. Schottky: Naturwissenschaften, 26, 843 (1938) und N.F. Mott: Proc. Camb. Philos. Soc., 34, 568 (1938)). Nach Schottky wird die Höhe der Schottky-Barriere, φbn, eines n-Typ-Halbleiters, durch die folgende Gleichung (1) gegeben: φbn = φm – χS + C (1) wobei φm eine Arbeitsfunktion des Metalls ist, χS die Elektronenaffinität des Halbleiters und C eine Konstante nicht größer als wenige meV. Andererseits wird die Höhe der Schottky-Barriere eines p-Typ-Halbleiters in einem Pinning freien Zustand durch die folgende Gleichung (2) zugegeben: φbp = EG – (φm – χS + C) (2)worin Eg eine Bandlücke ist.
  • Die Gleichungen (1) und (2) werden Schottky-Modelle genannt. Es wurde jedoch keine Grenzfläche realisiert, die diese Gleichungen erfüllt. Die aktuelle Grenzfläche wird durch die folgende Gleichung (3) ausgedrückt: φbn = S (φm – χS) + C (3)wobei S ein Koeffizient ist, der eine Abhängigkeit von φbn von φm anzeigt und 0 ≤ S ≤ 1 ist.
  • Wenn S = O ist, ist φbn konstant und die Grenzfläche stark gepinnt. Dieser Zustand wird Bardeen-Barriere genannt. Wenn im Gegensatz S = 1 ist, ist die Gleichung (3) die gleiche wie die Gleichung (1) und stellt eine Pinning freie Grenzfläche gemäß des Schottky-Mott-Modells dar. Aktuelle Grenzflächen fallen zwischen die beiden Zustände. Bis hierher wurde für den Faktor S angenommen, dass er eine physikalische Eigenschaft ist, welche für das betreffende Material spezifisch ist und daher außerhalb von Kontrolle liegt.
  • Die nachstehende Tabelle 1 fasst Werte für den Faktor S und minimale und maximale Werte der Höhe der Schottky-Barriere von repräsentativen Halbleitern zusammen.
  • Figure 00060001
  • 1 ist eine graphische Darstellung der Daten in Tabelle 1, welche die Höhe der Schottky-Barriere (φbn [eV]) gegen die Austrittsarbeit eines Metalls (φm [eV]) aufträgt, als ein Beispiel eines n-Typ-Si(001)-Halbleitersubstrats genommen. 1 zeigt, dass die Höhe der Schottky-Barriere in einem gewissen Bereich für verschiedene Metalle begrenzt wurde. In 1 bezeichnet Bezugszeichen 1 eine Fläche, welche den Bereich darstellt, in welchen die Höhen der Schottky-Barrieren von herkömmlich hergestellten Metall/n-Si-Grenzflächen fallen, Bezugszeichen 2 bezeichnet eine Linie, welche eine absolute Obergrenze der Höhe der Schottky-Barriere von Metall/n-Si-Grenzflächen, korrespondierend zu der Bandlücke Eg = 1,12 eV, darstellt. Mit verschiedenen Metallen gibt es immer obere und untere Grenzen der Höhen der Schottky-Barriere. Konsequenter Weise war es hiervor unmöglich, die Schottky-Höhe von Metall-/Halbleiter-Grenzflächen frei zu kontrollieren.
  • Die vorliegende Erfindung ist darauf gerichtet, das Problem der Unkontrollierbarkeit der Höhe der Schottky-Barriere zwischen einem Elektrodenmetall und einem SiC-Halbleiter zu überwinden, welches Problem ein wichtiger Gegenstand ist, seit der Transistor erfunden wurde.
  • Spezieller ist die vorliegende Erfindung auf das Überwinden des Problems der Unkontrollierbarkeit des Pinnings des Fermi-Niveaus der Grenzfläche von Metall/Halbleiter gerichtet, das herkömmlicher Weise unmöglich war zu kontrollieren.
  • Eine Anzahl Studien wurde von Schotty-Barriere-Kontakten auf SiC durchgeführt.
  • Das Patent der Vereinigten Staaten US-A-5,270,252 offenbart ein Verfahren, in welchem epitaxiales Siliciumcarbid-Material auf p-Typ (100) Siliciumsubstraten durch chemische Gasphasenabscheidung aufgewachsen wird. Das gerade aufgewachsene SiC weist eine raue Oberfläche auf und muss vor der Bildung des Kontakts durch jegliche bekannte Methode präpariert werden, die zum Erzeugen einer glatten Oberfläche für die Bildung der Schottky-Kontakte verwendet wird. Die bevorzugte Bearbeitung des mechanischen Polierens der Oberfläche gefolgt durch Oxidation und waschen mit Säure führt zu einer beschädigungsfrei polierten SiC-Oberfläche. Eine Oberflächenpassivierung wie ein Oxidfilm wird auf der SiC-Oberfläche gebildet, wonach eine Metallisierung mit Platin durch Elektronenstrahlverdampfung, RF- oder Magnetron-Sputtern abgeschieden wird. Einer oder mehrere Platin-Schottky-Kontakte werden mit einer Dicke von 75 bis 100 nm (750 bis 1000 Angström) abgeschieden. Nach der Bildung der Platin-Schottky-Kontakte werden deren elektrische Eigenschaften in Temperaturen bis zu 800 °C nicht beeinträchtigt.
  • Ein wichtiger Aspekt des offenbarten Verfahrens des Dokuments US-A-5,270,252 ist die Bildung von Platinsilicid durch den Platin-Schottky-Kontakt bei der Aussetzung gegenüber hohen Temperaturen. Bei Temperaturen oberhalb 450 °C scheint sich Platin aus der Metallschicht auf dem SiC in das SiC hinein zu bewegen und Platinsilicid zu bilden, welches ebenso gleichrichtende Eigenschaften zeigt. Es bildet ebenso eine Barriereschicht, um die Migration von Silicium in das Platin hinein zu behindern, welches elektrische Beeinträchtigung des Kontakts hervorrufen kann. Die Bildung des Platinsilicids kann durch Auslagern, Innenbeschuss, direkte Abscheidung von einer Platin-Silicid-Quelle oder jedes andere bekannte Verfahrens des Anregens von Metallmigration in ein Substrat angeregt werden.
  • In Übereinstimmung mit der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Schottky- Kontakts auf einem Halbleitersubstrat bereitgestellt, welches die Schritte umfasst:
    Bereitstellen eines Halbleitersubstrats mit einer 6H-SiC(0001)-Fläche;
    Oxidieren der 6H-SiC(0001)-Oberfläche des Halbleitersubstrats, um einen Oxidfilm zu bilden; Entfernen dieses Oxidfilms; dann
    Eintauchen der Oberfläche der 6H-SiC(0001)-Fläche des Halbleitersubstrats in siedendes Wasser, um die Oberfläche abzuflachen; und dann
    Abscheiden des Elektrodenmetalls zum Bilden eines Schottky-Kontakts auf der abgeflachten Oberfläche der 6H-SiC(0001)-Fläche des Halbleitersubstrats und daraus Bilden des Schottky-Kontakts.
  • Hier wird die Höhe der Schottky-Barriere der Schottky-Elektrode durch die Flachheit der Elektrodenmetall-/Halbleiter-Grenzfläche und die Austrittsarbeit des Metalls bestimmt.
  • Der Schritt des Oxidierens der Siliciumcarbid-Oberfläche des Halbleitersubstrats kann durch Erhitzen des Siliciumcarbids in einer oxidativen gasförmigen Atmosphäre ausgeführt werden.
  • Das Entfernen des Oxidfilms kann durch Reagieren des Oxidfilms mit einer reduzierenden Flüssigkeit oder Gas ausgeführt werden.
  • Das Elektrodenmaterial kann zum Beispiel Titan Ti, Mo, Ni oder Au sein.
  • Die vorstehenden und andere Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung des Hintergrunds von Vergleichsbeispielen und spezifischen Beispielen davon deutlicher werden, welche in Verbindung mit den beigefügten Zeichnungen vorgenommen wird.
  • 1 ist eine graphische Darstellung, welche die Höhe der Schottky-Barriere einer Schottky-Elektrode, die auf einem n-Typ-Si(001)-Substrat durch ein herkömmliches Verfahren hergestellt wurde, gegen die Austrittsarbeit des Elektrodenmetalls aufträgt;
  • 2 ist eine graphische Darstellung, welche Regionen darstellt, die Höhen von Schottky-Barrieren darstellen.
  • 3 ist eine graphische Darstellung, die Strom-Spannungs-Eigenschaften von Ti-Elektroden auf SiC darstellt.
  • 4 ist eine graphische Darstellung, die Strom-Spannungs-Eigenschaften einer Ti-Elektrode auf SiC darstellt, welche einer herkömmlichen Behandlung mit 5 %-iger Flusssäure unterzogen wurde.
  • 5 ist eine graphische Darstellung, welche Strom-Spannungs-Eigenschaften einer Al-Elektrode auf SiC darstellt.
  • 6 ist eine andere graphische Darstellung, welche Strom-Spannungs-Eigenschaften von Al-Elektroden auf SiC darstellt.
  • 7 ist eine graphische Darstellung, welche Strom-Spannungs-Eigenschaften einer Al-Elektrode auf Si(111) darstellt, welche einer herkömmlichen Behandlung mit 5 %-iger Flusssäure unterzogen wurde.
  • 8A ist eine Skizze, die beruhend auf einem optischen Gefügebild der Oberfläche einer Ti-Elektrode angefertigt wurde, welches durch das Verfahren nach Beispiel 4 hergestellt wurde.
  • 8B ist eine schematische Querschnittsansicht, welche die in 8A dargestellte Ti-Elektrode zeigt.
  • 9A ist eine Skizze, welche beruhend auf einem optischen Gefügebild der Oberfläche einer Ni-Elektrode angefertigt wurde, welche durch ein herkömmliches Verfahren hergestellt wurde.
  • 9B ist eine schematische Querschnittsansicht, welche die in 9A dargestellte Ti-Elektrode zeigt.
  • 10 ist eine graphische Darstellung, welche logarithmisch Strom-Spannungs-Eigenschaften von Au-Elektroden auf 6H-SiC(0001)-Substraten gemäß Beispiel 7 zeigt, einem spezifischen Beispiel der vorliegenden Erfindung.
  • 11 ist eine graphische Darstellung, welche die Höhe der Schottky-Barriere von Elektrodenmetallen, welche auf 6H-SiC(0001)-Substraten hergestellt wurden, gegen die Austrittsarbeit der Elektrodenmetalle aufträgt.
  • 12 ist eine graphische Darstellung, welche neue Flächen für Höhen von Schottky-Barrieren von Elektrodenmetallen darstellt, welche auf 6H-SiC(0001)-Substraten unter Verwendung der Techniken der vorliegenden Erfindung hergestellt wurden.
  • Um das Problem der Unkontrollierbarkeit der Höhe von Schottky-Barrieren zu lösen, ist es nur notwendig, die Grenzflächen-Zustandsdichte der Grenzfläche zwischen einem Elektrodenmetall und einem Halbleiter zu verringern, auf welchen die Elektrodenmetallschicht gebildet ist.
  • Eine Verringerung der Grenzflächen-Zustandsdichte wird durch Verringern der Oberflächen-Zustandsdichte des Halbleiters vor der Abscheidung eines Metalls darauf realisiert. Die Verringerung der Oberflächen-Zustandsdichte kann primär durch Abflachen der Oberfläche des Halbleiters auf einem atomaren Niveau realisiert werden.
  • Das Abflachen der Oberfläche des Halbleiters führt zu einer Abnahme einer atomaren Stufendichte, welche eine freie Bindungsdichte erzeugt, die ein Grund für Oberflächenzustände ist und zu einer Menge von unstabilen Atomen, welche auf der Oberfläche des Halbleiters adsorbiert sind.
  • Es wurde gefunden, dass das Abflachen der Oberfläche des Halbleiters auf einem atomaren Niveau die Oberflächen-Zustandsdichte des Halbleiters verringert, und dass eine Verringerung der Oberflächen-Zustandsdichte zum Verringern der Grenzflächen-Zustandsdichte der Elektrodenmetall-/Halbleiter-Struktur wirkungsvoll ist.
  • Eine Beschreibung wird gegeben, wie die Oberfläche eines Halbleiters auf einem atomaren Niveau abzuflachen ist. Ein Beispiel eines solchen Verfahrens ist, die Bedingungen der Oxidation in etwa so einzustellen, dass die Oxidation flach auf einem atomaren Niveau fortschreiten kann, was die Oberfläche des Halbleiters nach dem Ätzen flacher macht als die ursprüngliche Oberfläche.
  • Ein anderes Verfahren ist die Behandlung mit verdünnter Flusssäure, welche so eingestellt ist, dass sie einen geeigneten pH-Wert aufweist. Der pH-Wert der Lösung kann mit Ammoniakwasser alkalisch gemacht werden. Eine solche Lösung weist eine Aktivität des Abflachens der Oberfläche eines Halbleiters auf einem atomaren Niveau mit Hilfe einer schwachen Ätzwirkung einer Reihe von OH-Gruppen auf, welche in der Lösung enthalten sind. In ähnlicher Weise kann ein Halbleiter in siedendes Wasser getaucht werden. Dieses Verfahren kann die Oberfläche eines Halbleiters auf einem atomaren Niveau mit Hilfe einer schwachen Ätzwirkung von deionisiertem Wasser abflachen.
  • Hiernach wird die Idee des Abflachens der Halbleiteroberfläche auf einem atomaren Niveau in größerem Detail beschrieben. Auf einem atomaren Niveau flach zu sein bedeutet das Bestehen von breiten flachen Terrassen, wenn diese auf einem atomaren Niveau betrachtet werden. Dies zeigt direkt an, dass die atomare Stufendichte niedrig ist, was die Oberfläche betrifft. Atome an einer Stufe weisen im Allgemeinen mehr freie Bindungen auf als Atome auf einer Terrasse. Während die freien Bindungen auf einer Terrasse nach der Bildung einer Grenzfläche mit einem Metall aufgrund der Bindung mit dem Metall verschwinden werden, werden die freien Bindungen an eine Stufe nicht komplett verschwinden, weil die Stufe oder der Unterschied der Höhe so hoch wie die Dicke einer atomaren Schicht ist. Folglich ist nach der Bildung einer Grenzfläche ein Hauptgrund der Erzeugung von Grenzflächenzuständen freie Bindungen an Stufen. In anderen Worten wird eine Abnahme der Stufendichte in einer Abnahme der Grenzflächen-Niveaudichte führen. Um daher eine Grenzflächen-Zustandsdichte zu verringern, ist es ausreichend, die Oberfläche eines Halbleiters so abzuflachen, dass seine Stufendichte verringert werden kann. Selbst wenn die Oberfläche nicht abgeflacht wird, wenn sie in einem Maßstab in der Größenordnung von Mikrometern betrachtet wird, wird das Bestehen von breiten Terrassen in exakteren Regionen zum Verringern von Grenzflächenzuständen ausreichen. Folglich werden Elektrodenstrukturen mit einer Grenzfläche mit breiten Terrassen auf einem atomaren Niveau, selbst wenn sie eine unebene oder raue Oberfläche angesichts einer breiteten Region aufweisen, eine Verringerung der Oberflächen-Zustandsdichte hervorrufen.
  • Wenn die Grenzflächen-Zustandsdichte durch eines der zuvor beschriebenen Verfahren genug verringert ist, wird das Pinning des Fermi-Niveaus verschwinden. Auf einer solchen Pinning freien Grenzfläche, DIE seine Potenzialbarriere bestimmt, BESTEHT hauptsächlich ein Unterschied zwischen entsprechenden Fermi-Niveaus, das heißt ein Unterschied zwischen entsprechenden Austrittsarbeiten des Metalls und des Halbleiters. In diesem Fall wird dem Schottky-Mott-Modell, das durch die Gleichungen (1) und (2) vorstehend ausgedrückt wird, gefolgt. Folglich führt in dem Fall eines n-Typ-Halbleiters die Verwendung eines Metalls mit einer hohen Austrittsarbeit zu der Bildung einer Schottky-Barriere, während die Verwendung eines Metalls mit einer niedrigen Austrittsarbeit einen Ohm'schen Kontakt verursacht. Um die Höhe der Schottky-Barriere zu kontrollieren, ist es nur notwendig, ein im Hinblick auf seine Austrittsarbeit geeignetes Metall auszuwählen. Für p-Typ-Halbleiter kann die gleiche Idee wie die für n-Typ-Halbleiter mit der Ausnahme angewendet werden, dass die Beziehung der Größenordnung der Austrittsarbeiten umgekehrt werden sollte.
  • Gemäß der vorliegenden Befunde kann die Höhe der Schottky-Barriere eines Halbleiters auf einen minimalen Wert von 0 eV (siehe 2, Region (I)) und einen maximalen Wert äquivalent zu der Bandlücke (siehe 2, Region (II)) ausgedehnt werden.
  • Ebenso werden das Kontrollieren des Grades des Pinnings in der Wirkung der Schottky-Höhe variieren und daher das Kontrollieren der Grenzflächenniveaudichte die Kontrolle der Höhe der Schottky-Barriere selbst dann ermöglichen, wenn das gleiche Metall verwendet wird. Dass das Pinning kontrolliert werden kann bedeutet, dass die Höhe der Schottky-Barriere nach belieben für jedes Metall kontrolliert werden kann. Als Ergebnis wird die Region, in der die Höhe der Schottky-Barriere kontrolliert werden kann auf die Regionen (III) und (IV) in 2 ausgedehnt.
  • Wie vorstehend beschrieben ist es möglich, nun die Region auszudehnen, in der die Höhe der Schottky-Barriere sich von der Region (1) zu den Regionen (I) bis (IV) in der 2 annähern kann. Die vorstehende Tabelle 1 zeigt die Regionen der Höhen der Schottky-Barriere an, die nun für repräsentative Halbleitermaterialien erreicht werden können.
  • Ein anderes bedeutendes Merkmal ist, dass die Kontrolle der Schottky-Eigenschaft ohne Wärmebehandlung durchgeführt werden kann. Wenn jedoch eine Wärmebehandlung nach der Abscheidung der Elektrodenmetalle ausgeführt wird, kann immer noch eine flache Grenzfläche erhalten werden, da ursprünglich eine flache Oberfläche auf einem atomaren Niveau bereitgestellt wurde. Eine Grenzflächenreaktion zwischen dem Metall und dem Halbleiter tritt einheitlich in der Grenzfläche dazwischen auf. Folglich ist die vorliegende Erfindung ebenso in dem Fall von Elektroden wirkungsvoll, welche einer Wärmebehandlung unterzogen wurden.
  • Die vorliegende Erfindung wird auf die Herstellung von Schottky-Kontakt-Elektroden auf Siliciumcarbid (SiC) angewendet. Während SiC ein Material ist, mit welchem p- und n-Typ-Halbleiter mit Leichtigkeit verwendet werden können, weisen sie verschiedene exzellente physikalische Eigenschaften wie eine große Bandlücke auf. Da in der vorliegenden Erfindung Vorgänge verwendet werden, die keine Wärmebehandlung einbeziehen, tritt keine nennenswerte chemische Grenzflächenreaktion zwischen dem Metall und dem Halbleiter auf. Folglich empfängt die sich ergebende Grenzfläche die Bedingungen der Oberfläche des Halbleiters ohne jede Änderung und die Grenzfläche weist elektrische Eigenschaften auf, welche von den strukturellen und chemischen Eigenschaften der Oberfläche von SiC vor der Abscheidung des Elektrodenmetalls abhängen. In anderen Worten macht die Kontrolle der Bedingungen der Oberfläche des SiC es möglich, die elektrischen Eigenschaften frei zu kontrollieren.
  • Wenn keine Behandlung auf der Oberfläche des SiC durchgeführt wird, wird ein natürlicher Oxidfilm darauf gebildet. Ebenso werden eine Reihe von Wasser- und/oder Verunreinigungs-Atomen auf der SiC-Oberfläche adsorbiert. Ferner gibt es in dem Fall von geschliffenen Oberflächen in der Nähe der Oberfläche eine Reihe von Verunreinigungsatomen, welche kontaminieren, oder Fehler, welche durch das Schleifen induziert wurden. Solche Bedingungen hängen in großem Maße von dem Verfahren ab, durch welches die SiC-Oberfläche so eingestellt wird, dass die sich ergebende Oberfläche nicht immer die gleichen atomaren Oberflächenbedingungen und elektronischen Oberflächenzustand aufweisen. In der vorliegenden Erfindung wird ein Verfahren verwendet, welches in großem Maße von den Bedingungen der Oberflächenatome, wie vorstehend beschrieben, abhängt. Folglich muss eine Oberflächenschicht entfernt werden. Aus diesem Grund wird SiC oxidiert und dann der sich ergebende Oxidfilm entfernt. Die Oxidation und die Entfernung des Oxidfilms können gleichzeitig durchgeführt werden.
  • Als spezifisches Beispiel des Oxidationsverfahrens zum Oxidieren von Siliciumcarbid (SiC) kann ein Verfahren verwendet werden, in welchem SiC in einer oxidierenden Gasatmosphäre erhitzt wird. Die Oxidation kann bei einer Aufheiztemperatur in dem Bereich von gewöhnlich 800 bis 1250 °C, bevorzugt 950 bis 1150 °C ausgeführt werden.
  • Metalle, welche keine hohe Austrittsarbeiten aufweisen, sind jene Metallmaterialien, die hauptsächlich aus anderen Elementen als Edelmetallen (Ni, Pd, Pt, Cu, Ag und Au) mit hohen Austrittsarbeiten zusammengesetzt sind, wie Nickel, welches herkömmlich verwendet wurde. Spezieller umfasst dies eine breite Vielzahl von Metallen, welche zum Beispiel Mg, Ca, Sr, Ba, Sc, Y, La, Ti, Zr, Hf, V, Nb, Ta, Cr, Mn, Re, Fe, Al, Ga, In, Tl und dergleichen einschließen. Unter diesen sind jene Metalle mit einer nicht so hohen Oxidierfähigkeit zum Beispiel Ti und Al.
  • Metalle mit hohen Austrittsarbeiten schließen Edelmetalle wie Ni, Pd, Pt, Cu, Ag und Al und Metalle mit etwa der gleichen Austrittsarbeit wie Nobelmetalle wie Co, Rh, Ir, Re, Os und Re ein.
  • Praktischer Weise werden Metalle in Metalle mit niedriger und mit hoher Austrittsarbeit unterteilt, wenn sie Austrittsarbeiten bis 4,5 eV oder höher als 4,5 eV aufweisen. 4,5 eV ist kein strikter Grenzwert. Dies ist, weil, wenn ein Metall auf SiC bei Umgebungs-(Raum) -Temperatur abgeschieden wird, zum Beispiel bei etwa 20 °C, gegenseitige Diffusion der Atome, welche das Metall aufbauen, und die Atome, die das SiC-Halbleiter aufbauen, auf der Metall-/Halbleiter-Grenzfläche auftreten können und die effektive Austrittsarbeit verändern, wenn das verwendete Metall hochgradig reaktiv ist. So ist 4,5 eV als ein praktischer Standard zum Klassifizieren von Metallen zu verstehen.
  • Der Oxidationsschritt kann durch eine oxidative gasförmige Atmosphäre ausgeführt werden. Gewöhnlicher Weise wird eine Probe in einer oxidativen Atmosphäre in einem Gerät wie einem elektrischer Ofen platziert, welches das Aufheizen der Probe ermöglicht, und die Probe wird auf eine Temperatur in dem Bereich von 800 bis 1250 °C erhitzt. Mit dieser Behandlung wird die Oberfläche der Probe aufgrund der Bildung eines Oxidfilms darauf isolierend und ein ausreichender elektrischer Kontakt wird nicht erreicht. Dann wird der Oxidfilm mit einer reduzierenden Flüssigkeit oder einem Gas entfernt. Es ist oft der Fall, dass die Atome auf der Oberfläche von SiC in einer unterschiedlichen Art von den Atomen in dem Bulk des SiC angeordnet oder akkumuliert sind. Der Oxidationsschritt in einer oxidativen gasförmigen Atmosphäre ist dazu angelegt, solch eine unnatürliche Oberflächenschicht zu oxidieren und die Oberflächenschicht zum Entfernen durch ein Flüssigverfahren bereit zu machen, welches das Lösen der Oberflächenoxidschicht mit einer reduzierenden Flüssigkeit einschließt, so dass sie entfernt wird, oder ein gasförmiges Verfahren, welches das Reduzieren der Oberflächenoxidschicht mit einem reduzierenden Gas einbezieht, so dass die Oberflächenschicht zu einem Halbleiter im nicht oxidierten Zustand umgewandelt wird.
  • In herkömmlichen Verfahren zur Herstellung von Elektroden wurden Eintauchen oder Tauchen eines Halbleiters in eine verdünnte Flusssäure durchgeführt, um den spontanen Oxidfilm auf der Oberfläche des SiC zu entfernen. Es wurde jedoch keine gewünschte oder künstliche Oxidation des SiC durchgeführt, so dass die instabile Oberflächenschicht nicht vollständig entfernt wurde.
  • Gemäß des Verfahrens der vorliegenden Erfindung kann die Entwicklung von Schottky-Elektroden, welche hier zuvor unter Vertrauen auf Erfahrung oder empirische Regeln hergestellt wurden, in einer kürzeren Zeit als zuvor hergestellt werden, da die vorliegende Erfindung auf einem systematisierten Wissen beruht. Auf diese Weise kann der Aufwand zur Entwicklung von Elektroden minimiert werden. Das Verfahren zur Herstellung von Elektroden gemäß der vorliegenden Erfindung benötigt keine Wärmebehandlung, welche einen großen Anstieg der Stabilität der Elektrodenstruktur verglichen mit herkömmlichen Verfahren hervorruft, in welchen eine Wärmebehandlung wesentlich ist.
  • Es wurde nun gefunden, dass die Höhen von Schottky-Barrieren, die mit herkömmlichen Verfahren nahezu unmöglich zu kontrollieren waren durch Kontrollieren der Grenzflächenniveaudichte und Auswählen der Austrittsarbeit von Metallen frei kontrolliert werden können.
  • Es ist nur notwendig, die Oberfläche des SiC-Halbleiters auf einem atomaren Niveau so flach wie möglich zu machen.
  • Hiernach wird die vorliegende Erfindung in größerem Detail unter Bezug auf die Beispiele und auf die beigefügten Zeichnungen beschrieben. Beispiele 1 bis 6 betreffen nur den Hintergrund, wohingegen Beispiele 7 und 8 spezifisch für die vorliegende Erfindung sind. Die vorliegende Erfindung sollte jedoch nicht so ausgelegt werden, dass sie darauf begrenzt ist.
  • BEISPIEL 1
  • Bestätigung der Ohm'schen Eigenschaft (SiC-Ti-Struktur)
  • In dem vorliegenden Beispiel wurde Vakuum sublimiertes n-Typ 6H-SiC als Halbleitersubstrat direkt nach seinem Schleifen verwendet. Das Substrat wies eine Trägerdichte von etwa 1 × 1017 cm–3 auf. Bei dieser Trägerdichte war der Halbleiter gewöhnlicherweise nicht metallisch und es war schwierig, einen Ohm'schen Kontakt herzustellen. Das Substrat wurde unter Verwendung von Methanol und Trichlorethylen gereinigt und dann in einem elektrischen Ofen platziert, welcher mit einer Sauerstoffgasatmosphäre gefüllt war, und bei 300 °C für 30 Minuten, gefolgt von 800 °C für 10 Minuten oxidiert wurde. Auf diese Weise wurde ein Oxidfilm von etwa 5 nm Dicke gebildet. Das Substrat wurde in 5 %-ige Flusssäure getaucht, um den Oxidfilm zu entfernen.
  • Auf dem auf diese Weise erhaltenen SiC-Substrat wurde Titan (Ti) abgeschieden, welches ein typisches hochschmelzendes Metall ist und eine niedrige Austrittsarbeit aufweist. Die Austrittsarbeit von Titan war 4,4 eV, was um 0,4 eV niedriger ist als Nickel, welches herkömmlicher Weise als Ohm'sche Elektrode verwendet wurde und eine Austrittsarbeit von 5,3 eV aufweist. Das verwendete SiC-Substrat wurde vorher nicht aufgeheizt. Die Dicke des abgeschiedenen Films war etwa 500 nm. Die Abscheidung wurde nicht auf der gesamten Oberfläche des Halbleiters ausgeführt, sondern durch eine Metallmaske, welche mit einem runden Loch von 0,30 mm im Durchmesser ausgestattet war, für die nachfolgende elektrischen Messungen gebildet.
  • 3 ist eine graphische Darstellung, welche die Strom-Spannungs- (I–V) -Eigenschaften der Probe zeigt, die aus dem Vakuumgerät genommen worden war (siehe Linie 3a). Wie aus 3 deutlich wird, ist die Linie 3a eine gerade Linie. Das Fehlen von Nichtlinearität, wie durch die durchgehende Linie 3a in 3 gezeigt, zeigt deutlich, dass die erhaltene Elektrode ohmisch ist, das heißt, der Strom proportional zur Spannung ist.
  • Der Grenzflächenwiderstand der sich ergebenden Elektrode war 6,7 × 10–2 Ohm/cm. Die aus einem SiC-Material mit niedriger Trägerdichte von 2 × 1017 cm–3 hergestellte Elektrode wies einen Ohm'schen Kontakt auf, welcher theoretisch den niedrigsten Widerstand hatte. Eine Elektrodenstruktur wurde in der gleichen Art und Weise wie in Beispiel 1 mit der Ausnahme hergestellt, dass kein oxidatives Ätzen durchgeführt wurde, sondern nur Eintauchen in 5 %-ige Flusssäure durchgeführt wurde (Vergleichsbeispiel 1). Die Vergleichselektrodenstruktur zeigte keine Ohm'sche Eigenschaft, aber zeigte eine Schottky-Eigenschaft (4). In 4 zeigen die Kurven 4a und 4b jeweils Leckströme in normaler und entgegengesetzter Richtung.
  • BEISPIEL 2
  • Bestätigung der Ohm'schen Eigenschaft (SiC-Al-Struktur)
  • Als Nächstes wurde eine Elektrodenstruktur in der gleichen Art und Weise wie in Beispiel 1 mit der Ausnahme hergestellt, dass anstatt von Titan Aluminium (Al) verwendet wurde, welches ein Nichtübergangsmetall mit niedrigem Schmelzpunkt ist und zur Gruppe III des Periodensystems gehört. Ebenfalls in diesem Fall wurde ein Ohm'scher Kontakt ähnlich zu dem in Beispiel 1 hergestellten erhalten. Die Austrittsarbeit von Al ist 4,3 eV. 5 zeigt Strom-Spannungs-Eigenschaften der Aluminiumelektrode, welche unter den gleichen Bedingungen wie die Titanelektrode hergestellt wurde. Ähnlich zu Beispiel 1 zeigte eine Linie 5, welche die Strom-Spannungs-Eigenschaften der Al-Elektrode darstellt, eine Linearität und der Grenzflächenwiderstand war etwa 1,4 × 10–2 Ω·cm2. Die aus dem SiC-Material mit niedriger Trägerdichte von 2 × 1017 cm–3 hergestellte Elektrode wies einen Ohm'schen Kontakt auf, welcher theoretisch den niedrigsten Widerstand aufwies.
  • Was zwischen dem Beispiel 1 und dem Beispiel 2 gemeinsam ist, ist, dass beide verwendeten Metalle Austrittsarbeiten von etwa 1 eV niedriger als jene von Edelmetallen aufweisen, welche als Elektrodenmetall für SiC in den herkömmlichen Verfahren verwendet werden.
  • BEISPIEL 3
  • Bestätigung der Ohm'schen Eigenschaft (Si-Al-Struktur)
  • Als Halbleitersubstrat wurde ein n-Typ Si-Substrat mit einer Trägerdichte von 7 × 1016 cm–3 verwendet. Das Substrat wurde unter Verwendung von Methanol und Trichlorethylen gereinigt und dann in einem elektrischen Ofen platziert, der mit einer Sauerstoffgasatmosphäre gefüllt war und bei 300 °C für 30 Minuten gefolgt von 800°C für 10 Minuten oxidiert wurde. Auf diese Weise wurde ein Oxidfilm von etwa 50 nm Dicke gebildet. Das Substrat wurde in eine 5 %-ige Flusssäure getaucht, um den Oxidfilm zu entfernen. Das auf diese Weise erhaltene Substrat wurde in heißes Wasser getaucht, um die Oberfläche des Halbleitersubstrats auf einem atomaren Niveau abzuflachen. Danach wurde Aluminium auf der Oberfläche als Elektrodenmetall abgeschieden. 6 stellt Strom-Spannungs-Eigenschaften der sich ergebenden Elektrodenstruktur dar. Eine Linie 6a, welche eine gerade Linie ist, stellt die Probe mit einer Behandlung mit 5 %-iger Flusssäure dar. Eine Linie 6b, welche ebenfalls eine gerade Linie ist, stellt die Probe mit einer Behandlung mit heißem Wasser nach der Behandlung mit 5 %-iger Flusssäure dar. Eine Linie 6c, welche ebenso eine gerade Linie ist, stellt die Probe mit einer Behandlung mit 5 %-iger Flusssäure dar, gefolgt von einer Behandlung mit heißem Wasser. Hier ist mit dem Ausdruck "Behandlung mit heißem Wasser" eine Behandlung mit erhitztem deionisiertem Wasser bei einer Temperatur unter 100 °C gemeint. Aus 6 wird deutlich, dass die Elektrode ein Ohm'scher Kontakt mit einer guten Linearität der Stromspannungseigenschaften (die Linie 6c) ist. Bislang, wie in 1 dargestellt, konnte kein Metall einen Ohm'schen Kontakt für Si-Substrate ohne eine hohe Konzentration von Dotierung bereit stellen. Tatsächlich ergab eine Vergleichsprobe mit einer Si(111)-Oberfläche, welche keinem hochkonzentrierten Dotieren unterzogen worden war und eine Trägerdichte von 7 × 1016 cm–3 aufwies (Vergleichsbeispiels 2) eine Schottky-Barriere, deren φbn 0,69 eV nach dem Empfangen der gleichen Behandlung mit 5%iger Flusssäure, wie in dem bestehenden Beispiel (7) erhalten wurde. In 7 bezeichnen die Kurven 7a und 7b jeweils Stromflüsse in normaler und entgegengesetzter Richtung. Bei einem Vergleichen der Linien 6a bis 6c in 6 wird beobachtet, dass, wenn Abflachungsvorgänge hinzugefügt wurden oder die Flachheit steigt, der Strom ansteigt und der Kontaktwiderstand abnimmt. Im bestehenden Beispiel (die Linie 6c in 6) war die Dotierungskonzentration 7 × 1016 cm–3, bei welcher die Breite der Verarmungsschicht ausreichend dick ist und theoretisch kein Tunneln auftreten wird. Folglich wird die in der Probe des bestehenden Beispiels beobachtete Ohm'sche Eigenschaft dafür angesehen, auf eine ausreichend verringerte Schottky-Barriere zuordenbar zu sein.
  • BEISPIEL 4
  • Strukturelle Gleichmäßigkeit der Elektrodenstruktur
  • Eine Titanelektrode wurde in der gleichen Art und Weise wie in Beispiel 1 hergestellt. 8A ist eine darstellende Ansicht, welche beruhend auf einem optischen Gefügebild der Oberfläche der Ti-Elektrode angefertigt wurde. 8B ist eine ausgedehnte schematische Querschnittsansicht, welche die in 8A gezeigte Ti-Elektrode zeigt. Als Vergleichsbeispiel 3 wurde eine Nickelelektrode durch ein herkömmliches Wärmebehandlungsverfahren hergestellt. Die Nickelelektrode wurde durch Reinigen unter Verwendung von Methanol und Trichlorethylen, dem gleichen n-Typ SiC-Substrat wie in Beispiel 1 verwendet, unter Abscheiden von Nickel darauf durch Dampfabscheidung und dann Aufheizen des Substrates bei 1000 °C für 60 Minuten hergestellt. 9A ist eine darstellende Ansicht, welche beruhend auf einem optischen Gefügebild der Oberfläche der Nickelelektrode angefertigt wurde. 9B ist eine ausgedehnte schematische Querschnittsansicht, welche die in 8A gezeigte Nickelelektrode zeigt. In den 8A und 9A bezeichnen Bezugszeichen 11 ein SiC-Substrat, Bezugszeichen 12 eine äußere Konturlinie der Elektrode, Bezugszeichen 13 eine Nickelelektrode und Bezugszeichen 14 eine Titanelektrode. Die beiden Ni- und Ti-Elektroden wurden in der Form einer Scheibe von 0,3 mm im Durchmesser gebildet. Aus den 8A, 8B, 9A und 9B wird deutlich, dass die Ti-Elektrode, welche auf ohne Wärmebehandlung hergestelltem SiC hergestellt wurde, eine hohe Flachheit der Oberfläche aufweist. Die in 9A gezeigte Ni-Elektrode weist eine raue Oberfläche auf, welche klar und deutlich strukturelle Gleichmäßigkeit vermissen lässt. Im Gegensatz dazu wird bei der Ti-Elektrode 14 keine Region beobachtet, in der die Oberflächenbedingungen unterschiedlich sind. Die Fläche im Inneren einer Konturlinie 12 der Elektrode 14 ist gleichmäßig im äußeren Erscheinungsbild und hochgradig flach, was eine exzellente Struktur für eine Ohm'sche Struktur darstellt. Die Elektrode (8B) wies eine Oberfläche mit einer Unebenheit (X1) von 5 nm oder weniger auf. Im Gegensatz dazu wies die durch ein herkömmliches Verfahren (9B) hergestellte Elektrode eine Oberfläche mit einer Unebenheit (X2) von etwa 200 nm auf. Dies zeigt klar und deutlich an, dass die Elektrode des vorliegenden Beispiels eine wesentlich überlegenere Oberflächenflachheit gegenüber der durch das herkömmliche Verfahren hergestellten Elektrode aufwies.
  • BEISPIEL 5
  • Abhängigkeit der Abflachungsbehandlung auf atomarem Niveau – epitaxiales Wachstum
  • Das gleiche SiC-Substrat direkt nach dem Schleifen, wie in Beispiel 1 verwendet, wurde in siedendes Wasser (100 °C) für 10 Minuten eingetaucht. Andererseits wurde eine Probe hergestellt durch homoepitaxiales Aufwachsen von SiC auf dem gleichen SiC-Substrat nach dem Schleifen, wie in Beispiel 1 verwendet. Die Probe wurde in siedendes Wasser (100 °C) für 10 Minuten eingetaucht. Dann wurde der Unterschied der Stromspannungseigenschaften zwischen dem epitaxialen SiC-Substrat und dem SiC-Substrat direkt nach dem Schleifen untersucht. In dem Fall des epitaxialen SiC-Substrats besteht die Erwartung, dass das Abflachen der Oberfläche ausreichend voranschreitet, so dass die Grenzflächen-Niveaudichte abnimmt und als Ergebnis die Höhe der Schottky-Barriere verringert und die Ohm'sche Eigenschaft erhöht wird. Tatsächlich wies das SiC-Substrat direkt nach dem Schleifen einen Grenzflächenwiderstand von 1,2 × 10–2 Ω·cm2 auf (die Linie 3C in 3), während das epitaxiale SiC-Substrat einen verbesserten Grenzflächenwiderstand von 6 × 10–3 Ω·cm2 aufwies (die Linie 3d in 3). Daraus folgt, dass das epitaxiale Aufwachsen zum Abflachen auf einem atomaren Niveau der Oberfläche eines Halbleiters und zum Verringern der Grenzflächen-Niveaudichte des Halbleiters wirkungsvoll ist.
  • BEISPIEL 6
  • Abhängigkeit der Abflachungsbehandlung auf atomarem Niveau – pH-Wert eingestellte verdünnte Flusssäure-Behandlung
  • Ein oxidiertes/geätztes Substrat mit Stromspannungseigenschaften, welche durch die Linie 3a in 3 dargestellt werden, wie in Beispiel 1 verwendet, wurde in eine pH-Wert eingestellte verdünnte Flusssäure für 10 Minuten eingetaucht. Dann wurde ein Metall auf der Oberfläche des auf diese Weise erhaltenen Substrats abgeschieden. In 3 stellt Linie 3b Strom-Spannungs-Eigenschaften der Elektrodenprobe dar. In diesem Fall wurde die verdünnte Flusssäure auf einen pH-Wert von 10 eingestellt. Ein Vergleich der Linie 3b mit der Linie 3a zeigt, dass der Grenzflächenwiderstand auf 1,5 × 10–2 Ω·cm2 verbessert wurde. Wie in dem bestehenden Beispiel demonstriert, ist eine Behandlung mit pH-Wert eingestellter verdünnter Flusssäure ebenso beim Verringern der Grenzflächen-Niveaudichte wirkungsvoll.
  • BEISPIEL 7
  • Herstellung einer Schottky-Elektrode, welche wenig Leckage zeigt
  • 10 stellt Strom-Spannungs-Eigenschaften einer Gold-(Au)-Elektrode auf einer 6H-SiC(0001)-Fläche dar. Die Linien 10a, 10b und 10c zeigen Leckströme in normaler Richtung und 10a', 10b' und 10c' zeigen Leckströme in entgegengesetzter Richtung. In dem Fall einer SiC-Oberfläche mit gewöhnlicher Behandlung mit 5 %-iger Flusssäure waren die Leckströme in entgegengesetzter Richtung in der Größenordnung von 10–7 A/cm2 (Linie 10a'). Wenn eine Oxidations-/Ätz-Behandlung durchgeführt wurde, wurde der Leckstrom in entgegengesetzter Richtung auf 10–19 A/cm2 oder weniger verringert (Linie 10b'), was eine drastische Verbesserung der Leckageeigenschaften um 12 Stellen zeigt. Darüber hinaus wurde mit einer zusätzlichen Behandlung mit siedendem Wasser der Leckstrom in entgegengesetzter Richtung weiter um 2 Stellen auf 10–21 A/cm2 verbessert (Linie 10c'). Dies zeigt an, dass die Oxidations/Ätzbehandlung und die Behandlung mit siedendem Wasser, welche das Abflachen der Oberfläche des Halbleiters beschleunigen, das Pinning der Schottky-Barriere schwächen. Es ist zu bemerken, in dem vorliegenden Beispiel, dass die Elektrode selbst keiner Wärmebehandlung unterzogen wurde. Folglich zeigt das vorliegende Beispiel klar und deutlich, dass eine hoch qualitative Schottky-Elektrode hergestellt werden kann, ohne eine Wärmebehandlung der Elektrode durchzuführen.
  • BEISPIEL 8
  • Kontrolle des Pinning und Höhe der Schottky-Barriere
  • 11 stellt Höhen der Schottky-Barriere von verschiedenen Metallen dar, welche auf einer 6H-SiC(0001)-Fläche abgeschieden wurden. Die horizontale Achse zeigt die Austrittsarbeit des Metalls an. In dem Fall von gewöhnlicher Vorbehandlung mit 5%iger Flusssäure hängt die Höhe der Schottky-Barriere nicht wesentlich von der Austrittsarbeit des Metalls ab, und der Faktor S, welcher eine Verkippung der Linie anzeigt, ist etwa 0,2 (Linie 11a). Dann wurde ein Abflachen auf atomarem Niveau des SiC durch eine Oxidations-/Ätz-Behandlung durchgeführt, S = 0,8 wurde erhalten, was einen nahezu Pinning freien Zustand anzeigt (Linie 11b). Ferner gibt eine Behandlung mit siedendem Wasser einen Anstieg auf S = 1,0, was anzeigt, dass kein Pinning beobachtet wurde (Linie 11c). Daher realisierte die vorliegende Erfindung einen Pinning freien Zustand für 6H-SiC, welche schon an sich Pinning zeigt. Als Ergebnis kann die Höhe der Schottky-Barriere nur durch Ändern der Austrittsarbeit des Metalls frei geändert werden, wie in 11 klar und deutlich dargestellt wird. Wenn das gleiche Metall verwendet wird, führt eine Änderung des Verfahrens des Abflachens auf atomarem Niveau der Oberfläche des Halbleiters zu veränderten Höhen der Schottky-Barriere. Es ist festzuhalten, dass für Ti-Elektroden die Höhen der Schottky-Barrieren aus den Kontaktwiderstandswerten theoretisch abgeschätzt wurden.
  • 12 stellt Höhen von Schottky-Barrieren von Schottky-Elektroden dar, welche auf Substraten von 6H-SiC(0001)-Flächen durch ein herkömmliches Verfahren und durch die Verfahren der Beispiele der vorliegenden Erfindung hergestellt wurden. Zum strikten Vergleich wurden die herkömmlichen Elektroden auf sauberen Oberflächen hergestellt und die I-V-Eigenschaftswerte bei Raumtemperatur gemessen, wurden verwendet. Die Daten der herkömmlichen Elektroden bestehen in der Region (0). Ti-, Mo- und Au-Elektroden, welche einer Oxidations-/Ätz-Behandlung und einer Behandlung mit siedendem Wasser gemäß der vorliegenden Erfindung unterzogen wurden, sind jeweils in den Regionen (I), (IV) und (II) aufgetragen. Die Daten zeigen, dass die vorliegende Erfindung es möglich macht, Höhen von Schottky-Barrieren über der unteren Grenze (Region (I)) und jenseits der oberen Grenze (Region (II)) zu realisieren, die durch das herkömmliche Verfahren unmöglich zu erreichen waren. Die Mo-Elektrode, welche in Region (IV) aufgetragen ist, ergibt dieselbe Höhe der Schottky-Barriere wie die der herkömmlichen Titan-Elektrode mit niedriger Austrittsarbeit. Das bedeutet, dass, um eine gewisse Höhe der Schottky-Barriere zu ergeben, diese Metalle, die dafür angesehen werden angesichts der Pinning-Aktion ungeeignet zu sein, in den Verfahren der vorliegenden Erfindung verwendet werden können.
  • Wie vorstehend beschrieben, kann die Höhe der Schottky-Barriere von SiC-Halbleitern frei kontrolliert werden.
  • Tabelle 2 fasst die Ergebnisse der Hintergrundbeispiele, Vergleichsbeispiele und vorstehenden spezifischen Beispiele zusammen.
  • Die vorliegende Erfindung wurde im Detail in Bezug auf eine Ausführungsform beschrieben, und ist in den angehängten Patentansprüchen definiert.
  • Figure 00290001
  • Figure 00300001

Claims (4)

  1. Verfahren zur Herstellung eines Schottky-Kontakts auf einem Halbleitersubstrat, welches die Schritte umfaßt: Bereitstellen eines Halbleitersubstrats mit einer 6H-SiC (0001) Ebene; Oxidieren der Oberfläche der 6H-SiC (0001) Ebene des Halbleitersubstrats, um einen Oxidfilm zu bilden; Entfernen des Oxidfilms; Eintauchen der Oberfläche der 6H-SiC (0001) Ebene des Halbleitersubstrats in siedendes Wasser, um die Oberfläche zu glätten; und dann Abscheiden von Elektrodenmetall zum Bilden eines Schottky-Kontakts auf der Oberfläche der geglätteten 6H-SiC(0001)Ebene des Halbleitersubstrats und daraus Bilden des Schottky-Kontakts.
  2. Das Verfahren nach Anspruch 1, wobei der Schritt des Oxidierens der Oberfläche durch Erhitzen in einer oxidativen Gasatmosphäre durchgeführt wird.
  3. Das Verfahren nach einem der vorhergehenden Ansprüche, wobei der Schritt des Entfernens des Oxidfilms durch Reagieren des Oxidfilms mit einer reduzierenden Flüssigkeit oder einem reduzierenden Gas ausgeführt wird.
  4. Das Verfahren nach einem der vorhergehenden Ansprüche, wobei der Schritt des Abscheidens des Elektrodenmetalls eine Schicht des Elektrodenmetalls herstellt und der Kontakt davon durch das Mustern der Schicht gebildet wird.
DE69635299T 1995-08-25 1996-08-22 Herstellungsverfahren von Schottky Elektroden auf Halbleitervorrichtungen Expired - Lifetime DE69635299T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP21693595 1995-08-25
JP21693595 1995-08-25
JP6801896 1996-03-25
JP8068018A JP2995284B2 (ja) 1995-08-25 1996-03-25 電極作成方法

Publications (2)

Publication Number Publication Date
DE69635299D1 DE69635299D1 (de) 2006-03-02
DE69635299T2 true DE69635299T2 (de) 2006-05-24

Family

ID=26409256

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69635299T Expired - Lifetime DE69635299T2 (de) 1995-08-25 1996-08-22 Herstellungsverfahren von Schottky Elektroden auf Halbleitervorrichtungen

Country Status (4)

Country Link
EP (1) EP0789388B1 (de)
JP (1) JP2995284B2 (de)
KR (1) KR100463948B1 (de)
DE (1) DE69635299T2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388272B1 (en) 1996-03-07 2002-05-14 Caldus Semiconductor, Inc. W/WC/TAC ohmic and rectifying contacts on SiC
US5929523A (en) * 1996-03-07 1999-07-27 3C Semiconductor Corporation Os rectifying Schottky and ohmic junction and W/WC/TiC ohmic contacts on SiC
US6229193B1 (en) * 1998-04-06 2001-05-08 California Institute Of Technology Multiple stage high power diode
US6884644B1 (en) 1998-09-16 2005-04-26 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6803243B2 (en) * 2001-03-15 2004-10-12 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
WO2001022474A2 (de) * 1999-09-22 2001-03-29 Siced Electronics Development Gmbh & Co. Kg Verfahren zur herstellung einer halbleitervorrichtung aus siliciumcarbid mit einem schottky-kontakt
US6794684B2 (en) * 2001-02-01 2004-09-21 Cree, Inc. Reflective ohmic contacts for silicon carbide including a layer consisting essentially of nickel, methods of fabricating same, and light emitting devices including the same
US6909119B2 (en) 2001-03-15 2005-06-21 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US7262434B2 (en) 2002-03-28 2007-08-28 Rohm Co., Ltd. Semiconductor device with a silicon carbide substrate and ohmic metal layer
US7176483B2 (en) * 2002-08-12 2007-02-13 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US7902029B2 (en) 2002-08-12 2011-03-08 Acorn Technologies, Inc. Process for fabricating a self-aligned deposited source/drain insulated gate field-effect transistor
US7084423B2 (en) * 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) * 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
JP2009059996A (ja) * 2007-09-03 2009-03-19 Univ Of Tokyo 半導体装置及びその製造方法
JP4645641B2 (ja) * 2007-12-03 2011-03-09 富士電機システムズ株式会社 ＳｉＣショットキーダイオードの製造方法
JP5511019B2 (ja) * 2011-11-04 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置
KR101990622B1 (ko) 2011-11-23 2019-06-18 아콘 테크놀로지스 인코포레이티드 계면 원자 단일층의 삽입에 의한 ⅳ족 반도체에 대한 금속 접점의 개선
JP5885521B2 (ja) 2012-02-01 2016-03-15 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP6356428B2 (ja) 2014-02-17 2018-07-11 株式会社東芝 半導体装置およびその製造方法
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
US10170627B2 (en) 2016-11-18 2019-01-01 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
JP6782615B2 (ja) * 2016-11-21 2020-11-11 株式会社デンソー 半導体装置の製造方法
JP7333867B2 (ja) * 2020-03-27 2023-08-25 新電元工業株式会社 ワイドギャップ半導体装置及びワイドギャップ半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4060820A (en) * 1976-01-05 1977-11-29 Raytheon Company Low noise read-type diode
US4301592A (en) * 1978-05-26 1981-11-24 Hung Chang Lin Method of fabricating semiconductor junction device employing separate metallization
EP0111364B1 (de) * 1982-12-08 1989-03-08 Koninklijke Philips Electronics N.V. Halbleiteranordnung mit mindestens einem Schottky-Gleichrichter, der eine kontrollierbare Barrierenhöhe aufweist
US5270252A (en) * 1988-10-25 1993-12-14 United States Of America As Represented By The Secretary Of The Navy Method of forming platinum and platinum silicide schottky contacts on beta-silicon carbide
US5019530A (en) * 1990-04-20 1991-05-28 International Business Machines Corporation Method of making metal-insulator-metal junction structures with adjustable barrier heights
US5087322A (en) * 1990-10-24 1992-02-11 Cornell Research Foundation, Inc. Selective metallization for high temperature semiconductors
JPH06333892A (ja) * 1993-03-22 1994-12-02 Fuji Electric Corp Res & Dev Ltd 電子デバイス

Also Published As

Publication number Publication date
DE69635299D1 (de) 2006-03-02
EP0789388B1 (de) 2005-10-19
EP0789388A3 (de) 1998-09-16
JP2995284B2 (ja) 1999-12-27
KR970013057A (ko) 1997-03-29
JPH09129901A (ja) 1997-05-16
EP0789388A2 (de) 1997-08-13
KR100463948B1 (ko) 2005-04-06

Similar Documents

Publication Publication Date Title
DE69635299T2 (de) Herstellungsverfahren von Schottky Elektroden auf Halbleitervorrichtungen
DE69329635T2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2921971C2 (de) Verfahren zur Herstellung einer Schottky-Diode
DE4325706C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE4013143C2 (de)
DE69835986T2 (de) Elektrode eines halbleitenden Nitrids vom N-Typ, ein Halbleiterbauelement mit einer solchen Elektrode und ein Herstellungsverfahren
DE69031753T2 (de) Verfahren zur Herstellung einer Kontaktstelle für die Schaltung eines Halbleiterbauelementes
DE69130263T2 (de) Verfahren zum Herstellen von polykristallinem Silizium mit mikrorauher Oberfläche
DE2429705C3 (de) Schottky-Diode und Verfahren zu ihrer Herstellung
DE2743141A1 (de) Amorphes silizium aufweisende bauelemente
EP0000743A1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
DE69613674T2 (de) Verfahren zur herstellung eines ohmschen kontakts für eine halbleitervorrichtung
DE19712796B4 (de) Epitaktischer SiC-Wafer, Verfahren zu seiner Herstellung und Halbleiter-Vorrichtung, die diesen verwendet
DE1521396B1 (de) Verfahren und vorrichtung zum herstellen eines halbleiter bauelementes mit einer schottky sperrschicht
DE4313042C2 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE1789021A1 (de) Zenerdiode und Verfahren zu ihrer Herstellung
DE3030660A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE69422559T2 (de) Ohmische Elektrode und Verfahren für ihre Herstellung
DE2517252A1 (de) Halbleiterelement
EP0005744B1 (de) Verfahren zum Aufwachsen von Epitaxieschichten auf selektiv hochdotierten Siliciumsubstraten
DE2649738C2 (de) Halbleiterbauelement
DE2360030B2 (de) Verfahren zum Herstellen einer Schottky-Diode
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE2512951A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition