JP6782615B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6782615B2
JP6782615B2 JP2016226171A JP2016226171A JP6782615B2 JP 6782615 B2 JP6782615 B2 JP 6782615B2 JP 2016226171 A JP2016226171 A JP 2016226171A JP 2016226171 A JP2016226171 A JP 2016226171A JP 6782615 B2 JP6782615 B2 JP 6782615B2
Authority
JP
Japan
Prior art keywords
sic wafer
oxygen
electrode
sic
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016226171A
Other languages
English (en)
Other versions
JP2018085382A (ja
Inventor
勤博 戸川
勤博 戸川
成雅 副島
成雅 副島
水野　祥司
祥司 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2016226171A priority Critical patent/JP6782615B2/ja
Priority to US15/726,603 priority patent/US10388527B2/en
Priority to CN201711159622.9A priority patent/CN108172632A/zh
Publication of JP2018085382A publication Critical patent/JP2018085382A/ja
Application granted granted Critical
Publication of JP6782615B2 publication Critical patent/JP6782615B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Description

本明細書に開示の技術は、半導体装置の製造方法に関する。
特許文献１に、ＳｉＣウエハ（ＳｉＣ（炭化シリコン）を主材料とする半導体ウエハ）の表面にショットキー電極を形成する技術が開示されている。この技術では、ショットキー電極のＳｉＣウエハに接触する部分を、金属酸化物により構成する。この技術によればショットキー電極のバリアハイトを高くすることができる。
特開２０１０−２２５８７７号公報
ショットキー電極のバリアハイトは、ショットキー電極とＳｉＣウエハの界面（以下、ショットキー界面という）に存在する酸素量によって変化する。特許文献１のように金属酸化物を形成する技術では、ショットキー界面に存在する酸素量を正確に制御することができない。このため、特許文献１の技術では、半導体装置を量産するときに、ショットキー電極のバリアハイトのばらつきが大きいという問題がある。
本明細書が開示する技術では、ＳｉＣウエハの表面に酸素を含む荷電粒子を注入する工程と、前記荷電粒子を注入した後に前記表面に前記ＳｉＣウエハに対してショットキー接触するショットキー電極を形成する工程を有する。
この製造方法では、酸素を含む荷電粒子をＳｉＣウエハの表面に注入し、その後、その表面にショットキー電極を形成する。このため、ショットキー界面に、ＳｉＣウエハの表面に注入された酸素が取り込まれる。この方法によれば、ショットキー界面に存在する酸素量を正確に制御することができる。したがって、この方法によれば、半導体装置の量産時に、ショットキー電極のバリアハイトのばらつきを抑制することができる。
実施例１の製造方法を示すフローチャート。 ＳｉＣウエハの断面図。 イオン注入装置の概略図。 ＳｉＣウエハの断面図。 実施例２の製造方法を示すフローチャート。 プラズマ照射装置の概略図。 実施例３の製造方法を示すフローチャート。 電極形成装置の概略図。
実施例１では、ショットキー電極を有する半導体装置を製造する。製造される半導体装置は、ショットキーバリアダイオード（以下、ＳＢＤという）であってもよいし、ＳＢＤと他の半導体素子を組み合わせた半導体装置であってもよいし、ショットキー電極を有する他の半導体装置であってもよい。図１は、実施例１の半導体装置の製造方法を示すフローチャートである。
ステップＳ２では、ＳｉＣウエハの内部に半導体素子構造を形成する。
ステップＳ４では、図２に示すように、ＳｉＣウエハ１２の下面１２ｂにオーミック電極１４を形成する。
ステップＳ６では、ＳｉＣウエハ１２の上面１２ａに荷電粒子を注入する。図３は、ステップＳ６で使用するイオン注入装置６０を示している。イオン注入装置６０は、イオン源６２、引出電極６４、質量分析マグネット６６、スリット板６７、加速器６８、及びチャンバ６９を有している。チャンバ６９内には、ステージ６９ａが設置されている。ＳｉＣウエハ１２は、上面１２ａが露出する向きでステージ６９ａ上に載置される。イオン源６２は、酸素を含む材料ガスを蓄えるタンクを有している。イオン源６２は、材料ガスを分解してイオンを発生させる。発生するイオンには、酸素イオンまたは酸素を含む分子イオンが含まれる。以下では、酸素イオンまたは酸素を含む分子イオンを、酸素含有イオンという。イオン源６２で発生したイオンは、引出電極６４の電界によって質量分析マグネット６６内に導かれる。質量分析マグネット６６内では、磁場によって酸素含有イオンとそれ以外のイオンが異なる軌道に導かれる。酸素含有イオン以外のイオンはスリット板６７に衝突し、酸素含有イオンはスリット板６７を通過して加速器６８内に流入する。加速器６８は、電界によって酸素含有イオンをステージ６９ａに向かって加速させる。したがって、ＳｉＣウエハ１２の上面１２ａに、酸素含有イオンが注入される。イオン注入装置によれば、ＳｉＣウエハ１２の上面１２ａに注入する酸素含有イオンの量と注入深さを正確に制御することができる。例えば、イオンの加速エネルギーを１０ｋｅＶとすることで上面１２ａから約０．０５μｍまでの深さ範囲に酸素含有イオンを注入することができる。また、例えば、注入する酸素含有イオンのドーズ量を、約２．３×１０１５ａｔｏｍｓ／ｃｍ２に制御することができる。
ステップＳ８では、ＳｉＣウエハ１２の上面１２ａを薬液で洗浄することによって、上面１２ａから自然酸化膜を除去する。
ステップＳ１０では、スパッタリング等によって、図４に示すように、ＳｉＣウエハ１２の上面１２ａに、ＳｉＣウエハ１２に対してショットキー接触するショットキー電極１６（例えば、モリブデン、チタン、ニッケル等の金属膜）を形成する。その後、ＳｉＣウエハ１２を複数のチップに分割することで、半導体装置が完成する。ショットキー電極１６を形成する際に、ショットキー界面には、ステップＳ６でＳｉＣウエハ１２に注入された酸素が取り込まれる。ショットキー電極１６のバリアハイトは、ショットキー界面に取り込まれた酸素量が多いほど高くなる。ステップＳ６のイオン注入法によればＳｉＣウエハ１２に注入する酸素含有イオンの量を正確に制御することができるので、ステップＳ１０でショットキー界面に取り込まれる酸素量を正確に制御することができる。したがって、この方法によれば、ショットキー電極１６のバリアハイトを正確に制御することができる。このため、この方法によれば、半導体装置の量産時に、ショットキー電極１６のバリアハイトのばらつきを抑制することができる。
図５は、実施例２の製造方法を示している。実施例２では、ステップＳ６のみが実施例１と異なり、その他のステップＳ２〜Ｓ４及びＳ８〜Ｓ１０は実施例１と等しい。
実施例２のステップＳ６では、図６に示すプラズマ照射装置７０によってＳｉＣウエハ１２の上面１２ａに荷電粒子を注入する。図６に示すように、プラズマ照射装置７０は、チャンバ７２と、上部電極７４と、下部電極７６と、高周波電源７７と、ガス供給装置７８を有している。上部電極７４と下部電極７６は、チャンバ７２内に設置されている。下部電極７６は、ＳｉＣウエハ１２を載置するためのステージを兼ねている。プラズマ照射装置７０の使用時に、上面１２ａが露出する向きでＳｉＣウエハ１２を下部電極７６上に載置する。次に、チャンバ７２内を減圧し、ガス供給装置７８からチャンバ７２内に酸素を含む材料ガスＧを供給する。次に、高周波電源７７によって上部電極７４と下部電極７６の間に高周波電圧を印加する。すると、上部電極７４と下部電極７６の間で材料ガスＧが分解される。分解されて生じた電子、イオン、ラジカルによってプラズマが生成される。プラズマ中のイオンには、酸素含有イオンが含まれている。ＳｉＣウエハ１２の上面１２ａは、プラズマに曝される。このとき、酸素含有イオンがＳｉＣウエハ１２の上面１２ａに注入される。プラズマ照射装置７０によれば、ＳｉＣウエハ１２の上面１２ａに注入する酸素含有イオンの量を正確に制御することができる。なお、プラズマ照射装置７０として、ＲＩＥ（Reactive Ion Etching）装置やアッシング装置を用いることができる。
その後、ステップＳ８〜Ｓ１０が実施例１と同様にして実施される。ステップＳ１０でショットキー電極１６を形成する際に、ステップＳ６で上面１２ａに注入された酸素がショットキー界面に取り込まれる。ステップＳ６でＳｉＣウエハ１２の上面１２ａに注入される酸素含有イオンの量を正確に制御することができるので、ステップＳ１０でショットキー界面に取り込まれる酸素量を正確に制御することができる。したがって、実施例２の方法によれば、ショットキー電極１６のバリアハイトを正確に制御することができる。このため、この方法によれば、半導体装置の量産時に、ショットキー電極１６のバリアハイトのばらつきを抑制することができる。
実施例３の方法は、複数のＳｉＣウエハにショットキー電極１６を形成する際に、複数のＳｉＣウエハの間でのバリアハイトのばらつきをさらに抑制する。図７は、実施例３の製造方法を示している。図７のステップＳ２〜Ｓ１０は、図１のステップＳ２〜Ｓ１０に対応している。
図７のステップＳ２では、複数のＳｉＣウエハ１２に半導体素子構造を形成する。図７のステップＳ４では、複数のＳｉＣウエハ１２にオーミック電極１４を形成する。図７のステップＳ２、Ｓ４は、図１のステップＳ２、Ｓ４と同様の方法で実施される。
図７のステップＳ６では、図３のイオン注入装置６０によって、複数のＳｉＣウエハ１２の上面１２ａに酸素含有イオンを注入する。図７のステップＳ６は、図１のステップＳ６と同様にして実施される。但し、ここでは、複数のＳｉＣウエハ１２のそれぞれに対して、異なる量の酸素含有イオンを注入する。酸素含有イオンの注入量は、イオン注入の時間、材料ガスの濃度等によって変更することができる。なお、図７のステップＳ６を、図６のプラズマ照射装置によって行ってもよい。
図７のステップＳ８では、複数のＳｉＣウエハ１２の上面１２ａから自然酸化膜を除去する。図７のステップＳ８は、図１のステップＳ８と同様の方法で実施される。
図７のステップＳ１０では、図８に示す電極形成装置９０を用いて、複数のＳｉＣウエハ１２の上面１２ａにショットキー電極１６を形成する。図８に示すように、電極形成装置９０は、ロードロック室９２、搬送室９４、加熱室９６、成膜室９８を有している。なお、電極形成装置９０のその他の部屋は、以下に説明する製造方法では使用しないので、説明を省略する。ロードロック室９２、加熱室９６及び成膜室９８は、搬送室９４に接続されている。搬送室９４とその他の部屋（ロードロック室９２、加熱室９６及び成膜室９８）の間には、開閉可能な扉が設けられている。ロードロック室９２、搬送室９４、加熱室９６及び成膜室９８のそれぞれの内部は、減圧可能とされている。ロードロック室９２は、取出口を有している。取出口を介して、外部からロードロック室９２にＳｉＣウエハ１２を搬入することができ、ロードロック室９２から外部にＳｉＣウエハ１２を搬出することができる。搬送室９４内には、ＳｉＣウエハ１２を搬送するための搬送装置が設置されている。搬送装置は、ロードロック室９２、加熱室９６及び成膜室９８の間でＳｉＣウエハ１２を搬送する。加熱室９６は、その内部でＳｉＣウエハ１２を加熱することができる。成膜室９８は、その内部でＳｉＣウエハ１２の表面に金属膜（ショットキー電極）を成膜することができる。ステップＳ１０は、ステップＳ１０ａ〜Ｓ１０ｆを備えている。
ステップＳ１０ａでは、複数のＳｉＣウエハ１２を、電極形成装置９０のロードロック室９２内にセットする。ロードロック室９２内には、複数のスロットを備えるラックが設置されている。ラックの各スロットに、一枚のＳｉＣウエハ１２がセットされる。スロットには、１から順に番号が付されている。スロット１には、ステップＳ６で注入された酸素含有イオンの量が最も少ないＳｉＣウエハ１２がセットされる。スロットの番号が大きいほどステップＳ６で注入された酸素含有イオンの量が多くなるように、各スロットにＳｉＣウエハ１２がセットされる。各スロットにＳｉＣウエハ１２を設置した後に、ロードロック室９２を密閉し、ロードロック室９２内を減圧する。なお、その他の部屋（すなわち、搬送室９４、加熱室９６及び成膜室９８等）は、既に減圧されている。
ステップＳ１０ｂでは、搬送室９４内の搬送装置によって、ロードロック室９２内の複数のＳｉＣウエハ１２のうちの１つを、成膜室９８に搬送する。なお、ＳｉＣウエハ１２は、加熱室９６を経由して成膜室９８に搬送される。ＳｉＣウエハ１２は、成膜室９８に搬送される前に、加熱室９６で予備加熱される。ステップＳ１０ｂでは、電極形成前のＳｉＣウエハ１２のうちで最も番号が小さいスロットに設置されているＳｉＣウエハ１２を成膜室９８に搬送する。ステップＳ１０ｃでは、成膜室９８内に搬送されたＳｉＣウエハ１２の上面１２ａに、スパッタリングまたは蒸着によって、ショットキー電極１６を成膜する。なお、ショットキー電極１６は、この時点ではＳｉＣウエハ１２にショットキー接触しておらず、後でアニール工程を実施することでＳｉＣウエハ１２にショットキー接触してもよい。ステップＳ１０ｄでは、搬送室９４内の搬送装置によって、ショットキー電極１６形成後のＳｉＣウエハ１２を、成膜室９８からロードロック室９２内の元のスロットに搬送する。ステップＳ１０ｅでは、最後のＳｉＣウエハ１２（すなわち、最も番号が大きいスロットのＳｉＣウエハ１２）に対する処理が完了したか否かを判定する。ステップＳ１０ｅでＮＯと判定された場合には、ステップＳ１０ｂ〜Ｓ１０ｅの処理が繰り返される。
最初のステップＳ１０ｂでは、スロット１のＳｉＣウエハ１２が成膜室９８に搬送される。ステップＳ１０ｃでは、ＳｉＣウエハ１２の上面１２ａにショットキー電極１６が形成される。その後、ステップＳ１０ｄで、ショットキー電極１６が形成されたＳｉＣウエハ１２がスロット１に戻される。次に、ステップＳ１０ｅでＮＯと判定され、再度ステップＳ１０ｂが実行される。次のステップＳ１０ｂ〜１０ｅでは、スロット２のＳｉＣウエハ１２にショットキー電極１６が形成される。ステップＳ１０ｂ〜１０ｅが繰り返されることで、全てのスロットのＳｉＣウエハ１２の上面１２ａにショットキー電極１６が形成される。最後のスロットのＳｉＣウエハ１２に対するショットキー電極１６の形成が完了したら、ステップＳ１０ｅでＹＥＳと判定される。この場合、ロードロック室９２から全てのＳｉＣウエハ１２を取り出す。その後、ステップＳ１０ｆで各ＳｉＣウエハ１２をチップに分割することで、半導体装置が完成する。
実施例３の製造方法では、ステップＳ１０ｂ〜１０ｅを繰り返して各ＳｉＣウエハ１２にショットキー電極１６を形成するときに、ショットキー電極１６が形成される前のＳｉＣウエハ１２がロードロック室９２内で減圧した環境に曝される。このため、ロードロック室９２内で待機している間に、各ＳｉＣウエハ１２の上面１２ａから酸素が離脱する。ショットキー電極１６が形成される順序が遅いＳｉＣウエハ１２（すなわち、スロットの番号が大きいＳｉＣウエハ１２）ほど、ロードロック室９２内での待機時間が長くなる。このため、ショットキー電極１６が形成される順序が遅いＳｉＣウエハ１２ほど、上面１２ａから離脱する酸素量が多くなる。しかしながら、上述したように、実施例３の製造方法では、ショットキー電極１６が形成される順序が遅いＳｉＣウエハ１２（すなわち、スロットの番号が大きいＳｉＣウエハ１２）ほど、ステップＳ６における酸素含有イオンの注入量が多いＳｉＣウエハ１２がセットされている。つまり、事前に注入された酸素含有イオンの量が多いＳｉＣウエハ１２ほど、ロードロック室９２内での待機時間が長く、酸素の離脱量が多い。このため、早いタイミングでショットキー電極１６が形成されるＳｉＣウエハ１２と、遅いタイミングでショットキー電極１６が形成されるＳｉＣウエハ１２との間で、ショットキー電極１６を形成するタイミングにおいて上面１２ａに存在する酸素量の差が小さい。したがって、複数のＳｉＣウエハ１２の間で、ショットキー界面に取り込まれる酸素量の差が小さい。このように、実施例３の製造方法では、ロードロック室９２内での待機時間（すなわち、ロードロック室９２内での酸素の離脱量）を考慮して、予めＳｉＣウエハ１２の上面１２ａに注入する酸素含有イオンの量を異ならせている。このため、複数のＳｉＣウエハ１２の間で、ショットキー界面に取り込まれる酸素量を均一化することができる。したがって、複数のＳｉＣウエハ１２の間で、ショットキー電極１６のバリアハイトのばらつきが抑制される。
なお、上述した実施例３では、ＳｉＣウエハ１２を１枚ずつ成膜室９８に搬送した（すなわち、１枚ずつショットキー電極１６を形成した）。しかしながら、ＳｉＣウエハ１２を２枚以上の所定数量ずつ成膜室９８に搬送してもよい（すなわち、２枚以上の所定数量ずつショットキー電極１６を形成してもよい）。
なお、特許文献１のようにショットキー電極のＳｉＣウエハに接触する部分を金属酸化物により構成する技術では、ショットキー界面の酸素量を正確に制御することが困難であるのに加えて、ショットキー界面に付与する酸素量に限界がある。これに対し、上述した実施例１〜３の方法では、特許文献１の方法よりも、ショットキー界面に多くの酸素を付与することができる。したがって、実施例１〜３の方法では、バリアハイトの調整可能範囲の上限が高い。
また、特許文献１のようにショットキー電極のＳｉＣウエハに接触する部分を金属酸化物により構成する技術では、ショットキー界面に金属酸化物が存在するため、ショットキー電極の抵抗が高い。このため、ショットキー電極１６とＳｉＣウエハ１２で構成されるＳＢＤ構造の順方向電圧（オン電圧）が高い。これに対し、上述した実施例１〜３の方法では、ショットキー界面に金属酸化物がほとんど形成されないので、ショットキー電極の抵抗が低くすることができ、ＳＢＤ構造の順方向電圧を低くすることができる。
また、特許文献１では、モリブデンを酸化させて金属酸化物を形成している。モリブデンの酸化物には、ＭｏＯ２、Ｍｏ２Ｏ５、ＭｏＯ３等の複数の種類が存在する。形成される酸化物の種類の制御が困難であり、酸化物の種類によってバリアハイトが変化するので、バリアハイトの制御が困難である。これに対し、実施例１〜３の方法では、ショットキー界面に金属酸化物がほとんど形成されないので、バリアハイトをより正確に制御できる。
また、特許文献１のようにショットキー電極のＳｉＣウエハに接触する部分を金属酸化物により構成する技術では、金属酸化物（すなわち、ショットキー電極）とＳｉＣウエハとの密着性が悪い。すなわち、ショットキー電極がＳｉＣウエハから剥離し易い。これに対し、実施例１〜３の方法では、ショットキー界面に金属酸化物がほとんど形成されないので、ショットキー電極とＳｉＣウエハとの密着性が良く、ショットキー電極がＳｉＣウエハから剥離し難い。
実施例の構成要素と請求項の構成要素との関係について、以下に説明する。実施例１〜３のステップＳ６は、請求項の荷電粒子を注入する工程の一例である。実施例１〜３のステップＳ１０は、請求項のショットキー電極を形成する工程の一例である。実施例３のステップＳ１０ａは、請求項のセット工程の一例である。実施例３のステップＳ１０ｂ〜Ｓ１０ｅは、請求項の処理工程の一例である。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の製造方法においては、荷電粒子を注入する工程において、イオン注入法によってＳｉＣウエハの表面に荷電粒子を注入してもよい。
この方法によれば、ショットキー界面の酸素量を正確に制御することができる。
本明細書が開示する一例の製造方法においては、荷電粒子を注入する工程において、酸素を含むプラズマにＳｉＣウエハの表面を曝すことでその表面に荷電粒子を注入してもよい。
この方法によれば、ショットキー界面の酸素量を正確に制御することができる。
本明細書が開示する一例の製造方法においては、荷電粒子を注入する工程において、複数のＳｉＣウエハに、ＳｉＣウエハ毎に酸素の注入量が異なるように荷電粒子を注入してもよい。ショットキー電極を形成する工程が、セット工程と処理工程を有していてもよい。セット工程では、ロードロック室と成膜室を有する電極形成装置のロードロック室内に、複数のＳｉＣウエハをセットしてもよい。処理工程では、ロードロック室と成膜室を減圧した状態で、複数のＳｉＣウエハのうちの一部をロードロック室から成膜室に搬送するとともに成膜室内に搬送したＳｉＣウエハの表面にショットキー電極を形成する処理を繰り返してもよい。処理工程では、酸素の注入量が少ないＳｉＣウエハから先にショットキー電極を形成してもよい。
減圧されたロードロック室内での待機時間中に、ＳｉＣウエハの表面から酸素が離脱する。このため、待機時間が長いほど、離脱する酸素の量が多くなる。上記の方法では、酸素の注入量が少ないＳｉＣウエハから先にショットキー電極が形成されるので、酸素の注入量が少ないＳｉＣウエハほど待機時間中に離脱する酸素の量が少ない。このため、待機時間の長さに差があるＳｉＣウエハの間で、ショットキー界面の酸素量の差を抑制することができる。したがって、ショットキー電極のバリアハイトのばらつきをさらに抑制することができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１２ ：ＳｉＣウエハ
１４ ：オーミック電極
１６ ：ショットキー電極
６０ ：イオン注入装置
７０ ：プラズマ照射装置
９０ ：電極形成装置
９２ ：ロードロック室
９４ ：搬送室
９６ ：加熱室
９８ ：成膜室

Claims (3)

  1. ＳｉＣウエハの表面に酸素を含む荷電粒子を注入する工程と、
    前記荷電粒子を注入した後に、前記表面に、前記ＳｉＣウエハに対してショットキー接触するショットキー電極を形成する工程、
    を有し、
    前記荷電粒子を注入する工程において、複数の前記ＳｉＣウエハに、前記ＳｉＣウエハ毎に酸素の注入量が異なるように前記荷電粒子を注入し、
    前記ショットキー電極を形成する工程が、
    ロードロック室と成膜室を有する電極形成装置の前記ロードロック室内に、複数の前記ＳｉＣウエハをセットするセット工程と、
    前記ロードロック室と前記成膜室を減圧した状態で、複数の前記ＳｉＣウエハのうちの一部を前記ロードロック室から前記成膜室に搬送するとともに前記成膜室内に搬送した前記ＳｉＣウエハの前記表面に前記ショットキー電極を形成する処理を繰り返す処理工程、
    を有し、
    前記処理工程では、酸素の注入量が少ない前記ＳｉＣウエハから先に前記ショットキー電極を形成する、
    製造方法。
  2. 前記荷電粒子を注入する工程において、イオン注入法によって前記表面に前記荷電粒子を注入する請求項１の製造方法。
  3. 前記荷電粒子を注入する工程において、酸素を含むプラズマに前記表面を曝すことで前記表面に前記荷電粒子を注入する請求項１の製造方法。
JP2016226171A 2016-11-21 2016-11-21 半導体装置の製造方法 Active JP6782615B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016226171A JP6782615B2 (ja) 2016-11-21 2016-11-21 半導体装置の製造方法
US15/726,603 US10388527B2 (en) 2016-11-21 2017-10-06 Method of manufacturing semiconductor device
CN201711159622.9A CN108172632A (zh) 2016-11-21 2017-11-20 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016226171A JP6782615B2 (ja) 2016-11-21 2016-11-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018085382A JP2018085382A (ja) 2018-05-31
JP6782615B2 true JP6782615B2 (ja) 2020-11-11

Family

ID=62147772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016226171A Active JP6782615B2 (ja) 2016-11-21 2016-11-21 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10388527B2 (ja)
JP (1) JP6782615B2 (ja)
CN (1) CN108172632A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8203704B2 (en) 2008-08-04 2012-06-19 Cercacor Laboratories, Inc. Multi-stream sensor for noninvasive measurement of blood constituents
JP7362546B2 (ja) * 2020-05-14 2023-10-17 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2995284B2 (ja) * 1995-08-25 1999-12-27 工業技術院長 電極作成方法
EP0845803A4 (en) * 1996-04-18 2002-03-27 Matsushita Electric Ind Co Ltd SiC ELEMENT AND PROCESS FOR PRODUCING THE SAME
JP3361061B2 (ja) * 1998-09-17 2003-01-07 株式会社東芝 半導体装置
US6900483B2 (en) * 2001-06-04 2005-05-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
US7122488B2 (en) * 2004-03-15 2006-10-17 Sharp Laboratories Of America, Inc. High density plasma process for the formation of silicon dioxide on silicon carbide substrates
JP2005286339A (ja) * 2004-03-29 2005-10-13 Sharp Corp シリコンカーバイド基板上に二酸化シリコンを生成する高密度プラズマプロセス
JP2009194216A (ja) * 2008-02-15 2009-08-27 Hitachi Ltd 半導体装置の製造方法
JP5453867B2 (ja) 2009-03-24 2014-03-26 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP2012004271A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置
CN102507704A (zh) * 2011-10-18 2012-06-20 重庆邮电大学 基于碳化硅的肖特基势垒二极管氧传感器及制造方法
JP6244131B2 (ja) * 2013-07-29 2017-12-06 株式会社日立国際電気 基板処理装置及びその制御方法、並びにプログラム
CN103904132B (zh) * 2014-03-14 2017-01-04 复旦大学 一种调节硅化钛/硅肖特基接触势垒的方法

Also Published As

Publication number Publication date
US10388527B2 (en) 2019-08-20
CN108172632A (zh) 2018-06-15
JP2018085382A (ja) 2018-05-31
US20180144938A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
CN107068556B (zh) 原子层蚀刻3D结构：水平和竖直表面上Si和SiGe和Ge平滑度
CN107045977B (zh) 连续等离子体中的原子层蚀刻
JP7293211B2 (ja) 高エネルギー原子層エッチング
CN111279453B (zh) 用于在外延沉积之前进行表面制备的方法和设备
US5354698A (en) Hydrogen reduction method for removing contaminants in a semiconductor ion implantation process
US9695503B2 (en) High power impulse magnetron sputtering process to achieve a high density high SP3 containing layer
EP3007208B1 (en) Method of processing target object
KR102311575B1 (ko) 피처리체를 처리하는 방법
US20150294863A1 (en) Selective atomic layer deposition process utilizing patterned self assembled monolayers for 3d structure semiconductor applications
KR20190124323A (ko) 플라즈마 반응기 및 플라즈마 반응기에서의 다이아몬드-유사 탄소의 증착 또는 처리
CN101401194B (zh) 使用低能量等离子体系统制造高介电常数晶体管栅极的方法和装置
EP1851795A2 (en) Selective plasma re-oxidation process using pulsed rf source power
EP0771020A2 (en) Impurity introduction method using a solid source of impurity, apparatus thereof and method of manufacturing a semiconductor device
CN103348776A (zh) 多区等离子体生成的方法和设备
WO2016126846A1 (en) Selective deposition utilizing masks and directional plasma treatment
JP6782615B2 (ja) 半導体装置の製造方法
KR20160107289A (ko) 탄소 막 응력 완화
US7858155B2 (en) Plasma processing method and plasma processing apparatus
US20080011426A1 (en) Plasma reactor with inductively coupled source power applicator and a high temperature heated workpiece support
Fairfield et al. ION IMPLANTATION DOPING OF SILICON FOR SHALLOW JUNCTIONS.
TWI459471B (zh) 使用低能量電漿系統製造高介質常數電晶體閘極的方法與設備
Srivastava et al. Next Generation Plasma Doping: First Results of a Heated E-chuck
JPS63155546A (ja) イオンドーピング装置
Cheung et al. Plasma immersion ion implantation of semiconductors
US20180323045A1 (en) Manufacturing methods to reduce surface particle impurities after a plasma process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190906

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201020

R150 Certificate of patent or registration of utility model

Ref document number: 6782615

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250