JP5453867B2 - ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法 - Google Patents

ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5453867B2
JP5453867B2 JP2009071827A JP2009071827A JP5453867B2 JP 5453867 B2 JP5453867 B2 JP 5453867B2 JP 2009071827 A JP2009071827 A JP 2009071827A JP 2009071827 A JP2009071827 A JP 2009071827A JP 5453867 B2 JP5453867 B2 JP 5453867B2
Authority
JP
Japan
Prior art keywords
layer
metal
oxide layer
silicon carbide
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009071827A
Other languages
English (en)
Other versions
JP2010225877A (ja
Inventor
武雄 山本
剛 遠藤
英一 奥野
広和 藤原
正樹 小西
高志 勝野
行彦 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2009071827A priority Critical patent/JP5453867B2/ja
Priority to DE102010002798A priority patent/DE102010002798B8/de
Priority to US12/659,853 priority patent/US8324704B2/en
Publication of JP2010225877A publication Critical patent/JP2010225877A/ja
Application granted granted Critical
Publication of JP5453867B2 publication Critical patent/JP5453867B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化珪素（以下、ＳｉＣという）を用いて構成されたショットキーバリアダイオード（以下、ＳＢＤという）を備えるＳｉＣ半導体装置およびその製造方法に関するものである。
従来、特許文献１において、ＳｉＣ基板を使用する半導体デバイスの電極材料を選択することにより、高温熱処理に伴うデバイスの劣化を防止することが提案されている。具体的には、ＳｉＣに直接接触するショットキー電極として安定かつ反応の非常に遅い材料であるクロム、モリブデン、タングステンもしくはこれらの合金の炭化物層を形成し、さらにその上にクロム、モリブデンもしくはこれらの合金を形成することで、デバイス特性の変動を小さく抑えるようにしている。
特開２００２−７６３７２号公報
しかしながら、ＳｉＣとの接触箇所においてクロム、モリブデン、タングステンもしくはこれらの合金の炭化物層を界面に形成しているが、炭化物層では電気特性においてバリアハイトを制御できず、逆方向リーク電流値が高くなるなどの問題が発生する。
本発明は上記点に鑑みて、バリアハイトを制御し、逆方向リーク電流値が高くなることを抑制できるショットキーダイオードを備えたＳｉＣ半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、ドリフト層（２）と直接接触し、モリブデン、チタン、ニッケルもしくはこれらの合金の酸化物にて構成された酸化物層（４ａ）を含む構造によりショットキー電極（４）を構成することを特徴としている。
このように、ショットキー電極（４）のうちＳｉＣと直接接触する部分を酸化物層（４ａ）にて構成している。このため、ＳｉＣとバリアハイトを高くすることが可能となり、逆方向リーク電流値を低減することができる。さらに、このような酸化物層（４ａ）の平均酸素濃度（重量％）を変化させることにより、バリアハイトの値を制御することができる。したがって、バリアハイトを制御し、逆方向リーク電流値が高くなることを抑制できる。そして、請求項１に記載の発明では、酸化物層（４ａ）の上に該酸化物層（４ａ）の構成金属と同じ金属で構成された金属層（４ｂ）を形成すると共に、金属層（４ｂ）の上に形成された接合用電極（４ｃ）を形成することで、ショットキー電極（４）としている。
さらに、請求項１に記載の発明では、金属層（４ｂ）と接合用電極（４ｃ）との間には、金属層（４）の構成金属よりも酸化し難い金属で構成されたキャップ層（４ｄ）が備えられていることを特徴としている。
このように、キャップ層（４ｄ）を備えておくことで、ＳｉＣ半導体装置の製造後においても金属層（４ｂ）を覆った状態にできるため、製造後に金属層（４ｂ）が酸化されることを抑制することが可能となる。
請求項２に記載の発明では、ショットキー電極（４）を形成する工程として、ドリフト層（２）の表面に、該ドリフト層（２）と直接接触し、モリブデン、チタン、ニッケルもしくはこれらの合金の酸化物にて構成される酸化物層（４ａ）を形成する工程を含んでいることを特徴としている。
このように、ショットキー電極（４）のうちＳｉＣと直接接触する部分を酸化物層（４ａ）にて構成している。このため、ＳｉＣとバリアハイトを高くすることが可能となり、逆方向リーク電流値を低減することができる。
また、請求項２に記載の発明では、金属層（４ｂ）の上に該金属層（４ｂ）よりも酸化し難い金属にて構成されるキャップ層（４ｄ）を形成する工程と、キャップ層（４ｄ）で金属層（４ｂ）を覆った状態で熱処理を行う工程と、を含み、接合用電極（４ｃ）を形成する工程を熱処理後に行うことを特徴としている。
このように、金属層（４ｂ）を形成した後に熱処理を行うことがあるが、この場合に、熱処理の前に金属層（４ｂ）をキャップ層（４ｄ）で覆っておくことにより、熱処理時に金属層（４ｂ）が酸化されてしまうことを抑制することができる。
さらに、酸化物層（４ａ）の平均酸素濃度（重量％）を変化させることにより、バリアハイトの値を制御することができる。したがって、バリアハイトを制御し、逆方向リーク電流値が高くなることを抑制できる。
例えば、請求項３に記載したように、酸化物層（４ａ）を形成する工程では、モリブデン、チタン、ニッケルもしくはこれらの合金層を酸化雰囲気中で形成すること、もしくは、モリブデン、チタン、ニッケルもしくはこれらの合金層を形成したのち加熱処理を行うことで酸化することにより、酸化物層（４ａ）を形成することができる。
また、請求項４に記載したように、酸化物層（４ａ）を形成する工程では、モリブデン、チタン、ニッケルもしくはこれらの合金層を酸化雰囲気中で形成したのち、さらに熱処理を行うことで酸化物層（４ａ）内の平均酸素濃度を制御することもできる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態にかかるＳＢＤを備えたＳｉＣ半導体装置の断面図である。 図１に示すＳｉＣ半導体装置の上面レイアウト図を示す。 ショットキー電極の詳細構造を概略的に表した断面図である。 酸化物層をモリブデン酸化物で構成した場合の平均酸素濃度に対する仕事関数の関係を示したグラフである。 図１に示すＳｉＣ半導体装置の製造工程を示した断面図である。 本発明の第２実施形態にかかるＳＢＤを備えたＳｉＣ半導体装置のショットキー電極の詳細構造を概略的に表した断面図である。 ショットキー電極の形成工程を示す断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態について説明する。図１に、本実施形態にかかるＳｉＣ半導体装置の断面図を示す。また、図２に、図１に示すＳｉＣ半導体装置の上面レイアウト図を示す。図１は、図２のＡ−Ａ断面に相当する断面図である。以下、これらを参照して、本実施形態のＳｉＣ半導体装置について説明する。
図１に示すように、ＳｉＣ半導体装置は、例えば２×１０18〜１×１０21ｃｍ-3程度不純物濃度とされた炭化珪素からなるｎ+型基板１を用いて形成されている。ｎ+型基板１の上面を主表面１ａ、主表面１ａの反対面である下面を裏面１ｂとすると、主表面１ａ上には、基板１よりも低いドーパント濃度、例えば５×１０15（±５０％）ｃｍ-3程度不純物濃度とされた炭化珪素からなるｎ-型ドリフト層２が積層されている。これらｎ+型基板１およびｎ-型ドリフト層２のセル部にＳＢＤ１０が形成されていると共に、その外周領域に終端構造が形成されることでＳｉＣ半導体装置が構成されている。
具体的には、ｎ-型ドリフト層２の表面には、セル部において部分的に開口部３ａが形成されたシリコン酸化膜などで構成された絶縁膜３が形成され、この絶縁膜３の開口部３ａにおいてｎ-型ドリフト層２と接触するように、ショットキー電極４が形成されている。このショットキー電極４は、以下のように構成されている。図３に、ショットキー電極４の詳細構造を概略的に表した断面図を示し、この図を参照して説明する。
図３に示されるように、ショットキー電極４は、ＳｉＣと直接接触する部分、つまりＳｉＣとの界面部分はモリブデン、チタン、ニッケルもしくはそれらの合金の酸化物にて構成された酸化物層４ａと、酸化物層４ａの上に酸化物層４ａの構成金属と同金属であるモリブデン、チタン、ニッケルもしくはそれらの合金からなる金属層４ｂと、ワイヤボンディング等で電気的接続を行うための接合用電極層４ｃとを有して構成されている。
ショットキー電極４のうちＳｉＣと直接接触する部分を酸化物層４ａにて構成すると、酸化していない純粋なモリブデン、チタン、ニッケルもしくはそれらの合金で構成する場合と比較して、ＳｉＣとバリアハイトが高くなる。このため、逆方向リーク電流値を低減することができる。さらに、このような酸化物層４ａの平均酸素濃度（重量％）を変化させることにより、バリアハイトの値を制御することができる。図４は、酸化物層４ａをモリブデン酸化物で構成した場合の平均酸素濃度に対する仕事関数の関係を示したグラフである。
この図に示されるように、酸化物層４ａ内の平均酸素濃度を高くするほどバリアハイトを高くすることができる。すなわち、バリアハイトはＳｉＣの電子親和力とショットキー電極４のうちの酸化物層４ａの仕事関数とで規定され、モリブデンの仕事関数４．３６〜４．９５ｅＶと酸素濃度最大値のときのモリブデン酸化物の仕事関数６．０ｅＶとの間でバリアハイトが変化する。このため、設定したいバリアハイトに合わせて酸化物層４ａ内の平均酸素濃度を選択することにより、所望のバリアハイトを得ることが可能となる。このため、酸化物層４ａを配置することにより、所望の電気特性を得ることが可能となる。
なお、ここで言う酸素濃度最大値とは、酸化物層４ａを構成する金属酸化物の酸素含有量の最大値のことであり、分子構造上において金属酸化物が取り込み得る酸素濃度の最大値である。例えば、モリブデン酸化物の場合、ＭｏＯ、ＭｏＯ2、ＭｏＯ3、Ｍｏ2Ｏ3、Ｍｏ2Ｏ5という複数種の分子構造を取り得るが、最も酸素を取り込んだ分子構造はＭｏＯ3であるため、モリブデン酸化物すべてがＭｏＯ3の分子構造をとるときの酸素濃度が酸素濃度最大値となる。そして、モリブデン酸化物の酸素濃度は、酸化している分子数によって決まることになるが、すべてがＭｏＯ3の分子構造を取っている必要はなく、ＭｏＯ、ＭｏＯ2、ＭｏＯ3、Ｍｏ2Ｏ3及びＭｏ2Ｏ5の分子構造が混在した状態であっても良い。そして、このように酸化している分子数を制御したり、複数種の分子構造が混在した状態にすることで、酸素濃度を調整できる。
また、酸化物層４ａの上にさらにモリブデン、チタン、ニッケルもしくはそれらの合金からなる金属層４ｂを積んでいる。このため、接合用電極４ｃを酸化物層４ａを構成する金属と異種金属、例えばチタンやアルミニウムの積層膜等で構成する場合に、酸化物層４ａの上に直接接合用電極４ｃを積む場合と比べて、高密着強度とすることが可能になる。また、接触箇所での抵抗も低減することができ、低コンタクト抵抗化を図ることができるし、デバイスとしては、Ｖｆの低減を図ることが可能となる。
このように構成されるショットキー電極４は、例えば、酸化物層４ａが４０〜５０ｎｍ程度の膜厚、金属層４ｂが酸化物層４ａとの合計膜厚が２００ｎｍ程度となる膜厚、接合用電極４ｃがチタン層５００ｎｍ程度、アルミニウム層４０００ｎｍ程度となる膜厚で構成される。
また、絶縁膜３に形成された開口部３ａは、図２に示すように円形状とされており、ショットキー電極４はこの円形状の開口部３ａにおいてｎ-型ドリフト層２にショットキー接続されている。そして、ｎ+型基板１の裏面と接触するように、例えばニッケル、チタン、モリブデン、タングステン等により構成されたオーミック電極５が形成されている。これにより、ＳＢＤ１０が構成されている。
また、ＳＢＤ１０の外周領域に形成された終端構造として、ショットキー電極４の両端位置において、ショットキー電極４と接するように、ｎ-型ドリフト層２の表層部にｐ型リサーフ層６が形成されていると共に、ｐ型リサーフ層６の外周をさらに囲むように複数個のｐ型ガードリング層７等が配置され、終端構造が構成されている。ｐ型リサーフ層６は、例えばＡｌを不純物として用いて構成されたものであり、例えば、５×１０16〜１×１０18ｃｍ-3程度の不純物濃度で構成されている。これらｐ型リサーフ層６やｐ型ガードリング層７は、図２に示すようにセル部を囲むように円環状とされ、これらを配置することにより、ＳＢＤ１０の外周において電界が広範囲に延びるようにでき、電界集中を緩和できるため、耐圧を向上させることができる。
さらに、終端構造を構成する部分のうち最もセル部側に位置しているｐ型リサーフ層６の内側（内周側）の端部よりもさらに内側に、ショットキー電極４と接するように構成されたｐ型層８が形成されている。ｐ型層８は、図２に示すように、セル部の外縁（ショットキー電極４の外縁）に沿うような円環状とされ、ショットキー電極４のうちｎ-型ドリフト層２と接触する領域の中心に位置する円形状の中心部８ａを中心として、同心円状に複数個（本実施形態では４個）の円環状部８ｂ〜８ｅが配置されている。また、複数のｐ型層８のうちの最も外周側に位置する外周部８ｅがｐ型リサーフ層６の内側の端部と接触もしくはリサーフ層６の内部に含まれるように配置されている。そして、中心部８ａと外周部８ｅとの間に配置される内周部８ｂ〜８ｄが、中心部８ａを中心とする径方向に切断する断面において、対称的に配置されるように、各ｐ型層８ａ〜８ｅが等しい間隔Ｗ１だけ空けた配置とされ、かつ、各ｐ型層８ａ〜８ｅの幅Ｗ２も等しくされた構造とされている。このようなｐ型層８は、例えば、５×１０17〜１×１０20ｃｍ-3程度の不純物濃度で構成され、各ｐ型層８の間隔Ｗ１が２．０±０．５μｍ程度、幅Ｗ２（図２の径方向寸法）が１．５±０．５μｍ程度、深さが０．３〜１．０μｍ程度とされている。
このような構造のＳＢＤ１０を備えたＳｉＣ半導体装置では、ショットキー電極４をアノード、オーミック電極５をカソードとして、ショットキー電極４に対してショットキー障壁を超える電圧を印加することにより、ショットキー電極４とオーミック電極の間に電流を流す。
一方、外周部領域に関しては、オフ時にショットキー電極４の下方に配置した複数個のｐ型層８からｎ-型ドリフト層２に向かって伸びる空乏層により、ｐ型層８に挟まれたｎ-型ドリフト層２が完全空乏化する。このため、逆方向電圧印加時のリーク電流を低減することが可能となる。
次に、本実施形態にかかるＳｉＣ半導体装置の製造方法について説明する。図５は、図１に示すＳｉＣ半導体装置の製造工程を示した断面図である。なお、図５中では図を簡略化してｐ型ガードリング層７を省略してある。
まず、図５（ａ）に示す工程では、ｎ+型基板１の主表面１ａにｎ-型ドリフト層２をエピタキシャル成長させる。続いて、図５（ｂ）に示す工程では、ＬＴＯ（low-temperature oxide）等で構成されたマスク１１を配置したのち、フォトリソグラフィ・エッチング工程にてマスク１１のうちｐ型リサーフ層６およびｐ型ガードリング層７の形成予定領域を開口させる。そして、このマスク１１を用いて例えばＡｌなどのｐ型不純物をイオン注入し、熱処理などによって活性化することでｐ型リサーフ層６およびｐ型ガードリング層７を形成する。
次に、図５（ｃ）に示す工程では、マスク１１を除去したのち、再びＬＴＯ等で構成されたマスク１２を配置し、フォトリソグラフィ・エッチング工程にてマスク１２のうちｐ型層８の形成予定領域を開口させる。そして、このマスク１２を用いて例えばＡｌなどのｐ型不純物をイオン注入し、熱処理などによって活性化することでｐ型層８を形成する。その後、図５（ｄ）に示す工程では、マスク１２を除去したのち、例えば、プラズマＣＶＤによりシリコン酸化膜を成膜したのち、これをリフロー処理することで絶縁膜３を成膜し、フォトリソグラフィ・エッチング工程を経て、絶縁膜３に対して開口部３ａを形成する。
そして、図５（ｅ）に示す工程では、開口部３ａ内を含めて絶縁膜３の上にショットキー電極４を形成する。まずは、図示しない蒸着装置のチャンバー内において酸素雰囲気中でモリブデン、チタン、ニッケルもしくはこれらの合金層を蒸着していく。これにより、蒸着中に酸化してモリブデン、チタン、ニッケルもしくはこれらの合金層の酸化物となり、酸化物層４ａが形成される。このとき、蒸着温度や酸素雰囲気中の酸素導入量などを制御することにより、形成される酸化物層４ａ中の平均酸素濃度を制御することで、ＳｉＣとの界面において所望のバリアハイトを得ることができる。
また、チャンバー内に酸素ガスを導入するようにしても良いが、チャンバーを高温化するときに自然的に酸素が発生することから、その酸素を利用して酸化が行われるようにし、酸化物層４ａを形成しても良い。すなわち、一般的には、チャンバーを高温化するときに酸素が発生することから、その酸素を排出させた後に蒸着を行うことで酸素が含まれない純粋な金属膜を形成するのであるが、その酸素の排出を意図的に行わないようにし、酸化物層４ａの形成に利用するようにしても良い。
そして、酸化物層４ａの形成に用いた蒸着装置内でそのままモリブデン、チタン、ニッケルもしくはこれらの合金層の成膜を続けることで金属層４ｂを形成する。このとき、酸化物層４ａの形成の際に酸素ガスの導入を行っていたのであれば、酸素ガスの導入をやめることで、酸素が含まれていない純粋な、もしくは、無視できるほどに酸素濃度が薄い状態で金属層４ｂを形成することができる。また、チャンバーを高温化することで自然的に発生した酸素を用いる場合には、酸化物層４ａの形成の際に酸素が用い尽くされてしまうため、酸化物層４ａの形成後にそのまま続けて金属層４ｂを形成すれば良い。
なお、このように酸化物層４ａと金属層４ｂを同種の金属で続けて形成していることから、酸化物層４ａと金属層４ｂとの間は厳密な境界が無くても良く、さらに、バリアハイトを決定するのはＳｉＣとの界面における酸化物層４ａ中の平均酸素濃度であるため、その界面での平均酸素濃度が所望値になっていれば、酸化物層４ａの平均酸素濃度が厚み方向において変化していても構わない。
その後、金属層４ｂの上に例えばチタンとアルミニウムを積層することにより接合用電極４ｃを成膜する。接合用電極４ｃの成膜については、酸化物層４ａや金属層４ｂの形成に用いた蒸着装置にてそのまま行っても良いし、他の成膜装置を用いて行っても良い。そして、酸化物層４ａ、金属層４ｂおよび接合用電極４ｃをパターニングすることでショットキー電極４を形成する。さらに、ｎ+型基板１の裏面１ｂ側にニッケル、チタン、モリブデン、タングステン等により構成される金属層を形成することにより、オーミック電極５を形成する。これにより、図１に示したＳＢＤ１０を備えたＳｉＣ半導体装置が完成する。
以上説明したように、本実施形態では、ショットキー電極４のうちＳｉＣと直接接触する部分を酸化物層４ａにて構成している。このため、ＳｉＣとの間のバリアハイトを高くすることが可能となり、逆方向リーク電流値を低減することができる。さらに、このような酸化物層４ａの平均酸素濃度（重量％）を変化させることにより、バリアハイトの値を制御することができる。したがって、バリアハイトを制御し、逆方向リーク電流値が高くなることを抑制できる。
また、酸化物層４ａの上に酸化物層４ａの構成金属と同金属で構成された金属層４ｂを配置しているため、接合用電極４ｃを酸化物層４ａを構成する金属と異種金属で構成する場合に、酸化物層４ａの上に直接接合用電極４ｃを積む場合と比べて、高密着強度とすることが可能になる。また、接触箇所での抵抗も低減することができ、低コンタクト抵抗化を図ることができる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態のＳｉＣ半導体装置は、第１実施形態に対してＳＢＤ１０におけるショットキー電極４の構造を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
図６は、本実施形態にかかるＳＢＤ１０を備えたＳｉＣ半導体装置のショットキー電極４の詳細構造を概略的に表した断面図である。この図に示すように、金属層４ｂの上にキャップ層４ｄが形成されており、このキャップ層４ｄの上に接合用電極４ｃが形成されている。キャップ層４ｄは、金属層４ｂの構成金属、すなわちモリブデン、チタン、ニッケルもしくはそれらの合金よりも酸化し難い金属で構成され、例えば金属層４ｂがモリブデンで構成される場合にはタングステンやニッケルなどで構成される。
このようなキャップ層４ｄを形成することにより、アニールなどの熱処理時に処理雰囲気からの金属層４ｂへの酸素の混入を防止することができ、金属層４ｂの酸化を抑制することができる。図７は、ショットキー電極４の形成工程を示す断面図である。この工程以外については、第１実施形態と同様である。
まず、図７（ａ）に示す工程において、上述した図５（ｅ）に示す工程の酸化物層４ａおよび金属層４ｂの形成工程まで行う。この後、金属層４ｂの上に、例えばタングステンやニッケルなどで構成されるキャップ層４ｄを形成する。そして、キャップ層４ｄで金属層４ｂを覆った状態で例えば８００℃以上の高温でアニールを行ったのち、図７（ｂ）に示すようにキャップ層４ｄの上に接合用電極４ｃを形成する。このように、キャップ層４ｄで金属層４ｂを覆った状態でアニールを行っているため、アニール装置内のチャンバーから酸素が発生したとしても、それが金属層４ｂに混入されることを防ぐことができ、金属層４ｂの酸化を抑制できる。特に、接合用電極４ｃの構成金属に例えばアルミニウムを用いる場合には、アルミニウムの溶融温度が低く、アニール時に溶融されてしまうことから、接合用電極４ｃを形成する前にアニールを行わなければならず、金属層４ｂの表面を何も覆っていなければ酸化されてしまうが、キャップ層４ｂをアニール前に備えておくことでそれを抑制することが可能となる。
また、このようなキャップ層４ｄを備えておくことで、ＳｉＣ半導体装置の製造後においても金属層４ｂを覆った状態にできるため、製造後に金属層４ｂが酸化されることを抑制することが可能となる。
（他の実施形態）
上記実施形態では、酸素雰囲気中においてモリブデン、チタン、ニッケルもしくはこれらの合金層を蒸着していくことにより、これらを酸化させ、酸化物層４ａを形成する例について説明した。しかしながら、これは単なる一例を示したに過ぎない。例えば、酸素雰囲気中で蒸着金属を酸化させながら酸化物層４ａの平均酸素濃度を制御することもできるが、更に後で熱処理を行うことで酸化物層４ａの平均酸素濃度を制御することできる。また、モリブデン、チタン、ニッケルもしくはこれらの合金層を蒸着してから、後で熱処理を行うことで酸化物層４ａとすることもできる。
なお、第２実施形態のようにキャップ層４ｄで金属層４ｂを覆った構造では実施できないが、第１実施形態のようにキャップ層４ｄを備えていない構造の場合には、アニール時に酸化物層４ａの平均酸素濃度を高くすることもできる。
また、上記実施形態では、ＳＢＤ１０の一例を挙げたが、少なくともＳＢＤ１０の主要素、つまりｎ+型基板１、ｎ-型ドリフト層２、ショットキー電極４およびオーミック電極５が備えられているものであれば本発明を適用することができる。
また、上記実施形態では、第１導電型をｎ型とし、第２導電型をｐ型とするＳｉＣ半導体装置について説明したが、各導電型を反転させた構造としても良い。
１ ｎ+型基板
１ａ 主表面
１ｂ 裏面
２ ｎ-型ドリフト層
３ 絶縁膜
４ ショットキー電極
４ａ 酸化物層
４ｂ 金属層
４ｃ 接合用電極
４ｄ キャップ層
５ オーミック電極
１０ ＳＢＤ

Claims (4)

  1. 主表面（１ａ）および裏面（１ｂ）を有し、第１導電型の炭化珪素からなる基板（１）と、
    前記基板（１）の前記主表面（１ａ）上に形成され、前記基板（１）よりも低不純物濃度とされた第１導電型の炭化珪素からなるドリフト層（２）と、
    前記ドリフト層（２）の上に配置され、該ドリフト層（２）におけるセル部において、前記ドリフト層（２）の表面とショットキー接触するように形成されたショットキー電極（４）と、
    前記基板（１）の裏面（１ｂ）に形成されたオーミック電極（５）と、を有してなるショットキーバリアダイオード（１０）を備えた炭化珪素半導体装置において、
    前記ショットキー電極（４）は、前記ドリフト層（２）と直接接触し、モリブデン、チタン、ニッケルもしくはこれらの合金の酸化物にて構成された酸化物層（４ａ）を含み、
    前記ショットキー電極（４）は、前記酸化物層（４ａ）の上に形成され、該酸化物層（４ａ）の構成金属と同じ金属で構成された金属層（４ｂ）と、前記金属層（４ｂ）の上に形成された接合用電極（４ｃ）と、を有し、
    前記金属層（４ｂ）と前記接合用電極（４ｃ）との間には、前記金属層（４）の構成金属よりも酸化し難い金属で構成されたキャップ層（４ｄ）が備えられていることを特徴とするショットキーバリアダイオードを備えた炭化珪素半導体装置。
  2. 主表面（１ａ）および裏面（１ｂ）を有し、第１導電型の炭化珪素からなる基板（１）と、
    前記基板（１）の前記主表面（１ａ）上に形成され、前記基板（１）よりも低不純物濃度とされた第１導電型の炭化珪素からなるドリフト層（２）と、
    前記ドリフト層（２）の上に配置され、該ドリフト層（２）におけるセル部において、前記ドリフト層（２）の表面とショットキー接触するように形成されたショットキー電極（４）と、
    前記基板（１）の裏面（１ｂ）に形成されたオーミック電極（５）と、を有してなるショットキーバリアダイオード（１０）を備えた炭化珪素半導体装置の製造方法であって、
    前記ショットキー電極（４）を形成する工程として、前記ドリフト層（２）の表面に、該ドリフト層（２）と直接接触し、モリブデン、チタン、ニッケルもしくはこれらの合金の酸化物にて構成される酸化物層（４ａ）を形成する工程を含み、
    前記ショットキー電極（４）を形成する工程として、
    前記酸化物層（４ａ）の上に、該酸化物層（４ａ）の構成金属と同じ金属で構成される金属層（４ｂ）を形成する工程と、
    前記金属層（４ｂ）の上に、接合用電極（４ｃ）を形成する工程と、を含んでおり、
    さらに、前記金属層（４ｂ）の上に該金属層（４ｂ）よりも酸化し難い金属にて構成されるキャップ層（４ｄ）を形成する工程と、
    前記キャップ層（４ｄ）で前記金属層（４ｂ）を覆った状態で熱処理を行う工程と、を含み、
    前記接合用電極（４ｃ）を形成する工程を前記熱処理後に行うことを特徴とするショットキーバリアダイオードを備えた炭化珪素半導体装置の製造方法。
  3. 前記酸化物層（４ａ）を形成する工程では、モリブデン、チタン、ニッケルもしくはこれらの合金層を酸化雰囲気中で形成すること、もしくは、モリブデン、チタン、ニッケルもしくはこれらの合金層を形成したのち加熱処理を行うことで酸化することにより、前記酸化物層（４ａ）を形成することを特徴とする請求項２に記載のショットキーバリアダイオードを備えた炭化珪素半導体装置の製造方法。
  4. 前記酸化物層（４ａ）を形成する工程では、モリブデン、チタン、ニッケルもしくはこれらの合金層を酸化雰囲気中で形成したのち、さらに熱処理を行うことで前記酸化物層（４ａ）内の平均酸素濃度を制御することを特徴とする請求項２に記載のショットキーバリアダイオードを備えた炭化珪素半導体装置の製造方法。
JP2009071827A 2009-03-24 2009-03-24 ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法 Expired - Fee Related JP5453867B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009071827A JP5453867B2 (ja) 2009-03-24 2009-03-24 ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
DE102010002798A DE102010002798B8 (de) 2009-03-24 2010-03-12 Siliziumkarbid-Halbleitervorrichtung mit Schottky-Sperrschichtdiode und Verfahren zu deren Fertigung
US12/659,853 US8324704B2 (en) 2009-03-24 2010-03-23 Silicon carbide semiconductor device with Schottky barrier diode and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009071827A JP5453867B2 (ja) 2009-03-24 2009-03-24 ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010225877A JP2010225877A (ja) 2010-10-07
JP5453867B2 true JP5453867B2 (ja) 2014-03-26

Family

ID=42675164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009071827A Expired - Fee Related JP5453867B2 (ja) 2009-03-24 2009-03-24 ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US8324704B2 (ja)
JP (1) JP5453867B2 (ja)
DE (1) DE102010002798B8 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141410B2 (en) 2016-01-12 2018-11-27 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle and elevator

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012083230A2 (en) * 2010-12-17 2012-06-21 Diodes Zetex Semiconductors Limited High efficiency rectifier
US8937319B2 (en) * 2011-03-07 2015-01-20 Shindengen Electric Manufacturing Co., Ltd. Schottky barrier diode
WO2014087601A1 (ja) * 2012-12-03 2014-06-12 パナソニック株式会社 半導体装置およびその製造方法
JP2015032627A (ja) * 2013-07-31 2015-02-16 株式会社東芝 半導体装置
US9691910B2 (en) * 2013-08-19 2017-06-27 Idemitsu Kosan Co., Ltd. Oxide semiconductor substrate and schottky barrier diode
CN103839784A (zh) * 2013-12-31 2014-06-04 北京市润大正兴电子技术有限公司 离子注入掩膜方法及碳化硅肖特基二极管制造方法
KR102216310B1 (ko) * 2014-02-24 2021-02-18 한국전자통신연구원 산화물 반도체 형성방법
JP6558367B2 (ja) * 2014-06-13 2019-08-14 住友電気工業株式会社 半導体積層体、半導体積層体の製造方法および半導体装置の製造方法
JP6158153B2 (ja) 2014-09-19 2017-07-05 株式会社東芝 半導体装置及びその製造方法
JP6584880B2 (ja) * 2015-09-11 2019-10-02 株式会社東芝 半導体装置
JP6782615B2 (ja) 2016-11-21 2020-11-11 株式会社デンソー 半導体装置の製造方法
JP6439774B2 (ja) 2016-11-21 2018-12-19 トヨタ自動車株式会社 半導体装置の製造方法
JP2019054170A (ja) * 2017-09-15 2019-04-04 株式会社東芝 半導体装置
JP6977465B2 (ja) 2017-10-06 2021-12-08 株式会社デンソー 半導体装置の製造方法
CN110504326B (zh) * 2018-05-17 2022-10-14 联华电子股份有限公司 萧特基二极管
EP4207308A1 (en) * 2020-08-27 2023-07-05 Shindengen Electric Manufacturing Co., Ltd. Wide gap semiconductor device
RU206535U1 (ru) * 2021-03-10 2021-09-15 Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Тестовая ячейка для контроля качества изготовления диодов шоттки на карбиде кремния

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63157466A (ja) * 1986-12-20 1988-06-30 Fujitsu Ltd シヨツトキ−バリアダイオ−ド
US5027166A (en) * 1987-12-04 1991-06-25 Sanken Electric Co., Ltd. High voltage, high speed Schottky semiconductor device and method of fabrication
JP3665548B2 (ja) * 2000-09-01 2005-06-29 新電元工業株式会社 ショットキー接合型半導体デバイス
US8089097B2 (en) * 2002-12-27 2012-01-03 Momentive Performance Materials Inc. Homoepitaxial gallium-nitride-based electronic devices and method for producing same
JP4814533B2 (ja) * 2005-02-25 2011-11-16 ローム株式会社 半導体装置およびその製造方法
JP5037003B2 (ja) * 2005-11-25 2012-09-26 一般財団法人電力中央研究所 ショットキーバリアダイオードおよびその使用方法
JP4356764B2 (ja) * 2007-04-18 2009-11-04 株式会社デンソー 炭化珪素半導体装置
JP4356767B2 (ja) * 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4420062B2 (ja) * 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4375439B2 (ja) * 2007-05-30 2009-12-02 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4333782B2 (ja) * 2007-07-05 2009-09-16 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP2009158519A (ja) * 2007-12-25 2009-07-16 Toyota Motor Corp 半導体装置及びその製造方法
US7851881B1 (en) * 2008-03-21 2010-12-14 Microsemi Corporation Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141410B2 (en) 2016-01-12 2018-11-27 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle and elevator

Also Published As

Publication number Publication date
US20100244049A1 (en) 2010-09-30
DE102010002798A1 (de) 2010-10-07
US8324704B2 (en) 2012-12-04
DE102010002798B4 (de) 2012-11-29
JP2010225877A (ja) 2010-10-07
DE102010002798B8 (de) 2013-03-07

Similar Documents

Publication Publication Date Title
JP5453867B2 (ja) ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP6580267B2 (ja) 半導体装置および半導体装置の製造方法
JP4420062B2 (ja) ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP5408929B2 (ja) 半導体装置および半導体装置の製造方法
JP4375439B2 (ja) ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP5482107B2 (ja) 炭化珪素半導体装置の製造方法
JP5341373B2 (ja) ダイオード
JP4396724B2 (ja) ショットキーバリアダイオードを備えた炭化珪素半導体装置
JP4594113B2 (ja) 半導体装置の製造方法
JP6477106B2 (ja) 半導体装置
TWI521693B (zh) 蕭基能障二極體及其製造方法
JP2008270412A (ja) 炭化珪素半導体装置
JP2006210569A (ja) 半導体装置および半導体装置の製造方法
JP4091931B2 (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP2009043880A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP5982109B2 (ja) 炭化珪素半導体装置
JP2011091179A (ja) バイポーラ型半導体装置およびその製造方法
JP5470254B2 (ja) 接合型半導体装置およびその製造方法
TW200921792A (en) High switching speed two mask schottky diode with high field breakdown
JP4038498B2 (ja) 半導体素子および半導体素子の製造方法
WO2010024240A1 (ja) バイポーラ型炭化珪素半導体装置およびその製造方法
JP4038499B2 (ja) 半導体装置および半導体装置の製造方法
JP4087368B2 (ja) ＳｉＣ半導体装置の製造方法
US20230197782A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP5775711B2 (ja) 炭化珪素半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131223

R150 Certificate of patent or registration of utility model

Ref document number: 5453867

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees