JPS63157466A - シヨツトキ−バリアダイオ−ド - Google Patents
シヨツトキ−バリアダイオ−ドInfo
- Publication number
- JPS63157466A JPS63157466A JP30446286A JP30446286A JPS63157466A JP S63157466 A JPS63157466 A JP S63157466A JP 30446286 A JP30446286 A JP 30446286A JP 30446286 A JP30446286 A JP 30446286A JP S63157466 A JPS63157466 A JP S63157466A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tixny
- tixoy
- interface
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 238000004544 sputter deposition Methods 0.000 claims abstract description 8
- 239000010936 titanium Substances 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 15
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 5
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 229910052786 argon Inorganic materials 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000004678 hydrides Chemical class 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要〕
本発明はショットキーバリアダイオードおいて、アルミ
ニウムとシリコンとの界面に窒化チタン及び／又は酸化
チタンを一部介在させ、製造工程の種々の要因により影
響されずに、所望の順方向電流−電圧特性を再現性良（
得ることが出来るようにしたものである。
ニウムとシリコンとの界面に窒化チタン及び／又は酸化
チタンを一部介在させ、製造工程の種々の要因により影
響されずに、所望の順方向電流−電圧特性を再現性良（
得ることが出来るようにしたものである。
本発明はショットキーバリアダイオードに係り、特に金
ヱ層とエピタキシャル層との界面に関する。
ヱ層とエピタキシャル層との界面に関する。
ショットキーバリアダイオードにおいて、順方向電流（
ＩＦ）−電圧（ＶＦ）特性は重要であり、ばらつきの少
ないことが要求される。
ＩＦ）−電圧（ＶＦ）特性は重要であり、ばらつきの少
ないことが要求される。
このダイオードをＴＴＬ回路に組み込んで使用する場合
には動作速度が速いことが必要である。
には動作速度が速いことが必要である。
動作速度はｖＦが低い程遠いため、上記のダイオードで
は、バリアハイドΦｂが小さいＴｉをバリアメタルとし
て使用している。
は、バリアハイドΦｂが小さいＴｉをバリアメタルとし
て使用している。
第７図はこの種の従来のショットキーバリアダイオード
１の一部を慨略的に示す。同図中、２はシリコン基板、
３はエピタキシャル成長層、４は絶縁層、５は導電メタ
ルとしてのＡ２層、６はバリアメタルである。バリアメ
タル６のうち符号６ａで示す部分がエピタキシャル成長
ＷＪ３とＡｅ１１５との間の界面層を形成する。
１の一部を慨略的に示す。同図中、２はシリコン基板、
３はエピタキシャル成長層、４は絶縁層、５は導電メタ
ルとしてのＡ２層、６はバリアメタルである。バリアメ
タル６のうち符号６ａで示す部分がエピタキシャル成長
ＷＪ３とＡｅ１１５との間の界面層を形成する。
界面Ｈ６ａ （バリアメタル６）は、Ｘで示すＴｉ
Ａ２ ７と口で示すＴ ； ｘ ｓ ｉ ｙ ８とより
ｙ なる組成である。この界面ｍ６ａのバイリアハイドはΦ
、１であり、ダイオード１は第８図中縮重で示すＩＦ−
Ｖ、特性を有する。
Ａ２ ７と口で示すＴ ； ｘ ｓ ｉ ｙ ８とより
ｙ なる組成である。この界面ｍ６ａのバイリアハイドはΦ
、１であり、ダイオード１は第８図中縮重で示すＩＦ−
Ｖ、特性を有する。
ところで、このダイオード１は、第９図に示すように、
絶縁層４に窓をあけ、厚さが約１００人のＴｉ膜９をス
パッタリングで形成し、この上にＡ２層５を形成し、こ
の後、図示はしないが、絶縁層とＡ２層とを交互に形成
することにより製造される。
絶縁層４に窓をあけ、厚さが約１００人のＴｉ膜９をス
パッタリングで形成し、この上にＡ２層５を形成し、こ
の後、図示はしないが、絶縁層とＡ２層とを交互に形成
することにより製造される。
絶縁層及びＡＪ！ｌの形成過程で全体が加熱される。例
えば絶縁層をＰＳＧで形成したときには、４２０〜４５
０℃の熱が３０分〜１時間か）る。
えば絶縁層をＰＳＧで形成したときには、４２０〜４５
０℃の熱が３０分〜１時間か）る。
このＴｉ ！！Ｊ９形成後における製造工程における熱
により、Ｔ１膜７のＴｉは、Ａ２及び３ｉと反応して前
記のＴ ｉ ＸＡｌｙ７．Ｔ ｉ ｘＳ ＋ ｙ８とな
る。
により、Ｔ１膜７のＴｉは、Ａ２及び３ｉと反応して前
記のＴ ｉ ＸＡｌｙ７．Ｔ ｉ ｘＳ ＋ ｙ８とな
る。
各製造設備の間でのＴ１膜７が受【プる熱ｍのバラツキ
は避けられない。またＴｉ膜膜内自体質についても、ス
パッタリング装置間である程度ばらついてしまう。
は避けられない。またＴｉ膜膜内自体質についても、ス
パッタリング装置間である程度ばらついてしまう。
熱がか）り過ぎたときには、第１０図に示すようにＴｉ
ＸＡ２，７の一部及びＴ ｒ ｘｓ ｔ ｙｓの一部が
ＡＩＬ層５及びエピタキシャル成長層３内に拡散し、界
面１１６ａは薄くなる。これによりバリアハイドが増し
てΦｂ２となり、ｖＦが高くなって、ｒＦ−Ｖ、特性は
例えば線■で示すようになってしまい、所定のＩＦｌに
おいてｖＦは所望の値より比較的大なる値ΔｖＦ違って
しまう。ΔｖＦが大きいと、ダイオードは動作速度が遅
くなりＴＴＬ回路に組み込むのに不適となり、不良品と
なっしまう。
ＸＡ２，７の一部及びＴ ｒ ｘｓ ｔ ｙｓの一部が
ＡＩＬ層５及びエピタキシャル成長層３内に拡散し、界
面１１６ａは薄くなる。これによりバリアハイドが増し
てΦｂ２となり、ｖＦが高くなって、ｒＦ−Ｖ、特性は
例えば線■で示すようになってしまい、所定のＩＦｌに
おいてｖＦは所望の値より比較的大なる値ΔｖＦ違って
しまう。ΔｖＦが大きいと、ダイオードは動作速度が遅
くなりＴＴＬ回路に組み込むのに不適となり、不良品と
なっしまう。
上記のように従来のダイオードは、そのＩＦ−■Ｆ特性
が、製造過程で影響を受は易いという問題点があった。
が、製造過程で影響を受は易いという問題点があった。
本発明は、半導体基板上のエピタキシャル層と金属層と
の間の界面層を、窒化チタン及び／又は酸化チタンを所
望固含有した組成としてなるものである。
の間の界面層を、窒化チタン及び／又は酸化チタンを所
望固含有した組成としてなるものである。
上記の組成は、製造工程がばらついても、バリアハイド
が影響されにり）、製造設備の違いによりＩＦ−Ｖ、特
性の違いを制限する。
が影響されにり）、製造設備の違いによりＩＦ−Ｖ、特
性の違いを制限する。
（実施例〕
第１図は本発明になるショットキーバリアダイオード２
０を示す。同図中、第７図に示す構成部分と対応する部
分には同一符号を付しその説明を省略する。
０を示す。同図中、第７図に示す構成部分と対応する部
分には同一符号を付しその説明を省略する。
２１はバリアメタルであり、エピタキシャル成長層３と
／１層５との間に介在している。このうち符号２１ａで
示す部分が、エピタキシャル成長層３と／Ｍ！１ｉｉ５
との間の界面層を形成する。界面１１２１ａ（バリアメ
タル２１）は、Ｘで示すＴ ｉ ｘＡＩｌｙ７．口で示
すＴ ｉ ｘ Ｓ ｉ ｙ ８どの他にＯで示すＴｉｘ
Ｎｙ（窒化チタン）２２及びΔで示すＴｉｘＯｙ（酸化
チタン）２３を含んだ組成である。Ｔｉ Ｎ ２２
及びＴ ＋ ｘｏ、２３の ｙ 合計の含有量の全体に対する割合は２０％以下であり、
以下に述べるように制御されている。
／１層５との間に介在している。このうち符号２１ａで
示す部分が、エピタキシャル成長層３と／Ｍ！１ｉｉ５
との間の界面層を形成する。界面１１２１ａ（バリアメ
タル２１）は、Ｘで示すＴ ｉ ｘＡＩｌｙ７．口で示
すＴ ｉ ｘ Ｓ ｉ ｙ ８どの他にＯで示すＴｉｘ
Ｎｙ（窒化チタン）２２及びΔで示すＴｉｘＯｙ（酸化
チタン）２３を含んだ組成である。Ｔｉ Ｎ ２２
及びＴ ＋ ｘｏ、２３の ｙ 合計の含有量の全体に対する割合は２０％以下であり、
以下に述べるように制御されている。
第２図はＴｉ膜２４をスパッタリングぞ形成した後の状
態を示す。スパッタリングは、第３図に示すように、Ａ
「にＮ２及びｏ２を所定の微少量混入させた混合ガスの
ボンベ２５を使用して行なう。例えばＡｒにＮ２が２０
０１）ｌ）Ｈ及び０２が２０ｐｐ）ｌ混入された混合ガ
スのボンベを使用する。第３図中、２６は真空チャンバ
である。
態を示す。スパッタリングは、第３図に示すように、Ａ
「にＮ２及びｏ２を所定の微少量混入させた混合ガスの
ボンベ２５を使用して行なう。例えばＡｒにＮ２が２０
０１）ｌ）Ｈ及び０２が２０ｐｐ）ｌ混入された混合ガ
スのボンベを使用する。第３図中、２６は真空チャンバ
である。
この混合ガスを使用してスパッタリングを行なうことに
よりＮ２．０２がＴｉと反応し、Ｔｉ Ｎ Ｔｉ
Ｘ０ｙが生成し、Ｊｉ中にＸ ｙ′ Ｔｉ Ｎ ２２及びＴ ｉ Ｘ０ｙ２３を含有する
組 ｙ 成のＴｉ膜２４が形成される。
よりＮ２．０２がＴｉと反応し、Ｔｉ Ｎ Ｔｉ
Ｘ０ｙが生成し、Ｊｉ中にＸ ｙ′ Ｔｉ Ｎ ２２及びＴ ｉ Ｘ０ｙ２３を含有する
組 ｙ 成のＴｉ膜２４が形成される。
■ｉ膜膜形後後、Ａ２層５が形成され更に絶縁層とＡ２
層とを交互に形成される。このときに全体が加熱され、
Ｔ１膜２４中のＴｉはＡ２及びＳｉ と反応して、Ｔｉ
Ａｅ ７．ＴｌＸ５ｉｙｙ ８となる。Ｔｉ Ｎ ２２及びＴｉｘＯｙ２３は
ｙ 安定でありＡｅ、ｓｔとは極めて反応しにくいため、そ
のま）の形で、残る。
層とを交互に形成される。このときに全体が加熱され、
Ｔ１膜２４中のＴｉはＡ２及びＳｉ と反応して、Ｔｉ
Ａｅ ７．ＴｌＸ５ｉｙｙ ８となる。Ｔｉ Ｎ ２２及びＴｉｘＯｙ２３は
ｙ 安定でありＡｅ、ｓｔとは極めて反応しにくいため、そ
のま）の形で、残る。
これにより、第１図に示すように、バリアメタル２１は
、Ｔ ｉ Ａ ’ｌ ７ 、Ｔ ｉ ｘ Ｓ ｉ
ｙ ８ 。
、Ｔ ｉ Ａ ’ｌ ７ 、Ｔ ｉ ｘ Ｓ ｉ
ｙ ８ 。
ｙ
Ｔ ｉ Ｎ ２２ 、Ｔ ｔ ｘ Ｏｙ ２３の組
成となり、ｙ これらが協働してバリアハイドΦｂ３を形成し、ダイオ
ード２０は第４図中線■で示すＩ、−Ｖ、特性を有する
。
成となり、ｙ これらが協働してバリアハイドΦｂ３を形成し、ダイオ
ード２０は第４図中線■で示すＩ、−Ｖ、特性を有する
。
上記のＡｎ！ｆ、絶縁層の形成工程で予定より余分に加
熱されたときには、従来の場合と同じく第５図に示すよ
うに、Ｔ１ｘＡ乏ｙ７の一部及びＴｉＸ５ｉｙ８の一部
がＡ２層５及びエピタキシャル成長層３内に拡散する。
熱されたときには、従来の場合と同じく第５図に示すよ
うに、Ｔ１ｘＡ乏ｙ７の一部及びＴｉＸ５ｉｙ８の一部
がＡ２層５及びエピタキシャル成長層３内に拡散する。
しかし、ＴｉＸＮ。
２２及びＴ ｒ ｘ ｏ ｙ ２３は反応しにくいため
、Ａｅ、Ｓｉとは反応せず、界面に残留し続ける。
、Ａｅ、Ｓｉとは反応せず、界面に残留し続ける。
このため、界面層２１ａのバリアバイトは前記の場合よ
り多少上昇するも殆んど変わらず、■。
り多少上昇するも殆んど変わらず、■。
−Ｖ、特性も例えば第４図中線ＩＶで示す如くになり、
所定のＩＦＩにおけるＶ、の変化伍ΔＶ［は僅かの値に
留まり、ダイオードの１．−ＶＦ特性は許容誤差範囲に
収まる。
所定のＩＦＩにおけるＶ、の変化伍ΔＶ［は僅かの値に
留まり、ダイオードの１．−ＶＦ特性は許容誤差範囲に
収まる。
従って、上記のダイオード２０は、製造：［程での種々
のばらつきによりＩ −Ｖ、特性が影響されにくいも
のとなる。
のばらつきによりＩ −Ｖ、特性が影響されにくいも
のとなる。
こ）で、バリアメタル２１中のＴ１ｘＮｙ２２及びＴｉ
ｘＯｙ２３の伍は、前記の混合ガス中のＮ２，０２の岱
により定まる。一方、混合ガス中のＮ、０２の但を正確
に定めることは容易である。従って、Ｎ２，０２の聞を
違えた混合ガスを使用することにより、バリアメタル２
１中のＴｉ Ｎ ２２及びＴ ｉ ｘｏ、２３の口
を制御す ｙ ることが可能となり、バリアメタル２１中に所定ｆｆ１
（７）Ｔｉ Ｎ ２２及びＴ ＋ ｘｏ、２３ｆｆ
ｉを形成 ｙ させることが出来、終極的に所望のバリアハイドを有す
る界面ＦＩＪ２１ａを形成することが出来る。
ｘＯｙ２３の伍は、前記の混合ガス中のＮ２，０２の岱
により定まる。一方、混合ガス中のＮ、０２の但を正確
に定めることは容易である。従って、Ｎ２，０２の聞を
違えた混合ガスを使用することにより、バリアメタル２
１中のＴｉ Ｎ ２２及びＴ ｉ ｘｏ、２３の口
を制御す ｙ ることが可能となり、バリアメタル２１中に所定ｆｆ１
（７）Ｔｉ Ｎ ２２及びＴ ＋ ｘｏ、２３ｆｆ
ｉを形成 ｙ させることが出来、終極的に所望のバリアハイドを有す
る界面ＦＩＪ２１ａを形成することが出来る。
第６図はダイオードのＩＦ−Ｖ、特性をスバツタリング
工程で使用した混合ガスの成分と対応させて示す。同図
中、線ＶはＡ ｒ ＋ １５０ｐ１）ＨＮ ２ ＋２０
１）ｌ）８０２の混合ガスを使用した場合、線■はＡ
ｒ ＋１００１）ｐＨＮ ２ ＋ ２０ ＤＩ）Ｈ０２
の混合ガスを使用した場合、線■はＡｌ゛＋ ５０ｐ１
１Ｍ Ｎ２＋ ２０ｐ１）ＨＯ２の混合ガスを使用した
場合、線■は△ｒ＋１５０ｐ１）ＨＮ ２ ＋ ４０
ＤＤＨＯ２の混合ガスを使用した場合のＩＦ−ＶＦ特性
を示す。同図よりＮ２゜０２の混入量を増やす程■Ｆが
小さくなっていること及び所望の混合ガスを使用するこ
とにより希望するＩ −ＶＦ特性を有するダイオード
を製造できることが分かる。
工程で使用した混合ガスの成分と対応させて示す。同図
中、線ＶはＡ ｒ ＋ １５０ｐ１）ＨＮ ２ ＋２０
１）ｌ）８０２の混合ガスを使用した場合、線■はＡ
ｒ ＋１００１）ｐＨＮ ２ ＋ ２０ ＤＩ）Ｈ０２
の混合ガスを使用した場合、線■はＡｌ゛＋ ５０ｐ１
１Ｍ Ｎ２＋ ２０ｐ１）ＨＯ２の混合ガスを使用した
場合、線■は△ｒ＋１５０ｐ１）ＨＮ ２ ＋ ４０
ＤＤＨＯ２の混合ガスを使用した場合のＩＦ−ＶＦ特性
を示す。同図よりＮ２゜０２の混入量を増やす程■Ｆが
小さくなっていること及び所望の混合ガスを使用するこ
とにより希望するＩ −ＶＦ特性を有するダイオード
を製造できることが分かる。
なお、第６図は、１００人のＴｉ膜及び１μのＡ２層を
形成し、アニール４５０℃２３０分を３回繰り返した場
合であって、界面層の面積が２５６μ２のときの特性で
ある。
形成し、アニール４５０℃２３０分を３回繰り返した場
合であって、界面層の面積が２５６μ２のときの特性で
ある。
なお、バリアメタル２１中に、Ｔ ｉ ＸＮｙ２２及び
Ｔ１ｘｏｙ２３のうちいずれか一方のみが混入した構成
であってもよく、上記と同Ｉ！な効果を有する。
Ｔ１ｘｏｙ２３のうちいずれか一方のみが混入した構成
であってもよく、上記と同Ｉ！な効果を有する。
本発明によれば、界面層が所定回の窒化チタン及び／又
は酸化チタンを含有した組成であるため、製造過程の違
いによるバリアハイドへの影響が少なく、然して製造装
置が相違しても、速い動作速度を有する所望の順方向電
流−電圧特性を有するものを再現性良く得ることが出来
、歩留りの向上を図ることが出来る。
は酸化チタンを含有した組成であるため、製造過程の違
いによるバリアハイドへの影響が少なく、然して製造装
置が相違しても、速い動作速度を有する所望の順方向電
流−電圧特性を有するものを再現性良く得ることが出来
、歩留りの向上を図ることが出来る。
第１図は本発明になるショットキーバリアダイオードの
一実施例の要部の拡大断面図、第２図は７ｉ膜形成後の
状態を示す図、第３図はＴｉ膜形成用のスパッタリング
装置の概略図、 第４図は第１図のダイオードのＩＦ−ｖＦ特性のばらつ
きを説明する図、 第５図は熱がか）り過ぎた場合の界面（の状態を説明す
る図、 第６図は混合ガスの成分の違いに対応するダイオードの
１．−ＶＦ特性の違いを説明する図、第７図は従来のシ
ョットキーバリアダイオードの１例の要部の拡大断面図
、 第８図は第７図のダイオードのＩＦ−Ｖ、特性のばらつ
きを説明する図、 第９図はＴｉ膜形成後の状態を示す図、第１０図は熱が
か）り過ぎた場合の界面層の状態を説明する図である。 図において、 ２はシリコン基板、 ３はエピタキシャル成長層、 ４は絶縁層 ５はＡ２層、 ７はＴｉｘＡ之ッ、 ８はＴ ｊ ｘ Ｓ ｊ ｙ ｓ ２０はショットキーバリアダイオード、２１はバリアメ
タル、 ２１ａは界面層、 ２２はＴ ｊ ｘ Ｎ ｙ １ ２３はＴｉｘＯｙｌ ２４はＴｉ膜、 ２５は混合ガスボンベである。 ス９シ、−，トキ−Ｉｔ”ＩＴり゛イイード零部の断面
図 第１図７５ 第３図 云毘今〃′スの遺い１て対ん・ するクイオードのＩＦ−ＶＦ 第５図 第７図 菓８図 Ｔ団莢形へイ支の１に無、１小才図 第９図 熱か゛つ゛づフ゛すｔき゛′ｊジ４＋−の、界面贋の扶
取、１寸・す図 第１Ｏ図
一実施例の要部の拡大断面図、第２図は７ｉ膜形成後の
状態を示す図、第３図はＴｉ膜形成用のスパッタリング
装置の概略図、 第４図は第１図のダイオードのＩＦ−ｖＦ特性のばらつ
きを説明する図、 第５図は熱がか）り過ぎた場合の界面（の状態を説明す
る図、 第６図は混合ガスの成分の違いに対応するダイオードの
１．−ＶＦ特性の違いを説明する図、第７図は従来のシ
ョットキーバリアダイオードの１例の要部の拡大断面図
、 第８図は第７図のダイオードのＩＦ−Ｖ、特性のばらつ
きを説明する図、 第９図はＴｉ膜形成後の状態を示す図、第１０図は熱が
か）り過ぎた場合の界面層の状態を説明する図である。 図において、 ２はシリコン基板、 ３はエピタキシャル成長層、 ４は絶縁層 ５はＡ２層、 ７はＴｉｘＡ之ッ、 ８はＴ ｊ ｘ Ｓ ｊ ｙ ｓ ２０はショットキーバリアダイオード、２１はバリアメ
タル、 ２１ａは界面層、 ２２はＴ ｊ ｘ Ｎ ｙ １ ２３はＴｉｘＯｙｌ ２４はＴｉ膜、 ２５は混合ガスボンベである。 ス９シ、−，トキ−Ｉｔ”ＩＴり゛イイード零部の断面
図 第１図７５ 第３図 云毘今〃′スの遺い１て対ん・ するクイオードのＩＦ−ＶＦ 第５図 第７図 菓８図 Ｔ団莢形へイ支の１に無、１小才図 第９図 熱か゛つ゛づフ゛すｔき゛′ｊジ４＋−の、界面贋の扶
取、１寸・す図 第１Ｏ図
Claims (2)
- （１）半導体基板（２）上のエピタキシャル層（３）と
金属層（５）との間の界面層（２１ａ）を、窒化チタン
（２２）及び／又は酸化チタン（２３）を所定量含有し
た組成としてなることを特徴とするショットキーバリア
ダイオード。 - （２）上記界面層（２１ａ）は、アルゴンガスに所望量
の窒素及び／又は酸素を混合してなる混合ガスを使用し
てチタンをスパッタリングすることにより形成されてな
ることを特徴とする特許請求の範囲第１項記載のショッ
トキーバリアダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30446286A JPS63157466A (ja) | 1986-12-20 | 1986-12-20 | シヨツトキ−バリアダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30446286A JPS63157466A (ja) | 1986-12-20 | 1986-12-20 | シヨツトキ−バリアダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63157466A true JPS63157466A (ja) | 1988-06-30 |
Family
ID=17933309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30446286A Pending JPS63157466A (ja) | 1986-12-20 | 1986-12-20 | シヨツトキ−バリアダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63157466A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010225877A (ja) * | 2009-03-24 | 2010-10-07 | Denso Corp | ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法 |
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58222565A (ja) * | 1982-06-21 | 1983-12-24 | Toshiba Corp | 半導体装置 |
| JPS63111665A (ja) * | 1986-10-30 | 1988-05-16 | Mitsubishi Electric Corp | 半導体装置 |
-
1986
- 1986-12-20 JP JP30446286A patent/JPS63157466A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58222565A (ja) * | 1982-06-21 | 1983-12-24 | Toshiba Corp | 半導体装置 |
| JPS63111665A (ja) * | 1986-10-30 | 1988-05-16 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11355613B2 (en) | 2002-08-12 | 2022-06-07 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11018237B2 (en) | 2002-08-12 | 2021-05-25 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11056569B2 (en) | 2002-08-12 | 2021-07-06 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US10950707B2 (en) | 2002-08-12 | 2021-03-16 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| JP2010225877A (ja) * | 2009-03-24 | 2010-10-07 | Denso Corp | ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法 |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US11610974B2 (en) | 2011-11-23 | 2023-03-21 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US11804533B2 (en) | 2011-11-23 | 2023-10-31 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US11843040B2 (en) | 2016-06-17 | 2023-12-12 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US11462643B2 (en) | 2016-11-18 | 2022-10-04 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4737474A (en) | Silicide to silicon bonding process | |
| US5658809A (en) | SOI substrate and method of producing the same | |
| JPS58115855A (ja) | 半導体装置およびその製造法 | |
| JPS63157466A (ja) | シヨツトキ−バリアダイオ−ド | |
| US5435264A (en) | Process for forming epitaxial BaF2 on GaAs | |
| JP2859864B2 (ja) | Ｂｐｓｇ膜の表面平坦化方法 | |
| US4525221A (en) | Alloying of aluminum metallization | |
| US5221638A (en) | Method of manufacturing a Schottky barrier semiconductor device | |
| JPH0691094B2 (ja) | 半導体装置の製造方法 | |
| JPH0226052A (ja) | 半導体装置およびその製造方法 | |
| JPH0770535B2 (ja) | 半導体装置の製造方法 | |
| JP2000150508A (ja) | 半導体素子の絶縁膜形成方法 | |
| JPH01270277A (ja) | 砒化ガリウム超階段バラクタダイオードの製造方法 | |
| JPH03280471A (ja) | 半導体装置の製造方法 | |
| JPS60113928A (ja) | 半導体装置の製造方法 | |
| KR910006090B1 (ko) | 반도체 장치의 금속막 다층 배선 제조방법 | |
| JP3607040B2 (ja) | 半導体装置の製造方法 | |
| JPS61114523A (ja) | 半導体装置の製造方法 | |
| JPH0555166A (ja) | 半導体装置の製造方法 | |
| JP2946543B2 (ja) | 半導体装置の製造方法 | |
| JPS63107133A (ja) | 半導体装置の製造方法 | |
| JPH03211880A (ja) | ショットキー接合の形成方法 | |
| JPH0254926A (ja) | 半導体装置の製造方法 | |
| JPS6376876A (ja) | 気相成長法 | |
| JPH01238126A (ja) | 半導体装置の製造方法 |