JPH0691094B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0691094B2 JPH0691094B2 JP3890187A JP3890187A JPH0691094B2 JP H0691094 B2 JPH0691094 B2 JP H0691094B2 JP 3890187 A JP3890187 A JP 3890187A JP 3890187 A JP3890187 A JP 3890187A JP H0691094 B2 JPH0691094 B2 JP H0691094B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicide
- nitrogen
- tisi
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 ポリサイドのシリサイド層にイオン注入により窒素を含
有させるか、又はシリサイド形成を窒素含有アルゴン雰
囲気でスパッタリング法で行うか、或いは窒素雰囲気中
でCVD法で行うことにより、耐熱性、耐酸化性の良いポ
リサイド電極を形成する。
有させるか、又はシリサイド形成を窒素含有アルゴン雰
囲気でスパッタリング法で行うか、或いは窒素雰囲気中
でCVD法で行うことにより、耐熱性、耐酸化性の良いポ
リサイド電極を形成する。
本発明は半導体装置の製造方法に係わり、詳しくは、シ
リコン層上に高融点金属のシリサイド層を持つ、所謂ポ
リサイド電極の形成方法の改善に関する。
リコン層上に高融点金属のシリサイド層を持つ、所謂ポ
リサイド電極の形成方法の改善に関する。
半導体装置において、電極としてポリシリコンのみでは
電気伝導度が余り良くないので、電気伝導度を良くする
ために、このポリシリコンの上にチタン（Ti）、モリブ
デン（Mo）等の高融点金属のシリサイドを形成した、ポ
リサイドがよく使用される。
電気伝導度が余り良くないので、電気伝導度を良くする
ために、このポリシリコンの上にチタン（Ti）、モリブ
デン（Mo）等の高融点金属のシリサイドを形成した、ポ
リサイドがよく使用される。
然しながら、ポリシリコン上の高融点金属のシリサイド
は、安定化処理をした後も、後処理の酸化、アニール等
の熱処理で、シリサイドとポリシリコンの界面で固相反
応が起こる。この状況を第４図に示す。
は、安定化処理をした後も、後処理の酸化、アニール等
の熱処理で、シリサイドとポリシリコンの界面で固相反
応が起こる。この状況を第４図に示す。
第４図はポリサイド電極に発生する不良モードを説明す
るための断面模式図である。
るための断面模式図である。
この図は、MOSFETのゲート電極を表すものである。
１はSi基板で、この上にゲート酸化膜となるSiO2膜２を
熱酸化等により形成する。更に、その上に不純物をドー
プしたポリシリコン層３を形成し、その上に高融点金属
のシリサイド層、例えばチタンシリサイド（TiSix）層
４を形成し、低抵抗化処理を施す。TiSixは低抵抗化処
理により、殆どのものがTiSi2の形となり低抵抗化と同
時に安定化するとはいえ、ポリサイドを形成しシリコン
（Si）上にあるときは、後処理の熱処理や表面酸化処理
で、シリサイドとSiの界面で固相反応が起こり、これが
障害の原因となる。
熱酸化等により形成する。更に、その上に不純物をドー
プしたポリシリコン層３を形成し、その上に高融点金属
のシリサイド層、例えばチタンシリサイド（TiSix）層
４を形成し、低抵抗化処理を施す。TiSixは低抵抗化処
理により、殆どのものがTiSi2の形となり低抵抗化と同
時に安定化するとはいえ、ポリサイドを形成しシリコン
（Si）上にあるときは、後処理の熱処理や表面酸化処理
で、シリサイドとSiの界面で固相反応が起こり、これが
障害の原因となる。
その一つは、TiSix層４の中に局部的にSiが析出し、シ
リコン析出12を形成することであり、これは、シリサイ
ド層の高抵抗化を招来し、オーミック性を損なう。
リコン析出12を形成することであり、これは、シリサイ
ド層の高抵抗化を招来し、オーミック性を損なう。
もう一つの不良モードは、Si中にピット13が発生するこ
とである。ピット13の発生は、熱処理時も発生するが、
ポリサイドの表面酸化のときに多い。ポリサイドの表面
酸化において、TiSix層４の表面に生成するSiO2膜のSi
はTiSix層４を通して、下のポリシリコン層３から供給
される。このSiの供給は界面より均一に行われるもので
はなく、局部的に多くなるところが発生する。この部分
がピット13となる。ピット13にはTiSixが入り込んでい
るが、これは下のゲート酸化膜の耐圧劣化を招来する。
とである。ピット13の発生は、熱処理時も発生するが、
ポリサイドの表面酸化のときに多い。ポリサイドの表面
酸化において、TiSix層４の表面に生成するSiO2膜のSi
はTiSix層４を通して、下のポリシリコン層３から供給
される。このSiの供給は界面より均一に行われるもので
はなく、局部的に多くなるところが発生する。この部分
がピット13となる。ピット13にはTiSixが入り込んでい
るが、これは下のゲート酸化膜の耐圧劣化を招来する。
以上の二つの障害、シリコン析出およびピットの発生防
止には、シリサイド中に窒素を含有せしめることが効果
があることが判っているが、従来の方法ではシリサイド
中への窒素の取り込み量が少なく、有効に作用していな
かった。
止には、シリサイド中に窒素を含有せしめることが効果
があることが判っているが、従来の方法ではシリサイド
中への窒素の取り込み量が少なく、有効に作用していな
かった。
本発明は、簡単な方法で、必要とする窒素量をSi上のシ
リサイド層に取り込むことが出来る電極形成方法を提供
しようとするものである。
リサイド層に取り込むことが出来る電極形成方法を提供
しようとするものである。
第５図（ａ）〜（ｄ）は従来例におけるポリサイド電極
の形成方法を説明するための工程断面模式図である。
の形成方法を説明するための工程断面模式図である。
第５図（ａ）はSi基板上に、SiO2膜およびポリシリコン
層を形成した状態を示す。
層を形成した状態を示す。
この図において、１はSi基板で、この上に熱酸化により
ゲート酸化膜となるSiO2膜２を厚さ約300Å形成する。
ついで、燐をドープしたポリシリコン層３をCVD法で厚
さ約3000Å形成する。
ゲート酸化膜となるSiO2膜２を厚さ約300Å形成する。
ついで、燐をドープしたポリシリコン層３をCVD法で厚
さ約3000Å形成する。
第５図（ｂ）はTi膜を形成した状態を示す。
スパッタリングにより、Ti膜５を厚さ約1000Å被着形成
する。
する。
第５図（ｃ）は窒素中で熱処理してTiSix層４を形成し
た状態を示す。
た状態を示す。
窒素中で650℃でラピッドランプアニールにより加熱処
理することにより、ポリシリコン層３とTi膜５の間に反
応が起こりTiSix層４が厚さ約2000Å形成され、表面にT
i膜５が約300Å残留する。
理することにより、ポリシリコン層３とTi膜５の間に反
応が起こりTiSix層４が厚さ約2000Å形成され、表面にT
i膜５が約300Å残留する。
このとき、窒素は熱処理によりTi膜５の表面より拡散し
て内部に浸透するが、TiSix層４における窒素の拡散速
度は、Ti膜５におけるよりも小さく、TiSix層４には余
り深くまで取り込まれていない。
て内部に浸透するが、TiSix層４における窒素の拡散速
度は、Ti膜５におけるよりも小さく、TiSix層４には余
り深くまで取り込まれていない。
第５図（ｄ）は表面Ti膜を除去後、アニールした状態を
示す。
示す。
シリサイドTiSix層４の表面に残留するTi膜５を過酸化
アンモニア水（H2O2+NH4OH+H2O）でエッチング除去す
る。
アンモニア水（H2O2+NH4OH+H2O）でエッチング除去す
る。
ついで、約850℃の窒素雰囲気の炉中で約20分アニール
する。これにより、TiSixは安定な形のTiSi2を多く含む
ものとなり、低抵抗化される。
する。これにより、TiSixは安定な形のTiSi2を多く含む
ものとなり、低抵抗化される。
このアニール工程で、窒素はTiSix層の表面の濃度の高
い領域から内部の低い領域に向かって拡散するが、もと
もと表面における窒素濃度が小さいため、TiSix層の界
面に近い領域における濃度は、非常に小さく、TiSix層
中の窒素がSi侵入阻止効果を発揮するまでには至らな
い。
い領域から内部の低い領域に向かって拡散するが、もと
もと表面における窒素濃度が小さいため、TiSix層の界
面に近い領域における濃度は、非常に小さく、TiSix層
中の窒素がSi侵入阻止効果を発揮するまでには至らな
い。
上記従来例ではポリシリコン層上にTiSix層を形成した
ポリサイドについて述べたが、TiSixの替わりに他の高
融点金属のシリサイド、即ちMo、Ｗ、Ta、Zr、Hfのシリ
サイドを用いたものにおいても、同様である。
ポリサイドについて述べたが、TiSixの替わりに他の高
融点金属のシリサイド、即ちMo、Ｗ、Ta、Zr、Hfのシリ
サイドを用いたものにおいても、同様である。
又、シリサイド層の下のポリシリコン層を単結晶シリコ
ンとした構造のものにおいても、同様である。
ンとした構造のものにおいても、同様である。
シリサイド−Si構造の電極において、従来のシリサイド
中に窒素を含有せしめる方法では、シリサイドとSiとの
界面に近い、シリサイド領域中への窒素取り込み量が少
なく、後工程の熱処理や表面酸化処理で、シリサイド中
に生ずるSi析出、Si中に生ずるピットの発生を防止する
ことが出来ない。
中に窒素を含有せしめる方法では、シリサイドとSiとの
界面に近い、シリサイド領域中への窒素取り込み量が少
なく、後工程の熱処理や表面酸化処理で、シリサイド中
に生ずるSi析出、Si中に生ずるピットの発生を防止する
ことが出来ない。
上記問題点の解決は、シリコン層の上に高融点金属のシ
リサイド層を被着形成する工程と、前記シリサイド層に
窒素をイオン注入する工程を有する本発明における半導
体装置の製造方法、および、シリコン層の上に、窒素ガ
スを含むアルゴンガス雰囲気中で、高融点金属のシリサ
イド層をスパッタリング法で被着形成する工程を有する
本発明における半導体装置の製造方法、更に、シリコン
層の上に、窒素ガスを含む雰囲気中で、高融点金属のシ
リサイド層をCVD法で被着形成する工程を有する本発明
における半導体装置の製造方法により達成される。
リサイド層を被着形成する工程と、前記シリサイド層に
窒素をイオン注入する工程を有する本発明における半導
体装置の製造方法、および、シリコン層の上に、窒素ガ
スを含むアルゴンガス雰囲気中で、高融点金属のシリサ
イド層をスパッタリング法で被着形成する工程を有する
本発明における半導体装置の製造方法、更に、シリコン
層の上に、窒素ガスを含む雰囲気中で、高融点金属のシ
リサイド層をCVD法で被着形成する工程を有する本発明
における半導体装置の製造方法により達成される。
第１の方法にあっては、Si層上に形成した高融点金属の
シリサイド層を通常の方法で形成した後、シリサイド層
に窒素のイオン注入を行い、これに所望濃度の窒素を含
有せしめる。
シリサイド層を通常の方法で形成した後、シリサイド層
に窒素のイオン注入を行い、これに所望濃度の窒素を含
有せしめる。
第２の方法にあっては、Si層上にスパッタリング法で高
融点金属のシリサイド層を形成するとき、Arガスの中に
窒素ガスを含有させた雰囲気で形成する。
融点金属のシリサイド層を形成するとき、Arガスの中に
窒素ガスを含有させた雰囲気で形成する。
第３の方法にあっては、Si層上にCVD法で高融点金属の
シリサイド層を形成するとき、Arガスの中に窒素ガスを
含有させた雰囲気で形成する。
シリサイド層を形成するとき、Arガスの中に窒素ガスを
含有させた雰囲気で形成する。
以上三つのいずれの方法においても、Si層とシリサイド
層の界面に近いシリサイドの領域において、シリサイド
の格子間に適当量の窒素が入り、この窒素がSiの移動を
妨害するため、後処理の熱処理や表面酸化処理でのSi析
出、ピット発生を防ぐことが出来る。
層の界面に近いシリサイドの領域において、シリサイド
の格子間に適当量の窒素が入り、この窒素がSiの移動を
妨害するため、後処理の熱処理や表面酸化処理でのSi析
出、ピット発生を防ぐことが出来る。
第１図（ａ）〜（ｃ）は本発明（１）におけるポリサイ
ド電極の形成方法を説明するための工程断面模式図であ
る。
ド電極の形成方法を説明するための工程断面模式図であ
る。
これら図において、第４図と同じ対象物は同じ符号で示
す。
す。
第１図（ａ）はSi基板上に、SiO2膜およびポリシリコン
層を形成した状態を示す。
層を形成した状態を示す。
この図において、１はSi基板で、この上に熱酸化により
ゲート酸化膜となるSiO2膜２を厚さ約300Å形成する。
ついで、燐をドープしたポリシリコン層３をCVD法で厚
さ約2000Å形成する。
ゲート酸化膜となるSiO2膜２を厚さ約300Å形成する。
ついで、燐をドープしたポリシリコン層３をCVD法で厚
さ約2000Å形成する。
第１図（ｂ）はシリサイド層を形成した状態を示す。
スパッタリングにより、シリサイド層TiSix層４を厚さ
約2000Å被着形成する。
約2000Å被着形成する。
スパッタリングは、DCマグネトロンスパッタリング装置
により、TiSixのコンポジットターゲットを使用し、雰
囲気はArガス、圧力は0.005Torrでおこなう。
により、TiSixのコンポジットターゲットを使用し、雰
囲気はArガス、圧力は0.005Torrでおこなう。
第１図（ｃ）は窒素イオン注入を行い、低抵抗化処理を
した状態を示す。
した状態を示す。
表面よりTiSix層４に窒素（N+）イオン注入を、ドーズ
量４×1015/cm2、加速電圧70kevで行う。
量４×1015/cm2、加速電圧70kevで行う。
ついで、約850℃の窒素雰囲気の炉中で約20分アニール
する。これにより、TiSixは安定な形のTiSi2を多く含む
ものとなり、低抵抗化される。
する。これにより、TiSixは安定な形のTiSi2を多く含む
ものとなり、低抵抗化される。
前記窒素イオンの注入により、TiSix層４とSi層３との
界面に近いTiSix層の領域において、TiSix格子間の窒素
濃度を高くしてSi原子侵入を阻止することが出来る。
界面に近いTiSix層の領域において、TiSix格子間の窒素
濃度を高くしてSi原子侵入を阻止することが出来る。
第２図（ａ）、（ｂ）は本発明（２）におけるポリサイ
ド電極の形成方法を説明するための工程断面模式図であ
る。
ド電極の形成方法を説明するための工程断面模式図であ
る。
第２図（ａ）はSi基板上に、SiO2膜およびポリシリコン
層を形成した状態を示す。
層を形成した状態を示す。
この図において、Si基板１上にゲート酸化膜のSiO2膜２
を厚さ約300Å形成、燐ドープのポリシリコン層３をCVD
法で厚さ約2000Å形成する。
を厚さ約300Å形成、燐ドープのポリシリコン層３をCVD
法で厚さ約2000Å形成する。
第２図（ｂ）はシリサイド層を形成した状態を示す。
DCマグネトロンスパッタリング装置により、TiSixのコ
ンポジットターゲットを使用し、雰囲気をAr＋窒素（１
〜２％）とし、圧力は0.005Torr、電力2kwでスパッタリ
ングし、TiSix層４を厚さ約2000Å被着形成する。
ンポジットターゲットを使用し、雰囲気をAr＋窒素（１
〜２％）とし、圧力は0.005Torr、電力2kwでスパッタリ
ングし、TiSix層４を厚さ約2000Å被着形成する。
スパッタリング時、シリサイド層TiSix形成と同時に、
このシリサイドの中に窒素が取り込まれる。
このシリサイドの中に窒素が取り込まれる。
約850℃の窒素雰囲気の炉中で約20分アニールし、安定
化、低抵抗化処理する。
化、低抵抗化処理する。
スパッタリング時の雰囲気ガスのAr＋窒素において、窒
素量が50％を超えると、耐熱性、耐酸化性は増加するも
のの抵抗が上がり電極として好ましくない。
素量が50％を超えると、耐熱性、耐酸化性は増加するも
のの抵抗が上がり電極として好ましくない。
第３図（ａ）、（ｂ）は本発明（３）におけるポリサイ
ド電極の形成方法を説明するための工程断面模式図であ
る。
ド電極の形成方法を説明するための工程断面模式図であ
る。
第３図（ａ）はSi基板上に、SiO2膜およびポリシリコン
層を形成した状態を示す。
層を形成した状態を示す。
この図において、Si基板１上にゲート酸化膜のSiO2膜２
を厚さ約300Å形成、燐ドープのポリシリコン層３をCVD
法で厚さ約2000Å形成する。
を厚さ約300Å形成、燐ドープのポリシリコン層３をCVD
法で厚さ約2000Å形成する。
第３図（ｂ）はシリサイド層を形成した状態を示す。
モノシラン（SiH4）に四塩化チタン（TiCl4）をArガス
と共に混合した雰囲気に、窒素ガスを添加して、圧力約
0.7TorrでCVD（Chemical Vapour Deposition）法で、約
600℃に加熱したSi基板１のポリシリコン層３の上に厚
さ約2000ÅのTiSix層４を形成する。このとき、SiH4/Ti
Cl4の比は約３程度とする。
と共に混合した雰囲気に、窒素ガスを添加して、圧力約
0.7TorrでCVD（Chemical Vapour Deposition）法で、約
600℃に加熱したSi基板１のポリシリコン層３の上に厚
さ約2000ÅのTiSix層４を形成する。このとき、SiH4/Ti
Cl4の比は約３程度とする。
TiSix層４の成長と共に、この中に窒素ガスが取り込ま
れる。
れる。
ついで、約850℃の窒素雰囲気の炉の中で約20分アニー
ルし、安定化、低抵抗化処理する。
ルし、安定化、低抵抗化処理する。
このCVD法でのTiSixの被膜形成時に、更に高周波を印加
してプラズマを発生させながらシリサイド形成を行う
と、Si基板１の温度を400℃程度に低くしても粒度の細
かい良質の窒素含有TiSix層を得ることが出来る。
してプラズマを発生させながらシリサイド形成を行う
と、Si基板１の温度を400℃程度に低くしても粒度の細
かい良質の窒素含有TiSix層を得ることが出来る。
上記実施例ではポリシリコン層上にTiSix層を形成した
ポリサイドについて述べたが、他の高融点金属のシリサ
イドを用いたもの、即ちMo、Ｗ、Ta、Zr、Hfのシリサイ
ドを用いたものにおいても、同様の良好な結果を得るこ
とが出来る。
ポリサイドについて述べたが、他の高融点金属のシリサ
イドを用いたもの、即ちMo、Ｗ、Ta、Zr、Hfのシリサイ
ドを用いたものにおいても、同様の良好な結果を得るこ
とが出来る。
又、シリサイド層の下のポリシリコン層を単結晶シリコ
ンとした構造のものにおいても、同様に窒素含有シリサ
イドが良好な結果を得ることが出来る。
ンとした構造のものにおいても、同様に窒素含有シリサ
イドが良好な結果を得ることが出来る。
以上詳細に説明したように、本発明によれば、Si上の高
融点金属のシリサイド層において、熱処理時にSi層とシ
リサイド層の界面を通してシリサイドに侵入するSiを効
果的に阻止し得るだけの窒素をシリサイド中に含有せし
めることが出来るので、電極形成後の熱処理或いは表面
酸化処理において発生するSi析出不良、ピット不良を防
止することが出来る。
融点金属のシリサイド層において、熱処理時にSi層とシ
リサイド層の界面を通してシリサイドに侵入するSiを効
果的に阻止し得るだけの窒素をシリサイド中に含有せし
めることが出来るので、電極形成後の熱処理或いは表面
酸化処理において発生するSi析出不良、ピット不良を防
止することが出来る。
これにより、電極下にあるゲート酸化膜の耐圧劣化、シ
リサイドの抵抗増大を阻止することが可能となる。
リサイドの抵抗増大を阻止することが可能となる。
第１図（ａ）〜（ｃ）は本発明（１）におけるポリサイ
ド電極の形成方法を説明するための工程断面模式図、 第２図（ａ）、（ｂ）は本発明（２）におけるポリサイ
ド電極の形成方法を説明するための工程断面模式図、 第３図（ａ）、（ｂ）は本発明（３）におけるポリサイ
ド電極の形成方法を説明するための工程断面模式図、 第４図はポリサイド電極に発生する不良モードを説明す
るための断面模式図、 第５図（ａ）〜（ｄ）は従来例におけるポリサイド電極
の形成方法を説明するための工程断面模式図である。 これら図において、 １はSi基板、 ２はSiO2膜（ゲート酸化膜）、 ３はシリコン層（ポリシリコン）、 ４はシリサイド層（TiSix）、 である。
ド電極の形成方法を説明するための工程断面模式図、 第２図（ａ）、（ｂ）は本発明（２）におけるポリサイ
ド電極の形成方法を説明するための工程断面模式図、 第３図（ａ）、（ｂ）は本発明（３）におけるポリサイ
ド電極の形成方法を説明するための工程断面模式図、 第４図はポリサイド電極に発生する不良モードを説明す
るための断面模式図、 第５図（ａ）〜（ｄ）は従来例におけるポリサイド電極
の形成方法を説明するための工程断面模式図である。 これら図において、 １はSi基板、 ２はSiO2膜（ゲート酸化膜）、 ３はシリコン層（ポリシリコン）、 ４はシリサイド層（TiSix）、 である。
Claims (3)
- 【請求項１】シリコン層（３）の上に高融点金属のシリ
サイド層（４）を被着形成する工程と、 前記シリサイド層（４）に窒素をイオン注入する工程を
有する ことを特徴とする半導体装置の製造方法。 - 【請求項２】シリコン層（３）の上に、窒素ガスを含む
アルゴンガス雰囲気中で、高融点金属のシリサイド層
（４）をスパッタリング法で被着形成する工程を有する ことを特徴とする半導体装置の製造方法。 - 【請求項３】シリコン層（３）の上に、窒素ガスを含む
雰囲気中で、高融点金属のシリサイド層（４）をCVD法
で被着形成する工程を有する ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3890187A JPH0691094B2 (ja) | 1987-02-20 | 1987-02-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3890187A JPH0691094B2 (ja) | 1987-02-20 | 1987-02-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63204743A JPS63204743A (ja) | 1988-08-24 |
| JPH0691094B2 true JPH0691094B2 (ja) | 1994-11-14 |
Family
ID=12538095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3890187A Expired - Fee Related JPH0691094B2 (ja) | 1987-02-20 | 1987-02-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691094B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0290664A (ja) * | 1988-09-28 | 1990-03-30 | Mitsubishi Electric Corp | コンデンサの製造方法 |
| JP2841386B2 (ja) * | 1988-10-03 | 1998-12-24 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| JPH02262371A (ja) * | 1989-04-03 | 1990-10-25 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5541131A (en) * | 1991-02-01 | 1996-07-30 | Taiwan Semiconductor Manufacturing Co. | Peeling free metal silicide films using ion implantation |
| JPH0923005A (ja) * | 1995-07-06 | 1997-01-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5656546A (en) * | 1995-08-28 | 1997-08-12 | Taiwan Semiconductor Manufacturing Company Ltd | Self-aligned tin formation by N2+ implantation during two-step annealing Ti-salicidation |
| JP3770954B2 (ja) * | 1995-11-13 | 2006-04-26 | エイ・ティ・アンド・ティ・コーポレーション | 装置の製造方法 |
| KR100542246B1 (ko) * | 1998-12-22 | 2006-05-25 | 주식회사 하이닉스반도체 | 폴리사이드게이트전극으로구성된모스펫제조방법 |
-
1987
- 1987-02-20 JP JP3890187A patent/JPH0691094B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63204743A (ja) | 1988-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5132756A (en) | Method of manufacturing semiconductor devices | |
| JP3781666B2 (ja) | ゲート電極の形成方法及びゲート電極構造 | |
| US5175126A (en) | Process of making titanium nitride barrier layer | |
| JP3168421B2 (ja) | 半導体デバイスの製造方法 | |
| JPH10256256A (ja) | 半導体装置の銅金属配線形成方法 | |
| JPH0697111A (ja) | バリアメタルの形成方法 | |
| JPH0691094B2 (ja) | 半導体装置の製造方法 | |
| JPH0774129A (ja) | 半導体装置とその製造方法 | |
| JPH0684824A (ja) | 半導体装置の製造方法 | |
| JPH0277162A (ja) | 半導体装置の製造方法 | |
| JPS63181422A (ja) | 窒化チタン膜の形成方法 | |
| JP3066031B2 (ja) | 半導体装置 | |
| JP2746099B2 (ja) | 半導体装置の製造方法 | |
| JP3179065B2 (ja) | 半導体素子の製造方法 | |
| JPH0687501B2 (ja) | 半導体装置のゲート電極の製造方法 | |
| JPS6027129A (ja) | 金属性膜配線のアニ−ル方法 | |
| JPH07161662A (ja) | 半導体装置の製造方法 | |
| JP2001185506A (ja) | 半導体装置の製造方法 | |
| KR910006090B1 (ko) | 반도체 장치의 금속막 다층 배선 제조방법 | |
| JPH03280471A (ja) | 半導体装置の製造方法 | |
| JPH10125617A (ja) | 半導体装置の製造方法 | |
| JPH0778991A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2946543B2 (ja) | 半導体装置の製造方法 | |
| JP2857170B2 (ja) | 半導体装置の製造方法 | |
| JPH09320985A (ja) | 半導体装置および該半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |