JP2946543B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2946543B2 JP2946543B2 JP21432189A JP21432189A JP2946543B2 JP 2946543 B2 JP2946543 B2 JP 2946543B2 JP 21432189 A JP21432189 A JP 21432189A JP 21432189 A JP21432189 A JP 21432189A JP 2946543 B2 JP2946543 B2 JP 2946543B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- tin
- semiconductor device
- tisi
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 ［概要］ TiN膜形成工程を有する半導体装置の製造方法に関
し、 パーティクルが少なく、膜厚を制御できるTiNの形成
方法を提供することを目的とし、 必要により第２のTi膜をSi基板上に形成し、その後Ti
N生成量以下のＮを含有する第１のTi膜を形成し、次に
Ｎ含有雰囲気中でアニールを行い、Ｎ含有の第２のTi膜
をTiNに変換するように構成する。
し、 パーティクルが少なく、膜厚を制御できるTiNの形成
方法を提供することを目的とし、 必要により第２のTi膜をSi基板上に形成し、その後Ti
N生成量以下のＮを含有する第１のTi膜を形成し、次に
Ｎ含有雰囲気中でアニールを行い、Ｎ含有の第２のTi膜
をTiNに変換するように構成する。
［産業上の利用分野］ 本発明は、半導体装置の製造方法に関するものであ
り、さらに詳しく述べるならばTiN膜成膜工程を有する
半導体装置の製造方法に関するものである。
り、さらに詳しく述べるならばTiN膜成膜工程を有する
半導体装置の製造方法に関するものである。
近年、ICのLSI化に伴い電気的コンタクトの耐熱性が
要求されている。このためTiNがコンタクト部のバリヤ
メタルとして提供されている（「VLSI製造技術」日経BP
社、平成１年１月14日発行、第171頁）。
要求されている。このためTiNがコンタクト部のバリヤ
メタルとして提供されている（「VLSI製造技術」日経BP
社、平成１年１月14日発行、第171頁）。
［従来の技術］ TiNの形成方法としては、TiターゲットをＮ雰囲気中
でスパッタするリアクティブスパッタ法が知られている
が、この方法ではTiとＮがスパッタチャンバーで反応
し、サブミクロンのパーテイクルの原因になり易いとい
う問題がある。また、Si基板上にTiをスパッタし、Ti膜
をＮ雰囲気中で熱処理するTiN形成法も知られている
が、熱処理中にTiNと同時に形成されるTiSi2はSi基板の
表面状態に敏感であるため、波状になったりし、層の厚
さを制御することが難しい。
でスパッタするリアクティブスパッタ法が知られている
が、この方法ではTiとＮがスパッタチャンバーで反応
し、サブミクロンのパーテイクルの原因になり易いとい
う問題がある。また、Si基板上にTiをスパッタし、Ti膜
をＮ雰囲気中で熱処理するTiN形成法も知られている
が、熱処理中にTiNと同時に形成されるTiSi2はSi基板の
表面状態に敏感であるため、波状になったりし、層の厚
さを制御することが難しい。
［発明が解決しようとする課題］ このため、パーティクルを少なくして歩留まりや素子
の信頼性を高めるとともに、膜厚制御ができバリヤメタ
ルとしての性能がすぐれたTiNを形成する必要がある。
の信頼性を高めるとともに、膜厚制御ができバリヤメタ
ルとしての性能がすぐれたTiNを形成する必要がある。
従来、Tiをスパッタした後、例えばNH3ガス雰囲気中
で熱処理を行う際、ランプアニールを行うことによりTi
N形成を短時間で完了し、パーティクル発生を抑えるこ
とが試みられた。ところが、Tiの下層がSiである場合、
ランプアニール中にもTiとSiが反応することは避けられ
ず、この際TiSi2形成速度はAs,P,Bなどの不純物の種類
によって影響される（Ｂ＞Ｐ＞Asの順にTiSi2形成速度
大）ために、必然的にn+コンタクト部とP+コンタクト部
でTiNの膜厚が異なることになる。
で熱処理を行う際、ランプアニールを行うことによりTi
N形成を短時間で完了し、パーティクル発生を抑えるこ
とが試みられた。ところが、Tiの下層がSiである場合、
ランプアニール中にもTiとSiが反応することは避けられ
ず、この際TiSi2形成速度はAs,P,Bなどの不純物の種類
によって影響される（Ｂ＞Ｐ＞Asの順にTiSi2形成速度
大）ために、必然的にn+コンタクト部とP+コンタクト部
でTiNの膜厚が異なることになる。
従って従来のTiN形成方法ではTiNの膜厚が十分に得ら
れず、バリヤ性を失うといった欠点を生じていた。
れず、バリヤ性を失うといった欠点を生じていた。
本発明はパーティクルが少なく、膜厚を制御できるTi
Nの形成方法を提供することを目的とする。
Nの形成方法を提供することを目的とする。
［課題を解決するための手段］ 本発明の第一は、TiN膜をSi基板上に有する半導体装
置の製造方法において、TiN生成量以下のＮを含有する
第１のTi膜を形成し、次に、N2またはNH3を含有する不
活性ガス雰囲気中でアニールを行い、前記第１のTi膜を
等量のTiNに変換する半導体装置の製造方法であり、 本発明の第二は、TiN膜をSi基板上に有する半導体装
置の製造方法において、Ｎを含まないTiからなる第２の
Ti膜をSi基板上に形成し、該第２のTi膜の上にTiN生成
量以下のＮを含有する第１のTi膜を形成し、次に、N2ま
たはNH3を含有する不活性ガス雰囲気中でアニールを行
い、該第１のTi膜を等量のTiN膜に、該第２のTi膜をTiS
i2膜にそれぞれ変換する半導体装置の製造方法である。
置の製造方法において、TiN生成量以下のＮを含有する
第１のTi膜を形成し、次に、N2またはNH3を含有する不
活性ガス雰囲気中でアニールを行い、前記第１のTi膜を
等量のTiNに変換する半導体装置の製造方法であり、 本発明の第二は、TiN膜をSi基板上に有する半導体装
置の製造方法において、Ｎを含まないTiからなる第２の
Ti膜をSi基板上に形成し、該第２のTi膜の上にTiN生成
量以下のＮを含有する第１のTi膜を形成し、次に、N2ま
たはNH3を含有する不活性ガス雰囲気中でアニールを行
い、該第１のTi膜を等量のTiN膜に、該第２のTi膜をTiS
i2膜にそれぞれ変換する半導体装置の製造方法である。
第一の発明において、約5atm％以下、好ましくは１〜
5atm％のN2および／またはNH3を含有する不活性ガス雰
囲気中でスパッタを行う方法や、第２のTi膜を堆積し、
Ｎをイオン注入する方法などにより、TiN生成量以下の
Ｎを含有する第１のTi膜を例えば500〜200Åの厚みに形
成し、続いてN2,NH3などのＮ源を含有する雰囲気で、好
ましくは600〜700℃の温度で前述のTi膜を窒化し、等量
のTiN膜に変えることにより所望のバリヤメタルを得
る。
5atm％のN2および／またはNH3を含有する不活性ガス雰
囲気中でスパッタを行う方法や、第２のTi膜を堆積し、
Ｎをイオン注入する方法などにより、TiN生成量以下の
Ｎを含有する第１のTi膜を例えば500〜200Åの厚みに形
成し、続いてN2,NH3などのＮ源を含有する雰囲気で、好
ましくは600〜700℃の温度で前述のTi膜を窒化し、等量
のTiN膜に変えることにより所望のバリヤメタルを得
る。
第二の発明は、TiNバリヤメタルの下にTiSi2を敷く必
要があるトランジスタのソースやドレーンに適用され、
まず、Ti膜、すなわちＮを含まないTiからなる第２のTi
膜を好ましくは100〜500Åの厚みに形成後、第一の発明
のプロセスを行うものである。この後段のプロセスにお
いてTi膜がSi基板と反応してTiSi2膜に変換される。
要があるトランジスタのソースやドレーンに適用され、
まず、Ti膜、すなわちＮを含まないTiからなる第２のTi
膜を好ましくは100〜500Åの厚みに形成後、第一の発明
のプロセスを行うものである。この後段のプロセスにお
いてTi膜がSi基板と反応してTiSi2膜に変換される。
［作用］ 本発明により、先ず形成されるTi膜のなかにあらかじ
めＮが数原子％含まれている。しかし、この含有量はTi
N生成量以下であり、このような少量のＮを含有するTi
（以下、Ｎ含有Tiという）は半導体デバイスの製造プロ
セスの温度（約700℃）で、Siと反応しないため、Ti膜
とSi基板が接触していても界面にTiSixは形成されな
い。また、Ｎ含有Tiはスパッタで形成しても、TiNの生
成はスパッタチャンバー中で起こらないからパーティク
ルの発生は非常に少ない。
めＮが数原子％含まれている。しかし、この含有量はTi
N生成量以下であり、このような少量のＮを含有するTi
（以下、Ｎ含有Tiという）は半導体デバイスの製造プロ
セスの温度（約700℃）で、Siと反応しないため、Ti膜
とSi基板が接触していても界面にTiSixは形成されな
い。また、Ｎ含有Tiはスパッタで形成しても、TiNの生
成はスパッタチャンバー中で起こらないからパーティク
ルの発生は非常に少ない。
次に、TiNを形成するためには、Ｎ含有雰囲気中での
加熱を行うことにより、Ｎ含有Tiを窒化してTiNを生成
させる。このTiN生成中にもＮ含有TiはSiと反応しない
ために、TiSixは形成されない。
加熱を行うことにより、Ｎ含有Tiを窒化してTiNを生成
させる。このTiN生成中にもＮ含有TiはSiと反応しない
ために、TiSixは形成されない。
したがって、最終的に生成されるTiNは均一な膜厚を
有することになる。またTiNの膜厚は、Ｎ含有TiをＮ含
有雰囲気中で加熱する時間によって制御され、バリアメ
タル層の一部がTiSixに変換することがないからTiSix生
成に消費されたTiの分だけTiNを生成しなくなることが
避けられるので、TiNの膜厚制御精度が高い。
有することになる。またTiNの膜厚は、Ｎ含有TiをＮ含
有雰囲気中で加熱する時間によって制御され、バリアメ
タル層の一部がTiSixに変換することがないからTiSix生
成に消費されたTiの分だけTiNを生成しなくなることが
避けられるので、TiNの膜厚制御精度が高い。
第二の発明においては、積極的にTiSi2を生成させる
が、そのためにＮを含まないTiからなる第２のTi膜を設
けているので、バリヤメタル層がTiSi2形成に消耗され
て、バリヤメタル層の膜厚が不均一になることはない。
が、そのためにＮを含まないTiからなる第２のTi膜を設
けているので、バリヤメタル層がTiSi2形成に消耗され
て、バリヤメタル層の膜厚が不均一になることはない。
以下、実施例および比較例により本発明をさらに詳し
く説明する。
く説明する。
［実施例］ 比較例 １ 第２図（イ）〜（ハ）は従来法によりバリアメタルを
形成した比較例を示す。図中、１はSi基板、1aはB+拡散
層、２はSiO2膜、３はTi膜、４はTiN膜、5a,5bはTiS
i2、６はAl配線である。
形成した比較例を示す。図中、１はSi基板、1aはB+拡散
層、２はSiO2膜、３はTi膜、４はTiN膜、5a,5bはTiS
i2、６はAl配線である。
通常の方法でB+拡散層1aを形成後SiO2膜２の堆積、90
0℃での活性化アニール、コンタクト窓開口を順次行っ
た後、スパッタにより厚みが900ÅのTi膜３を形成した
（第２図（イ））。その後、NH3ガス雰囲気中、680℃で
ランプアニール（RTA）してTi膜３をTiN化し、TiN膜４
（厚み300Å）を形成したところ、その下部では、TiとS
iの反応により、Ti膜３の下部がTiSi2（5a）となり、ま
たB+拡散層1aの上部がTiSi2（5b）となった。続いてAl
を厚み1.0μｍに蒸着し、パターンニングし、450℃でア
ニールしたところ、コンタクト部のいくつかでは第２図
（ハ）中で6aで示すようにスパイクが発生した。
0℃での活性化アニール、コンタクト窓開口を順次行っ
た後、スパッタにより厚みが900ÅのTi膜３を形成した
（第２図（イ））。その後、NH3ガス雰囲気中、680℃で
ランプアニール（RTA）してTi膜３をTiN化し、TiN膜４
（厚み300Å）を形成したところ、その下部では、TiとS
iの反応により、Ti膜３の下部がTiSi2（5a）となり、ま
たB+拡散層1aの上部がTiSi2（5b）となった。続いてAl
を厚み1.0μｍに蒸着し、パターンニングし、450℃でア
ニールしたところ、コンタクト部のいくつかでは第２図
（ハ）中で6aで示すようにスパイクが発生した。
実施例 １ 第２図（イ）を参照して説明したコンタクト窓開口ま
でを行った後、95atm％Ar,5atm％N2混合ガス雰囲気中で
2.0kwのパワーの条件でスパッタによりＮ含有の第１のT
i膜７（第１図）を厚み1000Åまで堆積した。続いて、N
H3ガス中680℃で、60sec時間ランプ加熱（RTA）し、Ｎ
含有の第１のTi膜７を窒化して全体を等量のTiN膜４
（第１図（ロ））に変えたが、窒化中にTiSi2はSi基板
１の界面に生成されなかった。その後、第１図（ハ）に
示すように１％Si−Alを蒸着により堆積し、配線として
パターンニングし、450℃でアニールした。
でを行った後、95atm％Ar,5atm％N2混合ガス雰囲気中で
2.0kwのパワーの条件でスパッタによりＮ含有の第１のT
i膜７（第１図）を厚み1000Åまで堆積した。続いて、N
H3ガス中680℃で、60sec時間ランプ加熱（RTA）し、Ｎ
含有の第１のTi膜７を窒化して全体を等量のTiN膜４
（第１図（ロ））に変えたが、窒化中にTiSi2はSi基板
１の界面に生成されなかった。その後、第１図（ハ）に
示すように１％Si−Alを蒸着により堆積し、配線として
パターンニングし、450℃でアニールした。
実施例 ２ 第２図（イ）を参照して説明したコンタクト窓開口ま
でを行った後、Ｎを含まないTiからなる第２のTi膜３
（第３図（イ）の厚み200Åに形成し、実施例１と同様
の条件でスパッタによりＮ含有の第１のTi膜７を厚み10
00Åまで堆積した。続いて、実施例１と同様の条件でラ
ンプ加熱（RTA）し、Ｎ含有の第１のTi膜７を窒化して
全体を等量のTiN膜４（第３図（ロ））に変えたが、窒
化中にTiSi2（5a,5b）がSi基板１の界面に生成された。
その後、第１図（ハ）に示すように１％Si−Alを蒸着に
より堆積し、配線としてパターンニングし、450℃でア
ニールした。
でを行った後、Ｎを含まないTiからなる第２のTi膜３
（第３図（イ）の厚み200Åに形成し、実施例１と同様
の条件でスパッタによりＮ含有の第１のTi膜７を厚み10
00Åまで堆積した。続いて、実施例１と同様の条件でラ
ンプ加熱（RTA）し、Ｎ含有の第１のTi膜７を窒化して
全体を等量のTiN膜４（第３図（ロ））に変えたが、窒
化中にTiSi2（5a,5b）がSi基板１の界面に生成された。
その後、第１図（ハ）に示すように１％Si−Alを蒸着に
より堆積し、配線としてパターンニングし、450℃でア
ニールした。
［発明の効果］ 以上説明した様に、本発明によれば、パーティクルの
発生量を抑え、かつ、膜厚が制御できるTiNを形成する
ことができ、バリヤメタルとして寄与するところが大き
い。
発生量を抑え、かつ、膜厚が制御できるTiNを形成する
ことができ、バリヤメタルとして寄与するところが大き
い。
第１図（イ）は本発明によるＮ含有の第１のTi膜形成工
程の説明図、 第１図（ロ）はＮ含有の第１のTi膜を窒化して等量のTi
Nに変換する工程の説明図、 第１図（ハ）はAl配線形成工程の説明図、 第２図（イ）は従来法によるTi膜形成工程の説明図、 第２図（ロ）はランプアニール工程の説明図、 第２図（ハ）はAl配線形成工程の説明図、 第３図（イ）は本発明によるＮを含まないTiからなる第
２のTi膜とＮ含有の第１のTi膜形成工程の説明図、 第３図（ロ）は窒化とTiSi2生成工程の説明図である。 1a……B+拡散層、２……SiO2膜、３……Ti膜、４……等
量のTiN膜、5a,5b……TiSi2、６……Al配線、７……Ｎ
含有の第１のTi膜
程の説明図、 第１図（ロ）はＮ含有の第１のTi膜を窒化して等量のTi
Nに変換する工程の説明図、 第１図（ハ）はAl配線形成工程の説明図、 第２図（イ）は従来法によるTi膜形成工程の説明図、 第２図（ロ）はランプアニール工程の説明図、 第２図（ハ）はAl配線形成工程の説明図、 第３図（イ）は本発明によるＮを含まないTiからなる第
２のTi膜とＮ含有の第１のTi膜形成工程の説明図、 第３図（ロ）は窒化とTiSi2生成工程の説明図である。 1a……B+拡散層、２……SiO2膜、３……Ti膜、４……等
量のTiN膜、5a,5b……TiSi2、６……Al配線、７……Ｎ
含有の第１のTi膜
Claims (2)
- 【請求項１】TiN膜をSi基板上に有する半導体装置の製
造方法において、 TiN生成量以下のＮを含有する第１のTi膜を形成し、次
に、N2またはNH3を含有する不活性ガス雰囲気中でアニ
ールを行い、前記第１のTi膜を等量のTiN膜に変換する
ことを特徴とする半導体装置の製造方法。 - 【請求項２】TiN膜をSi基板上に有する半導体装置の製
造方法において、 Tiからなる第２のTi膜をSi基板上に形成し、該第２のTi
膜の上にTiN生成量以下のＮを含有する第１のTi膜を形
成し、次に、N2またはNH3を含有する不活性ガス雰囲気
中でアニールを行い、該第１のTi膜を等量のTiN膜に、
該第２のTi膜をTiSi2膜にそれぞれ変換することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21432189A JP2946543B2 (ja) | 1989-08-21 | 1989-08-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21432189A JP2946543B2 (ja) | 1989-08-21 | 1989-08-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0377316A JPH0377316A (ja) | 1991-04-02 |
| JP2946543B2 true JP2946543B2 (ja) | 1999-09-06 |
Family
ID=16653825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21432189A Expired - Fee Related JP2946543B2 (ja) | 1989-08-21 | 1989-08-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2946543B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2789309B2 (ja) * | 1995-03-20 | 1998-08-20 | エルジイ・セミコン・カンパニイ・リミテッド | 高融点金属窒化膜の形成方法 |
-
1989
- 1989-08-21 JP JP21432189A patent/JP2946543B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377316A (ja) | 1991-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8456007B2 (en) | Chemical vapor deposition of titanium | |
| JPH08316321A (ja) | 半導体装置の拡散障壁膜の形成方法 | |
| JPH0736403B2 (ja) | 耐火金属の付着方法 | |
| JPS63275114A (ja) | 基板上に低応力耐火金属層を形成する方法 | |
| US6121139A (en) | Ti-rich TiN insertion layer for suppression of bridging during a salicide procedure | |
| JPH09186103A (ja) | 金属配線の構造及びその形成方法 | |
| JP2946543B2 (ja) | 半導体装置の製造方法 | |
| JPH02163939A (ja) | 集積回路の金属化法 | |
| JPS60182133A (ja) | 半導体装置の製造方法 | |
| KR0174878B1 (ko) | 확산 장벽층 형성방법 | |
| JPH0691094B2 (ja) | 半導体装置の製造方法 | |
| JPH06140358A (ja) | 半導体装置の製造方法 | |
| JPH02177427A (ja) | 半導体装置の製造方法 | |
| JP3238437B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0687501B2 (ja) | 半導体装置のゲート電極の製造方法 | |
| KR920010123B1 (ko) | 금속 배선막 형성방법 | |
| JP2706121B2 (ja) | 半導体素子の金属シリサイドの形成方法 | |
| JPS61128521A (ja) | 半導体装置の製造方法 | |
| JPS5966165A (ja) | 電極配線およびその製造方法 | |
| JP2003031522A (ja) | 半導体素子の製造方法 | |
| JPH0555166A (ja) | 半導体装置の製造方法 | |
| KR960026241A (ko) | 반도체 소자 제조방법 | |
| JPH0567585A (ja) | 半導体装置の製造方法 | |
| KR100395912B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| JPS61135156A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |