JPH0567585A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0567585A JPH0567585A JP3229907A JP22990791A JPH0567585A JP H0567585 A JPH0567585 A JP H0567585A JP 3229907 A JP3229907 A JP 3229907A JP 22990791 A JP22990791 A JP 22990791A JP H0567585 A JPH0567585 A JP H0567585A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- barrier metal
- contact
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 本発明は、半導体装置の製造方法に関し、コ
ンタクトメタル層の低抵抗化を行って素子高速化を実現
することができ、しかも、コンタクトホール内でのバリ
アメタル層のカバレッジを良好にすることができ、バリ
アメタル層上の配線層の表面平坦化を実現することがで
きる半導体装置の製造方法を提供することを目的とす
る。 【構成】 シリコン基板１上に開口部３を有する絶縁膜
４を形成する工程と、次いで、該シリコン基板１を加熱
するとともにメタルソースガスをチャンバー内に導入
し、化学気相成長法により該開口部３内の該シリコン基
板１上にメタルシリサイドからなるコンタクトメタル層
５を形成する工程と、次いで、更にチャンバー内にバリ
アメタルソースガスを導入し、化学気相成長法により該
コンタクトメタル層５を覆うようにバリアメタルを堆積
してバリアメタル層６を形成する工程と、次いで、該バ
リアメタル層６を覆うように配線層７を形成する工程と
を含むように構成する。
ンタクトメタル層の低抵抗化を行って素子高速化を実現
することができ、しかも、コンタクトホール内でのバリ
アメタル層のカバレッジを良好にすることができ、バリ
アメタル層上の配線層の表面平坦化を実現することがで
きる半導体装置の製造方法を提供することを目的とす
る。 【構成】 シリコン基板１上に開口部３を有する絶縁膜
４を形成する工程と、次いで、該シリコン基板１を加熱
するとともにメタルソースガスをチャンバー内に導入
し、化学気相成長法により該開口部３内の該シリコン基
板１上にメタルシリサイドからなるコンタクトメタル層
５を形成する工程と、次いで、更にチャンバー内にバリ
アメタルソースガスを導入し、化学気相成長法により該
コンタクトメタル層５を覆うようにバリアメタルを堆積
してバリアメタル層６を形成する工程と、次いで、該バ
リアメタル層６を覆うように配線層７を形成する工程と
を含むように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、ＴｉＮ等のバリアメタル層のコンタクト
ホール内へのカバレッジを良好にすることができる半導
体装置の製造方法に関する。近年、配線構造には、Ａｌ
のような低抵抗な配線層と、そのＡｌ配線の下層部にバ
リアメタル層と呼ばれるＡｌに比べ比較的抵抗の高い層
と、更にそのバリアメタル層下のコンタクトメタル層と
の３層配線が用いられている。
に係り、特に、ＴｉＮ等のバリアメタル層のコンタクト
ホール内へのカバレッジを良好にすることができる半導
体装置の製造方法に関する。近年、配線構造には、Ａｌ
のような低抵抗な配線層と、そのＡｌ配線の下層部にバ
リアメタル層と呼ばれるＡｌに比べ比較的抵抗の高い層
と、更にそのバリアメタル層下のコンタクトメタル層と
の３層配線が用いられている。
【０００２】このため、下層バリアメタルのステップカ
バレッジが上層配線のカバレッジに大きな影響を与えて
いる。
バレッジが上層配線のカバレッジに大きな影響を与えて
いる。
【０００３】
【従来の技術】図２は従来の半導体装置の製造方法を説
明する図である。図示例はＭＯＳトランジスタ、バイポ
ーラトランジスタ等の半導体装置の製造方法に適用する
ことができる。図２において、31はＳｉ基板であり、こ
のＳｉ基板31には拡散層32が形成されており、更にこの
Ｓｉ基板31上にはコンタクトホール33を有するＳｉＯ2
等からなる絶縁膜34が形成されている。そして、この絶
縁膜34に形成されたコンタクトホール33内の拡散層32と
コンタクトするようにＴｉ等のコンタクトメタル層35、
ＡｌとＳｉの相互拡散によるＡｌ・Ｓｉ反応を防止する
ためのＴｉＮ等のバリアメタル層36及びＡｌ等の配線層
37が形成されている。
明する図である。図示例はＭＯＳトランジスタ、バイポ
ーラトランジスタ等の半導体装置の製造方法に適用する
ことができる。図２において、31はＳｉ基板であり、こ
のＳｉ基板31には拡散層32が形成されており、更にこの
Ｓｉ基板31上にはコンタクトホール33を有するＳｉＯ2
等からなる絶縁膜34が形成されている。そして、この絶
縁膜34に形成されたコンタクトホール33内の拡散層32と
コンタクトするようにＴｉ等のコンタクトメタル層35、
ＡｌとＳｉの相互拡散によるＡｌ・Ｓｉ反応を防止する
ためのＴｉＮ等のバリアメタル層36及びＡｌ等の配線層
37が形成されている。
【０００４】次に、その半導体装置の製造方法について
説明する。まず、図２（ａ）に示すように、Ｓｉ基板31
にイオン注入、アニール処理等により拡散層32を形成
し、ＣＶＤ法等により拡散層32上にＳｉＯ2 を堆積して
絶縁膜34を形成した後、ＲＩＥ等により絶縁膜34をエッ
チングして拡散層32が露出されたコンタクトホール33を
形成する。なお、拡散層32はコンタクトホール33形成後
に形成してもよい。
説明する。まず、図２（ａ）に示すように、Ｓｉ基板31
にイオン注入、アニール処理等により拡散層32を形成
し、ＣＶＤ法等により拡散層32上にＳｉＯ2 を堆積して
絶縁膜34を形成した後、ＲＩＥ等により絶縁膜34をエッ
チングして拡散層32が露出されたコンタクトホール33を
形成する。なお、拡散層32はコンタクトホール33形成後
に形成してもよい。
【０００５】次に、図２（ｂ）に示すように、コンタク
トホール33内の拡散層32とコンタクトするようにＴｉタ
ーゲットを用いてＴｉのみを常温でスパッタしてコンタ
クトメタル層35を形成した後、チャンバー内に更にＮ2
ガスを導入して常温で反応性のスパッタを生じさせてＴ
ｉＮからなるバリアメタル層36を形成する。そして、ス
パッタ法によりバリアメタル層36を覆うようにＡｌを堆
積して配線層37を形成することにより、図２（ｃ）に示
すような配線構造を得ることができる。
トホール33内の拡散層32とコンタクトするようにＴｉタ
ーゲットを用いてＴｉのみを常温でスパッタしてコンタ
クトメタル層35を形成した後、チャンバー内に更にＮ2
ガスを導入して常温で反応性のスパッタを生じさせてＴ
ｉＮからなるバリアメタル層36を形成する。そして、ス
パッタ法によりバリアメタル層36を覆うようにＡｌを堆
積して配線層37を形成することにより、図２（ｃ）に示
すような配線構造を得ることができる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置の製造方法では、Ｔｉターゲットを
用いて常温下でスパッタ法によりＳｉ基板１上に比較的
高抵抗なＴｉのみを堆積させてＴｉコンタクトメタル層
５を形成していたため、更に厳しい低抵抗化による高速
化の要求に応えきれなくなる恐れがあった。
た従来の半導体装置の製造方法では、Ｔｉターゲットを
用いて常温下でスパッタ法によりＳｉ基板１上に比較的
高抵抗なＴｉのみを堆積させてＴｉコンタクトメタル層
５を形成していたため、更に厳しい低抵抗化による高速
化の要求に応えきれなくなる恐れがあった。
【０００７】また、ＴｉＮバリアメタル層36の形成を、
Ｔｉターゲットを用いて常温下でＮ 2 ガスをチャンバー
内に導入し、反応性のスパッタを生じさせることにより
形成していたため、図３に示すように、特にコンタクト
ホール33側壁でのＴｉＮバリアメタル層36のカバレッジ
が悪くなってしまい、この状態でＡｌ配線層37を形成す
ると、Ａｌ配線層37表面に段差が生じて表面平坦化を行
い難いという問題があった。これは素子微細化に伴い顕
著になる傾向があった。
Ｔｉターゲットを用いて常温下でＮ 2 ガスをチャンバー
内に導入し、反応性のスパッタを生じさせることにより
形成していたため、図３に示すように、特にコンタクト
ホール33側壁でのＴｉＮバリアメタル層36のカバレッジ
が悪くなってしまい、この状態でＡｌ配線層37を形成す
ると、Ａｌ配線層37表面に段差が生じて表面平坦化を行
い難いという問題があった。これは素子微細化に伴い顕
著になる傾向があった。
【０００８】そこで、本発明は、半導体装置の製造方法
に関し、コンタクトメタル層の低抵抗化を行って素子高
速化を実現することができ、しかも、コンタクトホール
内でのバリアメタル層のカバレッジを良好にすることが
でき、バリアメタル層上の配線層の表面平坦化を実現す
ることができる半導体装置の製造方法を提供することを
目的としている。
に関し、コンタクトメタル層の低抵抗化を行って素子高
速化を実現することができ、しかも、コンタクトホール
内でのバリアメタル層のカバレッジを良好にすることが
でき、バリアメタル層上の配線層の表面平坦化を実現す
ることができる半導体装置の製造方法を提供することを
目的としている。
【０００９】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、上記目的達成のため、シリコン基板上に
開口部を有する絶縁膜を形成する工程と、次いで、該シ
リコン基板を加熱するとともにメタルソースガスをチャ
ンバー内に導入し、化学気相成長法により該開口部内の
該シリコン基板上にメタルシリサイドからなるコンタク
トメタル層を形成する工程と、次いで、更にチャンバー
内にバリアメタルソースガスを導入し、化学気相成長法
により該コンタクトメタル層を覆うようにバリアメタル
を堆積してバリアメタル層を形成する工程と、次いで、
該バリアメタル層を覆うように配線層を形成する工程と
を含むものである。
の製造方法は、上記目的達成のため、シリコン基板上に
開口部を有する絶縁膜を形成する工程と、次いで、該シ
リコン基板を加熱するとともにメタルソースガスをチャ
ンバー内に導入し、化学気相成長法により該開口部内の
該シリコン基板上にメタルシリサイドからなるコンタク
トメタル層を形成する工程と、次いで、更にチャンバー
内にバリアメタルソースガスを導入し、化学気相成長法
により該コンタクトメタル層を覆うようにバリアメタル
を堆積してバリアメタル層を形成する工程と、次いで、
該バリアメタル層を覆うように配線層を形成する工程と
を含むものである。
【００１０】本発明においては、前記コンタクトメタル
層がチタン層であり、前記バリアメタル層がチタンナイ
ドライド層であるように形成する場合であってもよい。
本発明に係る配線層にはアルミニウム層、タングステン
層等が挙げられる。
層がチタン層であり、前記バリアメタル層がチタンナイ
ドライド層であるように形成する場合であってもよい。
本発明に係る配線層にはアルミニウム層、タングステン
層等が挙げられる。
【００１１】
【作用】本発明では、図１に示すように、Ｓｉ基板１を
加熱するとともに、メタルソースガスとしてＴｉＣｌ4
ガスをチャンバー内に導入し、ＣＶＤ法によりコンタク
トホール３内のＳｉ基板１上にＴｉを堆積させ、このＴ
ｉとＳｉ基板のＳｉを反応させてＴｉよりも低抵抗なＴ
ｉＳｉ2 （ポリシラン（ＳｉnＨ2n+2）との反応により
直接ＴｉＳｉ2を形成してもよい）からなるコンタクト
メタル層５を形成したため、従来の常温でのスパッタ法
によりＴｉコンタクトメタル層を形成する場合よりもＳ
ｉ基板１とコンタクトメタル層６間のコンタクト容量を
低減することができる。そして、Ｓｉ基板１を更に加熱
するとともに、ＴｉＣｌ4 ガスをチャンバー内に導入し
ている状態で更にチャンバー内にバリアメタルソースガ
スとしてＮＨ3 ガスを導入し、スパッタ方よりもカバレ
ッジの点で優れたＣＶＤ法によりコンタクトメタル層５
を覆うようにＴｉＮを堆積してバリアメタル層６を形成
したため、従来の常温でも反応性スパッタによりＴｉＮ
コンタクトメタル層を形成する場合よりもコンタクトホ
ール３内の特にコンタクトホール３側壁でのバリアメタ
ル層６のカバレッジを良好にすることができる。
加熱するとともに、メタルソースガスとしてＴｉＣｌ4
ガスをチャンバー内に導入し、ＣＶＤ法によりコンタク
トホール３内のＳｉ基板１上にＴｉを堆積させ、このＴ
ｉとＳｉ基板のＳｉを反応させてＴｉよりも低抵抗なＴ
ｉＳｉ2 （ポリシラン（ＳｉnＨ2n+2）との反応により
直接ＴｉＳｉ2を形成してもよい）からなるコンタクト
メタル層５を形成したため、従来の常温でのスパッタ法
によりＴｉコンタクトメタル層を形成する場合よりもＳ
ｉ基板１とコンタクトメタル層６間のコンタクト容量を
低減することができる。そして、Ｓｉ基板１を更に加熱
するとともに、ＴｉＣｌ4 ガスをチャンバー内に導入し
ている状態で更にチャンバー内にバリアメタルソースガ
スとしてＮＨ3 ガスを導入し、スパッタ方よりもカバレ
ッジの点で優れたＣＶＤ法によりコンタクトメタル層５
を覆うようにＴｉＮを堆積してバリアメタル層６を形成
したため、従来の常温でも反応性スパッタによりＴｉＮ
コンタクトメタル層を形成する場合よりもコンタクトホ
ール３内の特にコンタクトホール３側壁でのバリアメタ
ル層６のカバレッジを良好にすることができる。
【００１２】
【実施例】以下、本発明を図面に基づいて説明する。図
１は本発明の一実施例に則した半導体装置の製造方法を
説明する図である。図示例はＭＯＳトランジスタ、バイ
ポーラトランジスタ等の半導体装置の製造方法に適用す
ることができる。図１において、１はＳｉ基板であり、
このＳｉ基板１には拡散層２が形成されており、更にこ
のＳｉ基板１上には拡散層２が露出されたコンタクトホ
ール３を有するＳｉＯ2 等からなる絶縁膜４が形成され
ている。そして、この絶縁膜４に形成されたコンタクト
ホール３内の拡散層２とコンタクトするようにＴｉ等の
コンタクトメタル層５、ＴｉＮ等のバリアメタル層６及
びＡｌ等の配線層７が形成されている。
１は本発明の一実施例に則した半導体装置の製造方法を
説明する図である。図示例はＭＯＳトランジスタ、バイ
ポーラトランジスタ等の半導体装置の製造方法に適用す
ることができる。図１において、１はＳｉ基板であり、
このＳｉ基板１には拡散層２が形成されており、更にこ
のＳｉ基板１上には拡散層２が露出されたコンタクトホ
ール３を有するＳｉＯ2 等からなる絶縁膜４が形成され
ている。そして、この絶縁膜４に形成されたコンタクト
ホール３内の拡散層２とコンタクトするようにＴｉ等の
コンタクトメタル層５、ＴｉＮ等のバリアメタル層６及
びＡｌ等の配線層７が形成されている。
【００１３】次に、その半導体装置の製造方法を説明す
る図ずある。まず、図１（ａ）に示すように、Ｓｉ基板
１にイオン注入、アニール処理等により拡散層２を形成
し、ＣＶＤ法等によりＳｉＯ2 を堆積して膜厚が6000Å
程度の絶縁膜４を形成した後、ＲＩＥ等により絶縁膜４
をエッチングして拡散層２が露出されたコンタクトホー
ル３を形成する。なお、拡散層２はコンタクトホール３
形成後に形成してもよい。
る図ずある。まず、図１（ａ）に示すように、Ｓｉ基板
１にイオン注入、アニール処理等により拡散層２を形成
し、ＣＶＤ法等によりＳｉＯ2 を堆積して膜厚が6000Å
程度の絶縁膜４を形成した後、ＲＩＥ等により絶縁膜４
をエッチングして拡散層２が露出されたコンタクトホー
ル３を形成する。なお、拡散層２はコンタクトホール３
形成後に形成してもよい。
【００１４】次に、図１（ｂ）に示すように、チャンバ
ー内の圧力を１〜 100ｍＴｏｒｒ程度にし、Ｓｉ基板１
を60〜 700℃程度まで加熱し、コンタクトホール３内の
Ｓｉ基板１上にメタルソースとしてＴｉＣｌ4 ガスを２
〜200sccm 程度導入してＣＶＤ法によりＴｉを堆積さ
せ、このＴｉとＳｉ基板１のＳｉを反応させてコンタク
トホール３底部のＳｉ基板１上に膜厚500〜1500Å程度
のＴｉＳｉ2 からなるコンタクトメタル層５を形成す
る。なお、ＴｉＳｉ2はＳｉ2Ｈ6（ジシラン）を２〜200
sccm程度ＴｉＣｌ4に混ぜることで、直接形成すること
もできる。但し、この場合、コンタクトホール３底部だ
けでなく絶縁膜４も覆うようにコンタクトメタル層５が
形成される。次いで、Ｓｉ基板１を350 〜800 ℃程度ま
で更に加熱し、ＮＨ3ガスを導入した状態で更にバリア
メタルソースガスとしてＴｉＣｌ4 ガスを２〜200sccm
程度チャンバー内に導入し、ＣＶＤ法によりコンタクト
メタル層５上を覆うようにＴｉＮを堆積して膜厚200〜2
000Å程度のバリアメタル層６を形成する。
ー内の圧力を１〜 100ｍＴｏｒｒ程度にし、Ｓｉ基板１
を60〜 700℃程度まで加熱し、コンタクトホール３内の
Ｓｉ基板１上にメタルソースとしてＴｉＣｌ4 ガスを２
〜200sccm 程度導入してＣＶＤ法によりＴｉを堆積さ
せ、このＴｉとＳｉ基板１のＳｉを反応させてコンタク
トホール３底部のＳｉ基板１上に膜厚500〜1500Å程度
のＴｉＳｉ2 からなるコンタクトメタル層５を形成す
る。なお、ＴｉＳｉ2はＳｉ2Ｈ6（ジシラン）を２〜200
sccm程度ＴｉＣｌ4に混ぜることで、直接形成すること
もできる。但し、この場合、コンタクトホール３底部だ
けでなく絶縁膜４も覆うようにコンタクトメタル層５が
形成される。次いで、Ｓｉ基板１を350 〜800 ℃程度ま
で更に加熱し、ＮＨ3ガスを導入した状態で更にバリア
メタルソースガスとしてＴｉＣｌ4 ガスを２〜200sccm
程度チャンバー内に導入し、ＣＶＤ法によりコンタクト
メタル層５上を覆うようにＴｉＮを堆積して膜厚200〜2
000Å程度のバリアメタル層６を形成する。
【００１５】そして、スパッタ法等によりバリアメタル
層６を覆うようにＡｌを堆積して膜厚5000Å程度の配線
層７を形成することにより、図１（ｃ）に示すような配
線構造を得ることができる。このように、本実施例で
は、Ｓｉ基板１を加熱するとともに、メタルソースガス
としてＴｉＣｌ4 ガスをチャンバー内に導入し、ＣＶＤ
法によりコンタクトホール３内のＳｉ基板１上にＴｉを
堆積させ、このＴｉとＳｉ基板１のＳｉとを反応させて
ＴｉＳｉ2 からなるコンタクトメタル層５を形成した
り、ポリシランとの直接反応によりシリサイドを形成す
ることで、Ｓｉ基板１とバリアメタル層６間のコンタク
ト容量を低減することができる。このため、素子高速化
を実現することができる。そして、Ｓｉ基板１を更に加
熱するとともに、ＴｉＣｌ4 ガスをチャンバー内に導入
した状態で更にチャンバー内にバリアメタルソースガス
としてＮＨ3 ガスを導入してスパッタ方よりもカバレッ
ジの点で優れたＣＶＤ法によりコンタクトメタル層５を
覆うようにＴｉＮを堆積してバリアメタル層６を形成し
たため、従来の常温での反応性スパッタによりＴｉＮコ
ンタクトメタル層を形成する場合よりもコンタクトホー
ル３内の特にコンタクトホール３側壁でのバリアメタル
層６のカバレッジを良好にすることができる。このた
め、バリアメタル層６上にＡｌ配線層７を形成した際、
Ａｌ配線層７表面に段差を生じ難くすることができ、Ａ
ｌ配線層７の表面平坦化を実現することができる。
層６を覆うようにＡｌを堆積して膜厚5000Å程度の配線
層７を形成することにより、図１（ｃ）に示すような配
線構造を得ることができる。このように、本実施例で
は、Ｓｉ基板１を加熱するとともに、メタルソースガス
としてＴｉＣｌ4 ガスをチャンバー内に導入し、ＣＶＤ
法によりコンタクトホール３内のＳｉ基板１上にＴｉを
堆積させ、このＴｉとＳｉ基板１のＳｉとを反応させて
ＴｉＳｉ2 からなるコンタクトメタル層５を形成した
り、ポリシランとの直接反応によりシリサイドを形成す
ることで、Ｓｉ基板１とバリアメタル層６間のコンタク
ト容量を低減することができる。このため、素子高速化
を実現することができる。そして、Ｓｉ基板１を更に加
熱するとともに、ＴｉＣｌ4 ガスをチャンバー内に導入
した状態で更にチャンバー内にバリアメタルソースガス
としてＮＨ3 ガスを導入してスパッタ方よりもカバレッ
ジの点で優れたＣＶＤ法によりコンタクトメタル層５を
覆うようにＴｉＮを堆積してバリアメタル層６を形成し
たため、従来の常温での反応性スパッタによりＴｉＮコ
ンタクトメタル層を形成する場合よりもコンタクトホー
ル３内の特にコンタクトホール３側壁でのバリアメタル
層６のカバレッジを良好にすることができる。このた
め、バリアメタル層６上にＡｌ配線層７を形成した際、
Ａｌ配線層７表面に段差を生じ難くすることができ、Ａ
ｌ配線層７の表面平坦化を実現することができる。
【００１６】なお、本実施例では、ＴｉＮバリアメタル
層６をＳｉ基板１とＡｌからなる配線層７間のバリアメ
タル層として形成する場合について説明したが、Ｗから
なる配線層７とＳｉ基板１間にＴｉＮバリアメタル層６
を形成してもよい。この場合、ＴｉＮバリアメタル層６
はバリアメタル層として機能する他、密着層としても機
能させることができる。
層６をＳｉ基板１とＡｌからなる配線層７間のバリアメ
タル層として形成する場合について説明したが、Ｗから
なる配線層７とＳｉ基板１間にＴｉＮバリアメタル層６
を形成してもよい。この場合、ＴｉＮバリアメタル層６
はバリアメタル層として機能する他、密着層としても機
能させることができる。
【００１７】
【発明の効果】本発明によれば、コンタクトメタル層の
低抵抗化を行って素子高速化を実現することができ、し
かもコンタクトホール内でのバリアメタル層のカバレッ
ジを良好にすることができ、バリアメタル層上の配線層
の表面平坦化を実現することができるという効果があ
る。
低抵抗化を行って素子高速化を実現することができ、し
かもコンタクトホール内でのバリアメタル層のカバレッ
ジを良好にすることができ、バリアメタル層上の配線層
の表面平坦化を実現することができるという効果があ
る。
【図１】本発明の一実施例に則した半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図２】従来例の半導体装置の製造方法を説明する図で
ある。
ある。
【図３】従来例の課題を説明する図である。
１ Ｓｉ基板 ２ 拡散層 ３ コンタクトホール ４ 絶縁膜 ５ コンタクトメタル層 ６ バリアメタル ７ 配線層
Claims (3)
- 【請求項１】 シリコン基板（１）上に開口部（３）を
有する絶縁膜（４）を形成する工程と、次いで、該シリ
コン基板（１）を加熱するとともにメタルソースガスを
チャンバー内に導入し、化学気相成長法により該開口部
（３）内の該シリコン基板（１）上にメタルシリサイド
からなるコンタクトメタル層（５）を形成する工程と、
次いで、更にチャンバー内にバリアメタルソースガスを
導入し、化学気相成長法により該コンタクトメタル層
（５）を覆うようにバリアメタルを堆積してバリアメタ
ル層（６）を形成する工程と、次いで、該バリアメタル
層（６）を覆うように配線層（７）を形成する工程とを
含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記コンタクトメタル層がチタン層であ
り、前記バリアメタル層がチタンナイドライド層である
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記配線層がアルミニウム層またはタン
グステン層であることを特徴とする請求項１乃至２記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22990791A JP3295108B2 (ja) | 1991-09-10 | 1991-09-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22990791A JP3295108B2 (ja) | 1991-09-10 | 1991-09-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0567585A true JPH0567585A (ja) | 1993-03-19 |
| JP3295108B2 JP3295108B2 (ja) | 2002-06-24 |
Family
ID=16899604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22990791A Expired - Fee Related JP3295108B2 (ja) | 1991-09-10 | 1991-09-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3295108B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011077110A (ja) * | 2009-09-29 | 2011-04-14 | Tokyo Electron Ltd | シリサイドの形成方法及び半導体装置 |
| US9349642B2 (en) | 2013-12-25 | 2016-05-24 | Tokyo Electron Limited | Method of forming contact layer |
-
1991
- 1991-09-10 JP JP22990791A patent/JP3295108B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011077110A (ja) * | 2009-09-29 | 2011-04-14 | Tokyo Electron Ltd | シリサイドの形成方法及び半導体装置 |
| US9349642B2 (en) | 2013-12-25 | 2016-05-24 | Tokyo Electron Limited | Method of forming contact layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3295108B2 (ja) | 2002-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5462895A (en) | Method of making semiconductor device comprising a titanium nitride film | |
| US5733816A (en) | Method for depositing a tungsten layer on silicon | |
| US8456007B2 (en) | Chemical vapor deposition of titanium | |
| US5907784A (en) | Method of making multi-layer gate structure with different stoichiometry silicide layers | |
| JP3050152B2 (ja) | 半導体装置の製造方法 | |
| KR960035843A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| US20020192396A1 (en) | Method of titanium/titanium nitride integration | |
| JPS62283625A (ja) | 半導体装置の電極の製造方法 | |
| JPH0567585A (ja) | 半導体装置の製造方法 | |
| KR0174878B1 (ko) | 확산 장벽층 형성방법 | |
| JPH0653165A (ja) | メタルプラグの形成方法 | |
| US6087259A (en) | Method for forming bit lines of semiconductor devices | |
| KR100480582B1 (ko) | 반도체장치의배리어막형성방법및이를이용한금속배선형성방법 | |
| JP3018383B2 (ja) | 配線形成方法 | |
| JP2542617B2 (ja) | 半導体装置の製造方法 | |
| JPH02177427A (ja) | 半導体装置の製造方法 | |
| US5897373A (en) | Method of manufacturing semiconductor components having a titanium nitride layer | |
| KR19980060526A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100499401B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2677180B2 (ja) | 半導体装置の製造方法 | |
| JPH0471231A (ja) | 半導体素子の製造方法 | |
| JPH053171A (ja) | タングステンプラグの形成方法 | |
| JP2702293B2 (ja) | 半導体装置の製造方法 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| JPH0580139B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020326 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080405 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |