KR960035843A - 반도체 소자의 금속 배선 형성방법 - Google Patents

반도체 소자의 금속 배선 형성방법 Download PDF

Info

Publication number
KR960035843A
KR960035843A KR1019950004447A KR19950004447A KR960035843A KR 960035843 A KR960035843 A KR 960035843A KR 1019950004447 A KR1019950004447 A KR 1019950004447A KR 19950004447 A KR19950004447 A KR 19950004447A KR 960035843 A KR960035843 A KR 960035843A
Authority
KR
South Korea
Prior art keywords
titanium nitride
nitride film
film
forming
semiconductor device
Prior art date
Application number
KR1019950004447A
Other languages
English (en)
Other versions
KR0148325B1 (ko
Inventor
조경수
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950004447A priority Critical patent/KR0148325B1/ko
Priority to JP8070955A priority patent/JPH08250596A/ja
Priority to CN96104048A priority patent/CN1057868C/zh
Priority to DE19608208A priority patent/DE19608208B4/de
Priority to GB9604614A priority patent/GB2298657B/en
Priority to TW085102622A priority patent/TW288171B/zh
Publication of KR960035843A publication Critical patent/KR960035843A/ko
Application granted granted Critical
Publication of KR0148325B1 publication Critical patent/KR0148325B1/ko
Priority to JP11290109A priority patent/JP3122845B2/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성방법 중 금속의 확산 방지층의 제조방법에 관한 것으로 보다 구체적으로는 확산 방치층을 테트라디메틸아미노티타늄등을 원 재료로 증착 후 열처리하여 삼중의 확산방지층을 구성함으로써 금속층의 스텝 커버리지 향상 및 파티클을 감소시키는 반도체 소자의 금속 배선 형성방법에 관한 것으로서, 종래의 반도체 소자의 금속 배선은 확산 방지막으로서 티타늄막과 티타늄 질화막을 물리적 증착법에 의해 증착하므로써 미세한 콘택홀일수록 스텝 커버리지가 감소하고, 콘택홀 내벽에 고르게 증착되지 않으므로 그림자 현상이 발생하게 되고, 스탭 커버리지 특성이 좋은 화학 기상 증착에 의해 층착할 경우에는 파티클이 발생하고 또한 티타늄 질화막 증착시 증착상태가 비정질막으로 형성되므로 인하여 막질의 저항이 증가하는 문제점이 있으므로, 본 발명은 스텝 커버리지 향상과 파티클 감소 및 저항을 감소하기 위하여 티타늄 질화막을 테트라디메틸아미노티타늄 또는 테트라디에틸아미노티타늄을 원료로 화학 기상 증착법에 의하여 증착하고, 열공정을 진행함으로써 비정질의 티타늄 질화막을 삼중의 티타늄 질화막으로 형성하여 막질의 저항을 감소시키고, 스텝 커버러지가 향상될 뿐만 아니라 파티클이 감소하여 소자의 수율 및 신뢰성을 향상시킬 수 있다.

Description

반도체 소자의 금속 배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (가) 내지 (라)도는 본 발명의 일실시예의 제조방법을 설명하기 위한 각 제조공정에 있어서의 반도체 소자의 요부 단면도.

Claims (8)

  1. 반도체 기판 상부에 산화막을 형성하고 소정 부위에 콘택홀을 형성하는 단계, 상기 산화막 및 콘택홀 전면에 티타늄과 티타늄 질화막을 순차적으로 화학 기상 증착법에 의해 증착하는 단계, 상기 티타늄 질화막을 열공정을 진행하여 질소가 풍부한 티타늄 질화막과 결정질 티타늄 질화막 및 비정질 티타늄 질화막의 3중막으로 형성하는 단계 및 금속 배선을 형성하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  2. 제1항에 있어서, 상기 티타늄은 TiCl4과 NH3또는 NF3와의 반응으로 증착되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 티타늄 질화막은 테트라디메틸아미노티타늄또는 테트라디에틸아미노티타늄을 기본으로 하여 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  4. 제3항에 있어서, 상기 티타늄 질화막은 300 내지 500℃의 온도, 5 내지 10mTorr의 압력하에서 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  5. 제1항에 있어서, 상기 열공정은 질소 분위기에서 400 내지 600℃의 온도로 30 내지 60분간 진행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  6. 제1항에 있어서, 상기 열공정은 RTP 공정으로 700 내지 900℃의 온도로 10 내지 30초 동안 진행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  7. 제1항 또는 제2항에 있어서, 상기 금속 배선 형성단계에서 아크박막을 화학 기상 증착에 의해 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  8. 제7항에 있어서, 상기 아크 박막은 테트라디메틸아미노티타늄 또는 테트라디에틸아미노티타늄을 기본으로 하여 300 내지 450℃에서 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950004447A 1995-03-04 1995-03-04 반도체 소자의 금속 배선 형성방법 KR0148325B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019950004447A KR0148325B1 (ko) 1995-03-04 1995-03-04 반도체 소자의 금속 배선 형성방법
JP8070955A JPH08250596A (ja) 1995-03-04 1996-03-04 半導体装置の金属配線形成方法
CN96104048A CN1057868C (zh) 1995-03-04 1996-03-04 形成半导体器件金属互连的方法
DE19608208A DE19608208B4 (de) 1995-03-04 1996-03-04 Verfahren zur Herstellung von Metallzwischenverbindungen in Halbleitereinrichtungen
GB9604614A GB2298657B (en) 1995-03-04 1996-03-04 Methods of forming metal interconnects in semiconductor devices
TW085102622A TW288171B (ko) 1995-03-04 1996-03-04
JP11290109A JP3122845B2 (ja) 1995-03-04 1999-10-12 半導体装置の金属配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950004447A KR0148325B1 (ko) 1995-03-04 1995-03-04 반도체 소자의 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR960035843A true KR960035843A (ko) 1996-10-28
KR0148325B1 KR0148325B1 (ko) 1998-12-01

Family

ID=19409231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004447A KR0148325B1 (ko) 1995-03-04 1995-03-04 반도체 소자의 금속 배선 형성방법

Country Status (6)

Country Link
JP (2) JPH08250596A (ko)
KR (1) KR0148325B1 (ko)
CN (1) CN1057868C (ko)
DE (1) DE19608208B4 (ko)
GB (1) GB2298657B (ko)
TW (1) TW288171B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430684B1 (ko) * 1996-12-31 2004-07-30 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
KR100480576B1 (ko) * 1997-12-15 2005-05-16 삼성전자주식회사 반도체장치의금속배선형성방법
KR100494320B1 (ko) * 1997-12-30 2005-08-31 주식회사 하이닉스반도체 반도체소자의확산방지막형성방법
KR100559028B1 (ko) * 1998-12-29 2006-06-15 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3040715U (ja) * 1997-02-19 1997-08-26 株式会社熊谷 包装袋
KR100495856B1 (ko) * 1998-12-30 2005-09-02 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
JP3562628B2 (ja) * 1999-06-24 2004-09-08 日本電気株式会社 拡散バリア膜、多層配線構造、およびそれらの製造方法
US6569751B1 (en) * 2000-07-17 2003-05-27 Lsi Logic Corporation Low via resistance system
DE10154500B4 (de) * 2001-11-07 2004-09-23 Infineon Technologies Ag Verfahren zur Herstellung dünner, strukturierter, metallhaltiger Schichten mit geringem elektrischen Widerstand
WO2004051726A1 (ja) 2002-11-29 2004-06-17 Nec Corporation 半導体装置およびその製造方法
JP4222841B2 (ja) * 2003-01-15 2009-02-12 三洋電機株式会社 半導体装置の製造方法
TW200526806A (en) * 2004-01-15 2005-08-16 Tokyo Electron Ltd Film-forming method
US7253501B2 (en) * 2004-08-03 2007-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. High performance metallization cap layer
US20060113675A1 (en) * 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
JP5204964B2 (ja) * 2006-10-17 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN101017793B (zh) * 2007-02-16 2013-06-05 上海集成电路研发中心有限公司 一种扩散阻挡层的制作方法
CN101459174B (zh) * 2007-12-13 2010-07-07 和舰科技(苏州)有限公司 一种半导体晶片的导电结构及其制造方法
CN102810504A (zh) * 2011-05-31 2012-12-05 无锡华润上华半导体有限公司 厚铝生长工艺方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0174743A3 (en) * 1984-09-05 1988-06-08 Morton Thiokol, Inc. Process for transition metal nitrides thin film deposition
DE3650170T2 (de) * 1985-05-13 1995-05-18 Toshiba Kawasaki Kk Halbleiteranordnung mit Verbindungselektroden.
US4998157A (en) * 1988-08-06 1991-03-05 Seiko Epson Corporation Ohmic contact to silicon substrate
EP0448763A1 (de) * 1990-03-30 1991-10-02 Siemens Aktiengesellschaft Verfahren und Vorrichtung zur Herstellung von leitenden Schichten oder Strukturen für höchstintegrierte Schaltungen
US5136362A (en) * 1990-11-27 1992-08-04 Grief Malcolm K Electrical contact with diffusion barrier
EP0514103A1 (en) * 1991-05-14 1992-11-19 STMicroelectronics, Inc. Barrier metal process for sub-micron contacts
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
US5308655A (en) * 1991-08-16 1994-05-03 Materials Research Corporation Processing for forming low resistivity titanium nitride films
US5462895A (en) * 1991-09-04 1995-10-31 Oki Electric Industry Co., Ltd. Method of making semiconductor device comprising a titanium nitride film
JPH05121378A (ja) * 1991-10-29 1993-05-18 Sony Corp 半導体装置の製造方法
US5254499A (en) * 1992-07-14 1993-10-19 Micron Technology, Inc. Method of depositing high density titanium nitride films on semiconductor wafers
JP2570576B2 (ja) * 1993-06-25 1997-01-08 日本電気株式会社 半導体装置の製造方法
US5494860A (en) * 1995-03-14 1996-02-27 International Business Machines Corporation Two step annealing process for decreasing contact resistance

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430684B1 (ko) * 1996-12-31 2004-07-30 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
KR100480576B1 (ko) * 1997-12-15 2005-05-16 삼성전자주식회사 반도체장치의금속배선형성방법
KR100494320B1 (ko) * 1997-12-30 2005-08-31 주식회사 하이닉스반도체 반도체소자의확산방지막형성방법
KR100559028B1 (ko) * 1998-12-29 2006-06-15 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법

Also Published As

Publication number Publication date
GB9604614D0 (en) 1996-05-01
CN1057868C (zh) 2000-10-25
JP2000082742A (ja) 2000-03-21
GB2298657B (en) 1998-09-30
KR0148325B1 (ko) 1998-12-01
CN1141506A (zh) 1997-01-29
DE19608208A1 (de) 1996-09-05
DE19608208B4 (de) 2006-02-23
JP3122845B2 (ja) 2001-01-09
TW288171B (ko) 1996-10-11
JPH08250596A (ja) 1996-09-27
GB2298657A (en) 1996-09-11

Similar Documents

Publication Publication Date Title
KR960035843A (ko) 반도체 소자의 금속 배선 형성방법
KR960023223A (ko) 실리콘 이동을 감소시키기 위한 질화 금속막의 처리방법
KR970052233A (ko) 메탈 콘택 형성방법
US4777061A (en) Blanket tungsten deposition for dielectric
JPH09186102A (ja) 半導体装置の製造方法
KR100510473B1 (ko) 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법
JPS62283625A (ja) 半導体装置の電極の製造方法
JP2554634B2 (ja) 半導体装置の製造方法
KR19980060526A (ko) 반도체 소자의 금속 배선 형성방법
KR100234702B1 (ko) Ta2o5 유전막을 갖는 캐패시터 제조방법
KR100499401B1 (ko) 반도체 소자의 금속배선 형성방법
KR0176197B1 (ko) 반도체 소자의 금속 배선층 형성 방법
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
JPH05129226A (ja) 半導体装置の製造方法
KR100585011B1 (ko) 반도체 소자의 게이트전극 형성 방법
KR100266871B1 (ko) 반도체 소자의 베리어 금속층 형성 방법
KR100439050B1 (ko) 티타늄나이트라이드막제조방법
KR100702113B1 (ko) 커패시터의 티타늄질화막 형성방법
JPH1074709A (ja) 半導体装置とその製造方法
JPH05160068A (ja) 半導体装置の製造方法
KR960032643A (ko) 치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/ 박막의 티타늄 실리사이드 형성방법 및 이를 이용한 반도체소자의 제조방법
JP3410070B2 (ja) Ｗポリサイドゲート構造
JPH0567585A (ja) 半導体装置の製造方法
JPH0471231A (ja) 半導体素子の製造方法
JPH05129227A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060502

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee