JP2000082742A - 半導体装置の金属配線形成方法 - Google Patents
半導体装置の金属配線形成方法Info
- Publication number
- JP2000082742A JP2000082742A JP11290109A JP29010999A JP2000082742A JP 2000082742 A JP2000082742 A JP 2000082742A JP 11290109 A JP11290109 A JP 11290109A JP 29010999 A JP29010999 A JP 29010999A JP 2000082742 A JP2000082742 A JP 2000082742A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium nitride
- nitride film
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 title claims description 36
- 239000002184 metal Substances 0.000 title claims description 36
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 44
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000010936 titanium Substances 0.000 claims abstract description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 8
- 239000012299 nitrogen atmosphere Substances 0.000 claims abstract description 7
- 238000005979 thermal decomposition reaction Methods 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 78
- 239000010409 thin film Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000002245 particle Substances 0.000 abstract description 4
- 150000004767 nitrides Chemical class 0.000 abstract description 2
- 230000003449 preventive effect Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 239000002994 raw material Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- PXSHDOMYSLTUTJ-UHFFFAOYSA-N [Ti]N Chemical compound [Ti]N PXSHDOMYSLTUTJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 拡散防止膜のステップカバレージを向上さ
せ、パーティクルを減少させて、半導体装置の歩留り及
び信頼性を向上させることのできる半導体装置の金属配
線形成方法を提供する。 【解決手段】 絶縁膜が形成された半導体基板上部の所
定位置にコンタクトホールを形成した後、コンタクトホ
ールを含んだ絶縁膜全面にチタニウム膜とチタニウム窒
化膜とを化学気相蒸着法（ＣＶＤ）により所定厚さで形
成する。その後、形成されたチタニウム窒化膜を窒素雰
囲気中で所定温度、所定時間で熱処理して窒素含有量と
相の異なる三層のチタニウム窒化膜に相移転する。その
後、コンタクトホール部分を電気的に連結させる金属配
線を形成する。
せ、パーティクルを減少させて、半導体装置の歩留り及
び信頼性を向上させることのできる半導体装置の金属配
線形成方法を提供する。 【解決手段】 絶縁膜が形成された半導体基板上部の所
定位置にコンタクトホールを形成した後、コンタクトホ
ールを含んだ絶縁膜全面にチタニウム膜とチタニウム窒
化膜とを化学気相蒸着法（ＣＶＤ）により所定厚さで形
成する。その後、形成されたチタニウム窒化膜を窒素雰
囲気中で所定温度、所定時間で熱処理して窒素含有量と
相の異なる三層のチタニウム窒化膜に相移転する。その
後、コンタクトホール部分を電気的に連結させる金属配
線を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の形成方
法に関し、特に拡散防止用金属層を含む金属配線の形成
方法に関する。
法に関し、特に拡散防止用金属層を含む金属配線の形成
方法に関する。
【０００２】
【従来の技術】近年、半導体装置の集積度が増加するこ
とにより配線設計が自由に容易に行われており、配線抵
抗及び電流容量等を自由にできる金属配線技術に関する
研究が活発になっている。一般に、半導体装置の金属配
線の材料としては低抵抗を有するアルミニウムが広く利
用されている。このようなアルミニウム配線は装置の集
積度が増加することによりその幅が微細化されるため、
電流密度が増加することになる。電流密度の増加は電子
移動、乱反射及びストレスの移動による配線の不良を起
こすことになり、これは結果的に半導体素子の信頼性を
低下させるという問題点が生じた。
とにより配線設計が自由に容易に行われており、配線抵
抗及び電流容量等を自由にできる金属配線技術に関する
研究が活発になっている。一般に、半導体装置の金属配
線の材料としては低抵抗を有するアルミニウムが広く利
用されている。このようなアルミニウム配線は装置の集
積度が増加することによりその幅が微細化されるため、
電流密度が増加することになる。電流密度の増加は電子
移動、乱反射及びストレスの移動による配線の不良を起
こすことになり、これは結果的に半導体素子の信頼性を
低下させるという問題点が生じた。
【０００３】上記の問題点を解決するために従来アルミ
ニウム配線膜上に銅（Ｃｕ）又はチタニウム（Ｔｉ）膜
等を積層して電子移動及びストレスの移動を減少させる
ことで、金属配線の断線を防止することができたが、ヒ
ロック（hillock）及びウィスカ（wisker）等の現象が
発生して配線の相互ショート及び絶縁膜破壊等の問題が
発生した。図２は従来の実施例によるもので、半導体素
子の金属配線形成工程でヒロック及びウィスカ等の問題
点を解決するために拡散防止膜を形成した後に金属配線
を形成した状態の断面図である。
ニウム配線膜上に銅（Ｃｕ）又はチタニウム（Ｔｉ）膜
等を積層して電子移動及びストレスの移動を減少させる
ことで、金属配線の断線を防止することができたが、ヒ
ロック（hillock）及びウィスカ（wisker）等の現象が
発生して配線の相互ショート及び絶縁膜破壊等の問題が
発生した。図２は従来の実施例によるもので、半導体素
子の金属配線形成工程でヒロック及びウィスカ等の問題
点を解決するために拡散防止膜を形成した後に金属配線
を形成した状態の断面図である。
【０００４】この方法は図２に示すように、先ず、半導
体基板１上に絶縁膜２を形成した後、絶縁膜２の所定の
部位にコンタクトホールを形成する。コンタクトホール
を形成する段階でコンタクトホールは下部の半導体基板
１の表面が露出される深さで食刻される。そして、絶縁
膜２内の所定部分にコンタクトホールを含む構造物全面
に拡散防止膜としてチタニウム膜３とチタニウム窒化膜
４とを物理的気相蒸着法（ＰＶＤ：physical vapor dep
osition ）により順次積層する。その後、チタニウム窒
化膜４の上部に金属層８を形成する。
体基板１上に絶縁膜２を形成した後、絶縁膜２の所定の
部位にコンタクトホールを形成する。コンタクトホール
を形成する段階でコンタクトホールは下部の半導体基板
１の表面が露出される深さで食刻される。そして、絶縁
膜２内の所定部分にコンタクトホールを含む構造物全面
に拡散防止膜としてチタニウム膜３とチタニウム窒化膜
４とを物理的気相蒸着法（ＰＶＤ：physical vapor dep
osition ）により順次積層する。その後、チタニウム窒
化膜４の上部に金属層８を形成する。
【０００５】
【発明が解決しようとする課題】しかし、現在高集積化
が進んだことにより、コンタクトホールの大きさが減少
し、これに比例してコンタクトホールの段差が相対的に
増加することになった。従って、上記のように拡散防止
膜を物理的気相蒸着法により積層して金属配線を形成す
る場合、ステップカバレージ（step coverage ）が減少
して拡散防止膜がコンタクトホール下部に均一に蒸着で
きず、更に金属層の厚さが増加した場合にコンタクトホ
ール上部の角部分に陰影効果（shadow effect ）が増加
して後続工程の遂行が不可能となった。
が進んだことにより、コンタクトホールの大きさが減少
し、これに比例してコンタクトホールの段差が相対的に
増加することになった。従って、上記のように拡散防止
膜を物理的気相蒸着法により積層して金属配線を形成す
る場合、ステップカバレージ（step coverage ）が減少
して拡散防止膜がコンタクトホール下部に均一に蒸着で
きず、更に金属層の厚さが増加した場合にコンタクトホ
ール上部の角部分に陰影効果（shadow effect ）が増加
して後続工程の遂行が不可能となった。
【０００６】又、拡散防止膜のステップカバレージを向
上するために化学気相蒸着法を使用し、ＴｉＣｌ4を原
料ガスとしてチタニウム膜を形成し、更にＴｉＣｌ4と
ＮＨ3とを反応させてチタニウム窒化膜とする場合、チ
タニウム窒化膜内にパーティクル（particle）が発生し
て素子の歩留り低下及び装置の信頼性が低下するという
問題点があった。又、上記チタニウム窒化膜の蒸着時に
チタニウム窒化膜の相が非晶質であるためにチタニウム
窒化膜の内部の抵抗が増加して装置の電導スピードが落
ちるという問題点があった。従って、本発明の目的は拡
散防止膜のステップカバレージを向上させ、拡散防止膜
内部の抵抗及び拡散防止膜のパーティクルを減少させる
ことにより、半導体装置の歩留り及び信頼性を向上する
ことのできる半導体装置の金属配線形成方法を提供する
ことにある。
上するために化学気相蒸着法を使用し、ＴｉＣｌ4を原
料ガスとしてチタニウム膜を形成し、更にＴｉＣｌ4と
ＮＨ3とを反応させてチタニウム窒化膜とする場合、チ
タニウム窒化膜内にパーティクル（particle）が発生し
て素子の歩留り低下及び装置の信頼性が低下するという
問題点があった。又、上記チタニウム窒化膜の蒸着時に
チタニウム窒化膜の相が非晶質であるためにチタニウム
窒化膜の内部の抵抗が増加して装置の電導スピードが落
ちるという問題点があった。従って、本発明の目的は拡
散防止膜のステップカバレージを向上させ、拡散防止膜
内部の抵抗及び拡散防止膜のパーティクルを減少させる
ことにより、半導体装置の歩留り及び信頼性を向上する
ことのできる半導体装置の金属配線形成方法を提供する
ことにある。
【０００７】
【課題を解決するための手段】上記の本発明の目的を達
成するために、本発明の方法は、先ず、絶縁膜が形成さ
れた半導体基板上の所定部位にコンタクトホールを形成
した後、コンタクトホールを含む絶縁膜全面にチタニウ
ム膜とチタニウム窒化膜とを化学気相蒸着法により所定
厚さで順次形成し、その後、形成されたチタニウム窒化
膜を窒素雰囲気中で熱処理して、窒素含有量と相とが異
なる三層構造のチタニウム窒化膜に相転移させる。その
後、コンタクトホール部分を電気的に連結させる金属配
線を形成する。本発明は上記金属配線を形成した後、ア
ーク薄膜を蒸着する工程を含むことも可能である。
成するために、本発明の方法は、先ず、絶縁膜が形成さ
れた半導体基板上の所定部位にコンタクトホールを形成
した後、コンタクトホールを含む絶縁膜全面にチタニウ
ム膜とチタニウム窒化膜とを化学気相蒸着法により所定
厚さで順次形成し、その後、形成されたチタニウム窒化
膜を窒素雰囲気中で熱処理して、窒素含有量と相とが異
なる三層構造のチタニウム窒化膜に相転移させる。その
後、コンタクトホール部分を電気的に連結させる金属配
線を形成する。本発明は上記金属配線を形成した後、ア
ーク薄膜を蒸着する工程を含むことも可能である。
【０００８】
【発明の実施の形態】以下、添付図面を参照して本発明
の好ましい実施形態を説明する。図１の（ａ）乃至
（ｄ）は、本発明の実施例により金属配線を形成する工
程を示す断面図である。先ず、図１の（ａ）に示すよう
に、活性領域を含む半導体基板１の上部に絶縁膜２を蒸
着し、フォトリソグラフィ法により絶縁膜２の所定部分
にコンタクトホールが形成される。コンタクトホールは
絶縁膜２の所定部分が半導体基板１の表面が露出される
まで食刻されて形成される。
の好ましい実施形態を説明する。図１の（ａ）乃至
（ｄ）は、本発明の実施例により金属配線を形成する工
程を示す断面図である。先ず、図１の（ａ）に示すよう
に、活性領域を含む半導体基板１の上部に絶縁膜２を蒸
着し、フォトリソグラフィ法により絶縁膜２の所定部分
にコンタクトホールが形成される。コンタクトホールは
絶縁膜２の所定部分が半導体基板１の表面が露出される
まで食刻されて形成される。
【０００９】その後、図１の（ｂ）に示すように、上記
コンタクトホール内部及び絶縁膜２全面にチタニウム膜
を蒸着する。上記チタニウム膜３は、ＴｉＣｌ4を原料
ガスとして化学気相蒸着法（ＣＶＤ）により形成し、そ
れはコンタクトホールの形状を維持できるほどに充分薄
く形成する。上記化学気相蒸着法はコンタクトホール内
部のステップカバレージを向上させるための蒸着方法で
ある。その後、上記チタニウム膜３上部にチタニウム窒
化膜４を形成する。ここで、チタニウム窒化膜４はパー
ティクル発生を抑えるためにテトラジメチルアミノチタ
ニウム（Ｔｉ（Ｎ（ＣＨ3）2）4 ）又はテトラジエチル
アミノチタニウム（Ｔｉ（Ｎ（Ｃ2Ｈ5） 2 ）4 ）だけを
原料として化学気相蒸着法により蒸着され、チタニウム
窒化膜４を形成するときのキャリアガスはヘリウムなど
の不活性ガス、窒素又はこれらの混合ガスの中から適宜
に選ばれる。又、上記チタニウム窒化膜の蒸着時、温度
は３００乃至５００℃にし、圧力は５乃至１０ｍＴｏｒ
ｒの範囲で調節するが、この時に形成される膜質は非晶
質相である。
コンタクトホール内部及び絶縁膜２全面にチタニウム膜
を蒸着する。上記チタニウム膜３は、ＴｉＣｌ4を原料
ガスとして化学気相蒸着法（ＣＶＤ）により形成し、そ
れはコンタクトホールの形状を維持できるほどに充分薄
く形成する。上記化学気相蒸着法はコンタクトホール内
部のステップカバレージを向上させるための蒸着方法で
ある。その後、上記チタニウム膜３上部にチタニウム窒
化膜４を形成する。ここで、チタニウム窒化膜４はパー
ティクル発生を抑えるためにテトラジメチルアミノチタ
ニウム（Ｔｉ（Ｎ（ＣＨ3）2）4 ）又はテトラジエチル
アミノチタニウム（Ｔｉ（Ｎ（Ｃ2Ｈ5） 2 ）4 ）だけを
原料として化学気相蒸着法により蒸着され、チタニウム
窒化膜４を形成するときのキャリアガスはヘリウムなど
の不活性ガス、窒素又はこれらの混合ガスの中から適宜
に選ばれる。又、上記チタニウム窒化膜の蒸着時、温度
は３００乃至５００℃にし、圧力は５乃至１０ｍＴｏｒ
ｒの範囲で調節するが、この時に形成される膜質は非晶
質相である。
【００１０】次に、上記のような状態の層が形成された
半導体基板を窒素雰囲気中で４００乃至６００℃の温度
範囲で３０分乃至６０分の間熱処理した。この熱処理に
より上記チタニウム窒化膜４は物性が異なる３つのチタ
ニウム窒化膜に分かれる。即ち、図１（ｃ）に示すよう
に、下部層から非晶質の第１チタニウム窒化膜５、中間
層の結晶質の第２チタニウム窒化膜６及び窒素の豊富な
結晶質の第３チタニウム窒化膜７とに分かれる。又、上
記熱処理の代わりにＲＴＰ（rapid thermal process ）
法を利用する場合には温度範囲を７００乃至９００℃に
し、１０乃至３０秒の間熱処理を施す。
半導体基板を窒素雰囲気中で４００乃至６００℃の温度
範囲で３０分乃至６０分の間熱処理した。この熱処理に
より上記チタニウム窒化膜４は物性が異なる３つのチタ
ニウム窒化膜に分かれる。即ち、図１（ｃ）に示すよう
に、下部層から非晶質の第１チタニウム窒化膜５、中間
層の結晶質の第２チタニウム窒化膜６及び窒素の豊富な
結晶質の第３チタニウム窒化膜７とに分かれる。又、上
記熱処理の代わりにＲＴＰ（rapid thermal process ）
法を利用する場合には温度範囲を７００乃至９００℃に
し、１０乃至３０秒の間熱処理を施す。
【００１１】図１の（ｂ）に示した単一のチタニウム窒
化膜４は非晶質であるために抵抗が非常に高いが、単一
チタニウム窒化膜４が上記のような条件で熱処理により
各々の物性の異なる三層のチタニウム窒化膜に相転移さ
せることで、チタニウム窒化膜の内部抵抗を減少するこ
とができる。続いて、図１の（ｃ）に示すように、銅、
アルミニウムまたはこれらの合金を通常の物理的気相蒸
着法（ＰＶＤ）により上記の拡散防止膜（チタニウム窒
化膜）の全面に蒸着して金属層８を形成する。その後、
金属層８の上にアーク薄膜（arc-metal layer ）９を蒸
着する。上記アーク薄膜９は化学気相蒸着法により蒸着
される。このアーク薄膜９は、金属配線パターン形成用
フォトレジスト膜が露光されたとき、金属配線パターン
からの反射光を遮る役をする。アーク薄膜９の原料とし
てはテトラジメチルアミノチタニウム又はテトラジエチ
ルアミノチタニウムであり、蒸着温度は３００乃至４５
０℃である。アーク薄膜９の形成工程は場合によって省
略することもできる。
化膜４は非晶質であるために抵抗が非常に高いが、単一
チタニウム窒化膜４が上記のような条件で熱処理により
各々の物性の異なる三層のチタニウム窒化膜に相転移さ
せることで、チタニウム窒化膜の内部抵抗を減少するこ
とができる。続いて、図１の（ｃ）に示すように、銅、
アルミニウムまたはこれらの合金を通常の物理的気相蒸
着法（ＰＶＤ）により上記の拡散防止膜（チタニウム窒
化膜）の全面に蒸着して金属層８を形成する。その後、
金属層８の上にアーク薄膜（arc-metal layer ）９を蒸
着する。上記アーク薄膜９は化学気相蒸着法により蒸着
される。このアーク薄膜９は、金属配線パターン形成用
フォトレジスト膜が露光されたとき、金属配線パターン
からの反射光を遮る役をする。アーク薄膜９の原料とし
てはテトラジメチルアミノチタニウム又はテトラジエチ
ルアミノチタニウムであり、蒸着温度は３００乃至４５
０℃である。アーク薄膜９の形成工程は場合によって省
略することもできる。
【００１２】その後、図１の（ｄ）に示すように、上記
金属層（８）をパターン化して金属配線パターンを形成
する。上記の実施形態で記述した金属層８は銅、アルミ
ニウムの合金で形成されたが、ダングステンのように電
導性の高い金属に代替することも可能である。以上の好
ましい実施の形態で詳細に説明したように、本発明は金
属配線工程において、拡散防止膜として、チタニウム膜
の上に形成するチタニウム窒化膜をチタニウムと窒素と
を含む原料の熱分解を利用して形成し、この単層のチタ
ニウム窒化膜を窒素雰囲気中で熱処理して特性の異なる
三層構造に相転移させることにより、ステップカバレー
ジを向上させ、チタニウム窒化膜の電気抵抗を減少し、
パーティクル生成を減少することができる。
金属層（８）をパターン化して金属配線パターンを形成
する。上記の実施形態で記述した金属層８は銅、アルミ
ニウムの合金で形成されたが、ダングステンのように電
導性の高い金属に代替することも可能である。以上の好
ましい実施の形態で詳細に説明したように、本発明は金
属配線工程において、拡散防止膜として、チタニウム膜
の上に形成するチタニウム窒化膜をチタニウムと窒素と
を含む原料の熱分解を利用して形成し、この単層のチタ
ニウム窒化膜を窒素雰囲気中で熱処理して特性の異なる
三層構造に相転移させることにより、ステップカバレー
ジを向上させ、チタニウム窒化膜の電気抵抗を減少し、
パーティクル生成を減少することができる。
【００１３】
【発明の効果】本発明の方法によれば、半導体装置の歩
留りと信頼性を向上し、その信号伝達速度を向上させる
という効果をもたらす。上記した本発明の特定実施形態
について図面を添付して説明したが、当業者によりこれ
についての修正及び変形をすることができる。従って、
特許請求の範囲は本発明の思想と範囲に属する限り全て
の修正と変形を含むものと理解することができる。
留りと信頼性を向上し、その信号伝達速度を向上させる
という効果をもたらす。上記した本発明の特定実施形態
について図面を添付して説明したが、当業者によりこれ
についての修正及び変形をすることができる。従って、
特許請求の範囲は本発明の思想と範囲に属する限り全て
の修正と変形を含むものと理解することができる。
【図１】（ａ）乃至（ｄ）は本発明の実施形態により金
属配線を形成する工程を示す断面図である。
属配線を形成する工程を示す断面図である。
【図２】従来の金属配線を形成する方法を説明するため
の半導体装置の断面図である。
の半導体装置の断面図である。
【符号の説明】 １ 半導体基板 ２ 絶縁膜 ３ チタニウム膜 ４ チタニウム窒化膜 ５ 第１チタニウム窒化膜 ６ 第２チタニウム窒化膜 ７ 第３チタニウム窒化膜 ８ 金属層 ９ アーク薄膜
Claims (11)
- 【請求項１】 活性領域を含む半導体基板上に絶縁膜を
形成する工程；上記絶縁膜が形成された半導体基板上部
の所定の部位にコンタクトホールを形成する工程；上記
コンタクトホールを含む絶縁膜に化学気相蒸着法により
チタニウム膜と、チタニウム窒化膜を所定厚さで順次形
成する工程；上記チタニウム窒化膜を窒素雰囲気中で熱
処理して窒素含有量と相が互いに異なる下部層，中間
層，上部層の三層構造で構成され、上記下部層は非晶質
状態、上記中間層は結晶質状態、上記上部層は窒素の豊
富な結晶質状態で存在するチタニウム窒化膜に相移転さ
せる工程；上記コンタクトホール部分を電気的に連結さ
せる金属線を形成する工程を含むことを特徴とする半導
体装置の金属配線形成方法。 - 【請求項２】 上記チタニウム窒化膜はテトラジメチル
アミノチタニウムの化学気相蒸着法により形成されるこ
とを特徴とする請求項１記載の半導体装置の金属配線形
成方法。 - 【請求項３】 上記チタニウム窒化膜はテトラジエルア
ミノチタニウムの化学気相蒸着法により形成されること
を特徴とする半導体装置の金属形成方法。 - 【請求項４】 上記チタニウム窒化膜は３００乃至５０
０℃の温度、５乃至１０ｍＴｏｒｒの圧力の条件で形成
されることを特徴とする請求項２又は３記載の半導体装
置の金属配線形成方法。 - 【請求項５】 上記チタニウム窒化膜の相転移のための
熱処理は窒素雰囲気中で、４００乃至６００℃の温度範
囲で３０乃至６０分の間行うことを特徴とする請求項１
記載の半導体装置の金属配線形成方法。 - 【請求項６】 上記チタニウム窒化膜の相転移のための
熱処理は窒素雰囲気中で７００乃至９００℃の温度範囲
で１０乃至３０秒の間行うことを特徴とする請求項１記
載の半導体装置の金属配線形成方法。 - 【請求項７】 上記金属配線はアルミニウム又は銅で形
成されたことを特徴とする請求項１記載の半導体装置の
金属配線形成方法。 - 【請求項８】 上記金属配線形成のためのアルミニウム
膜又は銅膜のパターン形成工程前に、アルミニウム膜又
は銅膜による反射を防止するためのアーク薄膜を形成す
る工程を含むことを特徴とする請求項７記載の半導体装
置の金属配線形成方法。 - 【請求項９】 上記アーク薄膜はテトラジメチルアミノ
チタニウムの熱分解により形成されることを特徴とする
請求項８記載の半導体装置の金属配線形成方法。 - 【請求項１０】 上記アーク薄膜はテトラジエチルアミ
ノチタニウムの熱分解により形成されることを特徴とす
る請求項８記載の半導体装置の金属配線形成方法。 - 【請求項１１】 上記熱分解の温度範囲は３００乃至４
５０℃であることを特徴とする請求項９又は１０記載の
半導体装置の金属配線形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004447A KR0148325B1 (ko) | 1995-03-04 | 1995-03-04 | 반도체 소자의 금속 배선 형성방법 |
| KR1995/P4447 | 1995-03-04 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8070955A Division JPH08250596A (ja) | 1995-03-04 | 1996-03-04 | 半導体装置の金属配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000082742A true JP2000082742A (ja) | 2000-03-21 |
| JP3122845B2 JP3122845B2 (ja) | 2001-01-09 |
Family
ID=19409231
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8070955A Pending JPH08250596A (ja) | 1995-03-04 | 1996-03-04 | 半導体装置の金属配線形成方法 |
| JP11290109A Expired - Fee Related JP3122845B2 (ja) | 1995-03-04 | 1999-10-12 | 半導体装置の金属配線形成方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8070955A Pending JPH08250596A (ja) | 1995-03-04 | 1996-03-04 | 半導体装置の金属配線形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| JP (2) | JPH08250596A (ja) |
| KR (1) | KR0148325B1 (ja) |
| CN (1) | CN1057868C (ja) |
| DE (1) | DE19608208B4 (ja) |
| GB (1) | GB2298657B (ja) |
| TW (1) | TW288171B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100430684B1 (ko) * | 1996-12-31 | 2004-07-30 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
| JP3040715U (ja) * | 1997-02-19 | 1997-08-26 | 株式会社熊谷 | 包装袋 |
| KR100480576B1 (ko) * | 1997-12-15 | 2005-05-16 | 삼성전자주식회사 | 반도체장치의금속배선형성방법 |
| KR100494320B1 (ko) * | 1997-12-30 | 2005-08-31 | 주식회사 하이닉스반도체 | 반도체소자의확산방지막형성방법 |
| KR100559028B1 (ko) * | 1998-12-29 | 2006-06-15 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성 방법 |
| KR100495856B1 (ko) * | 1998-12-30 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
| JP3562628B2 (ja) * | 1999-06-24 | 2004-09-08 | 日本電気株式会社 | 拡散バリア膜、多層配線構造、およびそれらの製造方法 |
| US6569751B1 (en) * | 2000-07-17 | 2003-05-27 | Lsi Logic Corporation | Low via resistance system |
| DE10154500B4 (de) * | 2001-11-07 | 2004-09-23 | Infineon Technologies Ag | Verfahren zur Herstellung dünner, strukturierter, metallhaltiger Schichten mit geringem elektrischen Widerstand |
| JP4683188B2 (ja) | 2002-11-29 | 2011-05-11 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP4222841B2 (ja) * | 2003-01-15 | 2009-02-12 | 三洋電機株式会社 | 半導体装置の製造方法 |
| TW200526806A (en) * | 2004-01-15 | 2005-08-16 | Tokyo Electron Ltd | Film-forming method |
| US7253501B2 (en) * | 2004-08-03 | 2007-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | High performance metallization cap layer |
| US20060113675A1 (en) * | 2004-12-01 | 2006-06-01 | Chung-Liang Chang | Barrier material and process for Cu interconnect |
| JP5204964B2 (ja) * | 2006-10-17 | 2013-06-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN101017793B (zh) * | 2007-02-16 | 2013-06-05 | 上海集成电路研发中心有限公司 | 一种扩散阻挡层的制作方法 |
| CN101459174B (zh) * | 2007-12-13 | 2010-07-07 | 和舰科技(苏州)有限公司 | 一种半导体晶片的导电结构及其制造方法 |
| CN102810504A (zh) * | 2011-05-31 | 2012-12-05 | 无锡华润上华半导体有限公司 | 厚铝生长工艺方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0174743A3 (en) * | 1984-09-05 | 1988-06-08 | Morton Thiokol, Inc. | Process for transition metal nitrides thin film deposition |
| EP0209654B1 (en) * | 1985-05-13 | 1994-12-14 | Kabushiki Kaisha Toshiba | Semiconductor device having wiring electrodes |
| US4998157A (en) * | 1988-08-06 | 1991-03-05 | Seiko Epson Corporation | Ohmic contact to silicon substrate |
| EP0448763A1 (de) * | 1990-03-30 | 1991-10-02 | Siemens Aktiengesellschaft | Verfahren und Vorrichtung zur Herstellung von leitenden Schichten oder Strukturen für höchstintegrierte Schaltungen |
| US5136362A (en) * | 1990-11-27 | 1992-08-04 | Grief Malcolm K | Electrical contact with diffusion barrier |
| EP0514103A1 (en) * | 1991-05-14 | 1992-11-19 | STMicroelectronics, Inc. | Barrier metal process for sub-micron contacts |
| US5242860A (en) * | 1991-07-24 | 1993-09-07 | Applied Materials, Inc. | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation |
| US5308655A (en) * | 1991-08-16 | 1994-05-03 | Materials Research Corporation | Processing for forming low resistivity titanium nitride films |
| US5462895A (en) * | 1991-09-04 | 1995-10-31 | Oki Electric Industry Co., Ltd. | Method of making semiconductor device comprising a titanium nitride film |
| JPH05121378A (ja) * | 1991-10-29 | 1993-05-18 | Sony Corp | 半導体装置の製造方法 |
| US5254499A (en) * | 1992-07-14 | 1993-10-19 | Micron Technology, Inc. | Method of depositing high density titanium nitride films on semiconductor wafers |
| JP2570576B2 (ja) * | 1993-06-25 | 1997-01-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5494860A (en) * | 1995-03-14 | 1996-02-27 | International Business Machines Corporation | Two step annealing process for decreasing contact resistance |
-
1995
- 1995-03-04 KR KR1019950004447A patent/KR0148325B1/ko not_active IP Right Cessation
-
1996
- 1996-03-04 GB GB9604614A patent/GB2298657B/en not_active Expired - Fee Related
- 1996-03-04 JP JP8070955A patent/JPH08250596A/ja active Pending
- 1996-03-04 CN CN96104048A patent/CN1057868C/zh not_active Expired - Fee Related
- 1996-03-04 TW TW085102622A patent/TW288171B/zh active
- 1996-03-04 DE DE19608208A patent/DE19608208B4/de not_active Expired - Fee Related
-
1999
- 1999-10-12 JP JP11290109A patent/JP3122845B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1141506A (zh) | 1997-01-29 |
| KR0148325B1 (ko) | 1998-12-01 |
| DE19608208B4 (de) | 2006-02-23 |
| KR960035843A (ko) | 1996-10-28 |
| GB2298657A (en) | 1996-09-11 |
| GB9604614D0 (en) | 1996-05-01 |
| DE19608208A1 (de) | 1996-09-05 |
| TW288171B (ja) | 1996-10-11 |
| JPH08250596A (ja) | 1996-09-27 |
| JP3122845B2 (ja) | 2001-01-09 |
| CN1057868C (zh) | 2000-10-25 |
| GB2298657B (en) | 1998-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3122845B2 (ja) | 半導体装置の金属配線形成方法 | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JP2000228372A (ja) | 半導体装置の製造方法 | |
| US4777061A (en) | Blanket tungsten deposition for dielectric | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JPH09186102A (ja) | 半導体装置の製造方法 | |
| JP2004000006U (ja) | 半導体装置 | |
| JP2002141424A (ja) | 半導体素子のキャパシタ製造方法 | |
| US5750439A (en) | Method of making aluminum alloy wiring with less silicon nodule | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH09326368A (ja) | 半導体素子の金属配線構造およびその形成方法 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| JPH1022390A (ja) | 半導体装置の製造方法 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6384154A (ja) | 半導体装置の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JPH05129223A (ja) | 半導体装置の製造方法 | |
| JPH11150086A (ja) | 半導体装置の製造方法 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR100517353B1 (ko) | 반도체 소자의 장벽금속층 형성방법 | |
| JP3034348B2 (ja) | 半導体素子及び製造方法 | |
| JPH04324636A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |