JPH04196122A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04196122A
JPH04196122A JP32180390A JP32180390A JPH04196122A JP H04196122 A JPH04196122 A JP H04196122A JP 32180390 A JP32180390 A JP 32180390A JP 32180390 A JP32180390 A JP 32180390A JP H04196122 A JPH04196122 A JP H04196122A
Authority
JP
Japan
Prior art keywords
film
nitride film
titanium nitride
barrier property
aluminum alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32180390A
Other languages
English (en)
Inventor
Yoshikazu Eguchi
芳和 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP32180390A priority Critical patent/JPH04196122A/ja
Publication of JPH04196122A publication Critical patent/JPH04196122A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置における配線の形成方法に関する
[従来の技術] 従来の半導体の製造方法では、第2図(a)に示すよう
に、シリコン基板20上上に層間絶縁膜202を堆積し
た後、コンタクトホール203を開孔する。そして第2
図(b)に示すようにバリアメタルである窒化チタン膜
204を堆積した後、第2図(C)に示すようにアルミ
合金膜205を堆積し、第2図(d)に示すように窒化
チタン膜204とアルミ台金膜205をパターニングし
て配線を完成していた。
[発明が解決しようとする課題] しかしながら、前述の従来技術ではバリアメタルである
窒化チタン膜204のバリア性が不十分で、容易にアル
ミ合金膜205がシリコン基板2○1中へ進入し、シリ
コン基板中の不純物拡散層(図示せず)の接合を破壊し
てしまう問題を有していた。
そこで、本発明はこの様な問題を解決するもので、その
目的とするところは、窒化チタン膜を堆積した後、窒素
と酸素の混合ガス中で熱処理して、窒化チタン膜表面に
酸化チタン膜を形成すると同時に、窒化チタン膜自身の
結晶性を高めることによって、窒化チタン膜のバリア性
を高め、アルミ合金膜のシリコン基板中への侵入を抑制
できるような優れた特徴を有する配線で構成される半導
体装置の製造方法を提供するところにある。
[課題を解決するための手段] 本発明は、半導体基板の上方に層間絶縁膜を形成する工
程、 前記層間絶縁膜を窓開けしてコンタク)・ホールを形成
する工程、 前記コンタクトホールの内面及び前記層間絶縁膜上に金
属窒化膜を堆積する工程、 前記金属窒化膜を窒素と酸素の混合ガス中で熱処理する
工程、 前記金属窒化膜上に、金属膜を堆積する工程、前記金属
膜の上方に、予め配線となるように設計された領域に形
成されたフォトレジストをマスクとして前記金属窒化膜
と前記金属膜をエツチングして配線を形成する工程、 よりなることを特徴とする。
[実施例コ 次に本発明である半導体装置の製造方法の実施例を、そ
の工程断面図である第1図(a)〜(e)を参照して説
明する。
まず、第1図(a)に示すように、シリコン基板101
の表面には拡散層等の半導体領域(図示せず)が形成さ
れており、これらの半導体領域とシリコン基板101の
表面側に形成される電極配線層とを絶縁分離するために
、シリコン基板101の表面上には厚さ5000人前後
の層間絶縁膜となるシリコン酸化膜102が化学気相成
長法により形成される。シリコン酸化膜102のコンタ
クト予定領域には、エツチングによりコンタクトホール
103が形成され、その底面で、シリコン基板101の
コンタクト予定領域は窓開けされた状態になる。
次に、第1図(b)に示すように、コンタクトホール1
03の内面及びシリコン酸化膜102の表面上に、後述
するアルミ合金膜105とシリコン基板101及びシリ
コン酸化膜102との相互拡散を防止するためのバリア
メタルとなる窒化チタン膜104を、純チタンターゲッ
トをアルゴンと窒素の混合ガス雰囲気中でスパッタリン
グすることによって堆積する。この時、ガス圧力は5m
torrとし、ターゲットに8kwの電力を印加するこ
とにより1000人の膜厚が得られる。しかし、この堆
積したままの窒化チタン膜104のバリア性は不十分で
ある。特に後述するアルミ合金膜105がシリコン原子
を含まないときは、500℃程度の熱処理で窒化チタン
膜104はバリアメタルの役割を果たさなくなる。即ち
、窒化チタン膜104上にそのままシリコン原子を含ま
ないアルミ合金膜105を堆積した配線層に500℃の
熱処理を行うと、アルミ合金膜105がバリアメタルで
ある窒化チタン膜104を突き破り、シリコン基板10
1中へスパイク上に侵入する。
そして、最終的にはシリコン基板中の不純物拡散層(図
示せず)の接合を破壊してしまう。
その対策として、次の第1図(C)に示すように、窒化
チタン膜104の表面を窒素と酸素の混合ガス中で熱処
理して窒化チタン膜104表面に強いバリア性を持つ酸
化チタン層を形成し、同時に窒化チタン膜104自身の
結晶性を高めてバリア性を向上させる。この時の窒素ガ
スと酸素ガスの混合比は9対1程度であり、温度は40
0℃で10分程度熱処理を行なう。ここで、熱処理温度
を上げすぎたり、熱処理時間を極端に長くすると、窒化
チタン膜104の表面に形成される酸化チタン層が厚く
なりすぎ、バリア性は向上するが、後述するアルミ合金
膜105とシリコン基板101との接触抵抗が高くなっ
てしまう。従って、前述の400℃、10分という条件
で熱処理を行なえば、接触抵抗は高くなりすぎることな
く、高いバリア性を確保することが出来る。
次に、第1図(d)に示すようにスパッタリング法によ
りアルミ合金105を堆積する。膜厚は5000人程度
である。
次に、第1図(e)に示すようにアルミ合金105をフ
ォトリソ技術及びエツチング技術により、所望のパター
ンにパターニングして、配線を完成する。
[発明の効果コ 以上述べた本発明によれば、優れたバリアメタルを形成
でき、高い信頼性をもつ配線層を形成することができる
効果を有する。
【図面の簡単な説明】
第1図(a)〜第1図(e)は、本発明の半導体装置の
製造方法を示す工程断面図。 第2図(a)〜第2図(d)は、従来の半導体装置の製
造方法を示す工程断面図。 101.201 シリコン基板 102.202 シリコン酸化膜 103.203  コンタクトホール 104.204 窒化チタン膜 105.205 アルミ合金膜 以上 出願人 セイコーエプソン株式会社

Claims (1)

  1. 【特許請求の範囲】 半導体基板の上方に層間絶縁膜を形成する工程、前記層
    間絶縁膜を窓開けしてコンタクトホールを形成する工程
    、 前記コンタクトホールの内面及び前記層間絶縁膜上に金
    属窒化膜を堆積する工程、 前記金属窒化膜を窒素と酸素の混合ガス中で熱処理する
    工程、 前記金属窒化膜上に、金属膜を堆積する工程、前記金属
    膜の上方に、予め配線となるように設計された領域に形
    成されたフォトレジストをマスクとして前記金属窒化膜
    と前記金属膜をエッチングして配線を形成する工程、 よりなることを特徴とする半導体装置の製造方法。
JP32180390A 1990-11-26 1990-11-26 半導体装置の製造方法 Pending JPH04196122A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32180390A JPH04196122A (ja) 1990-11-26 1990-11-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32180390A JPH04196122A (ja) 1990-11-26 1990-11-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04196122A true JPH04196122A (ja) 1992-07-15

Family

ID=18136589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32180390A Pending JPH04196122A (ja) 1990-11-26 1990-11-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04196122A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574961A (ja) * 1991-09-18 1993-03-26 Fujitsu Ltd 半導体装置の製造方法
JPH06260446A (ja) * 1993-03-05 1994-09-16 Sony Corp 配線構造の製造方法
KR100305208B1 (ko) * 1994-09-27 2001-12-01 박종섭 반도체 소자의 금속배선 형성방법
KR100401498B1 (ko) * 2001-01-11 2003-10-17 주식회사 하이닉스반도체 반도체장치의 배리어층 형성방법
KR100548588B1 (ko) * 1998-09-15 2006-04-06 주식회사 하이닉스반도체 반도체소자의 배선 형성방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574961A (ja) * 1991-09-18 1993-03-26 Fujitsu Ltd 半導体装置の製造方法
JPH06260446A (ja) * 1993-03-05 1994-09-16 Sony Corp 配線構造の製造方法
KR100305208B1 (ko) * 1994-09-27 2001-12-01 박종섭 반도체 소자의 금속배선 형성방법
KR100548588B1 (ko) * 1998-09-15 2006-04-06 주식회사 하이닉스반도체 반도체소자의 배선 형성방법
KR100401498B1 (ko) * 2001-01-11 2003-10-17 주식회사 하이닉스반도체 반도체장치의 배리어층 형성방법

Similar Documents

Publication Publication Date Title
JP2978748B2 (ja) 半導体装置の製造方法
JPS592352A (ja) 半導体装置の製造方法
JPS63301548A (ja) 半導体装置の製造方法
JP3122845B2 (ja) 半導体装置の金属配線形成方法
JPH0923001A (ja) 半導体装置の製造方法
KR0154355B1 (ko) 반도체 장치 제조방법
JPH04196122A (ja) 半導体装置の製造方法
JPH04199628A (ja) 半導体装置の製造方法
JPS6384024A (ja) 半導体装置の製造方法
JP2004522315A (ja) 半導体構造
KR100399978B1 (ko) 반도체소자의베리어금속층형성방법
JP2871943B2 (ja) 半導体装置の製造方法
JPH05129223A (ja) 半導体装置の製造方法
JPH01243553A (ja) 半導体装置の製造方法
JPH05129226A (ja) 半導体装置の製造方法
JPH02170424A (ja) 半導体装置の製造方法
JPH05129227A (ja) 半導体装置の製造方法
KR960011816B1 (ko) 반도체소자의 캐패시터 및 그의 제조방법
JPS62291146A (ja) 半導体装置の製造方法
JPH03133129A (ja) 半導体装置の製造方法
KR20020055179A (ko) 반도체소자의 알루미늄 합금 박막 제조 방법
KR100217916B1 (ko) 반도체 소자의 베리어 금속층 형성방법
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
JPH03154332A (ja) 半導体装置の製造方法
JPH05129222A (ja) 半導体装置の製造方法