JPS63301548A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63301548A
JPS63301548A JP62231839A JP23183987A JPS63301548A JP S63301548 A JPS63301548 A JP S63301548A JP 62231839 A JP62231839 A JP 62231839A JP 23183987 A JP23183987 A JP 23183987A JP S63301548 A JPS63301548 A JP S63301548A
Authority
JP
Japan
Prior art keywords
copper
film
wiring
insulating film
wiring film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62231839A
Other languages
English (en)
Other versions
JPH0587173B2 (ja
Inventor
Kazuhiro Hoshino
和弘 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62231839A priority Critical patent/JPS63301548A/ja
Publication of JPS63301548A publication Critical patent/JPS63301548A/ja
Publication of JPH0587173B2 publication Critical patent/JPH0587173B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 銅を含む配線膜を右する半導体装置の製造方法に関し、 この銅配線膜が高温処理時に酸化してしまうのを防止し
て、？′ｉ温処即後であっても銅配線膜の抵抗値を低く
保つことができる半導体装置の製造方法を提供すること
を目的とし、 基板の表面上に銅を含む配線膜を形成する工程と、銅の
酸化温度より低い温度で配線膜を含む表面に絶縁膜を付
着させる工程とを具備して構成づる。
〔産業上の利用分野〕
本発明は、銅を含む配線膜を右する半導体装置の製造方
法に関する。
周知ように、ＬＳＩの配線パターンの幅は、その集積瓜
が増大するにつれて減少する。現在、アルミニウム配線
が半導体装置に広く用いられているが、その幅は０．５
〜０．６μｍが限界である。これは、アルミニウム配線
パターンが幅狭になる程、エレクトロマイグレーション
が顕著になってくるためである。このため、高い融点を
もつモリブｆン（Ｍｏ）やタングステン（Ｗ）をアルミ
ニウム（八ｅ）に代えて用いることが検討されている。
しかしながら、ＭＯやＷの抵抗率はバルクのΔ之の抵抗
率の約２倍であり、薄膜ではそれ以上である。したがっ
て、高い耐エレクトロマイグレーションと低い抵抗率を
もつ配線［＋が研究されている。
〔従来の技術〕
現在、銅（ＣＬＪ　）は八２より耐エレクトロマイグレ
ーションが良好でしかも抵抗率が低いことから、半導体
装置の配線材料として研究されている。
従来の銅配線を有する半導体装置は、銅配線膜が二酸化
シリコン（ＳｉＯ２）のような絶縁膜（これはシリコン
（Ｓ　ｉ　）基板上に設（プられている）上、及びＳ　
ｒ　Ｉｔ板の拡散層上に形成された絶縁膜中のコンタク
トホール上にそれぞれ直接何着させて形成される。勿論
、銅配線膜は配線パターンに従って、パターニングされ
ている。
このように形成された半導体装置は一般に、４００℃以
上の高温で７ニール（熱処理）される。
これは銅のグレインを成長させ、耐エレクトロマイグレ
ーションを向上させる目的で行なわれる。
このアニール処理後、絶縁膜を銅配線膜と基板上の絶縁
股上に（Ｊ　ｌ？７させる。この絶縁膜の（Ｊ”１３は
、４２０℃の温度で気相成長法（ＣＶＤ）により行なわ
れる。この絶縁膜はＰＳＧ、Ｓ　ｉ　３０４又は５ｔＯ
２等を用いて形成される。この絶縁膜はパッシベーショ
ン膜又は多層配線の場合は層間絶縁膜となる。
（発明が解決しようとする問題点） しかしながら、上記従来の半導体装置の製造方法にあっ
ては以下の問題点がある。
前述したように、銅の酸化温度は２００〜２５０℃であ
るに対し、ＣＶＤによる熱処理温度は４００℃以上であ
る。このため、配線膜中の銅は、ＣＶＤ処理による絶縁
膜の付着工程時、雰囲気中の酸素により、容易に酸化し
てしまう。銅の酸化は絶縁膜と接触している配線膜の表
面（界面）に損傷を与え、特に銅配線膜の抵抗値を増大
させる。
従って、本発明は銅の配線層が高温処理時に酸化してし
まうのを防止して、高温処理後であっても銅配線膜の抵
抗値を低く保つことができる半導体装置の１ｎ方法を提
供することを目的とする。
〔問題点を解決するための手段〕
本発明は、基板の表面上に銅を含む配線膜を形成する工
程と、銅の酸化温度より低い温１腹で配線膜を含む基板
の表面上に絶縁膜を付着させる工程とを有して構成され
る。
（作用） 銅を含む配Ｐ２股上には銅の酸化温度より低い温度で絶
縁膜が付着されるので、従来のように高温処理時に配線
層に含まれる銅が酸化してしまうことがない。
〔実施例〕
以下、本発明の一実論例を第１図（Ａ）ないし第１図（
Ｄ）を参照して説明する。尚、第１図（Δ）及び（Ｂ）
は第１層目の銅配線層に関する工程を示し、第１図（Ｃ
）及び（Ｄ）は第２層目の銅配線層に関する工程を示す
。
まず第１図（Δ）において、絶縁膜１２をシリコン基板
１０の表面上に付着させる。シリコン基板１０にはｎ＋
拡ｉｉ＆Ｆ）１０が設けられている。絶縁膜１２として
はＳ！Ｏｚ、ＰＳＧ又は５ｉａＮ４等を用いることがで
きる。絶縁膜１２の厚みは例えば４０００人である。次
に、ｎ十数散層１０ａ上に金属層１４を付着させる。金
属層１４は、例えばチタン（Ｔ　ｉ　）　、アルミニウ
ム（△２）又はブラブナ（Ｐｔ）を用いることができる
。金属層１４の付着は、Ｄ、Ｃ，マグネトロン形スパッ
タ法により行なうことができる。Ｔｉを用いた場合、Ｔ
ｉターゲットをアルゴン（Ａｒ）ガス中に一５７ｒｔＴ
ｏｒｒの圧力でかつり、Ｃ，２ｋＷの電力でスパッタす
る。金属層１４の膜厚は１００人〜１０００人の範囲が
好ましい。金属層１４はシリコン基板１０とオーミック
コンタクトをとるために設けられてい。これは、Ｔｉを
用いた場合、熱の印加により生成されるチタニリムシリ
サイド（ＴｉＳｉｚ＞が低抵抗のコンタクトを形成する
ためである。
次に、金属層１４上にバリア層１６を付着させる。この
バリア層１６は後述する銅配線膜１８と同一パターンを
持っている。
このバリア層１６は、銅配線膜１８とシリコン基板１０
との間、及び銅配線膜１８と絶縁膜１２との間の反応や
相互拡散を防止する。具体的に言えば、バリア層１６は
銅の原子がシリコン基板１０や絶縁膜１２に拡散するの
を防止するとともに、シリコン原子が銅配線膜１８に侵
入するのを防止する。バリア層１６は、窒化チタニウム
（ＴｉＮ）、タングステン（Ｗ）、窒化タングステン（
ＷＮ）、窒化ジルコニウム（ＺｒＮ）、炭化ヂタヂウム
（Ｔ　ｉ　Ｃ）　、炭化タングステン（ＷＣ）、タンタ
ル（Ｔａ）、窒化タンタル（ＴａＮ＞又はヂタニウムタ
ングステン（ＴｉＷ）を用いることができる。バリア層
１６の膜厚は５００人〜３０００人の範囲が好ましい。
バリア層１６は反応性マグネトロンスパッタ法を用いて
Ｎ着できる。例えば、Ｔｉのターゲットを５ＴｒＬＴＯ
ｒｒの圧力のＡｒ十Ｎ２ガス中でり、Ｃ，４ｋＷの電力
でスパッタする。
次に、銅配線膜１８をバリア層１６上に付着させる。銅
配線膜１８はり、Ｃ，マグネトロンスパッタ法により付
着できる。例えば、銅のターゲットを５ｍＴｏｒｒのＡ
ｒガス中でり、Ｃ，２ｋＷの電力でスパッタする。銅配
線膜１８の膜厚は３０００人〜２μｍの範囲にあること
が好ましい。銅に代えて、ＣＬＩ−Ｔｉ又はＣＵ−７ｒ
の合金をバリア層１６上に付着させることｂできる。
上記金属層１４、バリア層１６及び銅配線膜１８は配線
パターンに従ってバターニングされる。
これらの層のバターニングは次の■稈によって行なうこ
とができる。第１に反応性マグネトロンスパッタ法によ
り、ＰＳＧ又はＴｉＮのマスク層を銅配線層１８上に付
着させる。第２に、レジメ１〜をマスク層上にバターニ
ングする。そして、マスクを反応性イオンエツチング処
理によりエツチングする。その後、レジストアッシング
を行なう。
次に、銅配線膜１８をイオンミリング法によりエツチン
グしてパターン化させる。最後に、金属層１４とバリア
層１６を反応性イオンエツチング処理により、マスクと
ともにエツチングする。
以上のようにして形成された構成を第１図（Ａ）に示す
。
次の工程は第１図（Ｂ）に図示されている。層間絶縁膜
２０を、銅配線膜１８を含む第１図（Ａ）の構成体の頂
面上に付着させる。この付着においては、２００℃以下
の温度で層間絶縁膜２０を成長させることが大切である
。このようなプロセスとしては、高周波（ＲＦ）スパッ
タ法、プラズマＣＶＤ　（ＰＣＶＤ）法又はマイクロ波
電子サイクロトン共鳴（ＥＣＲ）ＰＣＶＤ法を挙げるこ
とができる。ＲＦスパッタ法又はｐｃｖｏを用いた場合
、Ｓ！０２．ＰＳＧ又は５ｉｚＮ４を層間絶縁膜２０の
構成物質として用いることができる。またＥＣＲ−ＰＣ
ＶＤを用イタ場合ニハＳ　ｉ　０２　又ハ５ｉ３Ｎａを
層間絶縁膜２０として用いることができる。表１〜表３
に上記各方法の具体例を示す。
第１表（ＲＦスパッタ） 第２表（ＰＣＶＤ） 第３表（ＥＣＲ−ＰＣＶＤ） 上記表１−表３から明らかなように、層間絶縁ｎ９２０
を付着する際、銅が酸化される温度の限界である２００
℃以下の温度が保たれる。この結果、銅配線膜１８は酸
化されることはなく、その抵抗値が増大するのが抑止さ
れる。
多層配線を行なうときは、スルーホール２０ａを居間絶
縁膜２０に形成する。次に、銅を層間絶縁膜２０上に付
着させることにより、銅配置！ｉｔ層２２を形成する。
この付着はり、Ｃ，マグネトロンスパッタ法で行なうこ
とができる。銅配線膜２２の厚みは３０００人〜２μｍ
の範囲にあることが好ましい。次に、銅配線膜２２を反
応性イオンエッヂレグ法によりバターニングする。ぞし
て、絶縁膜２４をその上にイ」着させる。この場合の付
着方法は、前記層間絶縁膜２０の付着で適用可能な方法
、すなわちＲｆスパッタ法、ＰＶＣＤ法又はＥＣＲ−Ｐ
ＣＶＤ法を用いることができる。最１りに、絶縁カバー
膜２６を絶縁膜２４上に付着させる。この付着にはＣＶ
Ｄ法を用いることができる。
ＣＶＤ法は４００℃以上の温度下で行なわれるが、銅配
線膜２２は絶縁膜２４を覆われているので、酸化するこ
とはない。絶縁膜２０．２４及び２６の材料の組合せは
任意である。例えば、絶縁膜２０．２４及び２６を上記
例とは異なりＳ！０２゜ＰＳＧ及びＳｉ３Ｎ４でそれぞ
れ形成することとしてもよい。
第２図は、以下に説明する４つの異なる半導体奏の抵抗
率（μΩｍ）の実験結果を示す。第１のサンプルは第１
図（Ａ、　）に示すように、銅配ｔｆＡ股上に絶縁膜を
具備していない構造である。第２のサンプルは、銅配線
膜上にＶＣＤ法によるＰＳＧを付着させた構造である。
第３の４ノンプルは、銅配線膜上にＣＶＤ法によりＳｉ
３Ｎ４を付着させた構造である。第４のサンプルは、銅
配線膜上にＲｆスパッタ法によるＰＳＧを付着させた構
造である。第２図に示すように、アニール前（Ａｓｄｃ
ｐｏ、　）と４５０℃で３０分のアニール処Ｌｇ！後の
抵抗値を測定した。同図から明らかなように、４５０℃
のアニール処理を行なった後でもＲｆスパッタ法による
ＰＳＧが付着されたサンプルの銅配線層の抵抗率は低く
保たれていることがわかる。使方、従来のようにＣＶＤ
法により絶縁膜の付着では、アニール前であっても抵抗
率は増大している。従って、アニール処理後では、抵抗
率は一層増大することが容易に推測できる。従って、本
実験では、アニール後のＣＶＤ−ＰＳＧ及びＣＶＤ−８
ｉ　３Ｎ４の抵抗率の測定は実施していない。
〔発明の効果〕
以上説明したように、本発明によれば、銅を含む配線股
上に、銅の酸化温度以下の温度で絶縁膜を付着させるこ
ととしたため、銅の酸化を防止することができ、従って
、配線層の抵抗値を低く保つことができるという効果が
得られる。
【図面の簡単な説明】
第１図は本発明の一実施例の製造工程を説明するためる
の図、 第２図は本発明の詳細な説明するための実験結果を示す
図である。 図において、 １０はシリコン基板、 １０ａはｎ＋拡散層、 １２は絶縁膜、 １／Ｉは金属層、 １６はバリア層、 １８は銅配線層、 ２０は居間絶縁膜、 ２２は銅配線膜、 ２４は絶縁膜、 ２６は絶縁バリア膜 を示づ”。

Claims (1)

  1. 【特許請求の範囲】 基板の表面上に銅を含む配線膜を形成する工程と、 銅の酸化温度より低い温度で前記配線膜を含む前記表面
    上に絶縁膜を付着させる工程とを有することを特徴とす
    る半導体装置の製造方法。
JP62231839A 1986-09-17 1987-09-16 半導体装置の製造方法 Granted JPS63301548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62231839A JPS63301548A (ja) 1986-09-17 1987-09-16 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61-218319 1986-09-17
JP21831986 1986-09-17
JP62231839A JPS63301548A (ja) 1986-09-17 1987-09-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63301548A true JPS63301548A (ja) 1988-12-08
JPH0587173B2 JPH0587173B2 (ja) 1993-12-15

Family

ID=16717986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62231839A Granted JPS63301548A (ja) 1986-09-17 1987-09-16 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4910169A (ja)
EP (1) EP0261846B1 (ja)
JP (1) JPS63301548A (ja)
KR (1) KR910002455B1 (ja)
DE (1) DE3782904T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6425439A (en) * 1987-07-21 1989-01-27 Hitachi Ltd Semiconductor integrated circuit device
JPH0236535A (ja) * 1988-07-27 1990-02-06 Hitachi Ltd 半導体集積回路装置
US6812136B2 (en) 1996-10-18 2004-11-02 Kabushiki Kaisha Toshiba Method of making a semiconductor device having a multilayer metal film of titanium/titanium nitride/tungsten/tungsten carbide
JP2010192876A (ja) * 2009-02-19 2010-09-02 Emprie Technology Development LLC ナノワイヤの製造方法及び集積回路

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
JPH0727879B2 (ja) * 1989-03-14 1995-03-29 株式会社東芝 半導体装置の製造方法
US5254872A (en) * 1989-03-14 1993-10-19 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2839579B2 (ja) * 1989-10-02 1998-12-16 株式会社東芝 半導体装置及びその製造方法
JPH03190232A (ja) * 1989-12-20 1991-08-20 Fujitsu Ltd 半導体装置の製造方法
JPH05504446A (ja) * 1990-01-04 1993-07-08 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン ポリイミド絶縁材を用いた半導体相互接続構造
US5141897A (en) * 1990-03-23 1992-08-25 At&T Bell Laboratories Method of making integrated circuit interconnection
US5094981A (en) * 1990-04-17 1992-03-10 North American Philips Corporation, Signetics Div. Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C.
EP0459690A1 (en) * 1990-05-31 1991-12-04 AT&T Corp. Integrated circuit interconnection
US5268329A (en) * 1990-05-31 1993-12-07 At&T Bell Laboratories Method of fabricating an integrated circuit interconnection
JP2665568B2 (ja) * 1990-11-21 1997-10-22 シャープ株式会社 半導体装置の製造方法
US5274270A (en) * 1990-12-17 1993-12-28 Nchip, Inc. Multichip module having SiO2 insulating layer
US5130274A (en) * 1991-04-05 1992-07-14 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
US5243222A (en) * 1991-04-05 1993-09-07 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
JPH05102155A (ja) * 1991-10-09 1993-04-23 Sony Corp 銅配線構造体及びその製造方法
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5391517A (en) * 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure
US5747360A (en) * 1993-09-17 1998-05-05 Applied Materials, Inc. Method of metalizing a semiconductor wafer
US5447887A (en) * 1994-04-01 1995-09-05 Motorola, Inc. Method for capping copper in semiconductor devices
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US6891269B1 (en) * 1995-07-05 2005-05-10 Fujitsu Limited Embedded electroconductive layer structure
US6084302A (en) * 1995-12-26 2000-07-04 Micron Technologies, Inc. Barrier layer cladding around copper interconnect lines
US5744376A (en) 1996-04-08 1998-04-28 Chartered Semiconductor Manufacturing Pte, Ltd Method of manufacturing copper interconnect with top barrier layer
US6100196A (en) * 1996-04-08 2000-08-08 Chartered Semiconductor Manufacturing Ltd. Method of making a copper interconnect with top barrier layer
US5693563A (en) * 1996-07-15 1997-12-02 Chartered Semiconductor Manufacturing Pte Ltd. Etch stop for copper damascene process
US5770517A (en) * 1997-03-21 1998-06-23 Advanced Micro Devices, Inc. Semiconductor fabrication employing copper plug formation within a contact area
US6140237A (en) * 1997-06-16 2000-10-31 Chartered Semiconductor Manufacturing Ltd. Damascene process for forming coplanar top surface of copper connector isolated by barrier layers in an insulating layer
US6872429B1 (en) * 1997-06-30 2005-03-29 Applied Materials, Inc. Deposition of tungsten nitride using plasma pretreatment in a chemical vapor deposition chamber
KR100417725B1 (ko) * 1997-12-16 2004-02-11 인피니언 테크놀로지스 아게 집적된 전기 회로 및 그 제조 방법
US6906421B1 (en) * 1998-01-14 2005-06-14 Cypress Semiconductor Corporation Method of forming a low resistivity Ti-containing interconnect and semiconductor device comprising the same
US6380627B1 (en) * 1998-06-26 2002-04-30 The Regents Of The University Of California Low resistance barrier layer for isolating, adhering, and passivating copper metal in semiconductor fabrication
JP3279532B2 (ja) * 1998-11-06 2002-04-30 日本電気株式会社 半導体装置の製造方法
US6140255A (en) * 1998-12-15 2000-10-31 Advanced Micro Devices, Inc. Method for depositing silicon nitride using low temperatures
US6248665B1 (en) 1999-07-06 2001-06-19 Taiwan Semiconductor Manufacturing Company Delamination improvement between Cu and dielectrics for damascene process
US6159857A (en) * 1999-07-08 2000-12-12 Taiwan Semiconductor Manufacturing Company Robust post Cu-CMP IMD process
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US6153935A (en) 1999-09-30 2000-11-28 International Business Machines Corporation Dual etch stop/diffusion barrier for damascene interconnects
US6373137B1 (en) 2000-03-21 2002-04-16 Micron Technology, Inc. Copper interconnect for an integrated circuit and methods for its fabrication
TW544789B (en) * 2000-11-02 2003-08-01 Fujitsu Ltd Semiconductor device and method of manufacturing the same
US6977218B2 (en) * 2003-07-17 2005-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating copper interconnects
RU2494492C1 (ru) * 2012-06-07 2013-09-27 Общество с ограниченной ответственностью "Компания РМТ" Способ создания токопроводящих дорожек

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL87258C (ja) * 1969-01-15
US4423547A (en) * 1981-06-01 1984-01-03 International Business Machines Corporation Method for forming dense multilevel interconnection metallurgy for semiconductor devices
DE3280233D1 (de) * 1981-09-11 1990-10-04 Toshiba Kawasaki Kk Verfahren zum herstellen eines substrats fuer multischichtschaltung.
US4393096A (en) * 1981-11-16 1983-07-12 International Business Machines Corporation Aluminum-copper alloy evaporated films with low via resistance
US4386116A (en) * 1981-12-24 1983-05-31 International Business Machines Corporation Process for making multilayer integrated circuit substrate
US4502207A (en) * 1982-12-21 1985-03-05 Toshiba Shibaura Denki Kabushiki Kaisha Wiring material for semiconductor device and method for forming wiring pattern therewith
US4557037A (en) * 1984-10-31 1985-12-10 Mobil Solar Energy Corporation Method of fabricating solar cells
US4612698A (en) * 1984-10-31 1986-09-23 Mobil Solar Energy Corporation Method of fabricating solar cells
US4609565A (en) * 1984-10-10 1986-09-02 Mobil Solar Energy Corporation Method of fabricating solar cells
US4519872A (en) * 1984-06-11 1985-05-28 International Business Machines Corporation Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6425439A (en) * 1987-07-21 1989-01-27 Hitachi Ltd Semiconductor integrated circuit device
JPH0236535A (ja) * 1988-07-27 1990-02-06 Hitachi Ltd 半導体集積回路装置
US6812136B2 (en) 1996-10-18 2004-11-02 Kabushiki Kaisha Toshiba Method of making a semiconductor device having a multilayer metal film of titanium/titanium nitride/tungsten/tungsten carbide
JP2010192876A (ja) * 2009-02-19 2010-09-02 Emprie Technology Development LLC ナノワイヤの製造方法及び集積回路
US8664539B2 (en) 2009-02-19 2014-03-04 Empire Technology Development Llc Integrated circuit nanowires

Also Published As

Publication number Publication date
KR910002455B1 (ko) 1991-04-22
EP0261846B1 (en) 1992-12-02
JPH0587173B2 (ja) 1993-12-15
DE3782904D1 (de) 1993-01-14
US4910169A (en) 1990-03-20
DE3782904T2 (de) 1993-04-08
EP0261846A1 (en) 1988-03-30
KR880004552A (ko) 1988-06-04

Similar Documents

Publication Publication Date Title
JPS63301548A (ja) 半導体装置の製造方法
JPH01252763A (ja) 金属珪化物形成方法
US5243221A (en) Aluminum metallization doped with iron and copper to prevent electromigration
JPH0922907A (ja) 埋め込み導電層の形成方法
JPS59175726A (ja) 半導体装置の製造方法
JPH04100221A (ja) 半導体装置の製造方法
JPH04196122A (ja) 半導体装置の製造方法
JPS5951549A (ja) 集積回路装置の製造方法
JP2806757B2 (ja) 半導体装置の製造方法
JP2850341B2 (ja) 半導体装置の製造方法
JPH02260535A (ja) 半導体装置の製造方法
JPH03185823A (ja) 半導体装置の製造方法
JP3149169B2 (ja) 半導体装置の製造方法
JP3329148B2 (ja) 配線形成方法
JPH06163545A (ja) 半導体装置の配線構造及びその製造方法
JPH0287670A (ja) 半導体装置の製造方法
JPH0888278A (ja) 半導体装置の製造方法
JPH06163541A (ja) 集積回路装置及びその製造方法
JPS62274078A (ja) 薄膜形成方法
JPS62248238A (ja) 半導体装置の製造方法
JP2003257980A (ja) 半導体装置の製造方法
JPH04317332A (ja) 半導体装置及びその製造方法
JPH04180627A (ja) 半導体装置の製造方法
JPH06244187A (ja) 半導体装置の製造方法
JPH06140403A (ja) 半導体装置の製造方法