JPH0922907A - 埋め込み導電層の形成方法 - Google Patents
埋め込み導電層の形成方法Info
- Publication number
- JPH0922907A JPH0922907A JP7169537A JP16953795A JPH0922907A JP H0922907 A JPH0922907 A JP H0922907A JP 7169537 A JP7169537 A JP 7169537A JP 16953795 A JP16953795 A JP 16953795A JP H0922907 A JPH0922907 A JP H0922907A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier metal
- tin
- forming
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 埋め込み導電層の形成方法に関し、埋め込み
Ｃｕ配線層を形成する際に、インキュベーションタイム
を短くし、且つ、Ｃｕに対するバリヤ性を高める。 【構成】 絶縁層２に凹部３を形成したのち、バリヤメ
タル層４及び酸素濃度の低いＴｉＮ層５を順次形成し、
次いで、化学気相成長法を用いてＣｕ層６を堆積させて
凹部３を埋め込み、次いで、バリヤメタル層４、酸素濃
度の低いＴｉＮ層５、及び、Ｃｕ層６の不要部分を化学
機械研磨することによって除去する。
Ｃｕ配線層を形成する際に、インキュベーションタイム
を短くし、且つ、Ｃｕに対するバリヤ性を高める。 【構成】 絶縁層２に凹部３を形成したのち、バリヤメ
タル層４及び酸素濃度の低いＴｉＮ層５を順次形成し、
次いで、化学気相成長法を用いてＣｕ層６を堆積させて
凹部３を埋め込み、次いで、バリヤメタル層４、酸素濃
度の低いＴｉＮ層５、及び、Ｃｕ層６の不要部分を化学
機械研磨することによって除去する。
Description
【０００１】
【産業上の利用分野】本発明は埋め込み導電層の形成方
法に関するものであり、特に、エレクトロマイグレーシ
ョン耐性の高いＣｕを用いた埋め込み配線層の形成方法
に関するものである。
法に関するものであり、特に、エレクトロマイグレーシ
ョン耐性の高いＣｕを用いた埋め込み配線層の形成方法
に関するものである。
【０００２】
【従来の技術】近年、半導体装置の高集積化、或いは、
高速化に伴って配線層の低抵抗化が要請されており、従
来のＡｌ配線層に替わるものとしてＡｌより抵抗率が小
さく、且つ、エレクトロマイグレーション耐性がＡｌの
約２倍であるＣｕの使用が検討されている。
高速化に伴って配線層の低抵抗化が要請されており、従
来のＡｌ配線層に替わるものとしてＡｌより抵抗率が小
さく、且つ、エレクトロマイグレーション耐性がＡｌの
約２倍であるＣｕの使用が検討されている。
【０００３】しかし、一般に微細な配線層を形成する場
合にはドライ・エッチングする必要があるが、Ｃｕの場
合にはＣｕのハロゲン化物の蒸気圧が低いため従来のＲ
ＩＥ（反応性イオンエッチング）法では低温において十
分なエッチングレートが得られないという問題があり、
また、異方性エッチングが困難であるという問題もあっ
た。
合にはドライ・エッチングする必要があるが、Ｃｕの場
合にはＣｕのハロゲン化物の蒸気圧が低いため従来のＲ
ＩＥ（反応性イオンエッチング）法では低温において十
分なエッチングレートが得られないという問題があり、
また、異方性エッチングが困難であるという問題もあっ
た。
【０００４】このような問題を解決するために、セルフ
アライン技法を用いたダマシン（ｄａｍａｓｃｅｎｅ）
法と呼ばれる方法が検討されている。このダマシン法と
は、絶縁層に設けた配線パターンに沿った溝、及び、コ
ンタクトホールにＣｕ層を堆積させたのち、上部の不要
部分を化学機械研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎ
ｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）によって除去
することによって埋め込み配線層を形成する方法であ
る。
アライン技法を用いたダマシン（ｄａｍａｓｃｅｎｅ）
法と呼ばれる方法が検討されている。このダマシン法と
は、絶縁層に設けた配線パターンに沿った溝、及び、コ
ンタクトホールにＣｕ層を堆積させたのち、上部の不要
部分を化学機械研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎ
ｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）によって除去
することによって埋め込み配線層を形成する方法であ
る。
【０００５】なお、この場合の溝或いコンタクトホール
内にＣｕを堆積させる方法としては、段差被覆性（ステ
ップ・カヴァレッジ）の優れているＣＶＤ法、或いは、
段差被覆性の劣るスパッタリング法とその後のリフロー
の組合せが用いられており、この内、前者のＣＶＤ法が
微細化の進む将来の半導体装置のＣｕ配線層の形成方法
として期待されている。
内にＣｕを堆積させる方法としては、段差被覆性（ステ
ップ・カヴァレッジ）の優れているＣＶＤ法、或いは、
段差被覆性の劣るスパッタリング法とその後のリフロー
の組合せが用いられており、この内、前者のＣＶＤ法が
微細化の進む将来の半導体装置のＣｕ配線層の形成方法
として期待されている。
【０００６】また、ダマシン法でＣｕ配線層を形成する
場合には、ＣｕはＳｉＯ2 中を容易に拡散しシリコン半
導体中で深い準位を形成して少数キャリアの寿命を縮め
るので、Ｃｕの拡散を防止するために、ＳｉＯ2 層とＣ
ｕ層の間にＴｉＮ層等のバリヤメタル層を介在させてお
り、このＴｉＮ層の上にＣｕ層を成長させていた。
場合には、ＣｕはＳｉＯ2 中を容易に拡散しシリコン半
導体中で深い準位を形成して少数キャリアの寿命を縮め
るので、Ｃｕの拡散を防止するために、ＳｉＯ2 層とＣ
ｕ層の間にＴｉＮ層等のバリヤメタル層を介在させてお
り、このＴｉＮ層の上にＣｕ層を成長させていた。
【０００７】
【発明が解決しようとする課題】このようなＴｉＮ層等
のバリヤメタル層上にＣＶＤ（化学気相成長）法により
Ｃｕ層を成長させる場合、バリヤメタル表面の酸化の程
度が少ないほど、インキュベーションタイム（堆積工程
の開始から実際に膜の堆積が始まるまでの遅延時間）が
短いものの、アニールによりＣｕとバリヤメタルとの合
金化反応が進行し、バリヤ性を損なうことがあった。
のバリヤメタル層上にＣＶＤ（化学気相成長）法により
Ｃｕ層を成長させる場合、バリヤメタル表面の酸化の程
度が少ないほど、インキュベーションタイム（堆積工程
の開始から実際に膜の堆積が始まるまでの遅延時間）が
短いものの、アニールによりＣｕとバリヤメタルとの合
金化反応が進行し、バリヤ性を損なうことがあった。
【０００８】即ち、堆積させたままの状態のＣＶＤ−Ｔ
ｉＮ層上にＣｕ層を堆積させたのち、６００℃で１０分
間アニールした場合、相互拡散によって合金を形成する
ので、６００℃程度の比較的高温プロセスではＴｉＮは
バリヤメタルとして機能しないという問題があった。
ｉＮ層上にＣｕ層を堆積させたのち、６００℃で１０分
間アニールした場合、相互拡散によって合金を形成する
ので、６００℃程度の比較的高温プロセスではＴｉＮは
バリヤメタルとして機能しないという問題があった。
【０００９】しかし、ＣＶＤ−ＴｉＮ層よりも表面の酸
素濃度の高いスパッタリング法によるＴｉＮ層、即ち、
ＰＶＤ（物理気相成長）−ＴｉＮ層を用いた場合には、
インキュベーションタイムが大きくなるという問題があ
り、且つ、バリヤ性も十分ではなかった。
素濃度の高いスパッタリング法によるＴｉＮ層、即ち、
ＰＶＤ（物理気相成長）−ＴｉＮ層を用いた場合には、
インキュベーションタイムが大きくなるという問題があ
り、且つ、バリヤ性も十分ではなかった。
【００１０】したがって、本発明は、埋め込みＣｕ配線
層を形成する際に、インキュベーションタイムを短く
し、且つ、下地層のＣｕに対するバリヤ性を高めること
を目的とする。
層を形成する際に、インキュベーションタイムを短く
し、且つ、下地層のＣｕに対するバリヤ性を高めること
を目的とする。
【００１１】
【課題を解決するための手段】図１は本発明の原理的構
成の説明図であり、この図１を参照して本発明における
課題を解決するための手段を説明する。 図１参照 （１）本発明は、埋め込み配線層の形成方法において、
絶縁層２に凹部３を形成したのち、バリヤメタル層４及
び酸素濃度の低いＴｉＮ層５を順次形成し、次いで、化
学気相成長法を用いてＣｕ層６を堆積させて凹部３を埋
め込み、次いで、バリヤメタル層４、酸素濃度の低いＴ
ｉＮ層５、及び、Ｃｕ層６の不要部分を化学機械研磨す
ることによって除去することを特徴とする。なお、図１
における符号１は半導体基板を表す。
成の説明図であり、この図１を参照して本発明における
課題を解決するための手段を説明する。 図１参照 （１）本発明は、埋め込み配線層の形成方法において、
絶縁層２に凹部３を形成したのち、バリヤメタル層４及
び酸素濃度の低いＴｉＮ層５を順次形成し、次いで、化
学気相成長法を用いてＣｕ層６を堆積させて凹部３を埋
め込み、次いで、バリヤメタル層４、酸素濃度の低いＴ
ｉＮ層５、及び、Ｃｕ層６の不要部分を化学機械研磨す
ることによって除去することを特徴とする。なお、図１
における符号１は半導体基板を表す。
【００１２】（２）また、本発明は、上記（１）におい
て、バリヤメタル層４としてスパッタリング法で堆積さ
せたアモルファスＴｉ−Ｓｉ−Ｎ層を用いたことを特徴
とする。
て、バリヤメタル層４としてスパッタリング法で堆積さ
せたアモルファスＴｉ−Ｓｉ−Ｎ層を用いたことを特徴
とする。
【００１３】（３）また、本発明は、上記（２）におい
て、スパッタリング法として、コリメーションスパッタ
リング法、または、ターゲットと被処理基板との間隔が
１０ｃｍ以上のロングスロースパッタリング法を用いた
ことを特徴とする。
て、スパッタリング法として、コリメーションスパッタ
リング法、または、ターゲットと被処理基板との間隔が
１０ｃｍ以上のロングスロースパッタリング法を用いた
ことを特徴とする。
【００１４】（４）また、本発明は、上記（１）におい
て、バリヤメタル層４としてＷＮx層（ｘ＝０〜１）、
または、ＴａＮx 層（ｘ＝０〜１）を用いたことを特徴
とする。
て、バリヤメタル層４としてＷＮx層（ｘ＝０〜１）、
または、ＴａＮx 層（ｘ＝０〜１）を用いたことを特徴
とする。
【００１５】（５）また、本発明は、上記（１）におい
て、バリヤメタル層４として、ＴｉＮ層を堆積させたの
ち窒素雰囲気中で熱処理することにより形成した少なく
とも表面が酸化したＴｉＮ層を用いたことを特徴とす
る。
て、バリヤメタル層４として、ＴｉＮ層を堆積させたの
ち窒素雰囲気中で熱処理することにより形成した少なく
とも表面が酸化したＴｉＮ層を用いたことを特徴とす
る。
【００１６】（６）また、本発明は、上記（１）におい
て、バリヤメタル層４として、ＴｉＮ層を堆積させたの
ちＳｉＨ4 ガス雰囲気中で熱処理することにより形成し
たアモルファスＴｉ−Ｓｉ−Ｎ層を用いたことを特徴と
する。
て、バリヤメタル層４として、ＴｉＮ層を堆積させたの
ちＳｉＨ4 ガス雰囲気中で熱処理することにより形成し
たアモルファスＴｉ−Ｓｉ−Ｎ層を用いたことを特徴と
する。
【００１７】（７）また、本発明は、上記（１）におい
て、バリヤメタル層４として、Ａｌ層を堆積させたのち
酸化雰囲気中で熱処理することにより形成したＡｌ2 Ｏ
3 層を用いたことを特徴とする。
て、バリヤメタル層４として、Ａｌ層を堆積させたのち
酸化雰囲気中で熱処理することにより形成したＡｌ2 Ｏ
3 層を用いたことを特徴とする。
【００１８】（８）また、本発明は、上記（１）乃至
（７）のいずれかにおいて、酸素濃度の低いＴｉＮ層５
を、化学気相成長法により堆積させたことを特徴とす
る。
（７）のいずれかにおいて、酸素濃度の低いＴｉＮ層５
を、化学気相成長法により堆積させたことを特徴とす
る。
【００１９】（９）また、本発明は、上記（１）乃至
（７）のいずれかにおいて、酸素濃度の低いＴｉＮ層５
を、コリメーションスパッタリング法、または、ターゲ
ットと被処理基板との間隔が１０ｃｍ以上のロングスロ
ースパッタリング法により堆積させたことを特徴とす
る。
（７）のいずれかにおいて、酸素濃度の低いＴｉＮ層５
を、コリメーションスパッタリング法、または、ターゲ
ットと被処理基板との間隔が１０ｃｍ以上のロングスロ
ースパッタリング法により堆積させたことを特徴とす
る。
【００２０】（１０）また、本発明は、上記（１）乃至
（９）のいずれかにおいて、バリヤメタル層４の堆積工
程からＣｕ層６の堆積工程を一連の工程として真空中で
連続的に行うことを特徴とする。
（９）のいずれかにおいて、バリヤメタル層４の堆積工
程からＣｕ層６の堆積工程を一連の工程として真空中で
連続的に行うことを特徴とする。
【００２１】
【作用】埋め込みＣｕ配線層を形成する際に、バリヤメ
タル層４及び酸素濃度の低いＴｉＮ層５を介することに
よって、バリヤ性を損なうことなく、インキュベーショ
タイムを短縮することができる。
タル層４及び酸素濃度の低いＴｉＮ層５を介することに
よって、バリヤ性を損なうことなく、インキュベーショ
タイムを短縮することができる。
【００２２】図２（ａ）参照 図２は、ＰＶＤ−ＴｉＮ層〔図２（ａ）〕とＣＶＤ−Ｔ
ｉＮ層〔図２（ｂ）〕を酸素雰囲気中に所定時間置いた
場合の層中の酸素の１ｓ電子軌道に起因する結合エネル
ギーを測定することによって層中の酸素濃度を検出した
もので、段差被覆性の劣るＰＶＤ−ＴｉＮ層において
は、表面から２５０ｎｍ／分のエッチングレートで２．
５分エッチングバックした６２５ｎｍの深さまで有意な
量の酸素が検出された。
ｉＮ層〔図２（ｂ）〕を酸素雰囲気中に所定時間置いた
場合の層中の酸素の１ｓ電子軌道に起因する結合エネル
ギーを測定することによって層中の酸素濃度を検出した
もので、段差被覆性の劣るＰＶＤ−ＴｉＮ層において
は、表面から２５０ｎｍ／分のエッチングレートで２．
５分エッチングバックした６２５ｎｍの深さまで有意な
量の酸素が検出された。
【００２３】図２（ｂ）参照 一方、段差被覆性に優れるＣＶＤ−ＴｉＮ層において
は、表面以外ではほとんど酸素が検出されなかった。こ
れは、ＰＶＤ−ＴｉＮ層の結晶粒径は、ＣＶＤ−ＴｉＮ
層に比べて小さいため、雰囲気中の酸素が層中により進
入しやすいためと考えられる。
は、表面以外ではほとんど酸素が検出されなかった。こ
れは、ＰＶＤ−ＴｉＮ層の結晶粒径は、ＣＶＤ−ＴｉＮ
層に比べて小さいため、雰囲気中の酸素が層中により進
入しやすいためと考えられる。
【００２４】図３参照 図３はこのようなＰＶＤ−ＴｉＮ層とＣＶＤ−ＴｉＮ層
の表面にＣＶＤ法を用いてＣｕ層を堆積させた場合のＣ
ｕ成長量（×１０-4ｇ・ｃｍ-2）の下地依存性を示した
もので、ＣＶＤ−ＴｉＮ層を用いた場合には堆積工程開
始と略同時にＣｕ層の堆積が開始するのに対して、ＰＶ
Ｄ−ＴｉＮ層を用いた場合には堆積工程開始して１００
秒経過してもＣｕ層の堆積はほとんど起こらず、インキ
ュベーションタイムが長いことが判った。
の表面にＣＶＤ法を用いてＣｕ層を堆積させた場合のＣ
ｕ成長量（×１０-4ｇ・ｃｍ-2）の下地依存性を示した
もので、ＣＶＤ−ＴｉＮ層を用いた場合には堆積工程開
始と略同時にＣｕ層の堆積が開始するのに対して、ＰＶ
Ｄ−ＴｉＮ層を用いた場合には堆積工程開始して１００
秒経過してもＣｕ層の堆積はほとんど起こらず、インキ
ュベーションタイムが長いことが判った。
【００２５】例えば、Ｃｕ層を堆積する際に、ヘキサフ
ルオロアセチルアセトネイトトリメチルビニルシラン銅
〔ｈｅｘａｆｌｕｏｒｏａｃｅｔｙｌａｃｅｔｏｎａｔ
ｅ−ｔｒｉｍｅｔｙｌｖｉｎｙｌｓｉｌａｎｅＣｕ：Ｃ
ｕ（ｈｆａｃ）ＴＭＶＳ〕を前駆体（プリカーサ）とし
て用いた場合、下地層表面から電子が供与されることに
よってＣｕが析出されることになるため、下地層となる
バリヤメタル層４中の酸素濃度が高くて金属性が低い場
合、バリヤメタル層４表面からの電子供与が起こりにく
く、インキュベーションタイムは増大することになる
（Ｓ．Ｃｏｈｅｎｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．
Ｌｅｔｔ．，Ｖｏｌ．６０，１９９２，ｐ．９９５参
照）。
ルオロアセチルアセトネイトトリメチルビニルシラン銅
〔ｈｅｘａｆｌｕｏｒｏａｃｅｔｙｌａｃｅｔｏｎａｔ
ｅ−ｔｒｉｍｅｔｙｌｖｉｎｙｌｓｉｌａｎｅＣｕ：Ｃ
ｕ（ｈｆａｃ）ＴＭＶＳ〕を前駆体（プリカーサ）とし
て用いた場合、下地層表面から電子が供与されることに
よってＣｕが析出されることになるため、下地層となる
バリヤメタル層４中の酸素濃度が高くて金属性が低い場
合、バリヤメタル層４表面からの電子供与が起こりにく
く、インキュベーションタイムは増大することになる
（Ｓ．Ｃｏｈｅｎｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．
Ｌｅｔｔ．，Ｖｏｌ．６０，１９９２，ｐ．９９５参
照）。
【００２６】また、バリヤメタル層４としてスパッタリ
ング法で堆積させたアモルファス状態のＴｉ−Ｓｉ−Ｎ
層を用いることにより、結晶性の層を用いるよりもＣｕ
に対するバリヤ性の優れたバリヤメタル層４を形成する
ことができる。
ング法で堆積させたアモルファス状態のＴｉ−Ｓｉ−Ｎ
層を用いることにより、結晶性の層を用いるよりもＣｕ
に対するバリヤ性の優れたバリヤメタル層４を形成する
ことができる。
【００２７】また、アモルファスＴｉ−Ｓｉ−Ｎ層を形
成する際のスパッタリング法として、コリメーションス
パッタリング法、または、ターゲットと被処理基板との
間隔が１０ｃｍ以上のロングスロースパッタリング法を
用いることによって、スパッタリング原子の平行性が増
すために段差被覆性が改善される。
成する際のスパッタリング法として、コリメーションス
パッタリング法、または、ターゲットと被処理基板との
間隔が１０ｃｍ以上のロングスロースパッタリング法を
用いることによって、スパッタリング原子の平行性が増
すために段差被覆性が改善される。
【００２８】また、バリヤメタル層４としてＷＮx 層
（ｘ＝０〜１）、または、ＴａＮx 層（ｘ＝０〜１）を
用いることにより、８００℃においてもＣｕに対するバ
リヤ性を示すバリヤメタル層４を形成することができ
る。
（ｘ＝０〜１）、または、ＴａＮx 層（ｘ＝０〜１）を
用いることにより、８００℃においてもＣｕに対するバ
リヤ性を示すバリヤメタル層４を形成することができ
る。
【００２９】また、バリヤメタル層４として、ＴｉＮ層
を堆積させたのち窒素雰囲気中で熱処理することにより
表面が酸化したＴｉＮ層を用いることによりＣｕに対す
るバリヤ性を有するバリヤメタル層４を形成することが
できる。
を堆積させたのち窒素雰囲気中で熱処理することにより
表面が酸化したＴｉＮ層を用いることによりＣｕに対す
るバリヤ性を有するバリヤメタル層４を形成することが
できる。
【００３０】また、バリヤメタル層４として、ＴｉＮ層
を堆積させたのちＳｉＨ4 ガス雰囲気中で熱処理して形
成したアモルファスＴｉ−Ｓｉ−Ｎ層を用いることによ
りＣｕに対するバリヤ性の優れたバリヤメタル層４を形
成することができる。
を堆積させたのちＳｉＨ4 ガス雰囲気中で熱処理して形
成したアモルファスＴｉ−Ｓｉ−Ｎ層を用いることによ
りＣｕに対するバリヤ性の優れたバリヤメタル層４を形
成することができる。
【００３１】また、バリヤメタル層４として、Ａｌ層を
堆積させたのち酸化雰囲気中で熱処理して形成したＡｌ
2 Ｏ3 層を用いることによりＣｕに対するバリヤ性の優
れたバリヤメタル層４を形成することができる。
堆積させたのち酸化雰囲気中で熱処理して形成したＡｌ
2 Ｏ3 層を用いることによりＣｕに対するバリヤ性の優
れたバリヤメタル層４を形成することができる。
【００３２】また、酸素濃度の低いＴｉＮ層５を化学気
相成長法により堆積させることにより、インキュベーシ
ョンタイムを短縮するための層の段差被覆性を高めるこ
とがで、下地層となるバリヤメタル層４の膜厚の薄い部
分を補うことができる。
相成長法により堆積させることにより、インキュベーシ
ョンタイムを短縮するための層の段差被覆性を高めるこ
とがで、下地層となるバリヤメタル層４の膜厚の薄い部
分を補うことができる。
【００３３】また、酸素濃度の低いＴｉＮ層５を、コリ
メーションスパッタリング法、または、ターゲットと被
処理基板との間隔が１０ｃｍ以上のロングスロースパッ
タリング法により堆積させることにより、スパッタリン
グ法を用いた場合にもインキュベーションタイムを短縮
するための層の段差被覆性を比較的良好にすることがで
きる。
メーションスパッタリング法、または、ターゲットと被
処理基板との間隔が１０ｃｍ以上のロングスロースパッ
タリング法により堆積させることにより、スパッタリン
グ法を用いた場合にもインキュベーションタイムを短縮
するための層の段差被覆性を比較的良好にすることがで
きる。
【００３４】また、バリヤメタル層４の堆積工程からＣ
ｕ層６の堆積工程を一連の工程として真空中で連続的に
行うことにより、大気中の酸素による酸化、或いは、汚
染不純物の侵入等の不所望な反応を防止することができ
る。
ｕ層６の堆積工程を一連の工程として真空中で連続的に
行うことにより、大気中の酸素による酸化、或いは、汚
染不純物の侵入等の不所望な反応を防止することができ
る。
【００３５】
【実施例】本発明の第１の実施例を図４及び図５を参照
して説明する。なお、本発明の実施例に用いている各反
応装置の内容積は４０〜８０リットルである。 図４（ａ）参照 まず、６インチ（約１５ｃｍ）の（１００）面を主面と
するシリコン基板１１上にプラズマＣＶＤ法を用いて６
００ｎｍのＳｉＯ2 層１２を堆積させたのち、０．６μ
ｍの厚さのフォトレジストを塗布したのち、ｉ線（３６
５ｎｍ）を用いて露光・パターニングして形成したフォ
トレジストパターンをマスクとしてエッチングすること
によって幅３００ｎｍで、深さ５００ｎｍの配線用の溝
１３を形成する。
して説明する。なお、本発明の実施例に用いている各反
応装置の内容積は４０〜８０リットルである。 図４（ａ）参照 まず、６インチ（約１５ｃｍ）の（１００）面を主面と
するシリコン基板１１上にプラズマＣＶＤ法を用いて６
００ｎｍのＳｉＯ2 層１２を堆積させたのち、０．６μ
ｍの厚さのフォトレジストを塗布したのち、ｉ線（３６
５ｎｍ）を用いて露光・パターニングして形成したフォ
トレジストパターンをマスクとしてエッチングすること
によって幅３００ｎｍで、深さ５００ｎｍの配線用の溝
１３を形成する。
【００３６】なお、この場合のＳｉＯ2 層１２は、ＴＥ
ＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉ
ｃａｔｅ）−ＳｉＯ2 層、ＳＯＧ（Ｓｐｉｎ−ｏｎ Ｇ
ｌａｓｓ）層、或いは、ＰＳＧ（Ｐｈｏｓｐｈｏ−Ｓｉ
ｌｉｃａｔｅ Ｇｌａｓｓ）層を用いても良いし、また
は、シリコン基板１１の表面を熱酸化して形成しても良
い。
ＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉ
ｃａｔｅ）−ＳｉＯ2 層、ＳＯＧ（Ｓｐｉｎ−ｏｎ Ｇ
ｌａｓｓ）層、或いは、ＰＳＧ（Ｐｈｏｓｐｈｏ−Ｓｉ
ｌｉｃａｔｅ Ｇｌａｓｓ）層を用いても良いし、また
は、シリコン基板１１の表面を熱酸化して形成しても良
い。
【００３７】さらに、このＳｉＯ2 層１２は、シリコン
基板１１表面に直接設けるのではなく、Ｓｉ3 Ｎ4 等の
他の絶縁層上に設けても良いし、或いは、ＴｉＮやＷ等
の金属層の上に設けても良いものである。
基板１１表面に直接設けるのではなく、Ｓｉ3 Ｎ4 等の
他の絶縁層上に設けても良いし、或いは、ＴｉＮやＷ等
の金属層の上に設けても良いものである。
【００３８】図４（ｂ）参照 次いで、ＴｉＳｉ0.6 をターゲットとして用い、Ａｒ／
Ｎ2 流量比を１〜２、好適には１とした状態で、Ａｒを
１０〜１００ｓｃｃｍ、好適には５０ｓｃｃｍ及びＮ2
を１０〜１００ｓｃｃｍ、好適には５０ｓｃｃｍ流した
混合ガス中での反応性スパッタリング法によりＴｉ−Ｓ
ｉ−Ｎ膜１４を１０〜５０ｎｍ、好適には３０ｎｍ堆積
したのち、密着性を改善するために４５０〜６００℃、
好適は、６００℃で、２０〜６０分、好適には３０分ア
ニールする。
Ｎ2 流量比を１〜２、好適には１とした状態で、Ａｒを
１０〜１００ｓｃｃｍ、好適には５０ｓｃｃｍ及びＮ2
を１０〜１００ｓｃｃｍ、好適には５０ｓｃｃｍ流した
混合ガス中での反応性スパッタリング法によりＴｉ−Ｓ
ｉ−Ｎ膜１４を１０〜５０ｎｍ、好適には３０ｎｍ堆積
したのち、密着性を改善するために４５０〜６００℃、
好適は、６００℃で、２０〜６０分、好適には３０分ア
ニールする。
【００３９】なお、この場合のＴｉＳｉ0.6 ターゲット
は直径約３０ｃｍで厚さ約３ｃｍであり、印加する電力
は０．５〜１．５Ｗであり、また、得られたＴｉ−Ｓｉ
−Ｎ膜１４はアモルファスになっており、このようなア
モルファス状態の膜はＣｕに対して良好なバリヤ性を示
す（飯島他、１９９５年春季、第４２回応用物理学関係
連合講演会、講演予稿集、３０ａ−Ｋ−１０参照）。
は直径約３０ｃｍで厚さ約３ｃｍであり、印加する電力
は０．５〜１．５Ｗであり、また、得られたＴｉ−Ｓｉ
−Ｎ膜１４はアモルファスになっており、このようなア
モルファス状態の膜はＣｕに対して良好なバリヤ性を示
す（飯島他、１９９５年春季、第４２回応用物理学関係
連合講演会、講演予稿集、３０ａ−Ｋ−１０参照）。
【００４０】図４（ｃ）参照 次いで、ＴｉＣｌ4 を１０〜２０ｓｃｃｍ、好適には１
０ｓｃｃｍ、Ｈｅを４０〜８０ｓｃｃｍ、好適には５０
ｓｃｃｍ、メチルヒドラジンを０．４〜０．８ｓｃｃ
ｍ、好適には０．７ｓｃｃｍ、及び、ＮＨ3 を４００〜
８００ｓｃｃｍ、好適には５００ｓｃｃｍ流し、成長室
の圧力を５０〜２００ｍＴｏｒｒ、好適には１００ｍＴ
ｏｒｒとし、基板温度を５００〜６００℃、好適には６
００℃で４０秒程度堆積させることによって１０〜３０
ｎｍ、好適には２０ｎｍのＣＶＤ−ＴｉＮ層１５を堆積
する。
０ｓｃｃｍ、Ｈｅを４０〜８０ｓｃｃｍ、好適には５０
ｓｃｃｍ、メチルヒドラジンを０．４〜０．８ｓｃｃ
ｍ、好適には０．７ｓｃｃｍ、及び、ＮＨ3 を４００〜
８００ｓｃｃｍ、好適には５００ｓｃｃｍ流し、成長室
の圧力を５０〜２００ｍＴｏｒｒ、好適には１００ｍＴ
ｏｒｒとし、基板温度を５００〜６００℃、好適には６
００℃で４０秒程度堆積させることによって１０〜３０
ｎｍ、好適には２０ｎｍのＣＶＤ−ＴｉＮ層１５を堆積
する。
【００４１】このＣＶＤ−ＴｉＮ層１５はスパッタリン
グ法によるＰＶＤ−ＴｉＮ層に比べて酸素濃度が低く、
且つ、段差被覆性に優れているので、インキュベーショ
ンタイムを短縮することができると共に、下地のバリヤ
メタル層となるアモルファスＴｉ−Ｓｉ−Ｎ膜１４の膜
厚の薄い部分を補償することができる。
グ法によるＰＶＤ−ＴｉＮ層に比べて酸素濃度が低く、
且つ、段差被覆性に優れているので、インキュベーショ
ンタイムを短縮することができると共に、下地のバリヤ
メタル層となるアモルファスＴｉ−Ｓｉ−Ｎ膜１４の膜
厚の薄い部分を補償することができる。
【００４２】図５（ｄ）参照 次いで、キャリアガスとしてのＨ2 の流量を１００〜１
０００ｓｃｃｍ、好適には５００ｓｃｃｍとしてＣｕ
（ｈｆａｃ）ＴＭＶＳを０．１〜１．０ｇ／分、好適に
は０．３ｇ／分供給し、基板温度を１２０〜２２０℃、
好適には１６０℃とし、成長室の圧力を１００〜５００
ｍＴｏｒｒ、好適には２００ｍＴｏｒｒにしたＣＶＤ法
によって２０分程度ＣＶＤ−Ｃｕ層１６を堆積させるこ
とによって溝１３を埋め込む。
０００ｓｃｃｍ、好適には５００ｓｃｃｍとしてＣｕ
（ｈｆａｃ）ＴＭＶＳを０．１〜１．０ｇ／分、好適に
は０．３ｇ／分供給し、基板温度を１２０〜２２０℃、
好適には１６０℃とし、成長室の圧力を１００〜５００
ｍＴｏｒｒ、好適には２００ｍＴｏｒｒにしたＣＶＤ法
によって２０分程度ＣＶＤ−Ｃｕ層１６を堆積させるこ
とによって溝１３を埋め込む。
【００４３】図５（ｅ）参照 次いで、スラリーとしてアルミナ粉末をベースとした化
学機械研磨法を用い、２００〜３００ｇ／ｃｍ2 、好適
には２５０ｇ／ｃｍ2 の研磨圧力で、回転数５０〜１０
０回転／分（ｒｐｍ）、好適には５０回転／分で、１〜
２分研磨して、ＣＶＤ−Ｃｕ層１６乃至Ｔｉ−Ｓｉ−Ｎ
膜１４の不要部分、即ち、ＳｉＯ2 層１２に設けた溝１
３の高さ以上に堆積したＣＶＤ−Ｃｕ層１６乃至Ｔｉ−
Ｓｉ−Ｎ膜１４を除去して埋め込みＣｕ配線層を形成す
る。
学機械研磨法を用い、２００〜３００ｇ／ｃｍ2 、好適
には２５０ｇ／ｃｍ2 の研磨圧力で、回転数５０〜１０
０回転／分（ｒｐｍ）、好適には５０回転／分で、１〜
２分研磨して、ＣＶＤ−Ｃｕ層１６乃至Ｔｉ−Ｓｉ−Ｎ
膜１４の不要部分、即ち、ＳｉＯ2 層１２に設けた溝１
３の高さ以上に堆積したＣＶＤ−Ｃｕ層１６乃至Ｔｉ−
Ｓｉ−Ｎ膜１４を除去して埋め込みＣｕ配線層を形成す
る。
【００４４】このようなＣｕ配線層は、Ａｌ配線層に比
べて比抵抗が小さいので信号遅延が少なく、且つ、Ａｌ
配線層に比べてエレクトロマイグレーションに起因する
配線層の断線時間が約２倍となるので半導体装置の信頼
性が向上する。
べて比抵抗が小さいので信号遅延が少なく、且つ、Ａｌ
配線層に比べてエレクトロマイグレーションに起因する
配線層の断線時間が約２倍となるので半導体装置の信頼
性が向上する。
【００４５】次に、図６を参照して本発明の第２の実施
例を説明する。 図６（ａ）参照 先ず、第１の実施例と同様に、シリコン基板１１上に堆
積させた厚さ６００ｎｍのＳｉＯ2 層１２に幅が３００
ｎｍで、深さが５００ｎｍの配線用の溝１３を形成した
のち、ＲＦスパッタリング法によってバリヤメタル層と
してＷＮx 層１７（ｘ＝０〜１）を１０〜３０ｎｍ、好
適には３０ｎｍ堆積させる。
例を説明する。 図６（ａ）参照 先ず、第１の実施例と同様に、シリコン基板１１上に堆
積させた厚さ６００ｎｍのＳｉＯ2 層１２に幅が３００
ｎｍで、深さが５００ｎｍの配線用の溝１３を形成した
のち、ＲＦスパッタリング法によってバリヤメタル層と
してＷＮx 層１７（ｘ＝０〜１）を１０〜３０ｎｍ、好
適には３０ｎｍ堆積させる。
【００４６】なお、このＷＮx 層１７（ｘ＝０〜１）の
代わりにＴａＮx 層（ｘ＝０〜１）を用いても良く、こ
のような膜はＣｕに対して８００℃においても良好なバ
リヤ性を示す（奥他、１９９５年春季、第４２回応用物
理学関係連合講演会、講演予稿集、３０ｐ−Ｋ−６参
照）。
代わりにＴａＮx 層（ｘ＝０〜１）を用いても良く、こ
のような膜はＣｕに対して８００℃においても良好なバ
リヤ性を示す（奥他、１９９５年春季、第４２回応用物
理学関係連合講演会、講演予稿集、３０ｐ−Ｋ−６参
照）。
【００４７】図６（ｂ）参照 次いで、第１の実施例と同様に、ＣＶＤ法によって厚さ
２０ｎｍのＣＶＤ−ＴｉＮ層１５を堆積させてＣｕ層を
堆積させるための下地層を２層構造にして、バリヤ性を
高めると共に、インキュベーションタイムを短縮する。
２０ｎｍのＣＶＤ−ＴｉＮ層１５を堆積させてＣｕ層を
堆積させるための下地層を２層構造にして、バリヤ性を
高めると共に、インキュベーションタイムを短縮する。
【００４８】次いで、第１の実施例と同様にＣｕ（ｈｆ
ａｃ）ＴＭＶＳをプリカーサとしたＣＶＤ法によってＣ
ＶＤ−Ｃｕ層を堆積させ、化学機械研磨法によってＣＶ
Ｄ−Ｃｕ層乃至ＷＮx 層１７の不要部分を除去すること
によって埋め込みＣｕ配線層を形成する。
ａｃ）ＴＭＶＳをプリカーサとしたＣＶＤ法によってＣ
ＶＤ−Ｃｕ層を堆積させ、化学機械研磨法によってＣＶ
Ｄ−Ｃｕ層乃至ＷＮx 層１７の不要部分を除去すること
によって埋め込みＣｕ配線層を形成する。
【００４９】次に、図７を参照して本発明の第３の実施
例を説明する。 図７（ａ）参照 先ず、第１の実施例と同様に、シリコン基板１１上に堆
積させた厚さ６００ｎｍのＳｉＯ2 層１２に幅が３００
ｎｍで、深さが５００ｎｍの配線用の溝１３を形成した
のち、マグネトロンスパッタリング法によってＰＶＤ−
ＴｉＮ層１８を１０〜３０ｎｍ、好適には３０ｎｍ堆積
させる。
例を説明する。 図７（ａ）参照 先ず、第１の実施例と同様に、シリコン基板１１上に堆
積させた厚さ６００ｎｍのＳｉＯ2 層１２に幅が３００
ｎｍで、深さが５００ｎｍの配線用の溝１３を形成した
のち、マグネトロンスパッタリング法によってＰＶＤ−
ＴｉＮ層１８を１０〜３０ｎｍ、好適には３０ｎｍ堆積
させる。
【００５０】図７（ｂ）参照 次いで、Ｎ2 ガスを２００００〜３００００ｓｃｃｍ、
好適には３００００ｓｃｃｍ流し、基板温度を４００〜
５００℃、好適には４５０℃としたＮ2 雰囲気１９中
で、２０〜６０分、好適には３０分アニールしてＰＶＤ
−ＴｉＮ層１８を酸化し、表面が酸化したＴｉＮ層２０
を形成する。
好適には３００００ｓｃｃｍ流し、基板温度を４００〜
５００℃、好適には４５０℃としたＮ2 雰囲気１９中
で、２０〜６０分、好適には３０分アニールしてＰＶＤ
−ＴｉＮ層１８を酸化し、表面が酸化したＴｉＮ層２０
を形成する。
【００５１】この場合の酸化はＮ2 ガス中に含まれる微
量の酸素によって生ずるものであり、酸化によってバリ
ヤ性の向上した表面が酸化したＴｉＮ層２０が形成さ
れ、バリヤメタル層として機能する。
量の酸素によって生ずるものであり、酸化によってバリ
ヤ性の向上した表面が酸化したＴｉＮ層２０が形成さ
れ、バリヤメタル層として機能する。
【００５２】図７（ｃ）参照 次いで、第１の実施例と同様に、ＣＶＤ法によって厚さ
２０ｎｍのＣＶＤ−ＴｉＮ層１５を堆積させてＣｕ層を
堆積させるための下地層を２層構造にして、バリヤ性を
高めると共に、インキュベーションタイムを短縮する。
２０ｎｍのＣＶＤ−ＴｉＮ層１５を堆積させてＣｕ層を
堆積させるための下地層を２層構造にして、バリヤ性を
高めると共に、インキュベーションタイムを短縮する。
【００５３】次いで、第１の実施例と同様にＣｕ（ｈｆ
ａｃ）ＴＭＶＳをプリカーサとしたＣＶＤ法によってＣ
ＶＤ−Ｃｕ層を堆積させ、化学機械研磨法によってＣＶ
Ｄ−Ｃｕ層乃至表面が酸化したＴｉＮ層２０の不要部分
を除去することによって埋め込みＣｕ配線層を形成す
る。
ａｃ）ＴＭＶＳをプリカーサとしたＣＶＤ法によってＣ
ＶＤ−Ｃｕ層を堆積させ、化学機械研磨法によってＣＶ
Ｄ−Ｃｕ層乃至表面が酸化したＴｉＮ層２０の不要部分
を除去することによって埋め込みＣｕ配線層を形成す
る。
【００５４】次に、図８を参照して本発明の第４の実施
例を説明する。 図８（ａ）参照 先ず、第１の実施例と同様に、シリコン基板１１上に堆
積させた厚さ６００ｎｍのＳｉＯ2 層１２に幅が３００
ｎｍで、深さが５００ｎｍの配線用の溝１３を形成した
のち、マグネトロンスパッタリング法によってＰＶＤ−
ＴｉＮ層１８を１０〜３０ｎｍ、好適には３０ｎｍ堆積
させる。
例を説明する。 図８（ａ）参照 先ず、第１の実施例と同様に、シリコン基板１１上に堆
積させた厚さ６００ｎｍのＳｉＯ2 層１２に幅が３００
ｎｍで、深さが５００ｎｍの配線用の溝１３を形成した
のち、マグネトロンスパッタリング法によってＰＶＤ−
ＴｉＮ層１８を１０〜３０ｎｍ、好適には３０ｎｍ堆積
させる。
【００５５】図８（ｂ）参照 次いで、ＳｉＨ4 ガスを５０〜２００ｓｃｃｍ、好適に
は１００ｓｃｃｍ流し、基板温度を４００〜６００℃、
好適には６００℃としたＳｉＨ4 ガス雰囲気２１中で、
２０〜３０分、好適には３０分アニールしてＰＶＤ−Ｔ
ｉＮ層１８をアモルファスＴｉ−Ｓｉ−Ｎ層１４に変換
する。
は１００ｓｃｃｍ流し、基板温度を４００〜６００℃、
好適には６００℃としたＳｉＨ4 ガス雰囲気２１中で、
２０〜３０分、好適には３０分アニールしてＰＶＤ−Ｔ
ｉＮ層１８をアモルファスＴｉ−Ｓｉ−Ｎ層１４に変換
する。
【００５６】この場合のアモルファスＴｉ−Ｓｉ−Ｎ層
１４は、第１の実施例におけるスパッタリング法によっ
て形成したＴｉ−Ｓｉ−Ｎ層と同様に、Ｃｕに対する良
好なバリヤ性を示す。
１４は、第１の実施例におけるスパッタリング法によっ
て形成したＴｉ−Ｓｉ−Ｎ層と同様に、Ｃｕに対する良
好なバリヤ性を示す。
【００５７】図８（ｃ）参照 次いで、第１の実施例と同様に、ＣＶＤ法によって厚さ
２０ｎｍのＣＶＤ−ＴｉＮ層１５を堆積させてＣｕ層を
堆積させるための下地層を２層構造にして、バリヤ性を
高めると共に、インキュベーションタイムを短縮する。
２０ｎｍのＣＶＤ−ＴｉＮ層１５を堆積させてＣｕ層を
堆積させるための下地層を２層構造にして、バリヤ性を
高めると共に、インキュベーションタイムを短縮する。
【００５８】次いで、第１の実施例と同様にＣｕ（ｈｆ
ａｃ）ＴＭＶＳをプリカーサとしたＣＶＤ法によってＣ
ＶＤ−Ｃｕ層を堆積させ、化学機械研磨法によってＣＶ
Ｄ−Ｃｕ層乃至アモルファスＴｉ−Ｓｉ−Ｎ層１４の不
要部分を除去することによって埋め込みＣｕ配線層を形
成する。
ａｃ）ＴＭＶＳをプリカーサとしたＣＶＤ法によってＣ
ＶＤ−Ｃｕ層を堆積させ、化学機械研磨法によってＣＶ
Ｄ−Ｃｕ層乃至アモルファスＴｉ−Ｓｉ−Ｎ層１４の不
要部分を除去することによって埋め込みＣｕ配線層を形
成する。
【００５９】次に、図９を参照して本発明の第５の実施
例を説明する。 図９（ａ）参照 先ず、第１の実施例と同様に、シリコン基板１１上に堆
積させた厚さ６００ｎｍのＳｉＯ2 層１２に幅が３００
ｎｍで、深さが５００ｎｍの配線用の溝１３を形成した
のち、スパッタリング法によってＡｌ層２２を５〜１０
ｎｍ、好適には１０ｎｍ堆積させる。
例を説明する。 図９（ａ）参照 先ず、第１の実施例と同様に、シリコン基板１１上に堆
積させた厚さ６００ｎｍのＳｉＯ2 層１２に幅が３００
ｎｍで、深さが５００ｎｍの配線用の溝１３を形成した
のち、スパッタリング法によってＡｌ層２２を５〜１０
ｎｍ、好適には１０ｎｍ堆積させる。
【００６０】図９（ｂ）参照 次いで、酸化雰囲気２３中でアニールしてＡｌ層２２を
酸化し、Ｃｕに対するバリヤメタルとして機能するＡｌ
2 Ｏ3 層２４に変換する。
酸化し、Ｃｕに対するバリヤメタルとして機能するＡｌ
2 Ｏ3 層２４に変換する。
【００６１】図６（ｃ）参照 次いで、第１の実施例と同様に、ＣＶＤ法によって厚さ
２０ｎｍのＣＶＤ−ＴｉＮ層１５を堆積させてＣｕ層を
堆積させるための下地層を２層構造にして、バリヤ性を
高めると共に、インキュベーションタイムを短縮する。
２０ｎｍのＣＶＤ−ＴｉＮ層１５を堆積させてＣｕ層を
堆積させるための下地層を２層構造にして、バリヤ性を
高めると共に、インキュベーションタイムを短縮する。
【００６２】次いで、第１の実施例と同様にＣｕ（ｈｆ
ａｃ）ＴＭＶＳをプリカーサとしたＣＶＤ法によってＣ
ＶＤ−Ｃｕ層を堆積させ、化学機械研磨法によってＣＶ
Ｄ−Ｃｕ層乃至Ａｌ2 Ｏ3 層２４の不要部分を除去する
ことによって埋め込みＣｕ配線層を形成する。
ａｃ）ＴＭＶＳをプリカーサとしたＣＶＤ法によってＣ
ＶＤ−Ｃｕ層を堆積させ、化学機械研磨法によってＣＶ
Ｄ−Ｃｕ層乃至Ａｌ2 Ｏ3 層２４の不要部分を除去する
ことによって埋め込みＣｕ配線層を形成する。
【００６３】なお、上記各実施例におけるバリヤメタル
層を形成する工程における、ＲＦスパッタリング法、或
いは、マグネトロンスパッタリング法は、それらに限定
されるものでなく、各種の他のスパッタリング法に置き
換えても良いものである。
層を形成する工程における、ＲＦスパッタリング法、或
いは、マグネトロンスパッタリング法は、それらに限定
されるものでなく、各種の他のスパッタリング法に置き
換えても良いものである。
【００６４】また、上記各実施例におけるインキュベー
ションタイムを短縮するためのＴｉＮ膜を形成する手段
は、ＣＶＤ法に限られるものではなく、コリメーション
スパッタリング法、或いは、ロングスロースパッタリン
グ法を用いても良いものである。
ションタイムを短縮するためのＴｉＮ膜を形成する手段
は、ＣＶＤ法に限られるものではなく、コリメーション
スパッタリング法、或いは、ロングスロースパッタリン
グ法を用いても良いものである。
【００６５】このコリメーションスパッタリング法と
は、ターゲットと被処理基板との間に蜂巣状の通路を有
するコリメータを配置したもので、コリメータによって
比較的平行なスパッタ原子成分、即ち、被処理基板に対
して比較的垂直なスパッタ原子成分のみを利用して堆積
を行うので、通常のスパッタリング法を用いた場合に比
べて段差被覆性が良好になり、比較的均一な膜厚の被膜
で溝１３を設けたＳｉＯ 2 層１２の表面を被覆すること
ができる。
は、ターゲットと被処理基板との間に蜂巣状の通路を有
するコリメータを配置したもので、コリメータによって
比較的平行なスパッタ原子成分、即ち、被処理基板に対
して比較的垂直なスパッタ原子成分のみを利用して堆積
を行うので、通常のスパッタリング法を用いた場合に比
べて段差被覆性が良好になり、比較的均一な膜厚の被膜
で溝１３を設けたＳｉＯ 2 層１２の表面を被覆すること
ができる。
【００６６】また、ロングスロースパッタリング法と
は、ターゲットと被処理基板との間の間隔を大きくする
ことによって比較的平行なスパッタ原子成分のみを利用
して堆積を行うもので、本明細書においてはターゲット
と被処理基板との間の間隔が１０ｃｍ以上の場合をロン
グスロースパッタリング法とするもので、この場合に
も、通常のスパッタリング法を用いた場合に比べて段差
被覆性が良好になる。
は、ターゲットと被処理基板との間の間隔を大きくする
ことによって比較的平行なスパッタ原子成分のみを利用
して堆積を行うもので、本明細書においてはターゲット
と被処理基板との間の間隔が１０ｃｍ以上の場合をロン
グスロースパッタリング法とするもので、この場合に
も、通常のスパッタリング法を用いた場合に比べて段差
被覆性が良好になる。
【００６７】また、第１の実施例におけるＴｉ−Ｓｉ−
Ｎ層１４の堆積手段も反応性スパッタリング法に限られ
るものではなく、段差被覆性を改善するためにコリメー
ションスパッタリング法、或いは、ロングスロースパッ
タリング法を用いても良いものである。
Ｎ層１４の堆積手段も反応性スパッタリング法に限られ
るものではなく、段差被覆性を改善するためにコリメー
ションスパッタリング法、或いは、ロングスロースパッ
タリング法を用いても良いものである。
【００６８】また、上記各実施例においては、ＳｉＯ2
層１２に設ける溝１３を配線用の溝として説明している
が、本発明の構成はコンタクトホールの溝、即ち、コン
タクト電極の形成にも適用されるものである。
層１２に設ける溝１３を配線用の溝として説明している
が、本発明の構成はコンタクトホールの溝、即ち、コン
タクト電極の形成にも適用されるものである。
【００６９】また、上記実施例においては、ＣＶＤ−Ｃ
ｕ層１６を堆積させる際のプリカーサ（前駆体）として
Ｃｕ（ｈｆａｃ）ＴＭＶＳを用いているが、Ｃｕ（ｈｆ
ａｃ）ＴＭＶＳに限られるものではなく、他のプリカー
サ、例えば、ヘキサフルオロアセチルアセトネイト銅
〔ｈｅｘａｆｌｕｏｒｏａｃｅｔｙｌａｃｅｔｏｎａｔ
ｅ−Ｃｕ：Ｃｕ（ＨＦＡ）2 〕等を用いても良いもので
ある。
ｕ層１６を堆積させる際のプリカーサ（前駆体）として
Ｃｕ（ｈｆａｃ）ＴＭＶＳを用いているが、Ｃｕ（ｈｆ
ａｃ）ＴＭＶＳに限られるものではなく、他のプリカー
サ、例えば、ヘキサフルオロアセチルアセトネイト銅
〔ｈｅｘａｆｌｕｏｒｏａｃｅｔｙｌａｃｅｔｏｎａｔ
ｅ−Ｃｕ：Ｃｕ（ＨＦＡ）2 〕等を用いても良いもので
ある。
【００７０】また、上記各実施例におけるＣｕに対する
バリヤ性を高めるための層の堆積工程乃至ＣＶＤ−Ｃｕ
層の堆積工程の一連の工程を、各反応装置を結合チャン
バーで結合させることにより、被処理基板を大気中に曝
すことなく真空中で連続的に行っても良く、この場合に
は大気中の酸素或いは汚染不純物の影響を防止すること
ができる。
バリヤ性を高めるための層の堆積工程乃至ＣＶＤ−Ｃｕ
層の堆積工程の一連の工程を、各反応装置を結合チャン
バーで結合させることにより、被処理基板を大気中に曝
すことなく真空中で連続的に行っても良く、この場合に
は大気中の酸素或いは汚染不純物の影響を防止すること
ができる。
【００７１】
【発明の効果】本発明によれば、ＣＶＤ法によりＣｕ層
を堆積させる際に、下地層をＣｕの拡散を防止するため
のバリヤメタル層とインキュベーションタイムを短縮す
るための酸素濃度の低いＴｉＮ層との２層構造を用いる
ことにより、低抵抗のＣｕ配線層を設けた半導体装置の
信頼性を高め、且つ、スループットを向上することがで
きる。
を堆積させる際に、下地層をＣｕの拡散を防止するため
のバリヤメタル層とインキュベーションタイムを短縮す
るための酸素濃度の低いＴｉＮ層との２層構造を用いる
ことにより、低抵抗のＣｕ配線層を設けた半導体装置の
信頼性を高め、且つ、スループットを向上することがで
きる。
【図１】本発明の原理的構成の説明図である。
【図２】本発明の作用を説明するためのＴｉＮ層の酸素
含有量を示す図である。
含有量を示す図である。
【図３】本発明の作用を説明するためのＣｕ層の成長量
の下地依存性を示す図である。
の下地依存性を示す図である。
【図４】本発明の第１の実施例の途中までの製造工程の
説明図である。
説明図である。
【図５】本発明の第１の実施例の図４以降の製造工程の
説明図である。
説明図である。
【図６】本発明の第２の実施例の説明図である。
【図７】本発明の第３の実施例の説明図である。
【図８】本発明の第４の実施例の説明図である。
【図９】本発明の第５の実施例の説明図である。
１ 半導体基板 ２ 絶縁層 ３ 凹部 ４ バリヤメタル層 ５ 酸素濃度の低いＴｉＮ層 ６ Ｃｕ層 １１ シリコン基板 １２ ＳｉＯ2 層 １３ 溝 １４ Ｔｉ−Ｓｉ−Ｎ層 １５ ＣＶＤ−ＴｉＮ層 １６ ＣＶＤ−Ｃｕ層 １７ ＷＮx 層 １８ ＰＶＤ−ＴｉＮ層 １９ Ｎ2 雰囲気 ２０ 表面が酸化したＴｉＮ層 ２１ ＳｉＨ4 ガス雰囲気 ２２ Ａｌ層 ２３ 酸化雰囲気 ２４ Ａｌ2 Ｏ3 層
Claims (10)
- 【請求項１】 絶縁層に凹部を形成したのち、バリヤメ
タル層及び酸素濃度の低いＴｉＮ層を順次形成し、次い
で、化学気相成長法を用いてＣｕ層を堆積させて前記凹
部を埋め込み、次いで、前記バリヤメタル層、酸素濃度
の低いＴｉＮ層、及び、Ｃｕ層の不要部分を化学機械研
磨することによって除去することを特徴とする埋め込み
導電層の形成方法。 - 【請求項２】 上記バリヤメタル層として、スパッタリ
ング法で堆積させたアモルファスＴｉ−Ｓｉ−Ｎ層を用
いたことを特徴とする請求項１記載の埋め込み導電層の
形成方法。 - 【請求項３】 上記スパッタリング法として、コリメー
ションスパッタリング法、または、ターゲットと被処理
基板との間隔が１０ｃｍ以上のロングスロースパッタリ
ング法を用いたことを特徴とする請求項２記載の埋め込
み導電層の形成方法。 - 【請求項４】 上記バリヤメタル層として、ＷＮx 層、
または、ＴａＮx 層を用いたことを特徴とする請求項１
記載の埋め込み導電層の形成方法。 - 【請求項５】 上記バリヤメタル層として、ＴｉＮ層を
堆積させたのち窒素雰囲気中で熱処理することにより形
成した少なくとも表面が酸化したＴｉＮ層を用いたこと
を特徴とする請求項１記載の埋め込み導電層の形成方
法。 - 【請求項６】 上記バリヤメタル層として、ＴｉＮ層を
堆積させたのちＳｉＨ4 ガス雰囲気中で熱処理すること
により形成したアモルファスＴｉ−Ｓｉ−Ｎ層を用いた
ことを特徴とする請求項１記載の埋め込み導電層の形成
方法。 - 【請求項７】 上記バリヤメタル層として、Ａｌ層を堆
積させたのち酸化雰囲気中で熱処理することにより形成
したＡｌ2 Ｏ3 層を用いたことを特徴とする請求項１記
載の埋め込み導電層の形成方法。 - 【請求項８】 上記酸素濃度の低いＴｉＮ層を、化学気
相成長法により堆積させたことを特徴とする請求項１乃
至７のいずれか１項に記載の埋め込み導電層の形成方
法。 - 【請求項９】 上記酸素濃度の低いＴｉＮ層を、コリメ
ーションスパッタリング法、または、ターゲットと被処
理基板との間隔が１０ｃｍ以上のロングスロースパッタ
リング法により堆積させたことを特徴とする請求項１乃
至７のいずれか１項に記載の埋め込み導電層の形成方
法。 - 【請求項１０】 上記バリヤメタル層の堆積工程乃至Ｃ
ｕ層の堆積工程を、一連の工程として真空中で連続的に
行うことを特徴とする請求項１乃至９のいずれか１項に
記載の埋め込み導電層の形成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16953795A JP3911643B2 (ja) | 1995-07-05 | 1995-07-05 | 埋め込み導電層の形成方法 |
| US08/660,524 US5736192A (en) | 1995-07-05 | 1996-06-07 | Embedded electroconductive layer and method for formation thereof |
| KR1019960022224A KR100227287B1 (ko) | 1995-07-05 | 1996-06-19 | 매립 도전층 및 그 형성방법 |
| US08/959,763 US6090702A (en) | 1995-07-05 | 1997-10-29 | Embedded electroconductive layer and method for formation thereof |
| US09/521,389 US6891269B1 (en) | 1995-07-05 | 2000-03-08 | Embedded electroconductive layer structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16953795A JP3911643B2 (ja) | 1995-07-05 | 1995-07-05 | 埋め込み導電層の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0922907A true JPH0922907A (ja) | 1997-01-21 |
| JP3911643B2 JP3911643B2 (ja) | 2007-05-09 |
Family
ID=15888335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16953795A Expired - Lifetime JP3911643B2 (ja) | 1995-07-05 | 1995-07-05 | 埋め込み導電層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3911643B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000195863A (ja) * | 1998-12-25 | 2000-07-14 | Ulvac Japan Ltd | 化学蒸着法による銅薄膜形成法 |
| US6100197A (en) * | 1998-10-13 | 2000-08-08 | Nec Corporation | Method of fabricating a semiconductor device |
| KR20010001543A (ko) * | 1999-06-05 | 2001-01-05 | 김기범 | 구리 배선 구조를 가지는 반도체 소자 제조 방법 |
| KR100383759B1 (ko) * | 2000-06-15 | 2003-05-14 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
| KR20030089756A (ko) * | 2002-05-18 | 2003-11-28 | 주식회사 하이닉스반도체 | 삼원계 확산배리어막의 형성 방법 및 그를 이용한구리배선의 형성 방법 |
| KR100424714B1 (ko) * | 2001-06-28 | 2004-03-27 | 주식회사 하이닉스반도체 | 반도체소자의 구리 배선 형성 방법 |
| KR100700255B1 (ko) * | 1998-12-18 | 2007-03-26 | 로무 가부시키가이샤 | 반도체장치의 제조방법 |
| JP2010503203A (ja) * | 2006-08-30 | 2010-01-28 | ラム リサーチ コーポレーション | 銅とバリア層との間の接着性を向上させるための自己組織化原子層 |
| CN103451689A (zh) * | 2012-06-01 | 2013-12-18 | 日立电线株式会社 | 铜系材料及其制造方法 |
| JP2014165219A (ja) * | 2013-02-21 | 2014-09-08 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2018084260A (ja) * | 2016-11-22 | 2018-05-31 | Smc株式会社 | 増圧装置 |
-
1995
- 1995-07-05 JP JP16953795A patent/JP3911643B2/ja not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100197A (en) * | 1998-10-13 | 2000-08-08 | Nec Corporation | Method of fabricating a semiconductor device |
| KR100700255B1 (ko) * | 1998-12-18 | 2007-03-26 | 로무 가부시키가이샤 | 반도체장치의 제조방법 |
| JP2000195863A (ja) * | 1998-12-25 | 2000-07-14 | Ulvac Japan Ltd | 化学蒸着法による銅薄膜形成法 |
| KR20010001543A (ko) * | 1999-06-05 | 2001-01-05 | 김기범 | 구리 배선 구조를 가지는 반도체 소자 제조 방법 |
| KR100383759B1 (ko) * | 2000-06-15 | 2003-05-14 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
| KR100424714B1 (ko) * | 2001-06-28 | 2004-03-27 | 주식회사 하이닉스반도체 | 반도체소자의 구리 배선 형성 방법 |
| KR20030089756A (ko) * | 2002-05-18 | 2003-11-28 | 주식회사 하이닉스반도체 | 삼원계 확산배리어막의 형성 방법 및 그를 이용한구리배선의 형성 방법 |
| JP2010503203A (ja) * | 2006-08-30 | 2010-01-28 | ラム リサーチ コーポレーション | 銅とバリア層との間の接着性を向上させるための自己組織化原子層 |
| CN103451689A (zh) * | 2012-06-01 | 2013-12-18 | 日立电线株式会社 | 铜系材料及其制造方法 |
| JP2014165219A (ja) * | 2013-02-21 | 2014-09-08 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2018084260A (ja) * | 2016-11-22 | 2018-05-31 | Smc株式会社 | 増圧装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3911643B2 (ja) | 2007-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541374B1 (en) | Method of depositing a diffusion barrier for copper interconnection applications | |
| JP2828540B2 (ja) | シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法 | |
| US5918149A (en) | Deposition of a conductor in a via hole or trench | |
| US5569961A (en) | Semiconductor device having a multi-layer metallization structure | |
| JP3353874B2 (ja) | 半導体装置及びその製造方法 | |
| US6090702A (en) | Embedded electroconductive layer and method for formation thereof | |
| JP3500564B2 (ja) | 半導体装置の製造方法 | |
| US6136690A (en) | In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications | |
| KR20010109281A (ko) | 마이크로일렉트로닉 구조 | |
| JPH10284440A (ja) | 半導体デバイス形成方法 | |
| JPH0587173B2 (ja) | ||
| JPH0548935B2 (ja) | ||
| KR100226742B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JP3517802B2 (ja) | 埋め込み導電層の形成方法 | |
| JP3244058B2 (ja) | 半導体装置の製造方法 | |
| JP2809196B2 (ja) | 半導体装置の製造方法 | |
| JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
| US20030022480A1 (en) | Method of doping copper metallization | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| KR100289515B1 (ko) | 베리어 메탈층 및 그 형성방법 | |
| JP2003045878A (ja) | 半導体素子の配線形成方法 | |
| JPH09232313A (ja) | 埋め込み導電層の形成方法 | |
| US6891269B1 (en) | Embedded electroconductive layer structure | |
| JP2000124310A (ja) | 半導体装置およびその製造方法 | |
| JPH0888224A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |