JP3500564B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3500564B2 JP3500564B2 JP35039397A JP35039397A JP3500564B2 JP 3500564 B2 JP3500564 B2 JP 3500564B2 JP 35039397 A JP35039397 A JP 35039397A JP 35039397 A JP35039397 A JP 35039397A JP 3500564 B2 JP3500564 B2 JP 3500564B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heat treatment
- film
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関するものであり、特に、Ｃｕメッキ層をＣＭＰ
（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉ
ｓｈｉｎｇ）法によって凹部内に埋め込んだ埋込配線層
のエレクトロマイグレーション耐性を向上させる熱処理
工程に特徴のある半導体装置の製造方法に関するもので
ある。
法に関するものであり、特に、Ｃｕメッキ層をＣＭＰ
（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉ
ｓｈｉｎｇ）法によって凹部内に埋め込んだ埋込配線層
のエレクトロマイグレーション耐性を向上させる熱処理
工程に特徴のある半導体装置の製造方法に関するもので
ある。
【０００２】
【従来の技術】従来、半導体装置の配線層としては、主
にＡｌ合金による配線層が用いられているが、配線層の
微細化に伴う抵抗の増加、及び、配線層の寿命の問題を
解決するために、Ａｌより低抵抗で且つエレクトロマイ
グレーション耐性に優れたＣｕの使用が検討されてい
る。
にＡｌ合金による配線層が用いられているが、配線層の
微細化に伴う抵抗の増加、及び、配線層の寿命の問題を
解決するために、Ａｌより低抵抗で且つエレクトロマイ
グレーション耐性に優れたＣｕの使用が検討されてい
る。
【０００３】この様なＣｕを用いた微細な配線層を形成
する場合、微細加工に必要なドライエッチング方法にお
いて、Ｃｕを下地となる絶縁膜に対して高い選択比でエ
ッチングする適当なガスが存在しないため、ダマシン
（Ｄａｍａｓｃｅｎｅ）法によって埋込配線層構造を形
成することが主流になっている。
する場合、微細加工に必要なドライエッチング方法にお
いて、Ｃｕを下地となる絶縁膜に対して高い選択比でエ
ッチングする適当なガスが存在しないため、ダマシン
（Ｄａｍａｓｃｅｎｅ）法によって埋込配線層構造を形
成することが主流になっている。
【０００４】 このダマシン法とは、絶縁膜に配線層用
溝或いはビアホール等の凹部を設け、全面に、電解メッ
キ法、或いは、Ｃｕ（ｈｆａｃ）ＴＭＶＳ等を用いたＣ
ＶＤ法によって厚いＣｕ層を堆積させたのち、ＣＭＰ法
を用いて凹部以外の領域に堆積したＣｕ層を除去して、
凹部に埋め込まれたＣｕ埋込配線層を形成するものであ
る。なお、厚いＣｕ層を形成する方法としては、スパッ
タリング法によってＣｕ層を堆積させたのち、リフロー
する方法も提案されている。
溝或いはビアホール等の凹部を設け、全面に、電解メッ
キ法、或いは、Ｃｕ（ｈｆａｃ）ＴＭＶＳ等を用いたＣ
ＶＤ法によって厚いＣｕ層を堆積させたのち、ＣＭＰ法
を用いて凹部以外の領域に堆積したＣｕ層を除去して、
凹部に埋め込まれたＣｕ埋込配線層を形成するものであ
る。なお、厚いＣｕ層を形成する方法としては、スパッ
タリング法によってＣｕ層を堆積させたのち、リフロー
する方法も提案されている。
【０００５】この様なＣｕ埋込配線層の歴史は浅く、未
だ顕在化していない問題が多くあり、例えば、成膜した
Ｃｕ層の中に製法に起因する不純物が含まれ、グレイン
（結晶粒）の成長が不十分であるためグレインが小さ
く、且つ、三重点が多く存在し、そのためにエレクトロ
マイグレーションに起因してＣｕ埋込配線層の寿命が短
くなるという問題がある。
だ顕在化していない問題が多くあり、例えば、成膜した
Ｃｕ層の中に製法に起因する不純物が含まれ、グレイン
（結晶粒）の成長が不十分であるためグレインが小さ
く、且つ、三重点が多く存在し、そのためにエレクトロ
マイグレーションに起因してＣｕ埋込配線層の寿命が短
くなるという問題がある。
【０００６】 例えば、電解メッキ法によってＣｕ層を
堆積させた場合、Ｃｕ層の中には水分やメッキ浴の成分
が混入し、また、ＣＶＤ法でＣｕ層を堆積させた場合に
はＣｕ（ｈｆａｃ）ＴＭＶＳ等に起因する有機物等が混
入し、或いは、スパッタリング法で堆積させた場合には
Ａｒ等の雰囲気成分が混入することになる。
堆積させた場合、Ｃｕ層の中には水分やメッキ浴の成分
が混入し、また、ＣＶＤ法でＣｕ層を堆積させた場合に
はＣｕ（ｈｆａｃ）ＴＭＶＳ等に起因する有機物等が混
入し、或いは、スパッタリング法で堆積させた場合には
Ａｒ等の雰囲気成分が混入することになる。
【０００７】このため、Ｃｕ埋込配線層のエレクトロマ
イグレーション耐性を向上するために、Ｃｕ層の堆積後
にアニール処理を施すことによってグレインサイズを大
きくすることを試みたので、図１２を参照して説明す
る。なお、図１２は、配線層の延長方向に垂直な面で切
った概略的断面図である。
イグレーション耐性を向上するために、Ｃｕ層の堆積後
にアニール処理を施すことによってグレインサイズを大
きくすることを試みたので、図１２を参照して説明す
る。なお、図１２は、配線層の延長方向に垂直な面で切
った概略的断面図である。
【０００８】図１２（ａ）参照
まず、シリコン基板７１上に、ＰＣＶＤ法（プラズマ化
学気相成長法）によって下地酸化膜７２となるＬＴＯ
（低温成長ＳｉＯ2 膜）を堆積したのち、同じく、ＰＣ
ＶＤ法を用いてエッチングストッパー層となるＳｉＮ膜
７３及び配線層分離酸化膜となるＳｉＯ2 膜７４を堆積
し、次いで、レジストパターン（図示せず）をマスクと
してＲＩＥ（反応性イオンエッチング）によってＳｉＮ
膜７３に達する凹部を形成したのち、レジストパターン
及び露出したＳｉＮ膜７３を除去することによって配線
層用溝７５を形成する。
学気相成長法）によって下地酸化膜７２となるＬＴＯ
（低温成長ＳｉＯ2 膜）を堆積したのち、同じく、ＰＣ
ＶＤ法を用いてエッチングストッパー層となるＳｉＮ膜
７３及び配線層分離酸化膜となるＳｉＯ2 膜７４を堆積
し、次いで、レジストパターン（図示せず）をマスクと
してＲＩＥ（反応性イオンエッチング）によってＳｉＮ
膜７３に達する凹部を形成したのち、レジストパターン
及び露出したＳｉＮ膜７３を除去することによって配線
層用溝７５を形成する。
【０００９】 次いで、スパッタリング法によってバリ
アメタルとなるＴａＮ膜７６を堆積させたのち、電解メ
ッキ工程におけるシードとなるＣｕシード膜７７を同じ
くスパッタリング法によって堆積させ、次いで、電解メ
ッキ法を用いて厚いＣｕメッキ層７８を堆積させる。
アメタルとなるＴａＮ膜７６を堆積させたのち、電解メ
ッキ工程におけるシードとなるＣｕシード膜７７を同じ
くスパッタリング法によって堆積させ、次いで、電解メ
ッキ法を用いて厚いＣｕメッキ層７８を堆積させる。
【００１０】図１２（ｂ）参照
次いで、Ｈ2 雰囲気中で、即ち、還元性雰囲気中で熱処
理を行ってＣｕメッキ層７８のグレインサイズを大きく
する。
理を行ってＣｕメッキ層７８のグレインサイズを大きく
する。
【００１１】図１２（ｃ）参照
次いで、ＣＭＰ法によって、ＳｉＯ2 膜７４の表面が露
出するまで研磨を行い、配線層用溝７５以外の領域に堆
積したＣｕメッキ層７８、Ｃｕシード膜７７、及び、Ｔ
ａＮ膜７６を除去して、Ｃｕ埋込配線層７９を形成す
る。
出するまで研磨を行い、配線層用溝７５以外の領域に堆
積したＣｕメッキ層７８、Ｃｕシード膜７７、及び、Ｔ
ａＮ膜７６を除去して、Ｃｕ埋込配線層７９を形成す
る。
【００１２】この様な工程を上層配線層、及び、上層配
線層との接続を取るためのＣｕプラグに対しても行うこ
とによって、Ｃｕ埋込配線層による多層配線構造を形成
することができる。
線層との接続を取るためのＣｕプラグに対しても行うこ
とによって、Ｃｕ埋込配線層による多層配線構造を形成
することができる。
【００１３】
【発明が解決しようとする課題】しかし、従来のＣＭＰ
法においては、熱処理によりボイドが発生したり、或い
は、グレインの成長が充分ではなく、依然としてグレイ
ンサイズが小さいためエレクトロマイグレーション耐性
が低いという問題があり、Ｃｕ埋込配線層の信頼性が低
いという問題がある。
法においては、熱処理によりボイドが発生したり、或い
は、グレインの成長が充分ではなく、依然としてグレイ
ンサイズが小さいためエレクトロマイグレーション耐性
が低いという問題があり、Ｃｕ埋込配線層の信頼性が低
いという問題がある。
【００１４】検討の結果、この様なボイドの発生は、大
容量のＣｕメッキ層７８が存在するＣＭＰ工程の前に熱
処理を行っているのが原因の一つであるとの結論に至っ
たので、図１３及び図１４を参照してこの事情を説明す
る。
容量のＣｕメッキ層７８が存在するＣＭＰ工程の前に熱
処理を行っているのが原因の一つであるとの結論に至っ
たので、図１３及び図１４を参照してこの事情を説明す
る。
【００１５】図１３（ａ）及び（ｂ）参照
図１３（ａ）は、電解メッキ法によって堆積させたＣｕ
メッキ層７８からの各脱ガス成分の放出量をＴＤＳ（Ｔ
ｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏ
ｓｃｏｐｙ）分析法によって信号強度として測定したも
のであり、図１３（ｂ）は比較のためにスパッタリング
法によって堆積させたＣｕ層からの各脱ガス成分の放出
量を示したものであり、上記の図１２（ｂ）の熱処理工
程を３００℃以上で行うことによって、水分（Ｈ2 Ｏ）
及び水素（Ｈ2 ）の放出量が再び増加しており、Ｃｕメ
ッキ層７８におけるグレインの成長とともに、内部に含
まれていた水分及び水素等が放出されたものと考えられ
る。なお、二酸化炭素（ＣＯ2 ）は、メッキ浴に含まれ
る有機成分に由来し、水素は強度曲線の相似性からみ
て、水分に起因するものと考えられる。
メッキ層７８からの各脱ガス成分の放出量をＴＤＳ（Ｔ
ｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏ
ｓｃｏｐｙ）分析法によって信号強度として測定したも
のであり、図１３（ｂ）は比較のためにスパッタリング
法によって堆積させたＣｕ層からの各脱ガス成分の放出
量を示したものであり、上記の図１２（ｂ）の熱処理工
程を３００℃以上で行うことによって、水分（Ｈ2 Ｏ）
及び水素（Ｈ2 ）の放出量が再び増加しており、Ｃｕメ
ッキ層７８におけるグレインの成長とともに、内部に含
まれていた水分及び水素等が放出されたものと考えられ
る。なお、二酸化炭素（ＣＯ2 ）は、メッキ浴に含まれ
る有機成分に由来し、水素は強度曲線の相似性からみ
て、水分に起因するものと考えられる。
【００１６】一方、物理的堆積法であるスパッタリング
法の場合にも堆積条件に起因する不純物は脱離するもの
の、放出量は少なく、且つ、温度が上昇しても放出量は
殆ど増加しない。なお、各脱ガス成分の放出量は、測定
装置の感度が各ガス成分によって異なるので、図におけ
る相対的な比較はあまり意味を成さず、且つ、各ガス成
分の総量を表すことになる真空度も、各ガス成分の図に
示した放出量の総計を意味するものではない。
法の場合にも堆積条件に起因する不純物は脱離するもの
の、放出量は少なく、且つ、温度が上昇しても放出量は
殆ど増加しない。なお、各脱ガス成分の放出量は、測定
装置の感度が各ガス成分によって異なるので、図におけ
る相対的な比較はあまり意味を成さず、且つ、各ガス成
分の総量を表すことになる真空度も、各ガス成分の図に
示した放出量の総計を意味するものではない。
【００１７】図１４（ａ）及び（ｂ）参照
図１４（ａ）は、図１２に示した様に熱処理を施した後
に、ＣＭＰ法により研磨した場合の配線層の延長方向に
垂直な面で切った概略的断面図であり、また、図１４
（ｂ）は配線層の延長方向に沿った概略的断面図であ
る。大容量のＣｕメッキ層が存在するＣＭＰ工程の前に
熱処理を行った場合、グレイン８２の成長は、Ｃｕメッ
キ層の表面とＴａＮ膜７６に接する底部との両方から進
行するためグレイン８２の成長が不十分で、且つ、その
接触点である粒界８１の一部において三つのグレイン８
２が重なる三重点８３が発生することになる。
に、ＣＭＰ法により研磨した場合の配線層の延長方向に
垂直な面で切った概略的断面図であり、また、図１４
（ｂ）は配線層の延長方向に沿った概略的断面図であ
る。大容量のＣｕメッキ層が存在するＣＭＰ工程の前に
熱処理を行った場合、グレイン８２の成長は、Ｃｕメッ
キ層の表面とＴａＮ膜７６に接する底部との両方から進
行するためグレイン８２の成長が不十分で、且つ、その
接触点である粒界８１の一部において三つのグレイン８
２が重なる三重点８３が発生することになる。
【００１８】そして、この様なＣｕメッキ層中には図１
３（ａ）に示すようにメッキ浴の成分に由来する水（Ｈ
2 Ｏ）、二酸化炭素（ＣＯ2 ）、或いは、その他の不純
物が含有されており、これらの不純物による非常に微細
なボイドが粒界８１を経由し、集中することによって１
４（ａ）に示す箇所にボイド８０が発生するものと考え
られる。また、Ｃｕメッキ層の表面から底部までグレイ
ン成長が進行した場合には、底部の側にボイド８０が発
生するのが見られる。
３（ａ）に示すようにメッキ浴の成分に由来する水（Ｈ
2 Ｏ）、二酸化炭素（ＣＯ2 ）、或いは、その他の不純
物が含有されており、これらの不純物による非常に微細
なボイドが粒界８１を経由し、集中することによって１
４（ａ）に示す箇所にボイド８０が発生するものと考え
られる。また、Ｃｕメッキ層の表面から底部までグレイ
ン成長が進行した場合には、底部の側にボイド８０が発
生するのが見られる。
【００１９】また、各種の実験の結果、このボイド８０
の発生には、熱処理条件も関与していることが明らかに
なり、３００℃以上の熱処理において発生することが多
く、特に、昇温速度が速い程発生頻度が高いことが明ら
かになった。
の発生には、熱処理条件も関与していることが明らかに
なり、３００℃以上の熱処理において発生することが多
く、特に、昇温速度が速い程発生頻度が高いことが明ら
かになった。
【００２０】また、他の条件としては、バリアメタルと
シード膜との密着性が高いほどボイド８０が発生しにく
いこと、及び、シード膜の被覆率が高いほどボイド８０
が発生しにくいことが明らかになり、さらに、配線層用
溝或いはビアホール以外の領域に堆積した大容量のＣｕ
メッキ層の応力もボイド８０の成長促進に影響を与えて
いるものと考えられる。
シード膜との密着性が高いほどボイド８０が発生しにく
いこと、及び、シード膜の被覆率が高いほどボイド８０
が発生しにくいことが明らかになり、さらに、配線層用
溝或いはビアホール以外の領域に堆積した大容量のＣｕ
メッキ層の応力もボイド８０の成長促進に影響を与えて
いるものと考えられる。
【００２１】さらに、ボイド８０の発生は、配線層の
幅、或いは、ビアホールの径にも依存することが明らか
になり、例えば、幅或いは径が１．０μｍ以下のＣｕ埋
込配線層或いはＣｕプラグにおいて、ボイド８０の発生
が見られた。
幅、或いは、ビアホールの径にも依存することが明らか
になり、例えば、幅或いは径が１．０μｍ以下のＣｕ埋
込配線層或いはＣｕプラグにおいて、ボイド８０の発生
が見られた。
【００２２】したがって、本発明は、Ｃｕ埋込配線層或
いはＣｕプラグにおけるボイドの発生を防止するととも
に、グレインサイズを大きくして、エレクトロマイグレ
ーション耐性の高め、配線層構造の信頼性を高めること
を目的とする。
いはＣｕプラグにおけるボイドの発生を防止するととも
に、グレインサイズを大きくして、エレクトロマイグレ
ーション耐性の高め、配線層構造の信頼性を高めること
を目的とする。
【００２３】
【課題を解決するための手段】図１は本発明の原理的構
成の説明図であり、この図１を参照して本発明における
課題を解決するための手段を説明する。なお、図は、配
線層の延長方向に垂直な面で切った概略的断面図であ
る。 図１（ａ）乃至（ｃ）参照 （１）本発明は、基板１上に形成された絶縁膜２に配線
層或いはプラグを形成するための凹部３を設け、この凹
部３に下地導電膜４を介してＣｕ層５を充填し、化学機
械研磨法によって不要なＣｕ層５を除去することにより
Ｃｕ埋込層６を形成したのち、Ｃｕ埋込層６中の不純物
を脱離させるための熱処理を行う半導体装置の製造方法
において、Ｃｕ埋込層６の幅或いは直径が、１．０μｍ
以上であるとともに、熱処理をＣｕ埋込層６上に絶縁膜
を形成する前に行うことを特徴とする。
成の説明図であり、この図１を参照して本発明における
課題を解決するための手段を説明する。なお、図は、配
線層の延長方向に垂直な面で切った概略的断面図であ
る。 図１（ａ）乃至（ｃ）参照 （１）本発明は、基板１上に形成された絶縁膜２に配線
層或いはプラグを形成するための凹部３を設け、この凹
部３に下地導電膜４を介してＣｕ層５を充填し、化学機
械研磨法によって不要なＣｕ層５を除去することにより
Ｃｕ埋込層６を形成したのち、Ｃｕ埋込層６中の不純物
を脱離させるための熱処理を行う半導体装置の製造方法
において、Ｃｕ埋込層６の幅或いは直径が、１．０μｍ
以上であるとともに、熱処理をＣｕ埋込層６上に絶縁膜
を形成する前に行うことを特徴とする。
【００２４】この様に、不要なＣｕ層５を除去したの
ち、即ち、ＣＭＰ工程の後に熱処理を行うことによっ
て、熱処理工程において、凹部３以外に堆積した大容量
のＣｕ層５による応力の影響を受けないので、下地導電
膜４との密着性が良好になりボイドの発生が抑制され、
エレクトロマイグレーション耐性が向上する。なお、下
地導電膜４とは、バリアメタル、或いは、バリアメタル
／シード膜を意味する。
ち、即ち、ＣＭＰ工程の後に熱処理を行うことによっ
て、熱処理工程において、凹部３以外に堆積した大容量
のＣｕ層５による応力の影響を受けないので、下地導電
膜４との密着性が良好になりボイドの発生が抑制され、
エレクトロマイグレーション耐性が向上する。なお、下
地導電膜４とは、バリアメタル、或いは、バリアメタル
／シード膜を意味する。
【００２５】また、グレインの成長がＣｕ埋込層６、例
えば、Ｃｕ埋込配線層或いはＣｕプラグという比較的狭
い領域で行われるため、大きなサイズのグレインに成り
やすく、且つ、三重点の発生もほとんど無くなるので、
エレクトロマイグレーション耐性が向上する。
えば、Ｃｕ埋込配線層或いはＣｕプラグという比較的狭
い領域で行われるため、大きなサイズのグレインに成り
やすく、且つ、三重点の発生もほとんど無くなるので、
エレクトロマイグレーション耐性が向上する。
【００２６】
【００２７】 この様な熱処理は、Ｃｕ埋込層６の幅或
いは直径が１．０μｍ以上の場合には、Ｃｕ埋込層６上
に絶縁膜、例えば、層間絶縁膜を形成する前に行うもの
であり、絶縁膜の形成前に熱処理を行うことによって、
グレインサイズ（平均結晶粒径）をより大きく、例え
ば、２．０μｍ程度のグレインサイズにすることができ
る。
いは直径が１．０μｍ以上の場合には、Ｃｕ埋込層６上
に絶縁膜、例えば、層間絶縁膜を形成する前に行うもの
であり、絶縁膜の形成前に熱処理を行うことによって、
グレインサイズ（平均結晶粒径）をより大きく、例え
ば、２．０μｍ程度のグレインサイズにすることができ
る。
【００２８】
【００２９】
【００３０】 （２）また、本発明は、基板１上に形成
された絶縁膜２に配線層或いはプラグを形成するための
凹部３を設け、この凹部３に下地導電膜４を介してＣｕ
層５を充填し、化学機械研磨法によって不要なＣｕ層５
を除去することによりＣｕ埋込層６を形成したのち、Ｃ
ｕ埋込層６中の不純物を脱離させるための熱処理を行う
半導体装置の製造方法において、Ｃｕ埋込層６の幅或い
は直径が、１．０μｍ以下であるとともに、熱処理をＣ
ｕ埋込層６上に絶縁膜を形成した後に行うことを特徴と
する。
された絶縁膜２に配線層或いはプラグを形成するための
凹部３を設け、この凹部３に下地導電膜４を介してＣｕ
層５を充填し、化学機械研磨法によって不要なＣｕ層５
を除去することによりＣｕ埋込層６を形成したのち、Ｃ
ｕ埋込層６中の不純物を脱離させるための熱処理を行う
半導体装置の製造方法において、Ｃｕ埋込層６の幅或い
は直径が、１．０μｍ以下であるとともに、熱処理をＣ
ｕ埋込層６上に絶縁膜を形成した後に行うことを特徴と
する。
【００３１】 この様に、Ｃｕ埋込層６の幅或いは直径
が１．０μｍ以下の場合には、熱処理をＣｕ埋込層６上
に絶縁膜を形成した後に行うものであり、絶縁膜の形成
後に熱処理を行うことによって、グレインサイズはＣｕ
埋込層６の幅或いは直径に規制されてそれ程大きくなら
ないものの、ボイドが発生しなくなり、Ｃｕ埋込層６の
寿命が向上する。
が１．０μｍ以下の場合には、熱処理をＣｕ埋込層６上
に絶縁膜を形成した後に行うものであり、絶縁膜の形成
後に熱処理を行うことによって、グレインサイズはＣｕ
埋込層６の幅或いは直径に規制されてそれ程大きくなら
ないものの、ボイドが発生しなくなり、Ｃｕ埋込層６の
寿命が向上する。
【００３２】
【００３３】
【００３４】 （３）また、本発明は、基板１上に形成
された絶縁膜２に配線層或いはプラグを形成するための
凹部３を設け、この凹部３に下地導電膜４を介してＣｕ
層５を充填し、化学機械研磨法によって不要なＣｕ層５
を除去することによりＣｕ埋込層６を形成したのち、Ｃ
ｕ埋込層６中の不純物を脱離させるための熱処理を行う
半導体装置の製造方法において、Ｃｕ埋込層６が、幅或
いは直径が１．０μｍ以上のＣｕ埋込層と、幅或いは直
径が１．０μｍ以下のＣｕ埋込層とを含むとともに、熱
処理をＣｕ埋込層６上に絶縁膜を形成した後に行い、幅
或いは直径が１．０μｍ以上のＣｕ埋込層における平均
結晶粒径が幅或いは直径が１．０μｍ以下のＣｕ埋込層
における平均結晶粒径より大きくすることを特徴とす
る。
された絶縁膜２に配線層或いはプラグを形成するための
凹部３を設け、この凹部３に下地導電膜４を介してＣｕ
層５を充填し、化学機械研磨法によって不要なＣｕ層５
を除去することによりＣｕ埋込層６を形成したのち、Ｃ
ｕ埋込層６中の不純物を脱離させるための熱処理を行う
半導体装置の製造方法において、Ｃｕ埋込層６が、幅或
いは直径が１．０μｍ以上のＣｕ埋込層と、幅或いは直
径が１．０μｍ以下のＣｕ埋込層とを含むとともに、熱
処理をＣｕ埋込層６上に絶縁膜を形成した後に行い、幅
或いは直径が１．０μｍ以上のＣｕ埋込層における平均
結晶粒径が幅或いは直径が１．０μｍ以下のＣｕ埋込層
における平均結晶粒径より大きくすることを特徴とす
る。
【００３５】この様に、幅或いは直径が１．０μｍ以上
のＣｕ埋込層６と、幅が１．０μｍ以下のＣｕ埋込層６
とが混在する場合には、ボイドの発生の抑制を優先し
て、絶縁膜の形成後に熱処理を行うことも有効であり、
その場合には、幅或いは直径が１．０μｍ以上のＣｕ埋
込層６における平均結晶粒径（グレインサイズ）を、幅
或いは直径が１．０μｍ以下のＣｕ埋込層６における平
均結晶粒径より大きくすることができる。
のＣｕ埋込層６と、幅が１．０μｍ以下のＣｕ埋込層６
とが混在する場合には、ボイドの発生の抑制を優先し
て、絶縁膜の形成後に熱処理を行うことも有効であり、
その場合には、幅或いは直径が１．０μｍ以上のＣｕ埋
込層６における平均結晶粒径（グレインサイズ）を、幅
或いは直径が１．０μｍ以下のＣｕ埋込層６における平
均結晶粒径より大きくすることができる。
【００３６】
【００３７】
【００３８】 （４）また、本発明は、上記（１）乃至
（３）のいずれかにおいて、Ｃｕ層５を、電解メッキ法
によって堆積させることを特徴とする。
（３）のいずれかにおいて、Ｃｕ層５を、電解メッキ法
によって堆積させることを特徴とする。
【００３９】 この様な熱処理工程は、Ｃｕ層５を、ス
パッタリング法等のＰＶＤ（物理気相成長）法、ＣＶＤ
法、無電解メッキ法、或いは、電解メッキ法等のいずれ
の方法で堆積した場合にも有効であるが、Ｃｕ層５に混
入する不純物の量が多い電解メッキ法の場合に特に有効
である。
パッタリング法等のＰＶＤ（物理気相成長）法、ＣＶＤ
法、無電解メッキ法、或いは、電解メッキ法等のいずれ
の方法で堆積した場合にも有効であるが、Ｃｕ層５に混
入する不純物の量が多い電解メッキ法の場合に特に有効
である。
【００４０】 （５）また、本発明は、上記（４）にお
いて、Ｃｕ埋込層６中の不純物を脱離させるための熱処
理工程において、基板１を３００℃以下の温度の熱処理
室に導入した後、２０℃／分以下の昇温速度で基板１を
昇温することを特徴とする。
いて、Ｃｕ埋込層６中の不純物を脱離させるための熱処
理工程において、基板１を３００℃以下の温度の熱処理
室に導入した後、２０℃／分以下の昇温速度で基板１を
昇温することを特徴とする。
【００４１】この様な熱処理は、急激に行うとボイドが
発生するので、３００℃以下の低温の熱処理室に導入し
たのち、２０℃／分以下の遅い昇温速度で基板１を昇温
することが望ましい。
発生するので、３００℃以下の低温の熱処理室に導入し
たのち、２０℃／分以下の遅い昇温速度で基板１を昇温
することが望ましい。
【００４２】 （６）また、本発明は、上記（５）にお
いて、熱処理工程における熱処理温度を、Ｃｕ埋込層６
形成後の処理工程における温度以上で、且つ、３００〜
５００℃とすることを特徴とする。
いて、熱処理工程における熱処理温度を、Ｃｕ埋込層６
形成後の処理工程における温度以上で、且つ、３００〜
５００℃とすることを特徴とする。
【００４３】この様な熱処理工程における熱処理温度
は、Ｃｕ埋込層６形成後の処理工程の温度以下である場
合には、Ｃｕ埋込層６形成後の処理工程、例えば、絶縁
膜の成膜工程においてグレインが再成長するとともに、
ボイドが発生する可能性があるため、それ以上の温度に
する必要があり、且つ、Ｃｕ層５からの不純物、例え
ば、水分、水素、或いは、二酸化炭素の脱離状況、即
ち、脱ガスの温度特性からは、３００〜５００℃とする
ことが望ましく、５００℃を越えるとＣｕの拡散が問題
となる。但し、絶縁膜２として、ＦＳＧ（フッ素含有Ｓ
ｉＯ2 膜）、無機系ＳＯＧ（スピンオングラス）である
ＨＳＱ、或いは、有機系絶縁膜等の低誘電率膜を用いた
場合には、耐熱性の観点から４５０℃以下が望ましい。
は、Ｃｕ埋込層６形成後の処理工程の温度以下である場
合には、Ｃｕ埋込層６形成後の処理工程、例えば、絶縁
膜の成膜工程においてグレインが再成長するとともに、
ボイドが発生する可能性があるため、それ以上の温度に
する必要があり、且つ、Ｃｕ層５からの不純物、例え
ば、水分、水素、或いは、二酸化炭素の脱離状況、即
ち、脱ガスの温度特性からは、３００〜５００℃とする
ことが望ましく、５００℃を越えるとＣｕの拡散が問題
となる。但し、絶縁膜２として、ＦＳＧ（フッ素含有Ｓ
ｉＯ2 膜）、無機系ＳＯＧ（スピンオングラス）である
ＨＳＱ、或いは、有機系絶縁膜等の低誘電率膜を用いた
場合には、耐熱性の観点から４５０℃以下が望ましい。
【００４４】 （７）また、本発明は、上記（６）にお
いて、熱処理工程において、最高温度に達している時間
を、５〜２０００秒とすることを特徴とする。
いて、熱処理工程において、最高温度に達している時間
を、５〜２０００秒とすることを特徴とする。
【００４５】この様に、最高温度に達している時間は、
５〜２０００秒の範囲が望ましく、５秒以上行わないと
グレインの成長が不十分であり、一方、２０００秒以上
の場合には、Ｃｕ埋込層６における突起の発生や、Ｃｕ
の拡散が問題となる。
５〜２０００秒の範囲が望ましく、５秒以上行わないと
グレインの成長が不十分であり、一方、２０００秒以上
の場合には、Ｃｕ埋込層６における突起の発生や、Ｃｕ
の拡散が問題となる。
【００４６】 （８）また、本発明は、上記（５）乃至
（７）のいずれかにおいて、熱処理工程における雰囲気
を、水素雰囲気としたことを特徴とする。
（７）のいずれかにおいて、熱処理工程における雰囲気
を、水素雰囲気としたことを特徴とする。
【００４７】この様に、熱処理工程における雰囲気は、
ＣＭＰ工程におけるダメージ層の回復と、Ｃｕ埋込層６
の表面の酸化を防止するために、水素雰囲気、即ち、還
元性の雰囲気で行うことが望ましい。
ＣＭＰ工程におけるダメージ層の回復と、Ｃｕ埋込層６
の表面の酸化を防止するために、水素雰囲気、即ち、還
元性の雰囲気で行うことが望ましい。
【００４８】 （９）また、本発明は、上記（５）乃至
（７）のいずれかにおいて、熱処理工程における雰囲気
の酸素濃度を、１００ｐｐｍ以下にしたことを特徴とす
る。
（７）のいずれかにおいて、熱処理工程における雰囲気
の酸素濃度を、１００ｐｐｍ以下にしたことを特徴とす
る。
【００４９】この様に、熱処理工程における雰囲気、例
えば、水素雰囲気、窒素雰囲気、或いは、アルゴン雰囲
気の酸素濃度は、Ｃｕ埋込層６の表面の酸化を防止する
ために、１００ｐｐｍ以下であることが望ましく、特
に、水素雰囲気であることが望ましい。
えば、水素雰囲気、窒素雰囲気、或いは、アルゴン雰囲
気の酸素濃度は、Ｃｕ埋込層６の表面の酸化を防止する
ために、１００ｐｐｍ以下であることが望ましく、特
に、水素雰囲気であることが望ましい。
【００５０】
【発明の実施の形態】ここで、図２及び図３を参照し
て、本発明の第１の実施の形態であるＣｕ埋込配線層の
形成工程を説明するが、説明を簡単にするためにシリコ
ン基板に形成する素子領域や素子分離領域等の構成は図
示を省略する。なお、各図は、配線層の延長方向に垂直
な面で切った概略的断面図である。
て、本発明の第１の実施の形態であるＣｕ埋込配線層の
形成工程を説明するが、説明を簡単にするためにシリコ
ン基板に形成する素子領域や素子分離領域等の構成は図
示を省略する。なお、各図は、配線層の延長方向に垂直
な面で切った概略的断面図である。
【００５１】図２（ａ）参照
まず、所定の素子等を形成したシリコン基板１１に、Ｐ
ＣＶＤ法を用いて、例えば、厚さ７００ｎｍのＬＴＯ
（低温成長ＳｉＯ2 膜）を成長させて下地酸化膜１２と
し、次いで、同じく、ＰＣＶＤ法を用いてエッチングス
トッパー層となる厚さが、例えば、５０ｎｍのＳｉＮ膜
１３及び配線層分離酸化膜となるＬＴＯからなる厚さ
が、例えば、７００ｎｍのＳｉＯ2 膜１４を堆積する。
ＣＶＤ法を用いて、例えば、厚さ７００ｎｍのＬＴＯ
（低温成長ＳｉＯ2 膜）を成長させて下地酸化膜１２と
し、次いで、同じく、ＰＣＶＤ法を用いてエッチングス
トッパー層となる厚さが、例えば、５０ｎｍのＳｉＮ膜
１３及び配線層分離酸化膜となるＬＴＯからなる厚さ
が、例えば、７００ｎｍのＳｉＯ2 膜１４を堆積する。
【００５２】次いで、レジストパターン（図示せず）を
マスクとして、Ｃ4 Ｆ8 ＋ＣＯ＋Ａｒからなる混合ガス
を用いたＲＩＥによってＳｉＮ膜１３に達する凹部を形
成したのち、レジストパターン及び露出したＳｉＮ膜１
３を除去することによって、幅が１．０μｍ以上、例え
ば、１０．０μｍの配線層用溝１５を形成する。
マスクとして、Ｃ4 Ｆ8 ＋ＣＯ＋Ａｒからなる混合ガス
を用いたＲＩＥによってＳｉＮ膜１３に達する凹部を形
成したのち、レジストパターン及び露出したＳｉＮ膜１
３を除去することによって、幅が１．０μｍ以上、例え
ば、１０．０μｍの配線層用溝１５を形成する。
【００５３】 図２（ｂ）参照
次いで、スパッタリング法によってバリアメタルとなる
ＴａＮ膜１６を、例えば、２０ｎｍ堆積させたのち、真
空を破らず引き続いて、スパッタリング法によって、電
解メッキ工程におけるシードとなるＣｕシード膜１７
を、例えば、１００ｎｍ堆積させて下地導電膜を形成す
る。なお、この場合のスパッタリング条件は、２×１０
-3ＴｏｒｒのＡｒガス雰囲気において、直径２９０ｍｍ
の平行平板電極に、１２ｋＷの直流電力を印加して行っ
た。
ＴａＮ膜１６を、例えば、２０ｎｍ堆積させたのち、真
空を破らず引き続いて、スパッタリング法によって、電
解メッキ工程におけるシードとなるＣｕシード膜１７
を、例えば、１００ｎｍ堆積させて下地導電膜を形成す
る。なお、この場合のスパッタリング条件は、２×１０
-3ＴｏｒｒのＡｒガス雰囲気において、直径２９０ｍｍ
の平行平板電極に、１２ｋＷの直流電力を印加して行っ
た。
【００５４】この場合、ＴａＮ膜１６を堆積させたの
ち、一度大気中に暴露してしまうと、ＴａＮ膜１６と次
に堆積させるＣｕシード膜１７との間に自然酸化膜が成
長し、界面の密着性が低下するので、ＴａＮ膜１６とＣ
ｕシード膜１７とを連続して成膜することが望ましい。
ち、一度大気中に暴露してしまうと、ＴａＮ膜１６と次
に堆積させるＣｕシード膜１７との間に自然酸化膜が成
長し、界面の密着性が低下するので、ＴａＮ膜１６とＣ
ｕシード膜１７とを連続して成膜することが望ましい。
【００５５】 図２（ｃ）参照
次いで、電解メッキ法を用いて、ＳｉＯ2 膜１４上の厚
さが、例えば、１０００ｎｍ（１μｍ）となる厚いＣｕ
メッキ層１８を堆積させる。なお、この場合の電解メッ
キ条件は、硫酸浴を用い、２．５Ａ／（１０ｃｍ）2 の
電流密度で１００ｍｓサイクルのパルス電流を用いて行
い、成長速度は４００ｎｍ／分であった。
さが、例えば、１０００ｎｍ（１μｍ）となる厚いＣｕ
メッキ層１８を堆積させる。なお、この場合の電解メッ
キ条件は、硫酸浴を用い、２．５Ａ／（１０ｃｍ）2 の
電流密度で１００ｍｓサイクルのパルス電流を用いて行
い、成長速度は４００ｎｍ／分であった。
【００５６】図３（ｄ）参照
次いで、ＣＭＰ法によって、ＳｉＯ2 膜１４の表面が露
出するまで研磨を行い、配線層用溝１５以外の領域に堆
積したＣｕメッキ層１８、Ｃｕシード膜１７、及び、Ｔ
ａＮ膜１６を除去して、Ｃｕ埋込配線層１９を形成す
る。
出するまで研磨を行い、配線層用溝１５以外の領域に堆
積したＣｕメッキ層１８、Ｃｕシード膜１７、及び、Ｔ
ａＮ膜１６を除去して、Ｃｕ埋込配線層１９を形成す
る。
【００５７】図３（ｅ）参照
次いで、温度が、３００℃以下、例えば、１５０℃で１
００Ｔｏｒｒの１００％のＨ2 ガスで満たされた熱処理
室にシリコン基板１１を導入し、昇温速度を２０℃／分
以下、例えば、６℃／分として、３００〜５００℃、例
えば、３９０℃まで昇温し、５〜２０００秒、例えば、
１２０秒間（２分間）保持することによって熱処理を行
い、Ｃｕ埋込配線層１９に含まれている水分、水素、二
酸化炭素等を除去すると共に、Ｃｕ埋込配線層１９のグ
レインサイズを大きくする。
００Ｔｏｒｒの１００％のＨ2 ガスで満たされた熱処理
室にシリコン基板１１を導入し、昇温速度を２０℃／分
以下、例えば、６℃／分として、３００〜５００℃、例
えば、３９０℃まで昇温し、５〜２０００秒、例えば、
１２０秒間（２分間）保持することによって熱処理を行
い、Ｃｕ埋込配線層１９に含まれている水分、水素、二
酸化炭素等を除去すると共に、Ｃｕ埋込配線層１９のグ
レインサイズを大きくする。
【００５８】この様に、本発明の第１の実施の形態にお
いては、ＣＭＰ工程の後で、且つ、上層の層間絶縁膜等
を形成する前に熱処理を行っているので、Ｃｕ埋込配線
層１９のグレインサイズを大きくすることができ、それ
によって３重点の発生を抑制することができ、また、熱
処理条件を上記の適正な範囲に設定しているので、ボイ
ドの発生を抑制することができ、エレクトロマイグレー
ション耐性を向上することができる。
いては、ＣＭＰ工程の後で、且つ、上層の層間絶縁膜等
を形成する前に熱処理を行っているので、Ｃｕ埋込配線
層１９のグレインサイズを大きくすることができ、それ
によって３重点の発生を抑制することができ、また、熱
処理条件を上記の適正な範囲に設定しているので、ボイ
ドの発生を抑制することができ、エレクトロマイグレー
ション耐性を向上することができる。
【００５９】なお、バリアメタルとしてのＴａＮ膜はＴ
ｉＮ膜に置き換えても良いものであり、本発明の第１の
実施の形態の効果を確認するために、バリアメタルとし
てＴｉＮ膜を用い、１０μｍの幅の配線層を形成し、各
種の熱処理条件を用いて実験を行った。
ｉＮ膜に置き換えても良いものであり、本発明の第１の
実施の形態の効果を確認するために、バリアメタルとし
てＴｉＮ膜を用い、１０μｍの幅の配線層を形成し、各
種の熱処理条件を用いて実験を行った。
【００６０】この実験の結果、全く熱処理を行わない場
合のＣｕ埋込配線層における平均結晶粒径（グレインサ
イズ）が０．９μｍであったのに対して、第１の実施の
形態の様に、絶縁膜を堆積する前に熱処理を行った場合
には、グレインサイズは２．０μｍと２倍程度になって
いた。なお、熱処理は、３５０℃において２分間行っ
た。
合のＣｕ埋込配線層における平均結晶粒径（グレインサ
イズ）が０．９μｍであったのに対して、第１の実施の
形態の様に、絶縁膜を堆積する前に熱処理を行った場合
には、グレインサイズは２．０μｍと２倍程度になって
いた。なお、熱処理は、３５０℃において２分間行っ
た。
【００６１】また、比較のために、絶縁膜の堆積後に、
４００℃において３０分間の熱処理を行った場合には、
グレインサイズは１．１μｍ程度にしか増加せず、本発
明の効果は明らかである。
４００℃において３０分間の熱処理を行った場合には、
グレインサイズは１．１μｍ程度にしか増加せず、本発
明の効果は明らかである。
【００６２】さらに、絶縁膜を堆積する前に、３５０℃
において２分間の熱処理を行ったのち、さらに、絶縁膜
の堆積後に、４００℃において３０分間の熱処理を行っ
た場合には、グレインが再生成長し、グレインサイズは
２．２μｍになっているのが確認され、少なくとも絶縁
膜を堆積する前に熱処理を行うことが有効であることが
確認された。
において２分間の熱処理を行ったのち、さらに、絶縁膜
の堆積後に、４００℃において３０分間の熱処理を行っ
た場合には、グレインが再生成長し、グレインサイズは
２．２μｍになっているのが確認され、少なくとも絶縁
膜を堆積する前に熱処理を行うことが有効であることが
確認された。
【００６３】次に、図４を参照して、本発明の第１の実
施の形態の変形例を説明する。図４（ａ）参照上記の第
１の実施の形態で説明したように、Ｃｕシード膜１７を
スパッタリング法によって成膜した場合には、図に示す
ように庇部２０やエッジ状凹部２１が形成されやすく、
この様な庇部２０やエッジ状凹部２１が過度に生じた場
合には、電解メッキ法によってＣｕメッキ層１８を堆積
させる場合、Ｃｕメッキ層１８を配線層用溝１５内に十
分充填することができず、ボイドの発生を助長すること
になる。
施の形態の変形例を説明する。図４（ａ）参照上記の第
１の実施の形態で説明したように、Ｃｕシード膜１７を
スパッタリング法によって成膜した場合には、図に示す
ように庇部２０やエッジ状凹部２１が形成されやすく、
この様な庇部２０やエッジ状凹部２１が過度に生じた場
合には、電解メッキ法によってＣｕメッキ層１８を堆積
させる場合、Ｃｕメッキ層１８を配線層用溝１５内に十
分充填することができず、ボイドの発生を助長すること
になる。
【００６４】図４（ｂ）参照
したがって、Ｃｕシード膜１７を成膜したのち、Ａｒ等
の不活性ガス中で逆スパッタ、即ち、スパッタエッチン
グを行うことによって、庇部２０やエッジ状凹部２１を
なくし、図４（ｂ）に示すような形状にすることが望ま
しい。
の不活性ガス中で逆スパッタ、即ち、スパッタエッチン
グを行うことによって、庇部２０やエッジ状凹部２１を
なくし、図４（ｂ）に示すような形状にすることが望ま
しい。
【００６５】次に、図５及び図６を参照して、本発明の
第２の実施の形態であるＣｕプラグの形成工程を説明す
るが、説明を簡単にするためにシリコン基板に形成する
素子領域や素子分離領域、或いは、Ｃｕプラグに接続す
る下層配線層等は図示を省略する。 図５（ａ）参照 まず、上記の第１の実施の形態と同様に、所定の素子等
を形成したシリコン基板１１に、ＰＣＶＤ法を用いて、
例えば、厚さ７００ｎｍのＬＴＯ膜を成長させて下地酸
化膜１２とし、次いで、同じく、ＰＣＶＤ法を用いてエ
ッチングストッパー層となる厚さが、例えば、５０ｎｍ
のＳｉＮ膜１３及び層間絶縁膜となるＬＴＯ膜からなる
厚さが、例えば、７００ｎｍのＳｉＯ2 膜１４を堆積す
る。
第２の実施の形態であるＣｕプラグの形成工程を説明す
るが、説明を簡単にするためにシリコン基板に形成する
素子領域や素子分離領域、或いは、Ｃｕプラグに接続す
る下層配線層等は図示を省略する。 図５（ａ）参照 まず、上記の第１の実施の形態と同様に、所定の素子等
を形成したシリコン基板１１に、ＰＣＶＤ法を用いて、
例えば、厚さ７００ｎｍのＬＴＯ膜を成長させて下地酸
化膜１２とし、次いで、同じく、ＰＣＶＤ法を用いてエ
ッチングストッパー層となる厚さが、例えば、５０ｎｍ
のＳｉＮ膜１３及び層間絶縁膜となるＬＴＯ膜からなる
厚さが、例えば、７００ｎｍのＳｉＯ2 膜１４を堆積す
る。
【００６６】次いで、レジストパターン（図示せず）を
マスクとして、Ｃ4 Ｆ8 ＋ＣＯ＋Ａｒからなる混合ガス
を用いたＲＩＥによってＳｉＮ膜１３に達する凹部を形
成したのち、レジストパターン及び露出したＳｉＮ膜１
３を除去することによって、直径が１．０μｍ以下、例
えば、０．６μｍのビアホール２２を形成する。
マスクとして、Ｃ4 Ｆ8 ＋ＣＯ＋Ａｒからなる混合ガス
を用いたＲＩＥによってＳｉＮ膜１３に達する凹部を形
成したのち、レジストパターン及び露出したＳｉＮ膜１
３を除去することによって、直径が１．０μｍ以下、例
えば、０．６μｍのビアホール２２を形成する。
【００６７】 図５（ｂ）参照
次いで、スパッタリング法によってバリアメタルとなる
ＴｉＮ膜２３を、例えば、５０ｎｍ堆積させたのち、真
空を破らず引き続いてスパッタリング法によって、電解
メッキ工程におけるシードとなるＣｕシード膜１７を、
例えば、２００ｎｍ堆積させて下地導電膜を形成する。
なお、この場合のスパッタリング条件も、２×１０-3Ｔ
ｏｒｒのＡｒガス雰囲気において、直径２９０ｍｍの平
行平板電極に、１２ｋＷの直流電力を印加して行った。
ＴｉＮ膜２３を、例えば、５０ｎｍ堆積させたのち、真
空を破らず引き続いてスパッタリング法によって、電解
メッキ工程におけるシードとなるＣｕシード膜１７を、
例えば、２００ｎｍ堆積させて下地導電膜を形成する。
なお、この場合のスパッタリング条件も、２×１０-3Ｔ
ｏｒｒのＡｒガス雰囲気において、直径２９０ｍｍの平
行平板電極に、１２ｋＷの直流電力を印加して行った。
【００６８】 図５（ｃ）参照
次いで、電解メッキ法を用いて、ＳｉＯ2 膜１４上の厚
さが、例えば、１０００ｎｍ（１μｍ）となる厚いＣｕ
メッキ層１８を堆積させる。なお、この場合の電解メッ
キ条件も、硫酸浴を用い、２．５Ａ／（１０ｃｍ）2 の
電流密度で１００ｍｓサイクルのパルス電流を用いて行
い、成長速度は４００ｎｍ／分であった。
さが、例えば、１０００ｎｍ（１μｍ）となる厚いＣｕ
メッキ層１８を堆積させる。なお、この場合の電解メッ
キ条件も、硫酸浴を用い、２．５Ａ／（１０ｃｍ）2 の
電流密度で１００ｍｓサイクルのパルス電流を用いて行
い、成長速度は４００ｎｍ／分であった。
【００６９】図６（ｄ）参照
次いで、ＣＭＰ法によって、ＳｉＯ2 膜１４の表面が露
出するまで研磨を行い、配線層用溝１５以外の領域に堆
積したＣｕメッキ層１８、Ｃｕシード膜１７、及び、Ｔ
ｉＮ膜２３を除去して、Ｃｕプラグ２４を形成する。
出するまで研磨を行い、配線層用溝１５以外の領域に堆
積したＣｕメッキ層１８、Ｃｕシード膜１７、及び、Ｔ
ｉＮ膜２３を除去して、Ｃｕプラグ２４を形成する。
【００７０】図６（ｅ）参照
次いで、再び、ＰＣＶＤ法を用いてエッチングストッパ
ー層となる厚さが、例えば、５０ｎｍのＳｉＮ膜２５及
び配線層分離酸化膜等となるＬＴＯ膜からなる厚さが、
例えば、７００ｎｍのＳｉＯ2 膜２６を堆積する。
ー層となる厚さが、例えば、５０ｎｍのＳｉＮ膜２５及
び配線層分離酸化膜等となるＬＴＯ膜からなる厚さが、
例えば、７００ｎｍのＳｉＯ2 膜２６を堆積する。
【００７１】図６（ｆ）参照
次いで、温度が、３００℃以下、例えば、１５０℃で１
００Ｔｏｒｒの１００％のＨ2 ガスで満たされた熱処理
室にシリコン基板１１を導入し、昇温速度を２０℃／分
以下、例えば、６℃／分として、３００〜５００℃、例
えば、３９０℃まで昇温し、３０〜２０００秒、例え
ば、１２０秒間（２分間）保持することによって熱処理
を行い、Ｃｕプラグ２４に含まれている水分、水素、二
酸化炭素等を除去すると共に、グレインサイズを大きく
する。
００Ｔｏｒｒの１００％のＨ2 ガスで満たされた熱処理
室にシリコン基板１１を導入し、昇温速度を２０℃／分
以下、例えば、６℃／分として、３００〜５００℃、例
えば、３９０℃まで昇温し、３０〜２０００秒、例え
ば、１２０秒間（２分間）保持することによって熱処理
を行い、Ｃｕプラグ２４に含まれている水分、水素、二
酸化炭素等を除去すると共に、グレインサイズを大きく
する。
【００７２】この様に、本発明の第２の実施の形態にお
いては、ＣＭＰ工程の後で、且つ、上層の層間絶縁膜等
を形成した後に熱処理を行っているので、直径が１．０
μｍ以下のＣｕプラグ２４の熱処理に際してボイドが発
生することがない。
いては、ＣＭＰ工程の後で、且つ、上層の層間絶縁膜等
を形成した後に熱処理を行っているので、直径が１．０
μｍ以下のＣｕプラグ２４の熱処理に際してボイドが発
生することがない。
【００７３】なお、この様な層間絶縁膜等の形成後の熱
処理は、幅が１．０μｍ以下の微細なＣｕ埋込配線層に
対しても有効であり、この場合のグレインサイズはＣｕ
埋込配線層の幅に規制され、幅程度の粒径以上にはなり
にくいものの、ボイドが発生することがなく、エレクト
ロマイグレーション耐性が向上する。
処理は、幅が１．０μｍ以下の微細なＣｕ埋込配線層に
対しても有効であり、この場合のグレインサイズはＣｕ
埋込配線層の幅に規制され、幅程度の粒径以上にはなり
にくいものの、ボイドが発生することがなく、エレクト
ロマイグレーション耐性が向上する。
【００７４】例えば、本発明の第２の実施の形態の効果
を確認するために、０．３５μｍの幅の配線層を形成
し、各種の熱処理条件を用いて実験を行った結果、この
様な微細な配線層においては、グレインサイズは配線幅
に規制されるため、グレインサイズはどれもほとんど同
じであったが、ボイドの発生状況が全く異なり、したが
って、２５０℃における６ＭＡ／ｃｍ2 の通電試験によ
るエレクトロマイグレーション寿命に大きな差が生じ
た。
を確認するために、０．３５μｍの幅の配線層を形成
し、各種の熱処理条件を用いて実験を行った結果、この
様な微細な配線層においては、グレインサイズは配線幅
に規制されるため、グレインサイズはどれもほとんど同
じであったが、ボイドの発生状況が全く異なり、したが
って、２５０℃における６ＭＡ／ｃｍ2 の通電試験によ
るエレクトロマイグレーション寿命に大きな差が生じ
た。
【００７５】この実験の結果、全く熱処理を行わない場
合のＣｕ埋込配線層においては、当然ボイドが発生して
おらず、５０％不良に到る時間は１１８０時間であった
の対して、第２の実施の形態の様に、絶縁膜の堆積後に
熱処理を行った場合には、ボイドは発生せず、且つ、５
０％不良に到る時間は１５５０時間であり、３０％以上
の改善が得られた。なお、熱処理は、昇温速度を２０℃
／分とし、４００℃において３０分間行った。
合のＣｕ埋込配線層においては、当然ボイドが発生して
おらず、５０％不良に到る時間は１１８０時間であった
の対して、第２の実施の形態の様に、絶縁膜の堆積後に
熱処理を行った場合には、ボイドは発生せず、且つ、５
０％不良に到る時間は１５５０時間であり、３０％以上
の改善が得られた。なお、熱処理は、昇温速度を２０℃
／分とし、４００℃において３０分間行った。
【００７６】また、比較のために、絶縁膜の堆積前に、
昇温速度を６０℃／分とし、３５０℃において２分間の
熱処理を行った場合には、ボイドの発生が見られ、５０
％不良に到る時間は１０３時間であり、熱処理を全く行
わない場合の１／１０以下に低下した。
昇温速度を６０℃／分とし、３５０℃において２分間の
熱処理を行った場合には、ボイドの発生が見られ、５０
％不良に到る時間は１０３時間であり、熱処理を全く行
わない場合の１／１０以下に低下した。
【００７７】さらに、絶縁膜を堆積する前に、昇温速度
を６０℃／分とし、３５０℃において２分間の熱処理を
行ったのち、さらに、絶縁膜の堆積後に、昇温速度を２
０℃／分とし、４００℃において３０分間の熱処理を行
った場合にも、ボイドの発生が見られ、５０％不良に到
る時間は１４７時間であり、熱処理を全く行わない場合
の１／８以下に低下するのが確認され、配線層の幅、或
いは、プラグの直径が１．０μｍ以下の場合には、少な
くとも絶縁膜を堆積させた後に熱処理を行うことが有効
であることが確認された。
を６０℃／分とし、３５０℃において２分間の熱処理を
行ったのち、さらに、絶縁膜の堆積後に、昇温速度を２
０℃／分とし、４００℃において３０分間の熱処理を行
った場合にも、ボイドの発生が見られ、５０％不良に到
る時間は１４７時間であり、熱処理を全く行わない場合
の１／８以下に低下するのが確認され、配線層の幅、或
いは、プラグの直径が１．０μｍ以下の場合には、少な
くとも絶縁膜を堆積させた後に熱処理を行うことが有効
であることが確認された。
【００７８】次に、図７乃至図１１を参照して、本発明
の第３の実施の形態であるＣｕ埋込配線層及びＣｕプラ
グを利用した多層配線層構造の製造工程を説明するが、
基本的には、上記の第１の実施の形態と第２の実施の形
態の繰り返しであり、説明を簡単にするために２層配線
層構造で説明する。 図７（ａ）参照 まず、所定の素子等を形成したシリコン基板３１に、Ｐ
ＣＶＤ法を用いて、例えば、厚さ７００ｎｍのＬＴＯ膜
を成長させて下地酸化膜３２とし、次いで、同じく、Ｐ
ＣＶＤ法を用いてエッチングストッパー層となる厚さ
が、例えば、５０ｎｍのＳｉＮ膜３３及び配線層分離酸
化膜となりＬＴＯ膜からなる厚さが、例えば、７００ｎ
ｍのＳｉＯ2 膜３４を堆積する。
の第３の実施の形態であるＣｕ埋込配線層及びＣｕプラ
グを利用した多層配線層構造の製造工程を説明するが、
基本的には、上記の第１の実施の形態と第２の実施の形
態の繰り返しであり、説明を簡単にするために２層配線
層構造で説明する。 図７（ａ）参照 まず、所定の素子等を形成したシリコン基板３１に、Ｐ
ＣＶＤ法を用いて、例えば、厚さ７００ｎｍのＬＴＯ膜
を成長させて下地酸化膜３２とし、次いで、同じく、Ｐ
ＣＶＤ法を用いてエッチングストッパー層となる厚さ
が、例えば、５０ｎｍのＳｉＮ膜３３及び配線層分離酸
化膜となりＬＴＯ膜からなる厚さが、例えば、７００ｎ
ｍのＳｉＯ2 膜３４を堆積する。
【００７９】次いで、レジストパターン（図示せず）を
マスクとして、Ｃ4 Ｆ8 ＋ＣＯ＋Ａｒからなる混合ガス
を用いたＲＩＥによってＳｉＮ膜３３に達する凹部を形
成したのち、レジストパターン及び露出したＳｉＮ膜３
３を除去することによって、幅が１．０μｍ以上、例え
ば、１．２μｍの配線層用溝３５を形成する。
マスクとして、Ｃ4 Ｆ8 ＋ＣＯ＋Ａｒからなる混合ガス
を用いたＲＩＥによってＳｉＮ膜３３に達する凹部を形
成したのち、レジストパターン及び露出したＳｉＮ膜３
３を除去することによって、幅が１．０μｍ以上、例え
ば、１．２μｍの配線層用溝３５を形成する。
【００８０】 図７（ｂ）参照
次いで、スパッタリング法によってバリアメタルとなる
ＴｉＮ膜３６を、例えば、５０ｎｍ堆積させたのち、真
空を破らず引き続いてスパッタリング法によって、電解
メッキ工程におけるシードとなるＣｕシード膜３７を、
例えば、２００ｎｍ堆積させて下地導電膜を形成する。
ＴｉＮ膜３６を、例えば、５０ｎｍ堆積させたのち、真
空を破らず引き続いてスパッタリング法によって、電解
メッキ工程におけるシードとなるＣｕシード膜３７を、
例えば、２００ｎｍ堆積させて下地導電膜を形成する。
【００８１】図７（ｃ）参照
次いで、電解メッキ法を用いて、ＳｉＯ2 膜３４上の厚
さが、例えば、１０００ｎｍ（１μｍ）となる厚いＣｕ
メッキ層３８を堆積させる。
さが、例えば、１０００ｎｍ（１μｍ）となる厚いＣｕ
メッキ層３８を堆積させる。
【００８２】図８（ｄ）参照
次いで、ＣＭＰ法によって、ＳｉＯ2 膜３４の表面が露
出するまで研磨を行い、配線層用溝３５以外の領域に堆
積したＣｕメッキ層３８、Ｃｕシード膜３７、及び、Ｔ
ｉＮ膜３６を除去して、Ｃｕ埋込配線層３９を形成す
る。
出するまで研磨を行い、配線層用溝３５以外の領域に堆
積したＣｕメッキ層３８、Ｃｕシード膜３７、及び、Ｔ
ｉＮ膜３６を除去して、Ｃｕ埋込配線層３９を形成す
る。
【００８３】図８（ｅ）参照
次いで、温度が、３００℃以下、例えば、１５０℃で１
００Ｔｏｒｒの１００％のＨ2 ガスで満たされた熱処理
室にシリコン基板３１を導入し、昇温速度を２０℃／分
以下、例えば、６℃／分として、３００〜５００℃、例
えば、３９０℃まで昇温し、３０〜２０００秒、例え
ば、１２０秒間（２分間）保持することによって熱処理
を行い、Ｃｕ埋込配線層３９に含まれている水分、水
素、二酸化炭素等を除去すると共に、Ｃｕ埋込配線層３
９のグレインサイズを大きくする。
００Ｔｏｒｒの１００％のＨ2 ガスで満たされた熱処理
室にシリコン基板３１を導入し、昇温速度を２０℃／分
以下、例えば、６℃／分として、３００〜５００℃、例
えば、３９０℃まで昇温し、３０〜２０００秒、例え
ば、１２０秒間（２分間）保持することによって熱処理
を行い、Ｃｕ埋込配線層３９に含まれている水分、水
素、二酸化炭素等を除去すると共に、Ｃｕ埋込配線層３
９のグレインサイズを大きくする。
【００８４】図８（ｆ）参照
次いで、同じく、ＰＣＶＤ法を用いてエッチングストッ
パー層となる厚さが、例えば、５０ｎｍのＳｉＮ膜４０
及び層間絶縁膜となるＬＴＯ膜からなる厚さが、例え
ば、７００ｎｍのＳｉＯ2 膜４１を堆積させたのち、レ
ジストパターン（図示せず）をマスクとして、Ｃ4 Ｆ8
＋ＣＯ＋Ａｒからなる混合ガスを用いたＲＩＥによって
ＳｉＮ膜４０に達する凹部を形成したのち、レジストパ
ターン及び露出したＳｉＮ膜４０を除去することによっ
て、直径が１．０μｍ以下、例えば、０．６μｍのビア
ホール４２，４３を形成する。
パー層となる厚さが、例えば、５０ｎｍのＳｉＮ膜４０
及び層間絶縁膜となるＬＴＯ膜からなる厚さが、例え
ば、７００ｎｍのＳｉＯ2 膜４１を堆積させたのち、レ
ジストパターン（図示せず）をマスクとして、Ｃ4 Ｆ8
＋ＣＯ＋Ａｒからなる混合ガスを用いたＲＩＥによって
ＳｉＮ膜４０に達する凹部を形成したのち、レジストパ
ターン及び露出したＳｉＮ膜４０を除去することによっ
て、直径が１．０μｍ以下、例えば、０．６μｍのビア
ホール４２，４３を形成する。
【００８５】 図９（ｇ）参照
次いで、スパッタリング法によってバリアメタルとなる
ＴｉＮ膜４４を、例えば、５０ｎｍ堆積させたのち、真
空を破らず引き続いてスパッタリング法によって、電解
メッキ工程におけるシードとなるＣｕシード膜４５を、
例えば、２００ｎｍ堆積させて下地導電膜を形成する。
ＴｉＮ膜４４を、例えば、５０ｎｍ堆積させたのち、真
空を破らず引き続いてスパッタリング法によって、電解
メッキ工程におけるシードとなるＣｕシード膜４５を、
例えば、２００ｎｍ堆積させて下地導電膜を形成する。
【００８６】図９（ｈ）参照
次いで、図７（ｃ）の工程と同様に、電解メッキ法を用
いて、ＳｉＯ2 膜４１上の厚さが、例えば、１０００ｎ
ｍ（１μｍ）となる厚いＣｕメッキ層４６を堆積させ
る。
いて、ＳｉＯ2 膜４１上の厚さが、例えば、１０００ｎ
ｍ（１μｍ）となる厚いＣｕメッキ層４６を堆積させ
る。
【００８７】図９（ｉ）参照
次いで、ＣＭＰ法によって、ＳｉＯ2 膜４１の表面が露
出するまで研磨を行い、ビアホール４２，４３以外の領
域に堆積したＣｕメッキ層４６、Ｃｕシード膜４５、及
び、ＴｉＮ膜４４を除去して、Ｃｕプラグ４７，４８を
形成する。
出するまで研磨を行い、ビアホール４２，４３以外の領
域に堆積したＣｕメッキ層４６、Ｃｕシード膜４５、及
び、ＴｉＮ膜４４を除去して、Ｃｕプラグ４７，４８を
形成する。
【００８８】図１０（ｊ）参照
次いで、再び、ＰＣＶＤ法を用いてエッチングストッパ
ー層となる厚さが、例えば、５０ｎｍのＳｉＮ膜４９及
び配線層分離酸化膜等となるＬＴＯ膜からなる厚さが、
例えば、７００ｎｍのＳｉＯ2 膜５０を堆積する。
ー層となる厚さが、例えば、５０ｎｍのＳｉＮ膜４９及
び配線層分離酸化膜等となるＬＴＯ膜からなる厚さが、
例えば、７００ｎｍのＳｉＯ2 膜５０を堆積する。
【００８９】図１０（ｋ）参照
次いで、図示を簡略化するが、レジストパターン（図示
せず）をマスクとして、Ｃ4 Ｆ8 ＋ＣＯ＋Ａｒからなる
混合ガスを用いたＲＩＥによってＳｉＮ膜４９に達する
凹部を形成したのち、レジストパターン及び露出したＳ
ｉＮ膜４９を除去することによって、幅が０．２〜１０
μｍの範囲の各種の配線層用溝５１、及び、必要に応じ
て、直径が１．０μｍ以下、例えば、０．６μｍのビア
ホール５２を形成する。なお、Ｃｕプラグ４８に対する
凹部はビアホール５２ではなく、幅が１．０μｍ以下、
例えば、０．６μｍの配線層用溝であっても良い。
せず）をマスクとして、Ｃ4 Ｆ8 ＋ＣＯ＋Ａｒからなる
混合ガスを用いたＲＩＥによってＳｉＮ膜４９に達する
凹部を形成したのち、レジストパターン及び露出したＳ
ｉＮ膜４９を除去することによって、幅が０．２〜１０
μｍの範囲の各種の配線層用溝５１、及び、必要に応じ
て、直径が１．０μｍ以下、例えば、０．６μｍのビア
ホール５２を形成する。なお、Ｃｕプラグ４８に対する
凹部はビアホール５２ではなく、幅が１．０μｍ以下、
例えば、０．６μｍの配線層用溝であっても良い。
【００９０】 次いで、スパッタリング法によってバリ
アメタルとなるＴｉＮ膜５３を、例えば、５０ｎｍ堆積
させたのち、真空を破らず引き続いてスパッタリング法
によって、電解メッキ工程におけるシードとなるＣｕシ
ード膜５４を、例えば、２００ｎｍ堆積させて下地導電
膜を形成し、次いで、図７（ｃ）の工程と同様に、電解
メッキ法を用いて、ＳｉＯ2 膜５０上の厚さが、例え
ば、１０００ｎｍ（１μｍ）となる厚いＣｕメッキ層
（図示せず）を堆積させる。
アメタルとなるＴｉＮ膜５３を、例えば、５０ｎｍ堆積
させたのち、真空を破らず引き続いてスパッタリング法
によって、電解メッキ工程におけるシードとなるＣｕシ
ード膜５４を、例えば、２００ｎｍ堆積させて下地導電
膜を形成し、次いで、図７（ｃ）の工程と同様に、電解
メッキ法を用いて、ＳｉＯ2 膜５０上の厚さが、例え
ば、１０００ｎｍ（１μｍ）となる厚いＣｕメッキ層
（図示せず）を堆積させる。
【００９１】次いで、ＣＭＰ法によって、ＳｉＯ2 膜５
０の表面が露出するまで研磨を行い、配線層用溝５１及
びビアホール５２以外の領域に堆積したＣｕメッキ層、
Ｃｕシード膜５４、及び、ＴｉＮ膜５３を除去して、Ｃ
ｕ埋込配線層５５及びＣｕプラグ５６を形成する。
０の表面が露出するまで研磨を行い、配線層用溝５１及
びビアホール５２以外の領域に堆積したＣｕメッキ層、
Ｃｕシード膜５４、及び、ＴｉＮ膜５３を除去して、Ｃ
ｕ埋込配線層５５及びＣｕプラグ５６を形成する。
【００９２】次いで、ＰＣＶＤ法によって、厚さが、例
えば、５０ｎｍのＳｉＮ膜５７を堆積させたのち、温度
が、３００℃以下、例えば、１５０℃で１００Ｔｏｒｒ
の３％のＮ2 を混入したＨ2 ガスで満たされた熱処理室
にシリコン基板１１を導入し、昇温速度を２０℃／分以
下、例えば、６℃／分として、３００〜５００℃、例え
ば、４００℃まで昇温し、５〜２０００秒、例えば、３
０分間（１８００秒間）保持することによって熱処理を
行い、Ｃｕ埋込配線層５５、Ｃｕプラグ５６、及び、下
層のＣｕプラグ４７，４８のグレインサイズを大きくす
る。
えば、５０ｎｍのＳｉＮ膜５７を堆積させたのち、温度
が、３００℃以下、例えば、１５０℃で１００Ｔｏｒｒ
の３％のＮ2 を混入したＨ2 ガスで満たされた熱処理室
にシリコン基板１１を導入し、昇温速度を２０℃／分以
下、例えば、６℃／分として、３００〜５００℃、例え
ば、４００℃まで昇温し、５〜２０００秒、例えば、３
０分間（１８００秒間）保持することによって熱処理を
行い、Ｃｕ埋込配線層５５、Ｃｕプラグ５６、及び、下
層のＣｕプラグ４７，４８のグレインサイズを大きくす
る。
【００９３】なお、この熱処理工程において、Ｃｕ埋込
配線層３９は再度の熱処理を受けるため、第１の実施の
形態の効果の説明において説明したように、グレインが
再成長し、グレインサイズがより大きくなり、エレクト
ロマイグレーション耐性が高まる。
配線層３９は再度の熱処理を受けるため、第１の実施の
形態の効果の説明において説明したように、グレインが
再成長し、グレインサイズがより大きくなり、エレクト
ロマイグレーション耐性が高まる。
【００９４】図１１（ａ）及び図１１（ｂ）参照
図１１は、本発明の第３の実施の形態における粒界の状
態を模式的に説明するための図であり、図１１（ａ）
は、最終的な配線層の延長方向に垂直な面で切った概略
的断面図であり、また、図１１（ｂ）は配線層、即ち、
Ｃｕ埋込配線層５５の延長方向に沿った概略的断面図で
ある。
態を模式的に説明するための図であり、図１１（ａ）
は、最終的な配線層の延長方向に垂直な面で切った概略
的断面図であり、また、図１１（ｂ）は配線層、即ち、
Ｃｕ埋込配線層５５の延長方向に沿った概略的断面図で
ある。
【００９５】この場合、グレイン５９のサイズが大きく
なり、粒界５８がＣｕ埋込配線層５５の延長方向に垂直
な方向に並んだ三重点のないバンブー構造（竹節構造）
を示し、エレクトロマイグレーション耐性が向上するこ
とが理解される。
なり、粒界５８がＣｕ埋込配線層５５の延長方向に垂直
な方向に並んだ三重点のないバンブー構造（竹節構造）
を示し、エレクトロマイグレーション耐性が向上するこ
とが理解される。
【００９６】
【００９７】
【００９８】また、下層の配線層を含む全ての配線層の
幅、及び、全てのビアホールの直径を１．０μｍ以下に
した場合には、全ての熱処理工程を最後に一括して行え
ば良く、熱処理工程が簡素化される。
幅、及び、全てのビアホールの直径を１．０μｍ以下に
した場合には、全ての熱処理工程を最後に一括して行え
ば良く、熱処理工程が簡素化される。
【００９９】以上、本発明の実施の形態を説明してきた
が、本発明は、実施の形態に記載した構成に限られるも
のではなく、各種の変更が可能である。例えば、バリア
メタルは、ＴａＮ膜に代わりにＴｉＮ膜、或いは、Ｔｉ
Ｎ膜の代わりにＴａＮ膜を用いても良く、バリア特性の
点ではＴａＮ膜が優れており、さらには、ＷＮ膜或いは
ＴｉＳｉＮ膜を用いても良いものである。
が、本発明は、実施の形態に記載した構成に限られるも
のではなく、各種の変更が可能である。例えば、バリア
メタルは、ＴａＮ膜に代わりにＴｉＮ膜、或いは、Ｔｉ
Ｎ膜の代わりにＴａＮ膜を用いても良く、バリア特性の
点ではＴａＮ膜が優れており、さらには、ＷＮ膜或いは
ＴｉＳｉＮ膜を用いても良いものである。
【０１００】また、上記の各実施の形態の説明において
は、ＴｉＮ膜等のバリアメタルをスパッタリング法によ
って堆積させているが、スパッタリング法に限られるも
のではなく、ＭＯＣＶＤ法（有機金属気相成長法）を用
いても良いものである。
は、ＴｉＮ膜等のバリアメタルをスパッタリング法によ
って堆積させているが、スパッタリング法に限られるも
のではなく、ＭＯＣＶＤ法（有機金属気相成長法）を用
いても良いものである。
【０１０１】 また、上記の各実施の形態の説明におい
ては、Ｃｕシード膜をスパッタリング法によって堆積さ
せているが、スパッタリング法に限られるものではな
く、ＭＯＣＶＤ法或いは無電解メッキ法によって堆積さ
せても良いものである。
ては、Ｃｕシード膜をスパッタリング法によって堆積さ
せているが、スパッタリング法に限られるものではな
く、ＭＯＣＶＤ法或いは無電解メッキ法によって堆積さ
せても良いものである。
【０１０２】また、上述の様に、バリアメタルとシード
膜との密着性はボイドの発生に影響するので、バリアメ
タルとシード膜との密着性を高めるために、バリアメタ
ルとシード膜との間に、２０ｎｍ程度のＡｌ、Ｔｉ、Ｔ
ａ、Ｚｒ、或いは、Ｗを成膜することが有効である。
膜との密着性はボイドの発生に影響するので、バリアメ
タルとシード膜との密着性を高めるために、バリアメタ
ルとシード膜との間に、２０ｎｍ程度のＡｌ、Ｔｉ、Ｔ
ａ、Ｚｒ、或いは、Ｗを成膜することが有効である。
【０１０３】また、上記の各実施の形態の説明において
は、Ｃｕシード膜として純粋なＣｕを用いているが、純
粋なＣｕに限られるものではなく、ＣｕにＭｇ、Ｓｎ、
Ｚｒ、Ｔｉ、Ａｌ、或いは、Ｗの少なくとも一種を５重
量％以下混入しても良く、これらの元素を混入すること
によってＣｕを動きにくくして結晶粒径の肥大を抑制
し、密着性を改善することが可能になる。
は、Ｃｕシード膜として純粋なＣｕを用いているが、純
粋なＣｕに限られるものではなく、ＣｕにＭｇ、Ｓｎ、
Ｚｒ、Ｔｉ、Ａｌ、或いは、Ｗの少なくとも一種を５重
量％以下混入しても良く、これらの元素を混入すること
によってＣｕを動きにくくして結晶粒径の肥大を抑制
し、密着性を改善することが可能になる。
【０１０４】 また、上記の各実施の形態の説明におい
ては、Ｃｕ埋込層を電解メッキ法によって堆積させてい
るが、電解メッキ法に限られるものではなく、Ｃｕ（ｈ
ｆａｃ）ＴＭＶＳを用いたＭＯＣＶＤ法、スパッタリン
グ法等のＰＶＤ法、或いは、無電解メッキ法によって堆
積させても良いものであり、これらの場合には、Ｃｕシ
ード膜は必ずしも必要でなくなる。
ては、Ｃｕ埋込層を電解メッキ法によって堆積させてい
るが、電解メッキ法に限られるものではなく、Ｃｕ（ｈ
ｆａｃ）ＴＭＶＳを用いたＭＯＣＶＤ法、スパッタリン
グ法等のＰＶＤ法、或いは、無電解メッキ法によって堆
積させても良いものであり、これらの場合には、Ｃｕシ
ード膜は必ずしも必要でなくなる。
【０１０５】 特に、無電解メッキ法によって堆積させ
る場合には、２５℃の硫酸銅と還元剤となるホルコリン
酸の中に、或いは、６０℃程度のＥＤＴＡ（エチレンジ
アミン四酢酸）とホルムアルデヒドを含む硫酸第二銅の
中にディッピング（ｄｉｐｐｉｎｇ）することによって
成膜すれば良い。
る場合には、２５℃の硫酸銅と還元剤となるホルコリン
酸の中に、或いは、６０℃程度のＥＤＴＡ（エチレンジ
アミン四酢酸）とホルムアルデヒドを含む硫酸第二銅の
中にディッピング（ｄｉｐｐｉｎｇ）することによって
成膜すれば良い。
【０１０６】これらの他の堆積法を用いた場合にも、製
法に起因してＣｕ埋込層中に不純物、例えば、ＭＯＣＶ
Ｄ法に伴う有機成分、スパッタリング法に伴うＡｒ等の
雰囲気ガス、或いは、メッキ浴に伴う水分等が含まれる
ので、グレインサイズの増大のためには熱処理が有効に
なる。
法に起因してＣｕ埋込層中に不純物、例えば、ＭＯＣＶ
Ｄ法に伴う有機成分、スパッタリング法に伴うＡｒ等の
雰囲気ガス、或いは、メッキ浴に伴う水分等が含まれる
ので、グレインサイズの増大のためには熱処理が有効に
なる。
【０１０７】また、上記の各実施の形態の説明において
は、層間絶縁膜、或いは、配線層分離膜として、Ｃｕ埋
込層に与える影響を考慮して、低温で成膜するＬＴＯ膜
を用いているが、ＬＴＯ膜に限られるものではなく、Ｆ
ＳＧ（フッ素含有ＳｉＯ2 膜）、水素を含む無機系のＳ
ＯＧであるＨＳＱ、或いは、有機系絶縁膜等の低誘電率
膜を用いても良いものであり、この様な低誘電率膜を用
いることによって、配線層間の寄生容量を低減すること
ができ、それによって動作速度の遅延を防止することが
できる。但し、この様な低誘電率膜を用いた場合、特
に、ＨＳＱ或いは有機系絶縁膜を用いた場合には、低誘
電率膜の耐熱性の観点から、熱処理温度は４５０℃以下
にすることが望ましい。
は、層間絶縁膜、或いは、配線層分離膜として、Ｃｕ埋
込層に与える影響を考慮して、低温で成膜するＬＴＯ膜
を用いているが、ＬＴＯ膜に限られるものではなく、Ｆ
ＳＧ（フッ素含有ＳｉＯ2 膜）、水素を含む無機系のＳ
ＯＧであるＨＳＱ、或いは、有機系絶縁膜等の低誘電率
膜を用いても良いものであり、この様な低誘電率膜を用
いることによって、配線層間の寄生容量を低減すること
ができ、それによって動作速度の遅延を防止することが
できる。但し、この様な低誘電率膜を用いた場合、特
に、ＨＳＱ或いは有機系絶縁膜を用いた場合には、低誘
電率膜の耐熱性の観点から、熱処理温度は４５０℃以下
にすることが望ましい。
【０１０８】また、上記の第３の実施の形態の様に多層
配線構造を形成する場合には、層間絶縁膜の形成工程に
おける加熱温度により、既に形成したＣｕ埋込配線層の
グレインが必要以上に再成長し、ボイドが発生すること
があるので、出来るかぎり低温での成膜が望ましく、Ｃ
ｕ埋込配線層の脱ガスのための熱処理温度以下、例え
ば、３００℃程度で成膜することが望ましい。
配線構造を形成する場合には、層間絶縁膜の形成工程に
おける加熱温度により、既に形成したＣｕ埋込配線層の
グレインが必要以上に再成長し、ボイドが発生すること
があるので、出来るかぎり低温での成膜が望ましく、Ｃ
ｕ埋込配線層の脱ガスのための熱処理温度以下、例え
ば、３００℃程度で成膜することが望ましい。
【０１０９】また、熱処理雰囲気としては、１００％Ｈ
2 雰囲気、或いは、３％のＮ2 を含んだＨ2 雰囲気中で
行っているが、他の雰囲気、例えば、Ｎ2 雰囲気或いは
Ａｒ雰囲気等の不活性ガス雰囲気中で行っても良く、い
ずれの場合にもＣｕ埋込層の表面の酸化を防止するため
に、雰囲気中の酸素濃度は１００ｐｐｍ以下にすること
が望ましい。
2 雰囲気、或いは、３％のＮ2 を含んだＨ2 雰囲気中で
行っているが、他の雰囲気、例えば、Ｎ2 雰囲気或いは
Ａｒ雰囲気等の不活性ガス雰囲気中で行っても良く、い
ずれの場合にもＣｕ埋込層の表面の酸化を防止するため
に、雰囲気中の酸素濃度は１００ｐｐｍ以下にすること
が望ましい。
【０１１０】
【発明の効果】本発明によれば、Ｃｕ埋込配線層及びＣ
ｕプラグをＣＭＰ法によって形成する際に、ＣＭＰ法に
よって余分なＣｕ層を除去したのち熱処理を行っている
ので、Ｃｕ埋込配線層及びＣｕプラグにボイドが発生す
ることがなく、且つ、Ｃｕ埋込配線層及びＣｕプラグの
グレインサイズを大きくして三重点を減少させることが
できるのでエレクトロマイグレーション耐性が向上し、
それによって、低抵抗なＣｕを配線層として用いた高速
・高集積度の半導体集積回路装置の信頼性を向上するこ
とができる。
ｕプラグをＣＭＰ法によって形成する際に、ＣＭＰ法に
よって余分なＣｕ層を除去したのち熱処理を行っている
ので、Ｃｕ埋込配線層及びＣｕプラグにボイドが発生す
ることがなく、且つ、Ｃｕ埋込配線層及びＣｕプラグの
グレインサイズを大きくして三重点を減少させることが
できるのでエレクトロマイグレーション耐性が向上し、
それによって、低抵抗なＣｕを配線層として用いた高速
・高集積度の半導体集積回路装置の信頼性を向上するこ
とができる。
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の途中までの製造工
程の説明図である。
程の説明図である。
【図３】本発明の第１の実施の形態の図２以降の製造工
程の説明図である。
程の説明図である。
【図４】本発明の第１の実施の形態の変形例の説明図で
ある。
ある。
【図５】本発明の第２の実施の形態の途中までの製造工
程の説明図である。
程の説明図である。
【図６】本発明の第２の実施の形態の図５以降の製造工
程の説明図である。
程の説明図である。
【図７】本発明の第３の実施の形態の途中までの製造工
程の説明図である。
程の説明図である。
【図８】本発明の第３の実施の形態の図７以降の途中ま
での製造工程の説明図である。
での製造工程の説明図である。
【図９】本発明の第３の実施の形態の図８以降の途中ま
での製造工程の説明図である。
での製造工程の説明図である。
【図１０】本発明の第３の実施の形態の図９以降の製造
工程の説明図である。
工程の説明図である。
【図１１】本発明の第３の実施の形態における粒界の説
明図である。
明図である。
【図１２】従来のＣＭＰ法の製造工程の説明図である。
【図１３】熱処理により脱離するガス成分の説明図あ
る。
る。
【図１４】従来のＣＭＰ法における問題点の説明図であ
る。
る。
１ 基板
２ 絶縁膜
３ 凹部
４ 下地導電膜
５ Ｃｕ層
６ Ｃｕ埋込層
１１ シリコン基板
１２ 下地酸化膜
１３ ＳｉＮ膜
１４ ＳｉＯ2 膜
１５ 配線層用溝
１６ ＴａＮ膜
１７ Ｃｕシード膜
１８ Ｃｕメッキ層
１９ Ｃｕ埋込配線層
２０ 庇部
２１ エッジ状凹部
２２ ビアホール
２３ ＴｉＮ膜
２４ Ｃｕプラグ
２５ ＳｉＮ膜
２６ ＳｉＯ2 膜
３１ シリコン基板
３２ 下地酸化膜
３３ ＳｉＮ膜
３４ ＳｉＯ2 膜
３５ 配線層用溝
３６ ＴｉＮ膜
３７ Ｃｕシード膜
３８ Ｃｕメッキ層
３９ Ｃｕ埋込配線層
４０ ＳｉＮ膜
４１ ＳｉＯ2 膜
４２ ビアホール
４３ ビアホール
４４ ＴｉＮ膜
４５ Ｃｕシード膜
４６ Ｃｕメッキ層
４７ Ｃｕプラグ
４８ Ｃｕプラグ
４９ ＳｉＮ膜
５０ ＳｉＯ2 膜
５１ 配線層用溝
５２ ビアホール
５３ ＴｉＮ膜
５４ Ｃｕシード膜
５５ Ｃｕ埋込配線層
５６ Ｃｕプラグ
５７ ＳｉＮ膜
５８ 粒界
５９ グレイン
７１ シリコン基板
７２ 下地酸化膜
７３ ＳｉＮ膜
７４ ＳｉＯ2 膜
７５ 配線層用溝
７６ ＴａＮ膜
７７ Ｃｕシード膜
７８ Ｃｕメッキ層
７９ Ｃｕ埋込配線層
８０ ボイド
８１ 粒界
８２ グレイン
８３ 三重点
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 三沢 信裕
神奈川県川崎市中原区上小田中４丁目１
番１号 富士通株式会社内
(72)発明者 水島 賢子
神奈川県川崎市中原区上小田中４丁目１
番１号 富士通株式会社内
(72)発明者 村上 聡
神奈川県川崎市中原区上小田中４丁目１
番１号 富士通株式会社内
(72)発明者 アンソニー ホッブス
神奈川県川崎市中原区上小田中４丁目１
番１号 富士通株式会社内
(56)参考文献 特開 平９−306915（ＪＰ，Ａ)
特開 平７−58201（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/3205
H01L 21/3213
H01L 21/768
Claims (9)
- 【請求項１】 基板上に形成された絶縁膜に配線層或い
はプラグを形成するための凹部を設け、前記凹部に下地
導電膜を介してＣｕ層を充填し、化学機械研磨法によっ
て不要なＣｕ層を除去することによりＣｕ埋込層を形成
したのち、前記Ｃｕ埋込層中の不純物を脱離させるため
の熱処理を行う半導体装置の製造方法において、前記Ｃ
ｕ埋込層の幅或いは直径が、１．０μｍ以上であるとと
もに、前記熱処理を前記Ｃｕ埋込層上に絶縁膜を形成す
る前に行うことを特徴とする半導体装置の製造方法。 - 【請求項２】 基板上に形成された絶縁膜に配線層或い
はプラグを形成するための凹部を設け、前記凹部に下地
導電膜を介してＣｕ層を充填し、化学機械研磨法によっ
て不要なＣｕ層を除去することによりＣｕ埋込層を形成
したのち、前記Ｃｕ埋込層中の不純物を脱離させるため
の熱処理を行う半導体装置の製造方法において、前記Ｃ
ｕ埋込層の幅或いは直径が、１．０μｍ以下であるとと
もに、前記熱処理を前記Ｃｕ埋込層上に絶縁膜を形成し
た後に行うことを特徴とする半導体装置の製造方法。 - 【請求項３】 基板上に形成された絶縁膜に配線層或い
はプラグを形成するための凹部を設け、前記凹部に下地
導電膜を介してＣｕ層を充填し、化学機械研磨法によっ
て不要なＣｕ層を除去することによりＣｕ埋込層を形成
したのち、前記Ｃｕ埋込層中の不純物を脱離させるため
の熱処理を行う半導体装置の製造方法において、前記Ｃ
ｕ埋込層が、幅或いは直径が１．０μｍ以上のＣｕ埋込
層と、幅或いは直径が１．０μｍ以下のＣｕ埋込層とを
含むとともに、前記熱処理を前記Ｃｕ埋込層上に絶縁膜
を形成した後に行い、前記幅或いは直径が１．０μｍ以
上のＣｕ埋込層における平均結晶粒径が前記幅或いは直
径が１．０μｍ以下のＣｕ埋込層における平均結晶粒径
より大きくすることを特徴とする半導体装置の製造方
法。 - 【請求項４】 上記Ｃｕ層を、電解メッキ法によって堆
積させることを特徴とする請求項１乃至３のいずれか１
項に記載の半導体装置の製造方法。 - 【請求項５】 上記Ｃｕ埋込層中の不純物を脱離させる
ための熱処理工程において、上記基板を３００℃以下の
温度の熱処理室に導入したのち、２０℃／分以下の昇温
速度で前記基板を昇温することを特徴とする請求項４記
載の半導体装置の製造方法。 - 【請求項６】 上記熱処理工程における熱処理温度を、
それ以降の処理工程における温度以上で、且つ、３００
〜５００℃とすることを特徴とする請求項５記載の半導
体装置の製造方法。 - 【請求項７】 上記熱処理工程において、最高温度に達
している時間を、５〜２０００秒とすることを特徴とす
る請求項６記載の半導体装置の製造方法。 - 【請求項８】 上記熱処理工程における雰囲気を、水素
雰囲気としたことを特徴とする請求項５乃至７のいずれ
か１項に記載の半導体装置の製造方法。 - 【請求項９】 上記熱処理工程における雰囲気の酸素濃
度を、１００ｐｐｍ以下にしたことを特徴とする請求項
５乃至７のいずれか１項に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35039397A JP3500564B2 (ja) | 1997-12-19 | 1997-12-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35039397A JP3500564B2 (ja) | 1997-12-19 | 1997-12-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11186261A JPH11186261A (ja) | 1999-07-09 |
| JP3500564B2 true JP3500564B2 (ja) | 2004-02-23 |
Family
ID=18410190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35039397A Expired - Fee Related JP3500564B2 (ja) | 1997-12-19 | 1997-12-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3500564B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6197688B1 (en) * | 1998-02-12 | 2001-03-06 | Motorola Inc. | Interconnect structure in a semiconductor device and method of formation |
| JP4149620B2 (ja) * | 1999-08-25 | 2008-09-10 | 株式会社荏原製作所 | 基板銅めっき処理方法 |
| JP2001044202A (ja) * | 1999-07-30 | 2001-02-16 | Nec Corp | 半導体装置及びその製造方法 |
| US10047430B2 (en) | 1999-10-08 | 2018-08-14 | Applied Materials, Inc. | Self-ionized and inductively-coupled plasma for sputtering and resputtering |
| KR20020063206A (ko) | 1999-12-09 | 2002-08-01 | 동경 엘렉트론 주식회사 | 티탄실리콘나이트라이드막의 성막방법,티탄실리콘나이트라이드막으로 이루어진 확산방지막,반도체장치 및 그 제조방법, 및티탄실리콘나이트라이드막의 성막장치 |
| FR2805084B1 (fr) * | 2000-02-14 | 2003-09-26 | St Microelectronics Sa | Procede de fabrication de pistes metalliques pour des circuits integres |
| JP4733804B2 (ja) * | 2000-02-18 | 2011-07-27 | 富士通セミコンダクター株式会社 | 配線の形成方法 |
| TW584921B (en) * | 2000-02-18 | 2004-04-21 | Applied Materials Inc | Method and apparatus for annealing copper films |
| JP2001298028A (ja) * | 2000-04-17 | 2001-10-26 | Tokyo Electron Ltd | 半導体デバイス製造方法 |
| JP4522569B2 (ja) * | 2000-11-01 | 2010-08-11 | 株式会社アルバック | 熱処理方法 |
| JP4300259B2 (ja) | 2001-01-22 | 2009-07-22 | キヤノンアネルバ株式会社 | 銅配線膜形成方法 |
| JP4587604B2 (ja) * | 2001-06-13 | 2010-11-24 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| KR101179726B1 (ko) * | 2001-11-14 | 2012-09-04 | 어플라이드 머티어리얼스, 인코포레이티드 | 스퍼터링 및 재스퍼터링을 위한 자기-이온화 및 유도 결합 플라즈마 |
| CN1462069A (zh) | 2002-05-31 | 2003-12-17 | 松下电器产业株式会社 | 布线结构的形成方法 |
| CN1248304C (zh) | 2002-06-13 | 2006-03-29 | 松下电器产业株式会社 | 布线结构的形成方法 |
| US7504006B2 (en) | 2002-08-01 | 2009-03-17 | Applied Materials, Inc. | Self-ionized and capacitively-coupled plasma for sputtering and resputtering |
| JPWO2004061931A1 (ja) | 2002-12-26 | 2006-05-18 | 富士通株式会社 | 多層配線構造を有する半導体装置およびその製造方法 |
| JP4209212B2 (ja) * | 2003-01-30 | 2009-01-14 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2005228940A (ja) | 2004-02-13 | 2005-08-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7446033B2 (en) | 2005-01-25 | 2008-11-04 | Samung Electronics Co., Ltd. | Method of forming a metal interconnection of a semiconductor device, and metal interconnection formed by such method |
| JP2007081162A (ja) * | 2005-09-14 | 2007-03-29 | Sumitomo Bakelite Co Ltd | 半導体装置およびその製造方法 |
| JP5193542B2 (ja) * | 2007-09-20 | 2013-05-08 | パナソニック株式会社 | 半導体装置の製造方法 |
| EP2065927B1 (en) * | 2007-11-27 | 2013-10-02 | Imec | Integration and manufacturing method of Cu germanide and Cu silicide as Cu capping layer |
| JP6039886B2 (ja) * | 2011-04-08 | 2016-12-07 | 富士通株式会社 | 半導体装置の製造方法 |
| JP5209106B2 (ja) * | 2011-10-28 | 2013-06-12 | 東京エレクトロン株式会社 | 半導体デバイス製造方法 |
| JP6405196B2 (ja) * | 2013-12-18 | 2018-10-17 | キヤノン株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-12-19 JP JP35039397A patent/JP3500564B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11186261A (ja) | 1999-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3500564B2 (ja) | 半導体装置の製造方法 | |
| US7612452B2 (en) | Method for manufacturing a semiconductor device and semiconductor device | |
| US6518184B1 (en) | Enhancement of an interconnect | |
| JP3463979B2 (ja) | 半導体装置の製造方法 | |
| US7265038B2 (en) | Method for forming a multi-layer seed layer for improved Cu ECP | |
| US8119519B2 (en) | Semiconductor device manufacturing method | |
| US20070007657A1 (en) | Methods for forming conductive vias in a substrate and electronic devices and systems including an at least partially reversed oxidation injury at an interface between a conductive via and a conductive interconnect structure | |
| US6566248B1 (en) | Graphoepitaxial conductor cores in integrated circuit interconnects | |
| US9911698B1 (en) | Metal alloy capping layers for metallic interconnect structures | |
| US10224275B2 (en) | Copper interconnect structures | |
| US6613686B2 (en) | Method of etching silicon nitride film and method of producing semiconductor device | |
| JP2004214267A (ja) | 半導体装置およびその製造方法 | |
| US20030194872A1 (en) | Copper interconnect with sidewall copper-copper contact between metal and via | |
| US8039390B2 (en) | Method of manufacturing semiconductor device | |
| US20050242430A1 (en) | Multi-level semiconductor device with capping layer with improved adhesion | |
| JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
| JP2005038999A (ja) | 半導体装置の製造方法 | |
| US20030224592A1 (en) | Method for forming wiring structure | |
| JP4492919B2 (ja) | 半導体装置の製造方法 | |
| KR100421913B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JP4447433B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2007194566A (ja) | 半導体装置およびその製造方法 | |
| KR100451766B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| TW202324735A (zh) | 使用錳及石墨烯之用於敷金屬的阻障方案 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031021 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |