JP2005228940A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005228940A JP2005228940A JP2004036691A JP2004036691A JP2005228940A JP 2005228940 A JP2005228940 A JP 2005228940A JP 2004036691 A JP2004036691 A JP 2004036691A JP 2004036691 A JP2004036691 A JP 2004036691A JP 2005228940 A JP2005228940 A JP 2005228940A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- heat treatment
- film
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 金属膜からなる配線の信頼性を改善することができる半導体装置の製造方法を提供する。
【解決手段】 CMP前のアニール工程において、熱処理装置内への投入する温度を室温(RT)から50℃程度の範囲の低温で投入して、金属内の有機物を炭化させないで、外部放出させる。さらに、所望の温度までの昇温速度を15℃/分以下とすることにより、金属の防食効果のある有機物を分解して有機物そのものや有機物と結合していた塩素や硫酸やアンモニアを膜外に拡散させる。
【選択図】 図1
【解決手段】 CMP前のアニール工程において、熱処理装置内への投入する温度を室温(RT)から50℃程度の範囲の低温で投入して、金属内の有機物を炭化させないで、外部放出させる。さらに、所望の温度までの昇温速度を15℃/分以下とすることにより、金属の防食効果のある有機物を分解して有機物そのものや有機物と結合していた塩素や硫酸やアンモニアを膜外に拡散させる。
【選択図】 図1
Description
本発明は、半導体装置の製造における金属配線材料中に含まれる有機物などの不純物の除去方法に関するものである。
最近の微細化技術の急速な進展に伴い、半導体装置の製造ではトランジスタ間を接続する配線材料としてより低抵抗なCu配線が用いられている。また、Cuは腐食が急激に進行する面も含めて、金属膜を成膜してライン状にエッチングすることが困難なためにダマシン(Damascene)法を用いている。このダマシン法は、トランジスタや下層の金属配線上に層間絶縁膜を形成した後に、トランジスタや下層の金属配線と接続するためのホールや溝を形成し、その後にホールや溝にCuを埋め込む方法である。
このダマシン法では、ウェハ上の絶縁膜に配線溝やビアホールの凹部を形成した後に、ウェハ全面に電解メッキ法や無電解メッキ法によりCuを厚く堆積し、その後CMP(Chemical Mechanical Polish)法により凹部以外のCuを除去して配線層を形成するものである。
現在では、下層の配線と接続するホールと溝とを連続して加工し、一度のCu埋め込みとCMP法とにより配線を形成してしまうデュアルダマシン(Dual Damascene)法が、低コスト化も含めて微細化の主流となっている。
このメッキ方法は、ホールの粗密や溝の大きさにより、成長するCuの厚さが大きく変化するために、CMP後の平坦性が大きく損なわれてしまうことがある。
埋め込みパターンの影響を受けたCu成長速度の大きな変化に対して対策するために、メッキ液中に硫酸銅以外のレベラやアクセラレータと称される有機系の添加剤が含まれている。また、メッキ液中には大気中やウェハの保管ケース中での保管時に腐食が進行するのを防止する役目の添加剤が含まれる。さらに、メッキ液中には、pHを制御するための添加液も存在していると予測できる。
一般的には、メッキ液中の添加剤は、メッキ液メーカーのノウハウとなっているため、その液を用いて半導体装置を製造するメーカー側には、メッキ液の詳細は知らされていない。
しかし、メッキ膜中のレベラやアクセラレータは、ビア(VIA)ホールやトレンチ内の溝中に入り込むことができるものと、できないものとがあり、それらの添加剤の有無により、メッキ膜の成長速度を変化させていると言われている。
レベラもしくはアクセラレータとして、溝中に入ることのできない比較的分子量が大きな有機物と、溝も含めて均一に存在することのできる比較的分子量が小さな有機物との2種類を選択し、そのバランスを調整することにより、メッキ中において、レベラもしくはアクセラレータがメッキ膜の成長速度を制御し、溝パターン依存性がなく、より平坦な状態で成膜できるように調整していると予測される。
これらの添加剤は、メッキ液に添加されることにより、メッキ液のpHが大きく変化する。このことから、メッキ膜の成長速度が大きく変化することが予測され、さらに添加剤がアミン基などを含む有機物であることが予測される。
また、Cuの防食剤としては、BTA(ベンゾトリアゾール)が最も有名であり、単純にメッキ膜の防食性を高めるために添加されているケースも存在している。また、キレート剤に防食効果をもたせている場合も多数存在しており、それらのキレート剤には、アミン基やイオウやリンを持っているものがある。
これらの添加剤を含んだメッキ液を用いて堆積されるメッキ膜は、添加剤を多種多様に含んだ状態で堆積されている。このため、これらの添加剤を含んだメッキ膜は、高抵抗となると同時に、それ以降の製造工程で行われる熱処理で添加剤の分解、放出が行われている。その結果、Cu膜中に気泡として残存することとなり、エレクトロマイグレーション耐性やストレスマイグレーション耐性が劣化する原因となっている。
エレクトロマイグレーション耐性を劣化させる気泡の除去方法として、CMP後に熱処理を行う方法が既に提案されている(例えば、特許文献1参照)。
この方法は、CMP後に、半導体装置の挿入時の温度を300℃以下とした装置にウェハを投入し、20℃/分以下の昇温速度で、熱処理の所望の温度である300〜500℃まで昇温して、最高温度の処理時間が5〜2000秒である熱処理を行う方法である。
上記したように、CMP後に熱処理することにより膜中の不純物を除くことは、単純にCuのグレインサイズを大きくすることである。このことによってエレクトロマイグレーション耐性は向上するが、ボイドが金属材料の上部に露出する。そのために、平坦性が損なわれる。
また、300℃以上の熱処理では、Cu結晶の異常成長を起こす結晶粒が存在するため、ヒロックを発生させることになる。このため、ヒロックを防止すると同時に、Cu中のボイドを防止するためにはCMP前の熱処理条件が重要となる。
さらに、上記の提案された技術をCMP前の熱処理に適用した場合は、提案された技術が150℃程度の温度でウェハを装置内に投入することが想定されている。メッキ膜中には、有機系の添加剤などが含まれているために、100℃を超えた温度では、分解の前に炭化が進行することになり、Cuのグレイン成長は促進されるが、ボイドは逆に増加する傾向となる。
また、熱処理温度が300℃を超えると、Cu表面のヒロックの成長が非常に大きくなり、最大3μmの凸部となり、CMP前の凹凸が著しく大きくなって、CMP後のディッシングやエロージョンと言ったウェハ面内でのうねり状の凹凸や、パターン密度に依存した段差が大きくなることが課題となっている。
特開平11−186261号公報
現在の微細化プロセスに用いられている金属配線は、低抵抗とするためにCu材が多用されている。
層間絶縁膜にホールや溝を形成した後に、メッキ法などによりホールや溝にCuの配線材料を埋め込み、そのCu膜を層間絶縁膜の面までCMP法により平坦にしながら削り取る方法を用いて金属配線が形成される。
メッキ膜には、メッキ液中に添加されている有機物や溶液の成分が多量に混入しているために、配線材料中にそれらの添加剤が残存する。このことは、配線抵抗が高くなり所望の抵抗が得られないという課題を生じさせる。
また、残存する有機物は、配線材料のグレイン成長を阻害するために、エレクトロマイグレーション耐性が劣化する原因となる。
さらに、メッキ液に添加されている硫酸基やアミン基や塩素基は、膜中に残存させると、その後の層間絶縁膜や金属膜を成長させるときやドライエッチ加工時に係る温度で析出した状態で存在する場合には、溝加工やホール加工時に発生する反応生成物(ポリマ)を除去するために行う薬液処理や水洗処理時に、Cuを腐食させることになる。
同様に、メッキ液に添加されている有機物には、アミン基などCuを溶解させるものを持ったものが存在している可能性が高い。そのため、これらの有機物においても層間絶縁膜や金属膜を成長させるときやドライエッチ加工時に係る温度で分解されて、アミン基などが単独で存在すると、溝加工やホール加工時後のポリマ除去工程での薬液処理や水洗処理時に、Cuを腐食させることになる。
また、ポリマ除去後にCuと層間絶縁膜の界面が異常にエッチングされる現象が発生している。
さらに、半導体装置が完成した後に、動作させた場合に発生する熱や、半導体装置の周辺に存在するモーターなどの駆動系が持つ熱により、Cu配線材料中に存在する有機物が分解することが予測される。これは、配線材料中にボイドを発生させることになり、コンタクト部などでの上下の配線層を接続する部分で高抵抗となり、配線遅延による動作不良を発生させることになる。それと同時に、実装された部分に浸透してくる水分により、腐食を発生させる原因となる可能性が高い。
その上、Cu配線層を形成する場合には、金属グレインの異常成長(ヒロック)を防止して、上下の配線間のショートを防止する必要がある。
以上説明したように、半導体装置の製造方法の先行技術では、半導体装置の埋め込み金属配線工程で金属中に含まれる有機物やイオン性の不純物が存在することにより、配線抵抗が高くなったり、熱処理によるグレインの成長が阻害されてエレクトロマイグレーション耐性やストレスマイグレーション耐性が劣化したり、金属膜が腐食したり、金属材料と層間膜界面付近に異常エッチが発生したりして、金属膜からなる配線の信頼性不良が多発していた。
本発明の目的は、金属膜からなる配線の信頼性を改善することができる半導体装置の製造方法を提供することである。
上記課題を解決するために、本発明の半導体装置の製造方法は、半導体基板上の絶縁膜に凹部を形成する工程と、メッキにより凹部を金属膜で埋め込む工程と、金属膜に熱処理を行うことにより金属膜中に含まれるメッキ液の添加剤を除去する工程と、金属膜を平坦にして凹部内にのみ残す工程とを含む。そして、上記の熱処理は、半導体基板を室温から室温よりも30℃程度高い温度までの範囲の投入温度で熱処理装置内に挿入した後に、所望の熱処理温度まで昇温させる。
本発明によると、メッキ時に混入した多量の有機物が炭化しないで分解して外方拡散されるので、金属膜からなる配線の信頼性を改善することができる。
上記半導体装置の製造方法においては、投入温度は20℃以上50℃以下であり、熱処理温度は100℃以上300℃以下であることが好ましい。
このように設定すると、メッキ時に混入した多量の有機物を外方拡散させることができ、またCuのヒロックを防止することができるとともに、ボイドの発生を抑制することができ、金属膜からなる配線の信頼性を改善することができる。
また、上記半導体装置の製造方法においては、投入温度から熱処理温度までの昇温速度は、20℃/分未満、さらには15℃/分以下であることが好ましい。
このようにすると、金属の防食効果のある有機物を分解して有機物そのものや有機物と結合していた塩素や硫酸やアンモニアを膜外に拡散させることができる。さらに配線の信頼性を高めることができる。
さらに、上記半導体装置の製造方法においては、昇温後の保持時間は30分以上120分以下であることが好ましい。
この設定時間は、金属膜中に混入した有機物を分解した後に、膜中から除去するために必要な時間である。
さらに、上記半導体装置の製造方法においては、熱処理は、不活性ガスまたは還元ガス雰囲気で行うことが好ましい。
現在、メッキ方法を用いて成膜する対象膜が、Cuなど腐食や酸化し易い金属であるため、不活性ガスや還元ガスが必要である。また、金属膜中に含まれる有機材料の分解を促進するためにも、還元ガスが有効であると考えられる。
以上のように、本発明は、半導体装置のCu配線を形成するアニール工程での投入温度の低下と昇温速度の低下を行った。
本発明に係る半導体装置の製造方法によると、投入温度を例えば室温(20℃)から50℃の範囲にして、熱処理温度を例えば100℃から300℃に設定することにより、メッキ時に混入した多量の有機物が外方拡散した。コンタクトチェーンを用いてCu配線のストレスマイグレーション耐性、エレクトロマイグレーション耐性を評価したところ、従来より10倍寿命が延びることが判明し、信頼性を改善することができた。
また、本発明の昇温速度を15℃/分以下と設定することにより、メッキ時に混入したCuの防食や成長速度の制御のための多量の有機物が温度で分解されながらCu膜外に外方拡散されて排除される。これと同時に、pHなどを制御するための塩素基や硫酸基やアンモニア基を持った有機物が分解されて、塩素基や硫酸基やアンモニア基を単体の塩素や硫酸やアンモニアの形態で膜外に除去できる。その結果、ポリマ除去工程で発生していたCuとSiOC界面のサイドエッチが防止できていて、配線の信頼性がさらに1桁向上した。
現在、メッキ方法を用いて成膜する対象膜が、Cuなど腐食や酸化し易い金属であるため、不活性ガスや還元ガスが必要である。また、金属膜中に含まれる有機材料の分解を促進するためにも、還元ガスが有効であると考える。
最初に、本発明が適用される、埋め込みCu配線を形成する方法(半導体装置の製造方法)について説明する。
近年、半導体装置の微細加工の急速な進展に伴い、配線材料がCuに変わると同時に、配線溝やビアホールなどの凹部を加工した後に、Cu材料を埋め込み、余剰なCuをCMPにより研磨して基板表面を平坦にすると同時に、配線を独立させる方法が用いられている。
図2に埋め込みCu配線を形成するフローを示す。この埋め込みCu配線を形成する方法では、図2(a)に示すように、半導体基板1上にトランジスタ(図示せず)を形成した後に、トランジスタ上の層間絶縁膜2として、プラズマCVD法によりSiO2膜を成長させる。その後、トランジスタ上の層間絶縁膜2にトランジスタ間を接続するためのホールを形成し、そのホールに埋め込みW膜5を形成する。その後、一層目の金属配線を形成するための第1金属配線の層間絶縁膜3を形成する。今回は、配線容量を低減するために低誘電率(Low-k)膜、例えばSiOC膜をCVD法で形成した。その後、このSiOC膜にレジストを塗布し、このレジストをパターニングした後、ドライエッチ法により第1金属配線用溝4を形成する。
さらに、図2(b)に示すように、第1金属配線用溝4を含む半導体基板1全体にスパッタ法により電解メッキの時の電極となるTaとTaNとを成膜し、電解メッキ法によりCu膜を全面に成長させる。
この後、CMPの研磨を速やかに進めるために、メッキ膜をアニールする。このとき、本発明が用いられることになる。
そして、図2(c)に示すように、CMP法によりCuを酸化させる成分とCuの酸化を防止する成分を混ぜ合わせたスラリー(研磨剤)を用いて、メッキCu膜を研磨する。これによって、SiOC膜上に付着した余剰なCuを取り除いて、溝のみにCuが存在した状態を作って第1金属配線7を形成する。
(実施の形態1:投入温度と熱処理温度;図1)
本発明の実施の形態1について、図面を参照しながら説明する。図1は、本発明の実施の形態1における処理シーケンスを示している。
本発明の実施の形態1について、図面を参照しながら説明する。図1は、本発明の実施の形態1における処理シーケンスを示している。
メッキ法により成長された金属膜中には、Cuの防食や成長速度の制御のために、多量の有機物が混入している。有機物は、100℃を超える雰囲気に投入した場合、炭化するものが増加してきて、Cuのグレイン成長を阻害する原因となる。
本発明の実施の形態では、図1に示すように、室温(RT:Room Temperature、20℃程度)から50℃の範囲の低温度熱処理装置内に半導体基板を投入して、例えば15℃/分の速度で100℃〜300℃の熱処理温度まで昇温させ、その温度で60分程度保持した後に、降温動作と同時に半導体基板を取り出すシーケンスを用いた。降温動作と同時に取り出すことにより、バッチ式の縦型アニール炉では処理から次のロットを投入する時間のロスを低減させることができる。
なお、昇温後の保持時間は30分以上120分以下であることが好ましい。また、熱処理は、不活性ガスまたは還元ガス雰囲気で行うことが好ましい。現在、メッキ方法を用いて成膜する対象膜が、Cuなど腐食や酸化し易い金属であるため、不活性ガスや還元ガスが必要である。また、金属膜中に含まれる有機材料の分解を促進するためにも、還元ガスが有効であると考える。
昇温させた後の熱処理温度は、Cuのヒロックを防止することと、ボイドの発生を抑制するために上限は300℃程度にしている。
図3は、半導体基板の投入温度とCuグレインサイズの関係を示したものである。50℃以下で投入した場合は、50℃を超えて投入した場合に比べてグレインが大きくなることが判明した。
このことにより、低温で投入して昇温することによりメッキ膜中に混入している有機物の外方拡散が起きていることが推測される。
この方法により、コンタクトチェーンを用いてCu配線のストレスマイグレーション耐性、エレクトロマイグレーション耐性を評価したところ、従来より10倍寿命が延びることが判明した。
(実施の形態2:昇温速度;図1)
本発明の実施の形態2を図面を参照しながら説明する。
本発明の実施の形態2を図面を参照しながら説明する。
メッキ法により成長された金属膜中には、Cuの防食や成長速度の制御のために、多量の有機物と同時にpHなどを制御するための塩素基や硫酸基やアンモニア基を持ったものが混入している。
有機物は、100℃を超える雰囲気に投入した場合、炭化するものが増加してくる。それがCuのグレイン成長を阻害する原因となる。
さらに、pH制御などの塩素基や硫酸基やアンモニア基などは、単体で混入しているだけでなく、有機物の中に含まれている場合もある。
その上、Cuの防食剤としてBTA(ベンゾトリアゾール)が含まれるケースが多々存在している。これらの防食剤は、単体で析出した状態で含まれると同時に、Cuとの錯体を形成しているため、配線抵抗の低下に障害となっている。このため、これらの有機物を温度で分解させながらCu膜外に外方拡散させて排除させる必要がある。
本発明では、室温(RT:Room Temperature、20℃程度)から50℃の範囲の低温度熱処理装置内に投入して、100℃〜300℃の熱処理温度まで昇温させる。このときの昇温速度は15℃/分として昇温させた。所望の熱処理温度まで昇温した後に、60分程度保持した後に、降温動作と同時に半導体基板を取り出すシーケンス(図1)とした。なお、昇温後の保持時間は30分以上120分以下であることが好ましい。また、熱処理は、不活性ガスまたは還元ガス雰囲気で行うことが好ましい。
昇温させた後の熱処理温度は、Cuのヒロックを防止することと、ボイドの発生を抑制するために上限は300℃程度にしている。
図4は、昇温速度を変化させたときの昇温脱離法(TDS)法(昇温タイプのガスクロマトグラフ)によりBTAとBTA―Cu錯体の検出量を示したものである。昇温速度を50℃/分、20℃/分、10℃/分の3種類に変更して、BTAとBTA−Cu錯体のピークを検出した。図4(a)は昇温速度50℃/分のTDS分析データ(BTAとBTA−Cu錯体)を示し、図4(b)は昇温速度20℃/分のTDS分析データ(BTAとBTA−Cu錯体)を示し、図4(c)は昇温速度10℃/分のTDS分析データ(BTAとBTA−Cu錯体)を示している。図4(a),(b),(c)において、曲線BはBTAの分析データを示し、曲線AはBTA−Cu錯体の分析データを示している。
図4からわかるように、20℃/分までは特異な温度帯で昇華されることはなかった。50℃/分の昇温速度では、ベースレベルの検出量が再現していない。20℃/分では高温側にシフトしているが、ピークが検出され、特異な温度帯で昇華が起こっている。
また、昇温速度を20℃/分にすると、BTAとBTA―錯体の検出総量が多くなっている。さらに、10℃/分まで低下させると、BTAとBTA−Cu錯体の検出量が多く検出される温度帯が存在する。BTAは120℃近傍で検出され、BTA−Cu錯体は420℃近傍で多く検出されていることが分かり、BTAのような防食剤を膜外に拡散させるためには、分解を促進するような昇温速度の設定が必要となる。
BTAやBTA−Cu錯体の分解に対しては、昇温速度が最も重要であると考えられる。最終到達温度の設定は、メッキ膜以外の層間絶縁膜の成膜温度が350℃から420℃程度であるため、この時にBTAなどが分解する。さらに、アニール温度の高温化は、ボイドの成長などほかのトラブルが関与するため、設定から除外している。
昇温速度が20℃未満、さらに言えば15℃/分以下が好ましい。その理由は、20℃/分の昇温速度では、昇華温度が高温側にシフトしているため、分解の面で有効でないと判断されるからである。
さらに、メッキCu膜中の有機物系で塩素基や硫酸基やアンモニア基を持っているものは、この段階で分解して、塩素基や硫酸基やアンモニア基を単体の塩素や硫酸やアンモニアの形態で膜外に除去する。
これらの溶剤は、次工程の絶縁膜や金属膜の成膜時の温度履歴や、半導体装置を組み立てた後に実機に装着して動作させたときの発熱により分解する可能性が高く、上層の配線を形成する際のホールと配線溝の加工をした際の、ポリマ除去工程でCuとSiOC界面にサイドエッチが発生して配線の信頼性不良の原因となっていた。
この昇温速度にすることにより、ポリマ除去工程で発生していたCuとSiOC界面のサイドエッチが防止できていて、配線の信頼性がさらに1桁向上した。これは、低温で投入して昇温することによりメッキ膜中に混入している有機物の外方拡散が起きているからであると推測される。
以上説明したように、本発明の半導体装置の製造方法は、半導体装置の配線材料中に含まれる不純物を除去する方法等に有用である。
1 半導体基板
2 トランジスタ上の層間絶縁膜
3 第1金属配線の層間絶縁膜
4 第1金属配線用溝
5 埋め込みW膜
6 埋め込み金属膜
7 第1金属配線
2 トランジスタ上の層間絶縁膜
3 第1金属配線の層間絶縁膜
4 第1金属配線用溝
5 埋め込みW膜
6 埋め込み金属膜
7 第1金属配線
Claims (6)
- 半導体基板上の絶縁膜に凹部を形成する工程と、
メッキにより前記凹部を金属膜で埋め込む工程と、
前記金属膜に熱処理を行うことにより前記金属膜中に含まれるメッキ液の添加剤を除去する工程と、
前記金属膜を平坦にして前記凹部内にのみ残す工程とを含み、
前記熱処理は、前記半導体基板を室温から室温よりも30℃程度高い温度までの範囲の投入温度で熱処理装置内に挿入した後に、所望の熱処理温度まで昇温させる半導体装置の製造方法。 - 前記投入温度は20℃以上50℃以下であり、前記熱処理温度は100℃以上300℃以下である請求項1記載の半導体装置の製造方法。
- 前記投入温度から前記熱処理温度までの昇温速度は20℃/分未満である請求項1または2記載の半導体装置の製造方法。
- 前記投入温度から前記熱処理温度までの昇温速度は15℃/分以下である請求項1または2記載の半導体装置の製造方法。
- 前記昇温後の保持時間は30分以上120分以下である請求項1、2、3または4記載の半導体装置の製造方法。
- 前記熱処理は、不活性ガスまたは還元ガス雰囲気で行う請求項1、2、3、4または5記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004036691A JP2005228940A (ja) | 2004-02-13 | 2004-02-13 | 半導体装置の製造方法 |
US11/053,838 US7485575B2 (en) | 2004-02-13 | 2005-02-10 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004036691A JP2005228940A (ja) | 2004-02-13 | 2004-02-13 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005228940A true JP2005228940A (ja) | 2005-08-25 |
Family
ID=34879225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004036691A Pending JP2005228940A (ja) | 2004-02-13 | 2004-02-13 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7485575B2 (ja) |
JP (1) | JP2005228940A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014178305A (ja) * | 2013-02-15 | 2014-09-25 | Sumitomo Metal Mining Co Ltd | 金属表面のベンゾトリアゾールの定量方法 |
JP2014212225A (ja) * | 2013-04-19 | 2014-11-13 | 三菱電機株式会社 | 半導体モジュールの電極構造およびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3500564B2 (ja) | 1997-12-19 | 2004-02-23 | 富士通株式会社 | 半導体装置の製造方法 |
US6607982B1 (en) * | 2001-03-23 | 2003-08-19 | Novellus Systems, Inc. | High magnesium content copper magnesium alloys as diffusion barriers |
US20050029109A1 (en) * | 2002-05-07 | 2005-02-10 | Gang Zhang | Method of electrochemically fabricating multilayer structures having improved interlayer adhesion |
US7030016B2 (en) * | 2004-03-30 | 2006-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Post ECP multi-step anneal/H2 treatment to reduce film impurity |
-
2004
- 2004-02-13 JP JP2004036691A patent/JP2005228940A/ja active Pending
-
2005
- 2005-02-10 US US11/053,838 patent/US7485575B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014178305A (ja) * | 2013-02-15 | 2014-09-25 | Sumitomo Metal Mining Co Ltd | 金属表面のベンゾトリアゾールの定量方法 |
JP2014212225A (ja) * | 2013-04-19 | 2014-11-13 | 三菱電機株式会社 | 半導体モジュールの電極構造およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050191853A1 (en) | 2005-09-01 |
US7485575B2 (en) | 2009-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7754601B2 (en) | Semiconductor interconnect air gap formation process | |
US7030016B2 (en) | Post ECP multi-step anneal/H2 treatment to reduce film impurity | |
KR20030089474A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
JP2001007050A (ja) | 配線膜の形成方法 | |
JP2007165881A (ja) | 半導体素子の製造方法 | |
WO2006112202A1 (ja) | 半導体装置及びその製造方法 | |
JP2006210921A (ja) | 半導体素子の金属配線の形成方法 | |
US8120113B2 (en) | Metal line in semiconductor device | |
JP2006179948A (ja) | 半導体装置の製造方法および半導体装置 | |
US7001641B2 (en) | Seed layer treatment | |
JP2003347299A (ja) | 半導体集積回路装置の製造方法 | |
JP2005228940A (ja) | 半導体装置の製造方法 | |
US20070218214A1 (en) | Method of improving adhesion property of dielectric layer and interconnect process | |
US6841458B2 (en) | Dopant interface formation | |
JP3715975B2 (ja) | 多層配線構造の製造方法 | |
KR100456259B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
US20050085163A1 (en) | Method for preventing edge peeling defect | |
JP2008283123A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4605995B2 (ja) | 配線構造の形成方法 | |
US20060172526A1 (en) | Method for preventing edge peeling defect | |
KR100871554B1 (ko) | 텅스텐 씨엠피 방법 및 슬러리 | |
JP2003188173A (ja) | 半導体装置の製造方法 | |
KR100640962B1 (ko) | 반도체 소자의 배선 형성방법 | |
KR100866110B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
JP2006040908A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |