JP2006040908A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006040908A JP2006040908A JP2004213846A JP2004213846A JP2006040908A JP 2006040908 A JP2006040908 A JP 2006040908A JP 2004213846 A JP2004213846 A JP 2004213846A JP 2004213846 A JP2004213846 A JP 2004213846A JP 2006040908 A JP2006040908 A JP 2006040908A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wafer
- plating
- wiring
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】めっき膜に取り込まれる不純物を低減させて、凹部内の配線における欠陥を減少させることが可能な半導体装置の製造方法を提供する。
【解決手段】まず、表面にビアホール1a及び配線溝1bを有するウェハWをめっき液に浸漬させ、かつウェハWとアノード11との間に電圧を印加して、ウェハW上にめっき膜4を形成する。めっき膜4を形成した後に、電圧を印加した状態でウェハWをめっき液から取り出す。そして、シード膜3及びめっき膜4に熱処理を施し、結晶を成長させて、配線膜5を形成する。最後に、ビアホール1a及び配線溝1bに埋め込まれた部分以外の配線膜5等を除去し、配線5aを形成する。
【選択図】図4
【解決手段】まず、表面にビアホール1a及び配線溝1bを有するウェハWをめっき液に浸漬させ、かつウェハWとアノード11との間に電圧を印加して、ウェハW上にめっき膜4を形成する。めっき膜4を形成した後に、電圧を印加した状態でウェハWをめっき液から取り出す。そして、シード膜3及びめっき膜4に熱処理を施し、結晶を成長させて、配線膜5を形成する。最後に、ビアホール1a及び配線溝1bに埋め込まれた部分以外の配線膜5等を除去し、配線5aを形成する。
【選択図】図4
Description
本発明は、半導体装置の製造方法に関する。
近年、半導体装置の配線としては、配線抵抗の低減、配線不良の原因となるエレクトロマイグレーション(EM)及びストレスマイグレーション(SM)等のマイグレーションの耐性を向上させるために、Alの代わりにCuが用いられている。
Cuは、AlのようにRIE(反応性イオンエッチング)による加工が困難であるため、Cuで配線を形成するには、絶縁膜の表面に予め溝やホールからなる凹部を形成しておき、溝やホールにCuが埋め込まれるように絶縁膜上にCu膜を形成し、その後CMP(化学的機械的研磨)により不要なCu膜を除去して配線を形成するダマシン法が用いられている。
ダマシン法におけるCu膜の形成方法としては、ボトムアップ成膜が可能な電解めっき法が用いられている。電解めっき法を使用したCu膜の形成においては、めっき工程開始時のシード膜溶解を懸念して、通常、半導体ウェハ(以下、単に「ウェハ」という。)とアノードとの間に電圧を印加した状態でウェハをめっき液に浸漬させている。また、めっき工程終了時には、電圧の印加を停止させた状態でウェハをめっき液中から取り出している(特許文献1参照)。
ところで、めっき液には、例えばCuイオンの他、アクセレーター、サプレッサー、及びレベラー等の添加剤が所定量混入している。この添加剤は、不純物としてCu膜内に取り込まれる。この不純物は欠陥やピット等の発生要因となるので、不純物を低減させるための対策が必要になる。
特開2002−129383号公報
本発明は、上記課題を解決するためになされたものである。即ち、めっき膜に取り込まれる不純物を低減させて、凹部内の配線における欠陥を減少させることが可能な半導体装置の製造方法を提供することを目的とする。
本発明の一の態様によれば、表面に凹部を有する基板をめっき液に浸漬させ、かつ前記基板とアノードとの間に電圧を印加して、前記凹部に埋め込まれるように前記基板上にめっき膜を形成する工程と、前記基板と前記アノードとの間に電圧を印加した状態で、前記基板を前記めっき液から取り出す工程と、前記凹部に埋め込まれた部分以外のめっき膜を除去する工程とを具備することを特徴とする半導体装置の製造方法が提供される。
本発明の一の態様の半導体装置の製造方法によれば、めっき膜に取り込まれる不純物を低減させることができ、凹部内の配線における欠陥を減少させることができる。
以下、実施の形態について説明する。図1は本実施の形態に係る半導体装置の製造プロセスの流れを示したフローチャートであり、図2(a)〜図3(c)は本実施の形態に係る半導体装置の模式的な製造プロセス図であり、図4は本実施の形態に係るウェハをめっき液から取り出すときの模式的なプロセス図である。
図1及び図2(a)に示されるように半導体ウェハW(以下、単に「ウェハ」という。)上に、例えば化学気相成長法(Chemical Vapor Deposition:CVD)或いは塗布法により層間絶縁膜1を形成する(ステップ1)。層間絶縁膜1の構成材料としては、例えば、有機Si酸化膜、有機樹脂膜及びポーラスSi酸化膜等の低誘電率絶縁膜、SiO2等が挙げられる。
層間絶縁膜1を形成した後、図2(b)に示されるようにフォトリソグラフィ技術及び反応性イオンエッチング(RIE)により層間絶縁膜1に、ビアホール1a及び配線溝1bからなる凹部を形成する(ステップ2)。
ビアホール1a及び配線溝1bを形成するには、まず、層間絶縁膜1上にレジストパターンを形成し、その後レジストパターンをマスクとして、RIEにより層間絶縁膜1をエッチングし、層間絶縁膜1にビアホール1aを形成する。層間絶縁膜1にビアホール1aを形成した後、アッシング等によりレジストパターンを除去する。その後、同様の手順により配線溝1bを形成する。
層間絶縁膜1にビアホール1a及び配線溝1bを形成した後、図2(c)に示されるように層間絶縁膜1上に、例えばスパッタ法或いはCVD法により層間絶縁膜1への金属拡散を抑制するためのバリアメタル膜2を形成する(ステップ3)。バリアメタル膜2の構成材料としては、例えばTa、Ti、TaN、TiN、NbN、WN、或いはVN等の導電性材料が挙げられる。なお、これらの材料を積層したものからバリアメタル膜2を形成してもよい。
層間絶縁膜1上にバリアメタル膜2を形成した後、図2(d)に示されるようにバリアメタル膜2上に、例えばスパッタ法により電解めっき時に電流を流すためのシード膜3を形成する(ステップ4)。シード膜3の構成材料としては、例えばCu等の金属が挙げられる。
バリアメタル膜2上にシード膜3を形成した後、図3(a)に示されるようにシード膜3上に電解めっき法によりめっき膜4を形成する(ステップ5)。めっき膜4の構成材料としては、例えばCu等の金属が挙げられる。
めっき膜4を形成するには、まず、シード膜3が下面となるようにウェハWをホルダ10(図4に図示)に保持させた状態で、ウェハWをカソードとしてウェハWとアノード11(図4に図示)との間に電圧を印加する。その後、その状態でウェハWを傾けて、めっき液浴12(図4に図示)内のめっき液にウェハWを浸漬させる(いわゆる、ホットエントリー法)。このとき、ウェハ表面への泡吸着を抑制するためにウェハWを回転させることが好ましいが、浸漬方法を工夫する等により泡吸着を抑制可能であれば、ウェハWを回転しない状態でめっき液に浸漬させても構わない。めっき液には、例えばCuイオンのような金属イオンの他、アクセレーター、サプレッサー、及びレベラー等の添加剤が所定量混入している。
ウェハWをめっき液に浸漬させた後、ボトムアップ成膜によりビアホール1a及び配線溝1bに埋め込む。ビアホール1a及び配線溝1bが埋め込まれた後、成膜速度が上昇するように埋め込み時より電圧を上げて、層間絶縁膜1上に厚さが所定の厚さになるようにめっきを積み増す。これによりめっき膜4が形成される。
めっき膜4が形成された後、成膜速度が低下するように積み増し時より電圧を低下させる。その後、その電圧が印加された状態を維持しながら、図4に示されるようにウェハWを引き上げて、ウェハWをめっき液中から取り出す。
ウェハWをめっき液中から取り出した後、ウェハWに熱処理(アニール)を施し、シード膜3及びめっき膜4の結晶を成長させて、図3(b)に示されるように配線膜5を形成する(ステップ6)。
ウェハWに熱処理を施した後、例えば化学的機械的研磨(Chemical Mechanical Polishing:CMP)により研磨して、図3(c)に示されるようにビアホール1a及び配線溝1b内に存在するバリアメタル膜2、配線膜5がそれぞれ残るように層間絶縁膜1上の不要なバリアメタル膜2及び配線膜5をそれぞれ除去する(ステップ7)。具体的には、ウェハWを研磨パッド(図示せず)に接触させた状態で、ウェハW及び研磨パッドを回転させるとともにウェハW上にスラリ(図示せず)を供給して、配線膜5等を研磨する。なお、CMPで研磨する場合に限らず、その他の手法で研磨してもよい。その他の手法としては、例えば電解研磨が挙げられる。これにより、ビアホール1a及び配線溝1b内に配線5aが形成される。
不純物の混入量は成膜速度と密接に関係しており、成膜速度が速い場合にはめっき膜4に混入する不純物は少なくなり、成膜速度が遅い場合にはめっき膜4に混入する不純物は多くなるという傾向がある。ここで、ウェハWとアノード11との間の電圧の印加を停止した場合には成膜速度が0となる。従って、ウェハWとアノード11との間に電圧を印加した状態でウェハWをめっき液中から取り出した場合には、電圧の印加を停止した状態でウェハWをめっき液中から取り出した場合よりも、めっき膜4の表層部における不純物濃度を低下させることができる。なお、「不純物」とは、S,Cl,O,C,及びNの少なくともいずれかを含む物質を意味する。
一方、欠陥やピットは、結晶成長の進行に伴い、不純物が拡散し、かつ拡散した不純物が凝集することにより発生すると考えられる。従って、めっき膜4の表層部における不純物濃度を低下させることにより、拡散によりビアホール1a内及び配線溝1b内のめっき膜4の部分に入り込む不純物を低減させることができる。
以上のことから、ウェハWとアノード11との間に電圧を印加した状態で、ウェハWをめっき液中から取り出すことにより、めっき膜4に取り込まれる不純物を低減させることができ、配線5aに発生する欠陥やピットを減少させることができる。特に、200℃以上の温度でめっき膜4に熱処理を施す場合は、めっき膜4における結晶の成長が促進されるので、配線5a中の欠陥やピットを減少させるうえで非常に有効である。ただし、熱処理の温度が高すぎると、いかにめっき膜4の表層部における不純物濃度を低下させても、拡散した不純物の凝集による欠陥やピットの発生を抑えることは困難となるため、より好ましい熱処理の温度は200℃以上400℃以下である。
また、ウェハWとアノード11との間に電圧を印加した状態で、ウェハWをめっき液から取り出す場合には、ウェハWをめっき液から取り出した時点でめっきが終了するので、めっき膜4の膜厚制御が行い難くなる可能性がある。これに対し、本実施の形態では、ウェハWをめっき液から取り出す前に、積み増し時の電圧より電圧を低下させ、所定厚さ形成された後の成膜速度を低下させているので、ほぼ所定厚さのめっき膜4を得ることができる。
(実験例)
以下、実験例について説明する。本実験例では、Cu配線中の欠陥密度を測定した。本実験例においては、条件1及び条件2で形成したCu配線を有するウェハを2枚ずつ用意し(試料1,2)、それぞれについて任意のCu配線中の欠陥密度を欠陥検査装置により測定した。条件1では、第1の実施の形態と同様に電圧を印加した状態でウェハをめっき液中から取り出すことによりCu配線を形成したものであり、条件2では、従来の手法と同様に電圧の印加を停止した状態でウェハをめっき液中から取り出すことによりCu配線を形成したものである。なお、条件1及び条件2ともに200℃及び250℃でそれぞれ熱処理を施した。
以下、実験例について説明する。本実験例では、Cu配線中の欠陥密度を測定した。本実験例においては、条件1及び条件2で形成したCu配線を有するウェハを2枚ずつ用意し(試料1,2)、それぞれについて任意のCu配線中の欠陥密度を欠陥検査装置により測定した。条件1では、第1の実施の形態と同様に電圧を印加した状態でウェハをめっき液中から取り出すことによりCu配線を形成したものであり、条件2では、従来の手法と同様に電圧の印加を停止した状態でウェハをめっき液中から取り出すことによりCu配線を形成したものである。なお、条件1及び条件2ともに200℃及び250℃でそれぞれ熱処理を施した。
表1に示されるように熱処理の温度上昇とともに欠陥数の多くなる傾向が両方ともに見られるが、条件2に比べ、条件1ではCu配線中の欠陥密度が低下していた。この結果から、電圧を印加した状態でウェハをめっき液中から取り出した場合には、配線中の欠陥が減少することが確認された。
なお、本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。例えば、めっき膜4を形成する際に、埋め込み時と積み増し時で電圧を変えているが、電圧を変えなくてもよい。また、ウェハWをめっき液中から取り出す前に、電圧を低下させているが、電圧を低下させなくともよい。さらに、めっき膜4の形成後に、室温放置してめっき膜4における結晶成長を進行させてもよい。
W…ウェハ、1…層間絶縁膜、4…めっき膜、5…配線膜、5a…配線。
Claims (5)
- 表面に凹部を有する基板をめっき液に浸漬させ、かつ前記基板とアノードとの間に電圧を印加して、前記凹部に埋め込まれるように前記基板上にめっき膜を形成する工程と、
前記基板と前記アノードとの間に電圧を印加した状態で、前記基板を前記めっき液から取り出す工程と、
前記凹部に埋め込まれた部分以外のめっき膜を除去する工程と
を具備することを特徴とする半導体装置の製造方法。 - 前記基板を前記めっき液から取り出す工程前に、前記基板と前記アノードとの間に印加された電圧を低下させることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記基板を前記めっき液から取り出す工程と前記めっき膜を除去する工程との間に、前記めっき膜に熱処理を施す工程をさらに具備することを特徴とする請求項1又は2記載の半導体装置の製造方法。
- 前記熱処理は、200℃以上の温度で施されることを特徴とする請求項3記載の半導体装置の製造方法。
- 前記めっき膜は、Cuから構成されていることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004213846A JP2006040908A (ja) | 2004-07-22 | 2004-07-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004213846A JP2006040908A (ja) | 2004-07-22 | 2004-07-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006040908A true JP2006040908A (ja) | 2006-02-09 |
Family
ID=35905636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004213846A Withdrawn JP2006040908A (ja) | 2004-07-22 | 2004-07-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006040908A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7803642B2 (en) | 2007-03-05 | 2010-09-28 | Fujitsu Semiconductor Limited | Evaluation method of semiconductor device |
-
2004
- 2004-07-22 JP JP2004213846A patent/JP2006040908A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7803642B2 (en) | 2007-03-05 | 2010-09-28 | Fujitsu Semiconductor Limited | Evaluation method of semiconductor device |
JP5333207B2 (ja) * | 2007-03-05 | 2013-11-06 | 富士通セミコンダクター株式会社 | 拡散係数の算定方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7030016B2 (en) | Post ECP multi-step anneal/H2 treatment to reduce film impurity | |
JP5203602B2 (ja) | 銅でないメッキ可能層の上への銅の直接電気メッキのための方法 | |
JP2006019708A (ja) | 半導体装置の製造方法及び半導体装置 | |
US7601638B2 (en) | Interconnect metallization method having thermally treated copper plate film with reduced micro-voids | |
JP5446126B2 (ja) | 電解メッキ方法および半導体装置の製造方法 | |
US10008391B2 (en) | Method of forming copper interconnects | |
JP3904578B2 (ja) | 半導体装置の製造方法 | |
JP2010080949A (ja) | 銅膜のアニール方法、アニールされた銅配線およびこの銅配線を有するデバイス | |
JP2005019721A (ja) | 半導体装置の製造方法 | |
US7682975B2 (en) | Semiconductor device fabrication method | |
JP3949652B2 (ja) | 半導体装置の製造方法 | |
JP2006100698A (ja) | 半導体装置の製造方法 | |
US6984582B2 (en) | Method of making semiconductor device by polishing with intermediate clean polishing | |
JP2005244031A (ja) | 半導体装置およびその製造方法 | |
JP2010080525A (ja) | 半導体装置の製造方法 | |
JP2004276219A (ja) | 電解加工液、電解加工装置及び配線加工方法 | |
JP4746443B2 (ja) | 電子部品の製造方法 | |
JP2006040908A (ja) | 半導体装置の製造方法 | |
JP2007081130A (ja) | 半導体装置の製造方法 | |
JP2011252218A (ja) | 電子部品の製造方法及び電解めっき装置 | |
JP2005039142A (ja) | 半導体装置の製造方法 | |
KR102301933B1 (ko) | 반도체 소자의 제조 방법 | |
CN100372098C (zh) | 半导体器件的制造方法及半导体器件 | |
CN112687610B (zh) | 互连结构及其形成方法 | |
JP2004363422A (ja) | めっき方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071002 |