JP4746443B2 - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP4746443B2
JP4746443B2 JP2006049523A JP2006049523A JP4746443B2 JP 4746443 B2 JP4746443 B2 JP 4746443B2 JP 2006049523 A JP2006049523 A JP 2006049523A JP 2006049523 A JP2006049523 A JP 2006049523A JP 4746443 B2 JP4746443 B2 JP 4746443B2
Authority
JP
Japan
Prior art keywords
film
substrate
plating
plating solution
seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006049523A
Other languages
English (en)
Other versions
JP2007227819A (ja
Inventor
啓 豊田
正彦 蓮沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006049523A priority Critical patent/JP4746443B2/ja
Priority to US11/710,477 priority patent/US20070202699A1/en
Priority to CN200710092331.2A priority patent/CN101074485B/zh
Publication of JP2007227819A publication Critical patent/JP2007227819A/ja
Application granted granted Critical
Publication of JP4746443B2 publication Critical patent/JP4746443B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

本発明は、電子部品の製造方法に係り、例えば、銅（Ｃｕ）シード膜が形成されたシリコン基板に電解めっきでＣｕ膜を形成してダマシン配線を形成する半導体装置の製造方法に関する。
近年、半導体集積回路（ＬＳＩ）の高集積化、及び高性能化に伴って新たな微細加工技術が開発されている。特に、最近はＬＳＩの高速化を達成するために、配線材料を従来のアルミ（Ａｌ）合金から低抵抗の銅（Ｃｕ）或いはＣｕ合金（すなわち、銅含有物、以下、まとめてＣｕと称する。）に代える動きが進んでいる。Ｃｕは、Ａｌ合金配線の形成において頻繁に用いられたＲＩＥ（反応性イオンエッチング）等のドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にＣｕ膜を堆積し、溝内に埋め込まれた部分以外のＣｕ膜を化学機械研磨（ケミカル・メカニカル・ポリッシング：ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法により除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法が主に採用されている。Ｃｕ膜はスパッタ法などで薄いＣｕシード層を形成した後に電解めっき法により数１００ｎｍ程度の厚さの積層膜を形成することが一般的である。さらに、多層Ｃｕ配線を形成する場合は、特に、デュアルダマシン構造と呼ばれる配線形成方法を用いることもできる。かかる方法では、下層配線上に絶縁膜を堆積し、所定のヴィアホール（孔）及び上層配線用のトレンチ（配線溝）を形成した後に、ヴィアホールとトレンチに配線材料となるＣｕを同時に埋め込み、さらに、上層の不要なＣｕをＣＭＰにより除去し平坦化することにより埋め込み配線を形成する。
そして、層間絶縁膜としては、比誘電率の低い低誘電率材料膜（ｌｏｗ−ｋ膜）を用いることが検討されている。すなわち、比誘電率ｋが、約３．９のシリコン酸化膜（ＳｉＯ２膜）から比誘電率ｋが例えば３．０以下のｌｏｗ−ｋ膜を用いることにより、配線間の寄生容量を低減することが試みられている。
ここで、スパッタ法により形成されたＣｕシード膜は特に側壁の膜厚が薄く、めっき液に溶解しやすい。Ｃｕシード膜が溶解した部分には電解めっきしようとしても電流が流れないのでＣｕ膜が形成されない。そのため、たとえ周囲から成長したＣｕ膜によって完全に埋め込まれた場合でもその部分では側壁とＣｕ膜との密着性が低く欠陥発生点となる。このような問題を回避するため、めっき工程時の電圧を印加した状態でめっき液に浸漬することによりＣｕシード膜が溶解しないようにする方法が用いられている（例えば、特許文献１参照）。
しかしながら、Ｃｕシード膜の溶解を完全に防止するためにはＣｕめっきが生じる電圧に設定する必要があるが、めっき槽への入槽の際、めっき液に基板表面が全て接液するまでにはある一定時間が必要であるため、最初に接液した部分と最後に接液した部分でめっき時間が異なってしまい、その結果、基板表面にめっき成長したＣｕ膜の埋め込み均一性が劣化してしまうといった問題があった。そして、かかる問題を回避するために基板に印加する電圧を低減すると今度はＣｕシード膜の薄い側壁でＣｕ未析や欠陥が発生してしまうといった問題があった。
特開２００４−２１８０８０号公報
本発明は、上述した問題点を克服し、シード膜の溶解を抑制し、電解めっき後のめっき膜の未析や欠陥の発生を低減する方法を提供することを目的とする。
本発明の一態様の電子部品の製造方法は、
基体上にシード膜を形成するシード膜形成工程と、
基体温度がめっき液の温度よりも１０℃以上低くなるように前記シード膜を冷却する冷却工程と、
冷却された前記シード膜をめっき液に浸漬させ、前記シード膜をカソードとして電解めっきを行なうめっき工程と、
を備え、
前記電解めっきを行なうに際し、前記めっき液に浸漬後に電解めっきを開始する開始時の電圧よりも低い電圧を前記シード膜に印加した状態で前記シード膜を前記めっき液に浸漬させることを特徴とする。
本発明によれば、シード膜の溶解を抑制することができる。その結果、電解めっき後のめっき膜の未析や欠陥の発生を低減することができる。
実施の形態１．
実施の形態１では、ｌｏｗ−ｋ膜の絶縁層にＣｕダマシン配線を形成する場合について、以下、図面を用いて説明する。
図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
図１において、本実施の形態では、低誘電率の絶縁性材料からなるｌｏｗ−ｋ膜の薄膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１０２）、キャップ膜を形成するキャップ膜形成工程（Ｓ１０４）、開口部を形成する開口部形成工程（Ｓ１０６）、導電性材料を用いた導電性材料膜を形成する導電性材料膜形成工程として、バリアメタル膜形成工程（Ｓ１０８）、シード膜形成工程（Ｓ１１０）、冷却工程（Ｓ１１２）、めっき工程（Ｓ１１４）と、研磨工程（Ｓ１１６）という一連の工程を実施する。
図２は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図２では、図１のｌｏｗ−ｋ膜形成工程（Ｓ１０２）から開口部形成工程（Ｓ１０６）までを示している。それ以降の工程は後述する。
図２（ａ）において、ｌｏｗ−ｋ膜形成工程として、基体の一例となる基板２００の上に多孔質の低誘電率絶縁性材料を用いたｌｏｗ−ｋ膜２２０の薄膜を例えば２００ｎｍの厚さで形成する。ｌｏｗ−ｋ膜２２０を形成することで、比誘電率ｋが３．０以下の層間絶縁膜を得ることができる。ここでは、一例として、比誘電率が２．５未満の低誘電率絶縁材料となるポリメチルシロキサンを用いたＬＫＤ（Ｌｏｗ−Ｋ Ｄｉｅｌｅｃｔｒｉｃ ｍａｔｅｒｉａｌ：ＪＳＲ製）を用いてｌｏｗ−ｋ膜２２０を形成する。ｌｏｗ−ｋ膜２２０の材料としては、ポリメチルシロキサンの他に、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、および多孔質シリカ膜などのポーラス膜からなる群から選択される少なくとも一種を用いて形成しても構わない。かかるｌｏｗ−ｋ膜２２０の材料では、比誘電率が２．５未満の低誘電率を得ることができる。形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｉｃ ｃｏａｔｉｎｇ）法を用いることができる。例えば、スピナーで成膜し、このウエハをホットプレート上で窒素雰囲気中でのベークを行った後、最終的にホットプレート上で窒素雰囲気中ベーク温度よりも高温でキュアを行なうことにより形成することができる。ｌｏｗ−ｋ材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。また、基板２００として、例えば、直径３００ミリのシリコンウェハを用いる。また、ここでは、ｌｏｗ−ｋ膜２２０の下層に位置するデバイス等の形成については説明を省略している。
図２（ｂ）において、キャップ膜形成工程として、ｌｏｗ−ｋ膜２２０上にＣＶＤ法によってキャップ絶縁膜として炭酸化シリコン（ＳｉＯＣ）を例えば膜厚５０ｎｍ堆積することで、ＳｉＯＣ膜２２２の薄膜を形成する。ＳｉＯＣ膜２２２を形成することで、直接リソグラフィを行うことが困難なｌｏｗ−ｋ膜２２０を保護し、ｌｏｗ−ｋ膜２２０にパターンを形成することができる。キャップ絶縁膜の材料として、ＳｉＯＣの他に、酸化シリコン（ＳｉＯ２）、ＳｉＣ、炭水化シリコン（ＳｉＣＨ）、炭窒化シリコン（ＳｉＣＮ）、およびＳｉＯＣＨからなる群から選択される少なくとも一種の比誘電率２．５以上の絶縁材料を用いて形成しても構わない。ここでは、ＣＶＤ法によって成膜しているが、その他の方法を用いても構わない。
図２（ｃ）において、開口部形成工程として、リソグラフィ工程とドライエッチング工程でダマシン配線を作製するための配線溝構造である開口部１５０をＳｉＯＣ膜２２２とｌｏｗ−ｋ膜２２０内に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経てＳｉＯＣ膜２２２の上にレジスト膜が形成された基板２００に対し、露出したＳｉＯＣ膜２２２とその下層に位置するｌｏｗ−ｋ膜２２０を異方性エッチング法により除去することで、基板２００の表面に対し、略垂直に開口部１５０を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５０を形成すればよい。
図３は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図３では、図１のバリアメタル膜形成工程（Ｓ１０８）からめっき工程（Ｓ１１４）までを示している。それ以降の工程は後述する。
図３（ａ）において、バリアメタル膜形成工程として、開口部形成工程により形成された開口部１５０及びＳｉＯＣ膜２２２表面にバリアメタル材料を用いたバリアメタル膜２４０を形成する。物理気相成長法（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法の１つであるスパッタ法を用いるスパッタリング装置内でタンタル（Ｔａ）膜の薄膜を例えば膜厚５ｎｍ堆積し、バリアメタル膜２４０を形成する。バリアメタル材料の堆積方法としては、ＰＶＤ法に限らず、原子層気相成長（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ法、あるいは、ａｔｏｍｉｃ ｌａｙｅｒ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ法）やＣＶＤ法などを用いることができる。ＰＶＤ法を用いる場合より被覆率を良くすることができる。また、バリアメタル膜の材料としては、Ｔａの他、窒化タンタル（ＴａＮ）等のタンタル系のタンタル含有物質、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等のチタン系のチタン含有物質、窒化タングステン（ＷＮ）等のタングステン系のタングステン含有物質、もしくはＴａとＴａＮ等これらを組合せて用いた積層膜であっても構わない。
図３（ｂ）において、シード膜形成工程として、スパッタ等の物理気相成長（ＰＶＤ）法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜２５０（銅含有膜の一例）としてバリアメタル膜２４０が形成された開口部１５０内壁及び基板２００表面に堆積（形成）させる。ここでは、シード膜２５０を例えば基板２００表面で膜厚４５ｎｍ堆積させる。例えば、基板２００表面で膜厚４５ｎｍ堆積させると開口部１５０の側壁では１０ｎｍ以下となり、開口部１５０の径にもよるが、最小膜厚（Ｍｉｎ膜厚）では３ｎｍ以下となってしまう。
ここで、本実施の形態１では、シード膜２５０がめっき液に溶解してなくなってしまわないように冷却工程を実施する。冷却工程として、シード膜２５０を冷却する。冷却方法は、気体を用いて基板２００裏面を冷却することで基板２００裏面を介してシード膜２５０を冷却する。
図４は、実施の形態１における、待機位置に基板が保持されためっき装置の構成の一例を示す概念図である。
めっき装置は、略円筒状で内部にめっき液６７０が入っためっき槽６５０と、めっき槽６５０の上方に配置され、めっき面を下に向けた基板２００を着脱自在に保持するホルダ６５２とを備えている。めっき液６７０は、硫酸銅を主成分として、添加剤を加えた液を用いるとよい。めっき槽６５０のめっき液６７０底部には、上面をめっき液６７０に晒したアノード電極６５４が配置されている。アノード電極６５４として、例えば、含リン銅等の溶解性アノードを用いるとよい。めっき液６７０は、めっき槽６５０内へ接続された図示していない液噴射ノズルから供給される。また、めっき槽６５０内からオーバーフローして溢れ出ためっき液６７０は、図示していない排出口から排出される。排出口と液噴射ノズルは、図示していないめっき液管理装置に接続され、排出されためっき液６７０は、めっき液管理装置で再度、成分調整後、めっき槽６５０内へと戻され、循環する。また、めっき液６７０は、循環した状態でめっき液管理装置により例えば２５℃に温度管理されている。
図４では、ホルダ６５２が基板２００をめっき液６７０の液面より上昇させた位置で保持している状態を示している。例えば、基板２００を図示しないロボット等で搬送するための待機位置で保持される。そして、めっき液６７０に触れない領域でシード層が形成された基板２００の表面の外周部に陰極側の接点が接続されている。他方、アノード電極６５４に陽極側の接点が接続されている。ホルダ６５２は、基板２００裏面側に空間が形成されるように加工され、その空間が気体（ガス）の流路６０１となっている。そして、所望の温度に冷却した気体を待機位置で保持された基板２００背面にフローさせることにより基板温度を制御している。気体としては、例えば窒素ガスや空気を用いると好適である。基板２００としてのシリコンウェハは熱伝導が良好であるため、このような気体を基板２００の背面に十分な時間フローさせれば、基板温度を気体の温度と同程度にすることができる。
ここで、基板温度は、めっき液６７０の温度よりも１０℃以上冷却することが望ましい。例えば、めっき液６７０の温度が２５℃である場合に、基板温度を基板２００が結露しない温度（例えば５℃）から１５℃の範囲に制御するとよい。２５℃でのめっき液６７０中のシード膜２５０の溶解速度を１００％とした場合に、基板温度を１５℃にすることで、めっき液６７０中のシード膜２５０の溶解速度を５６％程度にまで抑えることができる。また、基板温度を５℃にすれば、めっき液６７０中のシード膜２５０の溶解速度を３０％程度にまで抑えることができる。すなわち、基板温度を１５℃以下にすることで、溶解速度を半分近くまで遅くすることができる。また、冷却位置は、できるだけめっき液６７０に近い位置が望ましい。できるだけめっき液６７０に近い位置にすることにより冷却後に基板２００がめっき液６７０に接液するまでの時間を短くすることができ、冷却効果を維持することができる。
図３（ｃ）において、めっき工程として、シード膜２５０をカソード極として、電解めっきによる電気化学成長法によりＣｕ膜２６０（銅含有膜の一例）の薄膜を開口部１５０内及び基板２００表面に堆積させる。ここでは、例えば膜厚８００ｎｍのＣｕ膜２６０を堆積させ、堆積させた後にアニール処理を例えば２５０℃の温度で３０分間行なう。
図５は、実施の形態１における、めっき位置に基板が保持されためっき装置の構成の一例を示す概念図である。
本実施の形態１では、めっき液６７０が入っためっき槽６５０に基板２００表面を入槽させる際に、上述した冷却工程でシード膜２５０が冷やされた基板２００を回転させながら入槽させる。そして、回転させたまま基板２００表面をめっき液６７０に浸し、アノード電極６５４を陽極（アノード）、めっき面となる基板２００のシード膜２５０を陰極（カソード）として所定の電流密度の電流を流し、電解めっきを行なう。また、入槽させる際に、基板２００とめっき液６７０との間に空気が残らないように基板を所定の角度だけ傾けた状態で入槽させるとなおよい。また、後述するように、シード膜２５０の膜厚条件によってはカソードとなる基板２００側に電圧を印加させた状態で入槽させるとよい。
そして、かかる状態から開口部１５０上に堆積した余分なＣｕ膜２６０とバリアメタル膜２４０とをＣＭＰにより除去してダマシン配線を形成することになる。
図６は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図６では、図１の研磨工程（Ｓ１１６）を示している。
図６において、研磨工程として、ＣＭＰ法によって、基板２００の表面を研磨して、開口部以外に表面に堆積した導電部としての配線層となるシード膜２５０を含むＣｕ膜２６０とバリアメタル膜２４０を研磨除去して、図６に示すように平坦化する。以上のようにして、ダマシン配線を形成することができる。
図７は、実施の形態１におけるシード膜が成膜された状態の基板の断面概念図である。
スパッタ等によりシード膜２５０が成膜された場合、図７に示すように、開口部１５０の側壁で膜厚が最小となってしまう。ここで、発明者らの実験によって、かかる最小膜厚の厚さによって、基板２００を入槽させる際の最適な入槽条件が異なることを見出した。
表１に、入槽条件を変えてめっき膜を成膜した基板に対してボイド評価、及び埋め込み均一性評価を行った結果を示す。
Figure 0004746443
シード溶解を防止するために電圧を印加しながらめっき液６７０に接液させると、基板２００の中心部と最初に接液する端部で埋め込み状態が異なってしまう。そこで、ここでは、最初に接液する端部を１とした場合の中心部の埋め込み状態を評価した数値を指標として埋め込みの均一性を評価した。また、図７に示したように、側壁にはスパッタによる成膜がされにくい。そのため、側壁においてボイドが生じやすい。ここでは、ボイド評価として、断面ＳＥＭによる側壁のボイド観察を行なった。ボイドが無い場合を「○」、ボイドが有る場合を「×」とした。また、入槽条件として、以下の４種類の条件で比較した。また、シード膜２５０の最小膜厚ｔも変えて比較した。
条件（１）では、基板２００をめっき槽６５０のめっき液６７０に入槽させる際に、シード溶解を防止するためにシード膜２５０に電圧を印加しながらめっき液６７０に接液させる。ここでの電圧は、実際にめっきをするための電圧を印加しておく。めっき電流は、めっき中に変化させることもあるので、ここでは、めっき開始時のめっき電流が流れるための電圧を印加する。すなわち、めっき時の電流密度は主に３ｍＡ／ｃｍ２以上が用いられており、入槽部分における電流密度が３ｍＡ／ｃｍ２以上となる電圧を印加する。そして、基板冷却は行なわない。
条件（２）では、基板２００をめっき槽６５０のめっき液６７０に入槽させる際に、シード膜２５０に電圧を印加しないままめっき液６７０に接液させる。そして、基板冷却も行なわない。
条件（３）では、基板２００をめっき槽６５０のめっき液６７０に入槽させる際に、シード膜２５０に電圧を印加しないままめっき液６７０に接液させる。そして、上述した基板冷却を行ない、基板温度を１０℃に制御する。
条件（４）では、基板２００をめっき槽６５０のめっき液６７０に入槽させる際に、シード溶解を防止するためにシード膜２５０に電圧を印加しながらめっき液６７０に接液させる。ここでの電圧は、実際にめっきをするためのめっき開始電圧よりも低い電圧を印加しておく。ここでは、基板２００全面が入槽した時点での電流密度がめっき時の電流密度の１／２以下である０〜１．５ｍＡ／ｃｍ２となる電圧を印加する。そして、上述した基板冷却を行ない、基板温度を１０℃に制御する。
以上のような条件で比較したところ、シード膜２５０の最小膜厚ｔが３ｎｍ以下の条件では、ボイド評価より入槽時電圧印加はボイド発生抑制のためには必須であることが確認された。しかし、条件（１）のように、めっき電圧を印加すると基板端部と中心部では、端部が完全に埋め込まれた時点でも中心部は７割しか埋め込まれておらず、基板内での均一性が低いことがわかる。これに対し、条件（２）と条件（３）のように、入槽時に電圧印加を行わない場合では埋め込み均一性は達成されるが、側壁ボイドが発生してしまう。また、基板冷却を行った条件（３）では、条件（２）よりボイド発生頻度が低下したことから、基板冷却によりシード溶解抑制効果があることが確認された。そして、条件（４）のように基板冷却と同時に入槽時電圧を小さくすることにより側壁ボイド抑制と埋め込み均一性を両立できることが確認された。
ここで、入槽時の電流密度が０ｍＡ／ｃｍ２となる電圧では、見かけ上、Ｃｕ溶解が起こらない状態となるが、実際には溶解反応と析出反応が平衡状態となっているため、基板２００が常温のままでは薄膜のシード膜２５０の溶解を防止することが困難である。これに対し、本実施の形態では、基板２００を冷却しているので０ｍＡ／ｃｍ２でも溶解速度を低減させることができ、ボイド無く埋め込むことが可能となる。さらに、入槽時の電流密度をめっき時の電流密度の１／２以下にすることにより、入槽時に接液した部分の成膜速度も１／２以下になることで埋め込み均一性も向上させることが可能となる。
また、シード膜２５０の最小膜厚ｔが３ｎｍより大きい条件では、条件（３）のように入槽時に基板２００に電圧を印加しなくても基板冷却を行なうことにより側壁ボイド抑制と埋め込み均一性を両立できることが確認された。よって、半導体装置の配線ルールの世代によっては、基板冷却だけでも十分効果を発揮することができる。
図８は、実施の形態１における基板冷却の効果を説明するための基板断面の概念図である。
図８（ａ）に示すように、基板冷却をしない場合には、開口部側壁で顕著に生じるシードＣｕ層消失によるボイドが生じてしまう。そして、これに対処するために電圧を基板２００に印加しながら入槽すると埋め込み均一性を劣化させてしまう。これに対し、上述したように、Ｃｕめっきを施す基板２００の温度を低温に制御してめっき液６７０中へ入槽することにより、図８（ｂ）に示すように、めっき前のシードＣｕ層の溶解を抑制して特に開口部側壁で顕著に生じるシードＣｕ層消失によるめっき未析を防ぐことが可能となる。これにより、従来、電圧を印加しながら入槽する方法において問題となっていた基板端部と中心部のめっき速度の違いを、印加電圧を低減することにより軽減することができる。
実施の形態２．
実施の形態１では、基板２００をめっき槽６５０に入槽する前に、例えば、図４に示した待機位置で冷却し、入槽時には冷却を止めていたが、これに限るものではない。
図９は、実施の形態２における基板の入槽手法の一例を示す概念図である。
図９（ａ）に示すように、基板２００をめっき槽６５０に入槽する前に気体を基板２００の裏面に当てながら流すことは、実施の形態１と同様である。実施の形態２では、図９（ｂ）に示すように、基板２００を冷却しながらめっき槽６５０に入槽させる。このように構成することにより、より冷却効果を維持することができる。また、実際のめっき中も引き続いて基板２００を冷却し続けても構わない。
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。実施の形態では、絶縁膜として、ｌｏｗ−ｋ膜２２０を用いたがこれに限るものではなく、その他の絶縁材料を用いた場合であっても構わない。例えば、シリコン酸化膜（ＳｉＯ２）であっても構わない。また、上述した実施の形態では、気体を用いて基板を冷却しているが、これに限るものではなく、基板２００の裏面から表面側に漏れない構造であれば液体を用いても構わない。また、基板２００裏面を直接冷却しなくても間接的に冷却しても構わない。例えば、めっき装置における主にホルダ６５２近辺の雰囲気温度を冷却することによっても、同様の冷却効果を得ることができる。また、実施の形態では、ダマシン配線について記載しているが、デュアルダマシン配線についても同様に効果を発揮することができる。特に、デュアルダマシン配線形成におけるヴィアホールへのＣｕ埋め込みには好適である。
また、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法に代表される電子部品の製造方法は、本発明の範囲に包含される。
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 実施の形態１における、待機位置に基板が保持されためっき装置の構成の一例を示す概念図である。 実施の形態１における、めっき位置に基板が保持されためっき装置の構成の一例を示す概念図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 実施の形態１におけるシード膜が成膜された状態の基板の断面概念図である。 実施の形態１における基板冷却の効果を説明するための基板断面の概念図である。 実施の形態２における基板の入槽手法の一例を示す概念図である。
符号の説明
１５０ 開口部
２００ 基板
２５０ シード膜
２６０ Ｃｕ膜
６０１ 流路
６７０ めっき液

Claims (3)

  1. 基体上にシード膜を形成するシード膜形成工程と、
    基体温度がめっき液の温度よりも１０℃以上低くなるように前記シード膜を冷却する冷却工程と、
    冷却された前記シード膜をめっき液に浸漬させ、前記シード膜をカソードとして電解めっきを行なうめっき工程と、
    を備え、
    前記電解めっきを行なうに際し、前記めっき液に浸漬後に電解めっきを開始する開始時の電圧よりも低い電圧を前記シード膜に印加した状態で前記シード膜を前記めっき液に浸漬させることを特徴とする電子部品の製造方法。
  2. 気体を用いて前記基体裏面を冷却することで前記シード膜を冷却することを特徴とする請求項１記載の電子部品の製造方法。
  3. 前記気体として、窒素ガスと空気のいずれかを用いることを特徴とする請求項２記載の電子部品の製造方法。
JP2006049523A 2006-02-27 2006-02-27 電子部品の製造方法 Expired - Fee Related JP4746443B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006049523A JP4746443B2 (ja) 2006-02-27 2006-02-27 電子部品の製造方法
US11/710,477 US20070202699A1 (en) 2006-02-27 2007-02-26 Electronic component fabrication method
CN200710092331.2A CN101074485B (zh) 2006-02-27 2007-02-27 电子部件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006049523A JP4746443B2 (ja) 2006-02-27 2006-02-27 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2007227819A JP2007227819A (ja) 2007-09-06
JP4746443B2 true JP4746443B2 (ja) 2011-08-10

Family

ID=38444562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006049523A Expired - Fee Related JP4746443B2 (ja) 2006-02-27 2006-02-27 電子部品の製造方法

Country Status (3)

Country Link
US (1) US20070202699A1 (ja)
JP (1) JP4746443B2 (ja)
CN (1) CN101074485B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234719A (ja) * 2006-02-28 2007-09-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
CN104988545A (zh) * 2015-06-30 2015-10-21 苏州华日金菱机械有限公司 一种电镀铜的工艺
US9881972B2 (en) * 2016-05-20 2018-01-30 Micron Technology, Inc. Array of memory cells and methods of forming an array of memory cells
US10461128B2 (en) 2017-04-26 2019-10-29 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of elevationally-outer-tier memory cells and elevationally-inner-tier memory cells

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6042712A (en) * 1995-05-26 2000-03-28 Formfactor, Inc. Apparatus for controlling plating over a face of a substrate
KR20010015609A (ko) * 1997-09-23 2001-02-26 메탈 테크놀로지, 인코포레이티드 전기 도금 공정
US6261433B1 (en) * 1998-04-21 2001-07-17 Applied Materials, Inc. Electro-chemical deposition system and method of electroplating on substrates
JP3631392B2 (ja) * 1998-11-02 2005-03-23 株式会社神戸製鋼所 配線膜の形成方法
US6607640B2 (en) * 2000-03-29 2003-08-19 Applied Materials, Inc. Temperature control of a substrate
US7070687B2 (en) * 2001-08-14 2006-07-04 Intel Corporation Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
US6846519B2 (en) * 2002-08-08 2005-01-25 Blue29, Llc Method and apparatus for electroless deposition with temperature-controlled chuck
US20040149584A1 (en) * 2002-12-27 2004-08-05 Mizuki Nagai Plating method
JP2004218080A (ja) * 2002-12-27 2004-08-05 Ebara Corp めっき方法
JP2007119793A (ja) * 2005-10-24 2007-05-17 Ebara Corp 電解めっき方法及び電解めっき装置

Also Published As

Publication number Publication date
US20070202699A1 (en) 2007-08-30
JP2007227819A (ja) 2007-09-06
CN101074485A (zh) 2007-11-21
CN101074485B (zh) 2010-12-29

Similar Documents

Publication Publication Date Title
US7259091B2 (en) Technique for forming a passivation layer prior to depositing a barrier layer in a copper metallization layer
US20060163746A1 (en) Barrier structure for semiconductor devices
US7795142B2 (en) Method for fabricating a semiconductor device
US7374584B2 (en) Interconnects forming method and interconnects forming apparatus
JP4921945B2 (ja) 半導体装置の製造方法及び半導体装置
US20050272258A1 (en) Method of manufacturing a semiconductor device and semiconductor device
US20090020883A1 (en) Semiconductor device and method for fabricating semiconductor device
JP2008300652A (ja) 半導体装置の製造方法
US7601638B2 (en) Interconnect metallization method having thermally treated copper plate film with reduced micro-voids
JP2005056945A (ja) 半導体装置の製造方法
US20070173056A1 (en) Semiconductor device fabrication method and polishing apparatus
JP4746443B2 (ja) 電子部品の製造方法
JP2007180496A (ja) 金属シード層の製造方法
US8878364B2 (en) Method for fabricating semiconductor device and semiconductor device
US7955971B2 (en) Hybrid metallic wire and methods of fabricating same
US20090191706A1 (en) Method for fabricating a semiconductor device
JP2011252218A (ja) 電子部品の製造方法及び電解めっき装置
US20080020683A1 (en) Polishing method and polishing pad
JP2005340460A (ja) 半導体装置の形成方法
JP2010165760A (ja) 半導体装置及び半導体装置の製造方法
JP2005340601A (ja) 半導体装置の製造方法及び半導体装置
JP2006120664A (ja) 半導体装置の製造方法
JP2006060011A (ja) 半導体装置の製造方法
JP2011124472A (ja) 半導体装置の製造方法
JP2009246228A (ja) 研磨方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees