JP2007180496A - 金属シード層の製造方法 - Google Patents

金属シード層の製造方法 Download PDF

Info

Publication number
JP2007180496A
JP2007180496A JP2006270542A JP2006270542A JP2007180496A JP 2007180496 A JP2007180496 A JP 2007180496A JP 2006270542 A JP2006270542 A JP 2006270542A JP 2006270542 A JP2006270542 A JP 2006270542A JP 2007180496 A JP2007180496 A JP 2007180496A
Authority
JP
Japan
Prior art keywords
metal
manufacturing
semiconductor device
layer
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006270542A
Other languages
English (en)
Inventor
Chien-Hsueh Shih
石健學
Chen Hua Yu
余振華
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2007180496A publication Critical patent/JP2007180496A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1813—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by radiant energy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1837—Multistep pretreatment
    • C23C18/1841—Multistep pretreatment with use of metal first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal

Abstract

【課題】金属線上に金属キャップ層を形成する半導体デバイスの製造方法を提供する。
【解決手段】露出した金属表面を有する基板を準備する工程４００と、金属表面を還元する還元工程４１０と、不活性又は還元の雰囲気下で、基板をチャンバへ移動４２０し、金属層の堆積を行う工程４３０と、を含む。
【選択図】図４

Description

本発明は半導体の製造方法に関し、特に金属線上に金属キャップ層を形成する方法に関する。
半導体集積回路（ＩＣ）の製造方法では、後工程（Back End of Line：ＢＥＯＬ）において複数の配線が形成される。そして、この配線は、銅などの金属、層間絶縁（Inter Layer Dielectric：ＩＬＤ）層、及び金属層に接続されてＩＬＤ層に貫設されたビアを含む。
一般のＢＥＯＬの導電性ビア製造方法において、Ｃｕシード層のプラズマ気相蒸着（Plasma Vapor Deposition：ＰＶＤ）により、基板上に電気化学的堆積（Electrochemical Deposition：ＥＣＤ）を形成し、銅（Ｃｕ）ギャップ充填を行う。これらの技術を、例えば４５ナノメーターノードなどの先進技術に適用すると、シード層の不連続により、ＰＶＤ銅シード内でＥＣＤ工程後、底部に隙間が発生することがあった。そして不連続なシード層は、シードが薄すぎたり、酸化銅が酸性のＥＣＤ溶液と接触して溶解したりすることが原因となって発生した。
空気に接触すると、銅などの金属表面が酸化して金属酸化物が形成され、後続の工程にマイナスの影響を与えた。例えば、銅の電気化学的堆積（Electrochemical Deposition：ＥＣＤ）の前に、ＰＶＤ銅シード層が空気に接触すると酸化してＣｕＯが形成された。一般のＥＣＤ溶液（電解質）は酸である（例えば、約１から５０％のＨ２ＳＯ４又はメタンスルフォン酸）。そして酸性溶液に酸化銅が溶解すると、銅シード層は不連続の状態となることがある。
製造工程において金属が空気に接触すると、金属キャップ層に影響を与えるなど、その他の悪い影響があった。ＢＥＯＬ処理技術の性能を決定するには、最大電流密度（Jmax）、配線抵抗Ｒｓ及びストレスマイグレーション（Stress Migration：ＳＭ）を含む様々な基準を用いてもよい。半導体集積回路技術が９０ナノメートルから更に小さなフィーチャサイズに発展するに伴い、最大電流密度Ｊｍａｘは増大した。そのため、エレクトロマイグレーション（Electromigration：ＥＭ）の改善が望まれていた。
露出した金属表面の上方には、金属キャップ層が選択的に堆積されてもよい。一般に、銅線上に金属キャップを選択的に形成し、（ＶＸＭＸ、ＶＸＭＸ＋１）配線内にエレクトロマイグレーション（ＥＭ）機能の十倍の改善効果を発生させることができる。そのうちの一つの方法にはコバルトキャップの堆積が含まれる。
化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）工程を行った後、キャップ層は選択的に金属線の上方に形成されるが、誘電体層の上方には形成されない。ＣＭＰ工程を行った後、銅線の上面に発生する酸化銅、誘電体層上に発生するＣＭＰ工程の後の残留物、及び／又はＣＭＰ工程による誘電体層及び銅表面上に発生する有機汚染物が形成されることがあった。銅線表面上に選択性金属キャップ層を均一に堆積するために、酸化銅は除去する必要があった。酸化銅の除去には、プリクリーンステップを用いる。従来技術には、ウェーハを酸性溶液に浸して酸化銅を溶解させる湿式クリーン工程が含まれる。例えば、高い選択性能（リーク電流を防ぐ）を達成するため、露出された金属層及び誘電体層の表面を有する基板へ、Ｈ２ＳＯ４、クエン酸及び湿潤剤を含む湿式洗浄溶液を用いる。Ｈ２ＳＯ４、クエン酸及び湿潤剤は、金属表面上の金属酸化物、誘電体層上の金属残留物、及び金属及び誘電体層上の有機残留物を除去する。
しかし、上述の酸性溶液により酸化銅を除去した場合、凹部が形成されて配線抵抗が高くなることがあった。例えば、金属酸化物を除去すると、配線抵抗ＲＳが３から５％高くなることがあった。例えば、コバルトキャップの堆積を含む工程は配線抵抗を約２．４％高くした。そしてＲｓが高くなると、ＲＣ信号を遅延させることがあった。また、酸化銅の形成は銅線のパターン密度と関係があるため、銅の凹部の異なる深さが密集パターン領域と粗パターン領域を発生させ、金属キャップ堆積が不均一となった。
本発明の目的は、プリクリーンを行わずに形成された試料と比べ、金属キャップ層の配線抵抗の増大量が１％よりも小さい半導体デバイスの製造方法を提供することにある。
請求項１の発明は、半導体デバイスの製造方法であって、露出した金属表面を有する基板を準備する工程と、前記金属表面を還元する還元工程と、不活性又は還元の雰囲気下で、前記基板をチャンバへ移動し、金属層の堆積を行う工程と、を含むことを特徴とする、半導体デバイスの製造方法としている。
請求項２の発明は、請求項１に記載の半導体デバイスの製造方法であって、前記還元工程は、乾式真空チャンバ内で行う乾式工程であることを特徴とする。
請求項３の発明は、請求項２に記載の半導体デバイスの製造方法であって、前記乾式工程で用いられるプラズマのガス源は、水素又は水素／窒素を含むことを特徴とする。
請求項４の発明は、請求項１に記載の半導体デバイスの製造方法であって、前記還元工程は、水素又は水素／窒素で行われる加熱焼成ステップを含むことを特徴とする。
請求項５の発明は、請求項４に記載の半導体デバイスの製造方法であって、前記加熱焼成ステップは、２５から２００℃の間で行われることを特徴とする。
請求項６の発明は、請求項４に記載の半導体デバイスの製造方法であって、前記基板は、前記加熱焼成ステップにおいて紫外線又は電子ビームで露光されることを特徴とする。
請求項７の発明は、請求項１に記載の半導体デバイスの製造方法であって、前記露出した金属表面は、前記還元工程を行う前に酸化させることを特徴とする。
請求項８の発明は、請求項１に記載の半導体デバイスの製造方法であって、前記金属層の堆積は、電気化学的堆積工程又は置換析出工程により行うことを特徴とする。
請求項９の発明は、請求項１に記載の半導体デバイスの製造方法であって、前記金属層の堆積は、無電解めっきで行うことを特徴とする。
請求項１０の発明は、請求項１に記載の半導体デバイスの製造方法であって、前記金属層の堆積を行う前に、金属活性化ステップを行うことを特徴とする。
請求項１１の発明は、請求項１０に記載の半導体デバイスの製造方法であって、前記金属活性化ステップは自己活性化ステップであることを特徴とする。
請求項１２の発明は、請求項１０に記載の半導体デバイスの製造方法であって、前記金属活性化ステップはパラジウム活性化ステップであることを特徴とする。
本発明の半導体デバイスの製造方法は、プリクリーンを行わずに形成された試料と比べ、金属キャップ層の配線抵抗の増大量が１％よりも小さくすることができる。
以下、本発明の実施形態を図面に基づいて説明する。
図６Ａに示すように、本発明の実施形態による相互接続構造６００はビア６１２を含む。このビア６１２の側壁及び底部には、銅などの金属からなる連続したシード層６１０が形成される。図６Ａに示すように、誘電体層６０２、６０６及びエッチング停止層６０４、６０８は、シード層６１０の下方に形成される。シード層６１０の金属は、厚みが均一でなくともよい。例えば、図６Ａに示すように、シード層６１０は、側壁の底端が側壁の上端より薄くてもよい。
図６Ｂは、シード層６１０の部分６１０ｂが溶解され、金属内に不連続性が形成されたビア６１２を示す。このような不連続の金属（銅）シードは、後続のＥＣＤ工程に悪い影響を与え、フィーチャ（ビア）内に隙間を形成して収率を下げた。
以下、本実施形態により、基板の露出された連続した金属表面上（図６Ａに示す相互接続構造６００内のビア６１２のシード層６１０など）の金属酸化物の洗浄方法を説明する。図７は、本発明の実施形態を示す流れ図である。
以下の実施形態では、金属酸化物を直接還元して後続の充填物の金属蒸着を行い、ビア内に金属保護層を形成する乾式−湿式の整合工程を説明する。しかし以下の説明では、導通ビアだけに限定されるわけではなく、例えば分離構造のトレンチやコンタクトなど、その他の構造へ適用してもよい。
図７を参照する。図７に示すように、ステップ７００では、相互接続構造６００又はトレンチに露出された金属表面６１０を形成する。露出された金属基板は銅シード層６１０でもよく、その露出された金属表面は周囲空気に接触して酸化されてもよい。例えば基板は、少なくとも部分的に酸化されて酸化銅に形成された銅シード層６１０でもよい。
ステップ７１０において、金属表面６１０上に還元工程を行い、酸化物を金属に還元する（或いはシード層が合金からなるときは合金に還元する）。
ステップ７２０において、不活性や還元の雰囲気下で、相互接続構造６００をチャンバ（図示せず）へ移動し、金属層を堆積させる。
ステップ７３０において、金属蒸着を行って金属でビア６１２を充填する。
本発明の様々な実施形態及び変化は、上述の一般の工程における一般的な技術により行われてもよい。
連続した金属基板の材料は銅だけに限定されるわけではなく、例えばＷ、Ｒｕ、Ｃｏ、Ｎｉ、Ｔｉ又はこれらの合金など、その他の種類のシード層を使用してもよい。他の実施形態では、銅シード層の下方に障壁金属層（ＴａやＴａＮなど）を形成してもよい。さらに他の実施形態では、ビアの下方にある障壁金属は、例えばＣｏ、Ｎｉ、Ｒｕ又はこれらの合金などのめっき可能金属であり、分離シード層を形成しなくともよい。充填物は、Ｃｏ、Ｎｉ、Ｒｕ又はこれらの合金上へ直接蒸着させることができる。例えば、２２及び１６ナノメーターノードなどの技術において、銅シード層を使用せずに、ビア充填金属を直接蒸着するために、めっき可能金属層を使用してもよい。
上述の実施形態では、比較的低い温度（約２５から２００℃）で乾式還元工程を行って、金属集塊現象を発生させずに、表面の金属酸化物を金属へ還元する。４５又は３２ナノメータ技術において、シード層は約５から３０ナノメータの厚みを有する。一般に、金属酸化物が還元されると、得られる金属は多孔質となり、厚みが増大して後続の電気化学的な堆積に影響を与えることがあった。そのため、温度が約２５から２００℃の低温アニールステップを使用することにより、金属集塊現象が発生することを防ぎ、シード層全体に所望のグレイン構造を形成し、後続の金属蒸着中でも所望の均一なグレイン構造を堆積してもよい。
金属酸化物を金属に還元するため、インサイチュプラズマ（in-situ plasma）かダウンストリームプラズマ（downstream plasma）を真空環境下へ適用してもよい。また、基板がプラズマにより直接にボンバードされることを防ぐため、ダウンストリームプラズマを用いることが好ましい。或いは、水素又は形成ガス（水素及び窒素を含む）下で加熱焼成を行った後に、窒素ガス下で加熱焼成ステップを行ってもよい。上述の加熱焼成ステップは、金属基板６１０全体で所望のグレイン構造を均一に形成する。乾式還元工程は、紫外線（ＵＶ）又は電子ビーム処理で行ったり、その他の処理で行ったりしてもよい。
乾式還元工程を行った後、不活性（窒素、アルゴンやその他の希ガスなど）や還元（水素など）の雰囲気下で、金属基板６１０を含む相互接続構造６００をチャンバへ移動して後続の金属蒸着を行う。本発明の他の実施形態では、乾式還元工程、移動、そして後続の金属蒸着は、乾式と湿式が整合されたクラスタツール内で行ってもよい。上述のクラスタツールは、乾式還元工程チャンバと後続の（湿式などの）工程チャンバの間で所望の不活性又は還元の雰囲気を維持する。
後続の工程のために構造をチャンバへ移動した後、充填作業を行う。ビアを充填するために、金属蒸着のための様々な方法を使用してもよい。この方法には（ａ）ＰＶＤ、化学気相蒸着法（ＣＶＤ）や原子層蒸着法（ＡＬＤ）などの乾式成膜法と、（ｂ）電気めっき、無電解めっき又は置換析出などの湿式成膜法とを含むがこれらだけに限定されるわけではない。湿式成膜法を用いた場合、乾式と湿式が整合されたツール内でこの工程を行うことが好ましい。
ビア又はトレンチが無電解工程で充填されると、自己活性工程が行われる。本発明の一実施形態では、表１において、銅の自己活性（自己イニシエーション）が説明されている。ビア又はトレンチが電気めっき（電気化学的な堆積）により充填されている実施形態では、自己活性工程を行う必要がない。
上述の実施形態は、隙間が無いギャップ内に接続（ビア、トレンチ、コンタクト）を形成し、４５ナノメートルを超えるように延伸させてもよい。
本発明の他の実施形態において、乾式還元工程の組合せ、不活性や還元の雰囲気下での移動、及び湿式堆積工程を用いてキャップ層を形成することができる。上述の方法は単独で、或いは組合せてギャップを充填してもよい。図８は、本発明の一実施形態による方法を示す流れ図である。
先ず、湿式−乾式の整合工程を用いてキャップ層を形成する。以下で述べる工程は、配線抵抗ＲＳの増加が僅かしか無いか、或いは全く無い、露出された金属表面上の金属酸化物、露出された誘電体表面上の金属残留物、及び金属と誘電体表面上の有機残留物を除去することができる。図１は、工程と、工程において発生する構造の変化を示す模式図である。
図４に示すように、ステップ４００において、基板１１０には露光金属及び誘電体表面が形成される。露出した金属は銅線１２０でもよく、露光表面に酸化層１２２を有してもよい。基板１１０の露出した誘電体上には残留物１２６が形成されることがある。
ステップ４１０では、金属表面１２２及び誘電体表面１１０上に還元工程が行われ、酸化層１２２及び残留物１２６が除去される。
ステップ４２０では、選択性金属層堆積に用いられるチャンバ（図示せず）へ、基板１１０を不活性や還元の雰囲気下で移動する。
ステップ４３０では、選択性金属層堆積を行って金属層１２４が形成される。
図５は、本発明の一実施形態による方法を示す流れ図である。
ステップ５００では、基板１１０に露光金属及び誘電体表面が形成される。
ステップ５１０では、金属表面１２２及び誘電体表面１１０に還元工程を行う。還元工程は、乾式真空チャンバ内で行われる乾式工程であることが好ましい。他の実施形態において、還元工程は、基板をインサイチュ又はダウンストリームプラズマへ露光することが含まれる。水素又は生成用ガスを有するプラズマは、銅を溶解させずに酸化銅を還元する。従って、湿式プリクリーンで発生した凹部を防ぐことができる。上述の還元工程では、基板にダメージを与えるプラズマが発生しないようにダウンストリームプラズマを用いることが好ましい。
他の実施形態において、還元工程は、水素又は生成用ガス（水素及び窒素を含む）の加熱焼成を含む。上述の加熱焼成ステップは、約１００から４００℃の温度で行われてもよい。他の実施形態における温度は約２００℃である。
加熱焼成ステップを用いる場合、基板は、任意に紫外線（ＵＶ）又は電子ビーム（electron beam）で露光してもよい。
ステップ５２０において、不活性ガス（希ガス又は窒素など）や還元の雰囲気下で、基板１１０をチャンバへ移動し、湿式プリクリーンステップを行わずに、無電解金属キャップ層の堆積を行う。他の実施形態では、乾式クリーン工程と湿式キャップ堆積工程の間で基板を中間室に配置させる。そして、これにより線上に酸化銅が再形成されることを防ぐ。
他の実施形態において、中間室は、乾式クリーン工程が行われるチャンバと分離され、湿式堆積工程が行われるチャンバと分離された真空チャンバ又は低圧チャンバにある。
他の実施形態において、乾式クリーン工程、中間室移動及び湿式堆積は、それぞれクラスタツール内で行われ、中間室はクラスタツールに含まれる。
ステップ５２５において、誘電体上でなく、選択的に銅上にコバルトを堆積する。このステップは、表面洗浄と堆積の間で行う。基板をチャンバへ移動した後、キャップ堆積ステップ、活性化ステップ又はイニシエーションステップを行う。他の実施形態において、活性化ステップ又はイニシエーションステップは、パラジウム（palladium：Ｐｄ）活性化又はパラジウムイニシエーションである。他の実施形態で行う銅表面のイニシエーション又は活性化は、自己イニシエーション工程という。
両方のイニシエーション工程に含まれる無電解工程の溶液は、コバルトキャップの堆積に用いられる溶液と異なる。表１は、銅線上にコバルトキャップを堆積する前に、自己活性化工程及びパラジウム活性化工程で用いられる様々な溶液を示す。表１のＤＭＡＢは、ジメチルアミンボランを示す。
Figure 2007180496
パラジウム活性化工程には、Ｐｄ−Ｃｕ置換析出又はパラジウムイオン吸収の化学グラフティングのうちの一つを用いる。化学グラフティングは、低分子量の活性基（モノマー）をポリマーか薄膜へ付着させる。塊状ポリマー又は表面改質が可能である。
パラジウムイニシエーション工程において、銅上に無電解コバルト溶液を成長させることができる。パラジウムイニシエーションを用いた場合、パラジウム層が銅合金を形成してＲＳを増大させる。
自己イニシエーション工程は、無電解コバルト溶液の使用を含み、その組成は銅表面を完全に活性化させ、触媒表面にしてコバルトを還元させる（銅上にコバルトを成長させるなど）。銅上にはパラジウム層が形成されないため、自己イニシエーション工程は、コバルト堆積工程により最小のＲＳを提供することができる。自己イニシエーション工程は、キャップがない銅線よりもＲＳが約２から４％よりも大きいコバルトキャップを提供することができる。
ステップ５３０において、自己活性又はパラジウム活性化の後に、選択性無電解金属キャップ層の堆積工程を行う。
様々な無電解めっきの技術は、米国特許第６４９５４５３号、米国特許第６７１３３７７号、米国特許第６２０７５５３号及び米国特許第６２０４１９２においてすでに開示されている。
他の実施形態において、銅上に堆積されるキャップ材料は、コバルト、タングステン及びホウ素の合金である。さらに他の実施形態では、銅上に堆積されるキャップ材料は、コバルト、タングステン、ホウ素及びリンの合金である。或いは、その他のコバルト合金を使用してもよい。好適には、キャップ合金は、８０％を超えるコバルトを含んでもよい。他の実施形態では、無電解めっきは、約６５から９５℃の温度で行われる。
銅の自己活性化かパラジウム活性化に応じ、異なる無電解溶液の組成物を用いてコバルト合金キャップを提供する。パラジウムイニシエーションには、リン（ＮａＨ２ＰＯ２・２Ｈ２Ｏなど）を含む還元剤であり、キャップの合金は、Ｃｏ（Ｐ）合金、Ｃｏ（Ｗ、Ｐ）合金、又はＣｏ（Ｍｏ、Ｐ）合金であることが好ましい。自己活性化工程で最も用いられる元素はホウ素である。自己活性化の還元剤は、ホウ素（ＮａＢＨ４、（ＣＨ３）２ＮＨＢＨ３（ＤＭＡＢ）など）又はリン（ＮａＨ２ＰＯ２・２Ｈ２Ｏなど）を含み、キャップの合金は、Ｃｏ（Ｂ）合金、Ｃｏ（Ｐ、Ｂ）合金、Ｃｏ（Ｗ、Ｂ）合金、Ｃｏ（Ｍｏ、Ｂ）合金、Ｃｏ（Ｗ、Ｐ、Ｂ）合金又はＣｏ（Ｍｏ、Ｐ、Ｂ）合金でもよい。
無電解めっきを行う際、銅上にある最上層の保護層の所望の特性は、銅と誘電体の間に接続されるように誘電体の下方に堆積された最適化された層と異なる。銅とキャップの間の接触面は、銅を有する純金属接触により良好な接触面と強固な接合を提供することができる。銅と銅の上方にある層間絶縁の接触面は、キャップの障壁特性を向上させるために結晶粒界の充填物（grain boundary stuffing）が好ましい。
ステップ５３５において、選択性第２のキャップ層を堆積する。図２に示すように、銅の接触面上に略純粋な金属の第１の層が堆積され、キャップとして第２の層が堆積されたキャップ層を提供する。第２の層は、障壁特性が良好で十分に充填された結晶粒界、低ＲＳ、並びにプラズマダメージ、エッチングダメージ、酸化及びＣｕ拡散を防止することができる。そのため、得られる接続は、第１の金属層（銅など）並びに第２の金属層及び第３の金属層を含む。第２の金属層は、接着層として第１の金属層の上方に形成され、第３の金属層は、保護層又は障壁層として第２の金属層の上方に形成される。第２の金属層は、少なくとも約９５原子％のコバルト又はニッケルを含んでもよく、第３の金属層は、多くとも約９５原子％のコバルト又はニッケルを含んでもよい。第２の金属層及び第３の金属層において、合金元素は、少なくとも一つのＷ、Ｐ、Ｍｏ、Ｒｅ、及び／又はＢを含む。
本発明の一実施形態において、第２の金属層は、一化学条件により堆積され、第３の金属層は一つ又は複数の処理パラメータを同時に変えることにより堆積される。上述の処理パラメータは、スピンレート（ｒｐｍ）、流量、化学物質濃度、無電解めっき溶液の温度、又はそれらパラメータの組合せに応じて変えてもよい。例えば、本発明の一実施形態において、低温の液体を高温の基板上に提供し、障壁層の開始部分及び後段部分の多層膜の構造を形成する。
ステップ５４５において、無電解めっきを行った後、例えば、粒子をスクラブし、湿式ポスト堆積洗浄を行って残渣粒子を除去する。
そのため、湿式又は乾式のプリデポジッション洗浄ステップがない工程により形成された基板と比べ、得られる基板のＲＳの増大量は１％よりも小さい。
（実施例）
図３は、ＰＶＤチャンバで試料の試験を行い、異なるプリデポジッション洗浄ステップで得られた配線抵抗を比較したデータ結果を示したグラフである。
全ての試料はコバルトキャップ層を含む。対照試料（「洗浄／キャップ無し」と表示）とは、湿式又は乾式のプリデポジッション洗浄ステップを行わずに製作されたものである。この試料の配線抵抗は、他の試料の配線抵抗と比較する基準にする（対照試料の配線抵抗は、他の試料よりも優れているが、ストレスマイグレーション性が劣っている。従って、他の特性であるＪｍａｘ及びＳＭを考慮した場合、対照試料よりも実施可能である。）。「湿式洗浄」と表示されたものは、ＲＳが対照試料よりも約２．４％大きい従来の湿式洗浄の酸性溶液を示す。「長い湿式洗浄」と示されたものは、「湿式洗浄」の工程に似た工程であるが、工程時間は長く、ＲＳも大きい。
キャップ堆積の前に乾式Ｈ２プラズマ洗浄を行った試料は、対照試料よりも高いＲＳの増加分が１％（０．８％）よりも小さい。キャップ堆積の前にＮＨ３プラズマ洗浄を行った試料は、対照試料よりも高いＲＳの増加分が約１％である。
従って、本発明の実施形態が提供する金属キャップ層は、プリクリーンを行わずに形成された試料と比べ、配線抵抗が１％よりも小さい。誘電性が低いタイプ（誘電率が約２．６など）や非常に低いタイプ（誘電率が２．５より低いなど）であろうと、選択性は失われない。金属の上方にキャップを形成しない方法と比べ、ビア及びトレンチの両方のＥＭ性能は、１０倍以上である。
以上、本発明の実施形態による製造方法を述べたが、本発明は、上述の方法により得られる構造も含む。
上述の実施形態は、銅金属層及びコバルト合金キャップを含むが、適合するキャップ層に合わせ、その上にその他のタイプの金属層を有する基板へ適用してもよい。
図８は、本発明の一実施形態において、ＥＣＤ充填ステップの後に、上述の乾式−湿式の整合方法の工程により隙間がないシード層を形成し、第２の乾式−湿式の整合工程によりキャップ層の形成を示す流れ図である。
ステップ８００において、露出した連続金属表面を有するシード層を準備する。
ステップ８１０において、インサイチュプラズマ、ダウンストリームプラズマ又は加熱焼成により還元工程を行う。加熱焼成は、紫外線又は電子ビーム処理か、その他の方法により行ってもよい。
ステップ８２０において、低圧又は真空の不活性か還元の雰囲気下で、基板をチャンバへ移動させて後続のＥＣＤを行う。
ステップ８３０において、ＥＣＤ充填工程によりビアを充填する。
ステップ８４０において、ビアの充填物の上面を空気に接触させて酸化させる。
ステップ８４０の後に、ステップ５１０からステップ５４５（図５に示す）を行い、銅の上方にキャップ層を形成する。
本発明では好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではなく、当該技術を熟知するものなら誰でも、本発明の主旨と領域を脱しない範囲内で各種の変更や修正を加えることができる。従って本発明の保護の範囲は、特許請求の範囲で指定した内容を基準とする。
本発明の一実施形態による基板上の金属層の上方にキャップ層の無電解めっきを行う工程を示す模式図である。 本発明の一実施形態による接着層及び障壁（保護）層を有するキャップ層を備える基板を示す断面図である。 本発明の一実施形態によるキャップ堆積工程上に行う、異なる五つの条件による配線抵抗の増加を示したグラフである。 本発明の一実施形態を示す流れ図である。 本発明の他の実施形態を示す流れ図である。 本発明の一実施形態によるシード層を有するビアを示す模式図である。 図６Ａに示すシード層の金属の一部が溶解された後の状態を示す模式図である。 本発明の一実施形態を示す流れ図である。 本発明の一実施形態によるＥＣＤ充填ステップの後に、上述の乾式−湿式の整合工程により隙間がないシード層を形成し、第２の乾式−湿式の整合工程によりキャップ層の形成を示す流れ図である。
符号の説明
１１０ 基板
１２０ 銅線
１２２ 酸化層
１２４ 金属層
１２６ 残留物
６００ 相互接続構造
６０２ 誘電体層
６０４ エッチング停止層
６０６ 誘電体層
６０８ エッチング停止層
６１０ シード層
６１０ｄ 部分
６１２ ビア

Claims (12)

  1. 露出した金属表面を有する基板を準備する工程と、
    前記金属表面を還元する還元工程と、
    不活性又は還元の雰囲気下で、前記基板をチャンバへ移動し、金属層の堆積を行う工程と、を含むことを特徴とする、半導体デバイスの製造方法。
  2. 前記還元工程は、乾式真空チャンバ内で行う乾式工程であることを特徴とする、請求項１に記載の半導体デバイスの製造方法。
  3. 前記乾式工程で用いられるプラズマのガス源は、水素又は水素／窒素を含むことを特徴とする、請求項２に記載の半導体デバイスの製造方法。
  4. 前記還元工程は、水素又は水素／窒素で行われる加熱焼成ステップを含むことを特徴とする、請求項１に記載の半導体デバイスの製造方法。
  5. 前記加熱焼成ステップは、２５から２００℃の間で行われることを特徴とする、請求項４に記載の半導体デバイスの製造方法。
  6. 前記基板は、前記加熱焼成ステップにおいて紫外線又は電子ビームで露光されることを特徴とする、請求項４に記載の半導体デバイスの製造方法。
  7. 前記露出した金属表面は、前記還元工程を行う前に酸化させることを特徴とする、請求項１に記載の半導体デバイスの製造方法。
  8. 前記金属層の堆積は、電気化学的堆積工程又は置換析出工程により行うことを特徴とする、請求項１に記載の半導体デバイスの製造方法。
  9. 前記金属層の堆積は、無電解めっきで行うことを特徴とする、請求項１に記載の半導体デバイスの製造方法。
  10. 前記金属層の堆積を行う前に、金属活性化ステップを行うことを特徴とする、請求項１に記載の半導体デバイスの製造方法。
  11. 前記金属活性化ステップは自己活性化ステップであることを特徴とする、請求項１０に記載の半導体デバイスの製造方法。
  12. 前記金属活性化ステップはパラジウム活性化ステップであることを特徴とする、請求項１０に記載の半導体デバイスの製造方法。
JP2006270542A 2005-10-06 2006-10-02 金属シード層の製造方法 Pending JP2007180496A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US72495305P 2005-10-06 2005-10-06
US11/331,552 US7582557B2 (en) 2005-10-06 2006-01-13 Process for low resistance metal cap

Publications (1)

Publication Number Publication Date
JP2007180496A true JP2007180496A (ja) 2007-07-12

Family

ID=38112599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006270542A Pending JP2007180496A (ja) 2005-10-06 2006-10-02 金属シード層の製造方法

Country Status (3)

Country Link
US (1) US7582557B2 (ja)
JP (1) JP2007180496A (ja)
CN (1) CN1971875A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582557B2 (en) 2005-10-06 2009-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Process for low resistance metal cap
US7446034B2 (en) * 2005-10-06 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Process for making a metal seed layer
DE102006001253B4 (de) * 2005-12-30 2013-02-07 Advanced Micro Devices, Inc. Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase
US7777344B2 (en) 2007-04-11 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Transitional interface between metal and dielectric in interconnect structures
CA2844084A1 (en) * 2013-03-01 2014-09-01 Integrated Protective Coatings, Inc. Apparatus and process for nickel plating and sealing
US8951909B2 (en) 2013-03-13 2015-02-10 Taiwan Semiconductor Manufacturing Company Limited Integrated circuit structure and formation
CN111863712A (zh) * 2019-04-24 2020-10-30 台湾积体电路制造股份有限公司 半导体结构和形成半导体结构的方法
US11239165B2 (en) 2020-03-10 2022-02-01 International Business Machines Corporation Method of forming an interconnect structure with enhanced corner connection

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022669A (en) * 1995-05-02 2000-02-08 Symetrix Corporation Method of fabricating an integrated circuit using self-patterned thin films
US5749975A (en) 1995-12-28 1998-05-12 Micron Technology, Inc. Process for dry cleaning wafer surfaces using a surface diffusion layer
US5980977A (en) 1996-12-09 1999-11-09 Pinnacle Research Institute, Inc. Method of producing high surface area metal oxynitrides as substrates in electrical energy storage
JPH1116912A (ja) 1997-06-25 1999-01-22 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置の製造装置
US6436816B1 (en) 1998-07-31 2002-08-20 Industrial Technology Research Institute Method of electroless plating copper on nitride barrier
US6218303B1 (en) 1998-12-11 2001-04-17 Vlsi Technology, Inc. Via formation using oxide reduction of underlying copper
US6207553B1 (en) 1999-01-26 2001-03-27 Advanced Micro Devices, Inc. Method of forming multiple levels of patterned metallization
US6204192B1 (en) 1999-03-29 2001-03-20 Lsi Logic Corporation Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
EP1087432A1 (en) 1999-09-24 2001-03-28 Interuniversitair Micro-Elektronica Centrum Vzw A method for improving the quality of a metal layer deposited from a plating bath
US20020036452A1 (en) * 1999-12-21 2002-03-28 Masakazu Muroyama Electron emission device, cold cathode field emission device and method for the production thereof, and cold cathode field emission display and method for the production thereof
JP3805588B2 (ja) 1999-12-27 2006-08-02 株式会社日立製作所 半導体装置の製造方法
US6743473B1 (en) 2000-02-16 2004-06-01 Applied Materials, Inc. Chemical vapor deposition of barriers from novel precursors
JP3979791B2 (ja) 2000-03-08 2007-09-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6475902B1 (en) 2000-03-10 2002-11-05 Applied Materials, Inc. Chemical vapor deposition of niobium barriers for copper metallization
US6613697B1 (en) * 2001-06-26 2003-09-02 Special Materials Research And Technology, Inc. Low metallic impurity SiO based thin film dielectrics on semiconductor substrates using a room temperature wet chemical growth process, method and applications thereof
US6828223B2 (en) 2001-12-14 2004-12-07 Taiwan Semiconductor Manufacturing Co. Localized slots for stress relieve in copper
JP2003243499A (ja) 2002-02-15 2003-08-29 Sony Corp 半導体装置及びその製造方法
KR100465063B1 (ko) 2002-04-01 2005-01-06 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US6528409B1 (en) 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
US6656832B1 (en) 2002-07-25 2003-12-02 Taiwan Semiconductor Manufacturing Co., Ltd Plasma treatment method for fabricating microelectronic fabrication having formed therein conductor layer with enhanced electrical properties
US6815332B2 (en) * 2002-10-30 2004-11-09 Asm Japan K.K. Method for forming integrated dielectric layers
US6790777B2 (en) * 2002-11-06 2004-09-14 Texas Instruments Incorporated Method for reducing contamination, copper reduction, and depositing a dielectric layer on a semiconductor device
US7550043B2 (en) 2002-12-20 2009-06-23 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
US20040196697A1 (en) 2003-04-03 2004-10-07 Ted Ko Method of improving surface mobility before electroplating
US20040211357A1 (en) 2003-04-24 2004-10-28 Gadgil Pradad N. Method of manufacturing a gap-filled structure of a semiconductor device
US6844258B1 (en) * 2003-05-09 2005-01-18 Novellus Systems, Inc. Selective refractory metal and nitride capping
KR20060079144A (ko) 2003-06-18 2006-07-05 어플라이드 머티어리얼스, 인코포레이티드 배리어 물질의 원자층 증착
KR100598259B1 (ko) 2003-07-31 2006-07-07 동부일렉트로닉스 주식회사 반도체의 하이브리드 레이어 배선 형성방법
JP2005056945A (ja) * 2003-08-08 2005-03-03 Hitachi Ltd 半導体装置の製造方法
JP2005116630A (ja) 2003-10-03 2005-04-28 Ebara Corp 配線形成方法及び装置
US20050095830A1 (en) * 2003-10-17 2005-05-05 Applied Materials, Inc. Selective self-initiating electroless capping of copper with cobalt-containing alloys
US20060003570A1 (en) * 2003-12-02 2006-01-05 Arulkumar Shanmugasundram Method and apparatus for electroless capping with vapor drying
US20050194255A1 (en) 2004-03-04 2005-09-08 Tiwari Chandra S. Self-activated electroless metal deposition
US20070037389A1 (en) 2005-08-11 2007-02-15 Shu-Jen Chen Method for electroless plating metal cap barrier on copper
US7582557B2 (en) 2005-10-06 2009-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Process for low resistance metal cap

Also Published As

Publication number Publication date
US7582557B2 (en) 2009-09-01
CN1971875A (zh) 2007-05-30
US20070082473A1 (en) 2007-04-12

Similar Documents

Publication Publication Date Title
US20220336271A1 (en) Doped selective metal caps to improve copper electromigration with ruthenium liner
US7432200B2 (en) Filling narrow and high aspect ratio openings using electroless deposition
US6464779B1 (en) Copper atomic layer chemical vapor desposition
US6821909B2 (en) Post rinse to improve selective deposition of electroless cobalt on copper for ULSI application
TWI234846B (en) Method of forming multi layer conductive line in semiconductor device
KR100717086B1 (ko) 화학 기상 증착에 의해 증착된 구리의 밀착성을 강화하기위한 방법
US8241701B2 (en) Processes and systems for engineering a barrier surface for copper deposition
US8771804B2 (en) Processes and systems for engineering a copper surface for selective metal deposition
JP5820870B2 (ja) 金属堆積のために基板表面を調整する方法および統合システム
US8747960B2 (en) Processes and systems for engineering a silicon-type surface for selective metal deposition to form a metal silicide
US20070071888A1 (en) Method and apparatus for forming device features in an integrated electroless deposition system
JP2007180496A (ja) 金属シード層の製造方法
US7566661B2 (en) Electroless treatment of noble metal barrier and adhesion layer
KR100785733B1 (ko) 금속 시드 층의 제조 방법
US20070232044A1 (en) Filling narrow and high aspect ratio openings with electroless deposition
KR101170560B1 (ko) 반도체 산업에서 사용하기 위한 3성분 물질의 무전해석출용 조성물
JP2006093357A (ja) 半導体装置及びその製造方法、並びに処理液
US7064065B2 (en) Silver under-layers for electroless cobalt alloys
US20060003570A1 (en) Method and apparatus for electroless capping with vapor drying
WO2007092868A2 (en) Method for preparing a metal feature surface prior to electroless metal deposition
JP3636186B2 (ja) 半導体装置の製造方法
TWI653367B (zh) 具有高薄片電阻之工件上的電化學沉積
JP2006120664A (ja) 半導体装置の製造方法
JP2005116630A (ja) 配線形成方法及び装置
KR20060077745A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090714