KR101170560B1 - 반도체 산업에서 사용하기 위한 3성분 물질의 무전해석출용 조성물 - Google Patents

반도체 산업에서 사용하기 위한 3성분 물질의 무전해석출용 조성물 Download PDF

Info

Publication number
KR101170560B1
KR101170560B1 KR1020057021166A KR20057021166A KR101170560B1 KR 101170560 B1 KR101170560 B1 KR 101170560B1 KR 1020057021166 A KR1020057021166 A KR 1020057021166A KR 20057021166 A KR20057021166 A KR 20057021166A KR 101170560 B1 KR101170560 B1 KR 101170560B1
Authority
KR
South Korea
Prior art keywords
solution
precipitation
metal
copper
barrier
Prior art date
Application number
KR1020057021166A
Other languages
English (en)
Other versions
KR20060018838A (ko
Inventor
알렉산드라 워스
Original Assignee
바스프 에스이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10347809A external-priority patent/DE10347809A1/de
Application filed by 바스프 에스이 filed Critical 바스프 에스이
Publication of KR20060018838A publication Critical patent/KR20060018838A/ko
Application granted granted Critical
Publication of KR101170560B1 publication Critical patent/KR101170560B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48Coating with alloys
    • C23C18/50Coating with alloys with alloys based on iron, cobalt or nickel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

본 발명은 반도체 기술에서 무전해 방법으로 석출한 NiMR 유형(여기서 M = Mo, W, Re, 또는 Cr 그리고 R = B 또는 P)의 3성분 니켈-함유 금속 합금의 용도에 관한 것이다. 구체적으로, 본 발명은 이들 석출시킨 3성분 니켈-함유 급속 합금을 반도체 소자에서 구리의 확산 및 전해이동을 막기 위한 장벽 물질 또는 선택적 캡슐화 물질로 사용하는 것에 관한 것이다.
3성분 니켈-함유 금속 합금

Description

반도체 산업에서 사용하기 위한 3성분 물질의 무전해 석출용 조성물 {COMPOSITIONS FOR THE CURRENTLESS DEPOISITION OF TERNARY MATERIALS FOR USE IN THE SEMICONDUCTOR INDUSTRY}
본 발명은, 반도체 기술에서 장벽 물질 또는 선택적 캡슐화 물질로서, NiMR 유형(M = Mo, W, Re 또는 Cr, 그리고 R = B 또는 P)의 3성분 니켈-함유 금속 합금으로서 무전해(electroless) 공정에 의해 석출시킨 것의 용도에 관한 것이다. 구체적으로, 본 발명은 3성분의 니켈-함유 금속-합금 층을 반도체 소자 상에서 제조하는 방법에 관한 것이며, 여기서 그들은 Cu의 확산 및 전해이동을 방기하기 위한 장벽 물질로서 또는 선택적으로 캡슐화 물질로서 작용한다.
마이크로전자 소자의 상호접촉 밀도 및 속도 요구사항을 증가시키는 것은 컨덕터 트랙 상호접촉부 물질을 종래의 알루미늄 (합금)으로부터 구리(Cu)로 변화를 초래하게 되었다. 구리를 사용하는 것은 전해이동 동안 낮은 전기 저항 및 더 높은 안정성을 초래하였지만, 상호접촉부 밀도가 증가됨으로 인하여 컨덕터 트랙의 전체 저항에서 손실 증가를 초래하였다.
그렇지만, 상호접촉부 물질로서 Cu를 사용하는 것은 기재(규소) 또는 절연 물질(예컨대 SiO2) 내로 그것의 확산 활성이 높기 때문에 확산 장벽이라고 불리는 것을 사용하는 것을 필요로 하게 되었다. 절연 물질의 보호를 위해 그리고 절연층과 상호접촉층 사이의 접착 향상을 위해 이들 확산 장벽을 Cu 상호접촉부 밑에 사용하였다.
이들 소자가 작동하는 동안 높은 사이클 빈도는 전류 밀도의 증가를 초래할 수 있으며, 이는 상호접촉부에서 전기적 컨덕터 물질의 물질 분리를 초래할 수 있다. 이 현상은 전해이동으로 알려진 것으로서, 소자의 폐기율을 높이고, 그들의 성능을 상당량 손상시키게 되는 것이다.
알루미늄에 비해 더 높은 구리의 융점은 컨덕터 트랙의 전류 전도 성능을 향상시킬 수 있었으며, 이는 전해이동 손실에 대한 저항의 증가를 초래하였다.
수명 및 전해이동 안정성은, 구리 자체의 결정 면의 배열과 그레인 바운더리의 성질이 아니라, 원칙적으로 구리/절연 물질 계면에서 가능성있는 물질 수송 및 교환 효과에 좌우된다. 따라서 물질 교환과 관련하여 계면의 성질은 결정적인 것이다.
추가의 고-용융 금속, 예컨대 난융(refractory) 금속을 혼합(합금)시키는 것은 추가로 이런 안정성을 증가시키는 것으로 알려져 있다. 전해이동 성향이 향상되었다는 것은 구리와의 조합에서 금속 박층의 사용을 통해 얻어질 수 있다.
이들 전기적 도전성인 합금 층은 동시에 또한 확산 장벽으로도 작용하며, 이는 Cu 종 및 전하 담체의 확산을 방해한다. 이 장벽 작용은 우선적으로, 비금속 성분, 예컨대 인을 혼합함으로써 3성분 합금의 형태학적 성질에 의해, 그리고 두번째로는 외래 원자의 도입을 통해 합금 내에 그레인 바운더리를 따라 바람직한 확산 경로를 차단함으로써 유발하는 것이다.
구리 상호접촉부를 갖는 소자를 생성하기 위한 표준 방법은 소위 다마스크형(damascene) 방법이라 불린다. 이 경우, 우선적으로 컨덕터 트랙 트렌치(trench) 및 컨턱터 홀과 같은 구조는 리소그래피 공정에 의해 그리고 연속하여 건조-에칭 공정에 의해 절연층에서 형성된다. 스퍼터링(PVD) 또는 화학적 증기 침착(CVD)에 의해 확산 장벽 및 전기적 도전층을 연속하여 컨덕터 트랙 구조에 도포하고 그리고 구리 도금에 의해 채운다. 확산 장벽의 제조시 사용하는 물질들은 종종 탄탈륨, 탄탈륨 나이트라이드, 티타늄, 티타늄 나이트라이드, 텅스텐 및 텅스텐 나이트라이드 등이다. 사용하는 전기적 접촉 층은 구리의 박층이다. 화학적-기계적 폴리싱을 사용하여 초과 상호접촉 물질을 평준화시킨다.
가로세로 비(칸턱터 트랙 구조의 폭에 대한 깊이의 비)의 증가와 관련하여, 컨덕터 트랙 트렌치 및 접촉 홀에 가장-얇은 확산 장벽을 석출시켜야 한다. PVD 및 CVD와 같은 방법으로는 따라서 균일하게 석출시킨 장벽의 박막 층을 얻는 것이 점점 더 어렵게 되었다.
게다가, Cu 상호접촉부의 표면에서 주로 전해이동 효과가 발생한다는 것이 알려져 있다. 이는 화학적으로 개질된 구리의 표면 구조에 의한 것으로서, CMP 동안 공격에 의해 그리고 산화 공정에 의해 유발되는 것이다.
구리 상호접촉부는 일반적으로 몇가지 레벨 상에서 구축한다. Cu의 표면 상에 구리 확산을 방지하기 위한 장벽층이 존재하지 않기 때문에, 연속하는 상호접촉층을 석출하기 전에, 일반적으로 비-전도성(유전성) 물질, 예컨대 실리콘 카바이드 (SiC) 또는 실리콘 나이트라이드(SiN)로부터 장벽층을 제조하여야 한다.
이들 유전 물질, 예컨대 SiC 또는 SiN은 SiO2보다 더 높은 유전 상수를 가지며 전류 공정에 의해 컨덕터 트랙 구조의 전체 표면에 걸쳐 도포한다. 이는 궁극적으로 반도체 소자의 전체 저항의 증가를 초래하며, 이는 따라서 선택적으로 CMP에 의해 구리 상호접촉부 물질의 표면을 코팅시키는데 유리하다.
방법의 비교
미국특허 4,019,910은 니켈-함유 3성분 합금을 석출하기 위한 혼합물 및 제조 방법을 기재하고 있다. 미국특허 5,695,810은 반도체 산업에서 사용하기 위한 CoWP/금속 장벽층의 무전해 석출 방법을 청구하고 있다. 미국특허출원 2002/0098681 A1은 추가로, 구리 상호접촉부를 갖는 신규한 집적 회로의 전해이동 안정성을 향상시키기 위한 3성분 확산 장벽 및 CoWB, CoMoB, CoWP, 또는 CoSnP 캡슐화 층의 무전해 석출을 기재하고 있다.
미국특허출원 2002/0036143 A1은 니켈, 코발트, 텅스텐 및 몰리브덴으로 구성되는 유사 3성분 합금의 무전해 석출 및 자가촉매 전해도금 방법용 장치를 기재하고 있다.
CoWB, CoMoB, 및 CoReB 유형의 무정형 3성분 합금 및 이들의 P-함유 동종물은 US 6,528,409 B1에 청구하고 있으며, 이는 구리 상호접촉부를 갖는 집적시킨 특별한 다공성 절연 물질의 소공을 봉인시키는데 사용하기 위한 것이다.
JP-A 2002-93747은, 몰리브덴 함량이 0.2 내지 2 원자중량% 범위의 양을 가지는 CoWP, CoMoP, NiWP 또는 NiMoP로 구성된 전기적 도전 구조 및 이들의 제법, 소자 및 이들의 제법을 기재하고 있다.
발명의 목적
따라서 본 발명의 목적은 전기적으로 도전성인 구조, 정확하게는 상호접촉부 물질로서 도포되는 구리의 확산을 박기 위한 장벽층으로 작용하는 구조의 무전해 석출용 조성물 및 이 구조를 제조하는 방법을 제공하는 것이며, 이 방법은, 세척 단계 및 활성화 단계를 포함하며, 이 단계는 유전물 (예컨대, SiO2, SiOC, SiN 또는 SiC) 상에서 또는 직접적으로 구리 상호접촉부 상에서 간단하고 저비용의 방법으로 촉매 활성화 이후 구조가 석출되는 것을 가능하게 한다.
본 발명의 추가 목적은 장벽의 균일한 층 성장을 위한 적절한 첨가제를 제공하는 것이며, 이는 동시에 수용액 중에 환원제의 존재에 의해 자발적인 화학적 분해를 막기 위하여 무전해 석출조의 조 서비스 수명의 연장을 가능하게 하는 것이다.
상기 목적은 청구범위 제1항의 방법에 의해 그리고 제2항 내지 제10항에 따른 이의 구체적인 실시예의 방법에 의해 얻어진다. 이 목적은 또한 제1항 내지 제10항에 따른 방법에 의해 제조된 것으로서, 반도체 소자 상에 Cu의 확산 및 전해이동을 막기 위한 장벽층 또는 선택적 캡슐화 물질로서 무전해 공정에 의해 석출된 NiMR 유형 (M = Mo, W, Re, 또는 Cr, 그리고 R = B 또는 P)의 3성분 니켈-함유 금속 합금에 의해 얻어진다.
따라서 본 발명은 또한 NiMR 유형 (M = Mo, W, Re, 또는 Cr, 그리고 R = B 또는 P)의 3성분 니켈-함유 금속 합금의 무전해 석출용 조성물에 관한 것이며, 이 조성물은 제1항 내지 제10항의 방법에서 사용할 수 있으며, 그리고 수용액으로 적절한 농도로 NiSO4?6H2O, Na2WO4, Na2MoO4, KReO4, NaH2PO2, CoSO4?7H2O 및 선택적으로 추가의 첨가제를 포함한다. 본 발명의 조성물은, 구체적으로, pH 4.5 - 9.0 범위를 가진다. 만약 목적한다면, 이들 조성물은 Na3C6H5O7?2H2O, C4H6O4, Na2C4H4O4?6H2O, 2,2-비피리딘, 티오-디아세트산, 디티오디아세트산, 트리톤(Triton) X-114, Brij 58, 디메틸아미노보란(DMAB), Na2C2H3O2, C3H6O3 (90%), NH4SO4 및 RE610 (RE610: 소듐 폴리(옥시에틸렌)페닐 에테르 포스페이트)으로 구성되는 군으로부터 선택한 첨가제를 포함할 수 있다.
컨덕터 트랙 상호접촉부에 대안의 물질을 도입하는 것 및 신규한 공정 단계는 칩, 심지어 감소된 크기의 소자 구조의 신호 전달 속도를 높이는 것을 가능하게 하기 위한 결정적인 조건을 나타낸다. 구리 다층 상호접촉부의 제조 방법에서 다공성 절연 물질의 동시적인 집적으로 확산 장벽을 필연적으로 사용하는 것은 근본적인 문제점의 복잡성을 해결하는 것을 가능하게 하였다. 이는 장벽 물질 그 자체의 선택에 관련되지만, 또한 무전해(자가촉매) 석출 방법의 선택에도 관련된다.
본 발명의 목적을 달성하기 위한 시도는 동시에, 예컨대 Pd 촉매 핵에 의한 세척 및 활성화에 대한 신규 방법의 개발을 초래하였다. 종래 구리 컨덕터 트랙 및 구리 전해도금(전기분해)의 확립된 방법에 의한 접촉 홀의 이중 다마스크형 구조화는 여기서, 기술적인 제조 공정 내에서의 물질의 선택 및 따라서 물질의 집적 및 제조 공정을 제한하는 경계 조건을 나타낸다.
ITRS 로드맵 (Internnational Technology Roadmap for Semiconductors 2002 Update, Interconnect, SIA San Jose, CA, 2002, pp.74-78)에서 언급한 장벽-층 두께는 10 nm 미만이며, 차세대 CMOS 기술에 대해서는 90 nm 이하이며, 이는 높은 가로세로 비를 갖는 구조에 있어서 균일한 층 두께의 그런 박층의 석출과 관련한 장벽 물질 및 제조 기술에 대한 주된 도전을 나타낸다.
구리 상호접촉부의 작동 신뢰성에 대한 결정적인 팩터는 확산 장벽의 안정성이며, 이는 구리 종이 인접한 절연 계층(interlayer) 내로 및 활성 트랜지스터 영역 내로 확산되는 것을 막기 위한 것으로 의도된다.
조성물을 구체적으로 최적화시키는 것은 합금에서 얻어지게 되는 난융 금속의 중량비의 증가를 초래하며, 3성분 확산 장벽의 박층의 형태학 또는 필요한 두께로 꼭대기 층을 최적화시키는 것을 또한 달성하였다.
Cu는 컨덕터 트랙 구조를 제조하기 위한 전기적 컨덕터로서 사용하며 그리고 이 경우 다른 물질 상에 석출시킨다. Cu로부터 이 물질을 제한하지 않기 위하여, 3성분 전기적 도전성인 NiMR 금속 합금을 소위 확산 장벽으로 사용한다. 만약 밑에 놓인 물질이 절연물이라면, NiMR을 무전해 공정으로 석출할 수 있도록 하기 위하여 촉매에 의한 활성화를 발생시킨다. 만약 밑에 놓인 물질이 촉매에 의해 활성화되고 그리고 전기적으로 도전성이라면, 예컨대 스퍼터링된 Co 금속이라면, 활성화 없이 NiMR 석출이 발생할 수 있다. Cu 상호접촉부용 Cu는, 캐소드로서 작용하는 이 방식으로 석출된 NiMR 장벽층의 도움으로 전해도금에 의해 연속하여 도포시킨다. 이는 추가 활성화 없이 또는 전기적으로 접촉하는 층 또는 결정핵생성 층의 적용 없이 장벽 물질 상에서 직접 발생한다.
이 유형의 니켈-함유 합금 물질의 추가 응용은, 산화 방지를 위해, 박막 스트레스를 유도하기 위해 및 전해이동 안정성을 위해, CMP 평준화 이후 또는 건조-에칭 공정 이후 노출된 Cu 표면을 캡슐화하기 위한 Cu 컨덕터 트랙 구조 상에 NiMR 장벽층의 선택적인 무전해 석출을 구성하는데 있다. 치환 방법에 의해 NiMR 층 성장이 개시되며, 여기서 Pd 촉매 핵(활성화)이 구리 표면 상에 석출된다. 이 유형의 개시가 하이포포스파이트를 환원제로서 이용하는 무전해 석출에 필요한데, 그 이유는 구리의 촉매 활성이 예컨대, Au, Ni, Pd, Co 또는 Pt보다 낮기 때문이다. 종래의 활성화 방법(Pd 용액으로, Sn 이온의 산화에 의한 Pd 이온의 환원)에서, 구리 상호접촉부 상에서 선택적으로 촉매층을 제조하는 것은 어렵다. Pd 핵이 전체 표면에 부착되며, 그리고 선택적인 무전해 석출이 가능하지 않다. NiMR 층 성장의 개시는 또한, 사전 세척 이후, 또는 Cu 표면의 탈옥사이드화 이후, 추가 환원제, 예컨대 DMAB을 첨가함으로써 무전해 석출 용액을 직접 개질시킴으로써 발생할 수 있다.
두 경우에서, 금속계 확산 장벽층을 사용하는 것은 구리 상호접촉부 필름과 장벽 물질 사이의 접착의 향상을 초래한다.
본 발명은 무전해 석출용 현상 혼합물을 안정화시키기 위한 첨가제, 즉 열역학적으로 준안정 상태의 안정화를 위한 첨가제를 포함하는 조성물을 제공한다. 이는 석출 조의 서비스 수명의 연장을 초래한다. 동시에, 이들 첨가제를 첨가하는 것은 가로세로비가 증가한 집적 소자의 컨덕터 트랙 및 접촉 홀의 치수에 있어서 감소와 동시에 이 공정에서 일정하고 균일한 층 성장을 촉진한다.
따라서 본 발명은, Cu 상호접촉부 밑의 결정핵생성 층과 확산 장벽의 조합으로 사용하기 위해, 그리고 추가로 구리 상호접촉부 표면 상에 캡슐화 장벽으로서 사용하기 위해, 촉매에 의해 활성화된 절연층 상에, 예컨대 스퍼터링된 코발트로 활성화된 SiO2 상에 무전해 석출에 의해 장벽층으로서 전기적 도전 구조를 제조하기 위한 신규 방법에 관한 것이다.
이 신규 방법은, 특히 NiReP, NiMoP, NiWP, NiReB, NiMoB, NiWB, NiRePB, NiMoPB 또는 NiWPB 합금을 장벽층으로 사용하는 것을 특징으로 한다.
장벽의 열 안정성을 증가시키는 난융 금속 분획은 이들 합금 중에 높은 원자-퍼센트로 존재하며, 예컨대 몰리브덴은 24 at-% 이하, Re는 23 at-% 이하 그리고 텅스텐은 15 at-% 이하이다. 바람직하게는, 몰리브덴은 3 내지 24 at-%의 양, 또는 Re이 2 내지 23 at-%의 양 또는 텅스텐이 5 내지 15 at-%의 양으로 존재하는 것을 특징으로 한다.
본 발명은, 특히 구리로 이루어진 금속 기재의 표면 상에 금속-합금 박막을 무전해 석출시키는 방법에 관한 것으로서, 이하의 단계를 포함한다:
구리 상호접촉부 표면을 세척(탈옥사이드화)하는 단계로서, 만약 필요하다면 연속하여 상호접촉부 표면을 활성화시키는 단계, 및
사전-제조된 자가촉매 도금 용액을 제공하는 단계, 및
연속하여 상기 기재를 분무시키거나 또는 기재를 사전-제조된 화학적 도금 용액에 액침(dipping)시키는 단계.
특히, 이는 금속 박층을 무전해 석출시키는 방법이며, 여기서 금속-합금 박막의 금속이 Ni, Co, Pd, Ag, Rh, Ru, Re, Pt, Sn, Pb, Mo, W 및 Cr으로 구성되는 군으로부터, 바람직하게는 Cu, Ag, Co, Ni, Pd 및 Pt로 구성되는 군으로부터 선택한 금속을 포함한다.
이 방법은 바람직하게는 자가촉매 도금 용액을 사용하여 수행하며 본질적으로 표면-활성 성분을 함유하지 않는 것이다.
그렇지만, 사용하는 베이스 용액은 또한 1 이상의 표면-활성 성분을 포함하는 자가촉매 도금 용액일 수 있다. 만약 목적한다면, 전해도금 용액의 조 서비스 수명을 연장시키기 위한 안정화제와 같은 첨가제를 용액에 첨가할 수 있다.
확산 장벽의 층 성능 및 성질을 향상시키기 위한 첨가제를 이 공정에서 사용하는 도금 용액에 첨가하는 것 또한 가능하다.
Cu 상호접촉부 표면, 예컨대 Pd 촉매 핵의 세척 및 활성화를 위한 방법에 있어 암모니아- 및 하이드로플루오르산을 함유하지 않은 혼합물이 유리할 수 있다.
선행 기술로부터의 비제한
신규로 제조한 수성 조성물을 확산 장벽과 결정핵생성 층의 조합을 무전해 석출시키는데 사용할 수 있다. 이는 본 발명의 조성물을 사용하는 단일 공정 단계에서 발생할 수 있다. 그렇지만, 상기 조성물은 Cu 상호접촉부 상에 캡슐화 물질을 석출시키는데 또한 사용할 수 있다.
무전해 석출 방법은 특히 소위 다공성 절연 물질을 사용하는 확산 장벽의 선택적 석출에 적합하다. 종래의 PVD 방법 및 CVD 프리커서(precursor)가 이들 물질의 상대적으로 및 기계적으로 불안정한 소공에 침투하는 것으로 알려져 있으며, 이들을 장벽의 석출 동안 부분적으로 봉인시키거나 또는 폐쇄시키는 것이 가능하다.
본 발명의 방법에 따라 신규 조성물을 사용하여 무전해 도금 방법에 의해 3성분 합금 물질을, 200 Å 이하의 필름 두께를 갖는 매우 얇고 효율적인 장벽 필름으로서 석출할 수 있다. 따라서, 그들은 표면 성질, 균일한 단계 커버리지 및 상호접촉부의 플랭크(flank) 코팅과 관련하여, 초대형 스케일 집적(ultra large scale integrated, ULSI) 회로에서, 종래 기술보다 더 많은 양으로 컨덕터 트랙 치수의 요구조건을 일치시킨다.
캡슐화 층으로서 이들 전기적으로 도전성인 합금 물질을 특정 응용하는 것의 구체적인 장점은 상호접촉부 물질로서 Cu 상에 장벽층을 선택적으로 석출하는데 있다.
높은 함량의 난융성 금속, 예컨대 24 at-% 이하의 몰리브덴은 Cu 확산과 관련하여 향상된 장벽 성능을 유리하게 야기시킨다.
NiMoP 합금은 Cu 상에 무전해 석출시키기 위한 바람직한 물질이며, 그 이유는 소량의 Mo가 합금의 열 안정성을 증가시키며 따라서 구리에 대한 확산 저항을 향상시키기 때문이다.
본 발명에 따라 사용하는 3성분 장벽 물질은 추가로, 250μΩ㎝ 이하의 낮은 비저항으로 높은 전기 전도성을 가진다. 이는 소자 구조를 소형화시킴에 따라 신호 전달 지연 ("RC 지연")의 감소를 야기시킨다.
소자가 작동하는 동안 전해이동 효과에 의한 컨덕터 트랙의 전체 저항 및 실패의 가능성은 유전 물질, 예컨대 SiC 또는 SiN과 비교시 최소화되며, 또는 어떤 경우 공정 파라미터의 적절한 선택을 통해, 또한 연속적으로 프로세스를 모니터링함으로써 상당히 억제된다.
본 발명에 따른 전기적으로 도전성인 3성분 장벽은 구리/금속 확산 장벽/절연 매트릭스 계면과 관련하여 향상된 계면 품질을 야기시킨다. 구리 종의 확산 및 전해이동 현상은 금속/금속 계면에서 활성화 에너지를 증가시킨 전이 장벽으로써 억제된다.
동시에, SiC 또는 SiN과 같은 본래의 유전 물질과는 대조적으로, 금속들의 서로에 대한 강한 결합은 구리 상호접촉부 물질에 대한 장벽층의 접착을 증가시키고 그리고 더 미세한 상호접촉부를 더 유리하게 제조하는데 기여한다.
추가로, 개질시킨 조성물은 본 발명에 따른 무전해 석출 조의 조 서비스 수명의 연장(안정화)을 보장한다. 동시에, 석출된 합금의 형태학 및 층 성장은 장벽 작용과 관련하여 유리하게 영향을 미친다.
석출 조의 서비스 수명이 연장되는 것은 화학 물질의 소비를 감소시키게 된다. 추가로, 제조 공정에 관여하는 작업이 감소하고, 그리고 제조 비용이 따라서 또한 낮아진다. 게다가, 첨가제를 첨가하면 일정하고 균일한 층 성장을 촉진하고 동시에, 가로세로비를 증가시킨 집적 소자에 있어서 컨덕터 트랙 및 접촉 홀의 치수가 감소하게 된다.
본 발명의 추가 장점은, 수용액으로부터 하나의 공정 단계에서 확산 장벽과 결정핵생성 층의 조합으로 불리는 것을 제조하기 위한 3성분 합금의 무전해 석출 방법에서 보여진다.
결과적으로 상기 장점은 수용액으로부터 동시에 연속적으로 구리를 전해도금시킴으로써 반도체 기술에서 집적 회로를 제조하기 위한 개별 공정 단계를 제거한 간소화된 공정이다 (도 1). 반도체 산업에서 일반적으로 사용하는 것으로서, 습식-화학적 클러스터 석출 단위에서 완전 습식-화학적 공정 방법이 따라서 가능하다 (도 1).
캐소드와 접촉하는 3성분 금속 장벽층 상에 상호접촉시키기 위해 구리를 전해도금시킨다. 접촉 홀과 상호접촉부 트렌치에 걸쳐 위치하는, 전기분해에 의해 석출된 과량의 구리를, 예컨대 화학적/기계적 폴리싱(CMP)으로 제거한 후, 구리 표면을 세척한다. 연속하여 Pd-함유 혼합물의 보조로 이온 도금시킴으로써 구리 표면 상에 촉매 핵을 석출시킬 수 있다 ("시멘트화", 전하 교환에 의한 전기화학적 석출). 이 유형의 전기화학적 전하 교환은 절연층 상에서는 가능하지 않다. 따라서 이하의 작업예에 도시한 바와 같이, 촉매 핵은 연속하여, 예컨대 NiMoP의 Cu 상호접촉부 상에서만 선택적인 무전해 석출을 가능하게 한다 (도 2).
바람직한 범위와 수치를 포함하는 공정 파라미터의 편차 범위
바람직한 농도 범위는 이하의 표에 예시하였다.
표 1: 3성분 NiP 합금을 석출시키기 위한 무전해 도금 용액의 조성 및 공정 파라미터
Figure 112005064045378-pct00001
표 2: 3성분 붕소-함유 합금을 석출시키기 위한 무전해 도금 용액의 조성 및 공정 파라미터
Figure 112005064045378-pct00002
결정적인 제한점
NiMoP에 있어서, 작업예의 용액은 pH 9를 가져야 하며 이 수치로부터 ±1 이상을 벗어나지 않아야 하는데, 그 이유는 그렇지 않으면 상이한 장벽 특성을 가지는 개질된 합금 조성물을 초래하기 때문이다.
카르복실산과 그것의 염을 착화제로서 적절히 사용함으로써 완충 작용을 얻는다.
석출 온도는 최대 90℃를 초과하면 안되는데, 그 이유는 그렇지 않으면 자가촉매 도금 용액의 자발적인 분해를 수반하기 때문이다. 일반적으로, 석출 온도를 증가시키면, 조 안정성이 감소하고 따라서 석출 용액의 조 서비스 수명이 감소하게 된다.
공정 또는 방법의 편차
본 발명은 사전 세척 및 활성화 단계에 의해 전기적으로 도전성인 구조를 제조하는 방법을 제공한다. 세척 작용을 향상시키기 위하여 알콜, 예컨대 에탄올 또는 이소프로필 알콜로 린싱함으로써 세척 순서를 선택적으로 연장할 수 있다. 세척은 또한 기계적인 브러시 공정("문지르기")을 사용함으로써 지지될 수 있다.
Pd 활성화 용액을 염, 예컨대 팔라듐 클로라이드 또는 팔라듐 아세테이트로부터 제조할 수 있다.
첨가제를 첨가함으로써, 예컨대 EDTA 또는 쿼드롤(Quadrol: 에틸렌디아민-N,N,N',N'-테트라-2-프로판올)과 같은 착화제룰 첨가함으로써 Pd 활성화 용액을 변화시킬 수 있다.
첨가제, 예컨대 표면-활성 성분, 예컨대 Re610 또는 트리톤(Triton) X-114, 또는 폴리에틸렌 글리콜에 의해 Pd 활성화 용액을 보조할 수 있다 (트리톤 X-114: 폴리(옥시에틸렌) 옥틸 페닐 에테르 또는 모노(1,1,3,3-테트라메틸부틸)페닐)에테르).
본 발명은 분무 또는 액침 공정에 사용하기 위한 무전해 석출 용액을 제조하며, 그 용액은 주된 합금 성분으로서 1 이상의 제1금속, 착화제, 환원제 및 pH를 4 내지 12 범위로 맞추는 pH 조절제를 포함한다.
본 발명의 특정 구체예에서, 제2금속 성분을 포함하는 무전해 석출 용액을 제공하며, 이는 확산 장벽의 장벽 성능을 향상시킨다. 제1착화제에 더하여, 1 이상의 추가 착화제는 카르복실산 및 아미노산으로 구성되는 군으로부터 선택한다.
용액의 pH는, 수산화물 염기, 예컨대 수산화암모늄, 수산화나트륨, 수산화칼륨 용액 또는 테트라메틸-수산화암모늄 (NH4OH, NaOH, KOH, TMAH)을 첨가함으로써 7 내지 9의 범위로 맞춘다.
반도체 소자에 적용하기 위하여, 유리-알칼리(alkali-free) 염기가 특히 바람직하다.
무기산을 첨가함으로써 pH를 또한 4 내지 7의 범위로 맞출 수 있다.
첨가제로서 계면활성제를 광범위한 목적으로 선택적으로 사용할 수 있다. 이들은 음이온계(카복실레이트, 설페이트 또는 설포네이트기와 같은 작용기 함유) 또는 비이온계(예컨대 폴리에테르 체인) 계면활성제일 수 있다.
사용할 수 있는 첨가제는 선택적으로 2,2-비피리딘, 티오아세트산,티오디글리콜산, 디키오디글리콜산, 암모늄 티오락테이트, 암모늄 티오글리콜레이트, 티오보레이트, 붕산, 티오설페이트, 소듐 디티오나이트, 보랙스, 벤젠의 글리세롤 및 하이드록실 및 암모늄 유도체 (예컨대 3,4,5-트리하이드록시벤조산, 하이드로퀴논, 메톨, p-페닐렌디아민, 로디날(Rodinal) 및 페니돈(Phenidone))이며, 개별 성분 및 서로 조합한 것을 사용할 수 있다.
만약 목적한다면, 무기 염, 예컨대 마그네슘 화합물을 또한 첨가제로서 사용할 수 있다.
응용 및 사용 분야
본 발명은 조 서비스 수명이 연장된 무전해 석출 조(열역학적으로 준안정한 상태인 안정화)에 사용하기 위한 조성물을 제공한다. 본 발명에 따르면, 앞서 열거한 적절한 첨가제를 첨가함으로써 향상된 성능을 얻을 수 있다. 서비스 수명이 이렇게 향상되는 것은 화학물질의 소비의 감소를 초래하고 게다가 제조 공정에 관여하는 작업을 감소시키고 따라서 또한 제조된 생성물의 비용을 감소시킨다. 이들 첨가제는 또한, 일정하고 균일한 층 성장을 촉진시키며 동시에 가로세로비를 증가시킨 집적 소자의 컨덕터 트랙과 접촉 홀의 치수를 감소시킨다.
장벽 물질을 (조성 및 미세구조와 관련하여) 연구하기 위해, 40Å의 코발트로 스퍼터링시킨 SiO2/Si 웨이퍼 상에 3성분 니켈계 합금의 무전해 석출을 수행하였다. NiReP 합금을 석출시키기 위해, 산성 금속-석출 용액을 사용하였으며, 예컨대 NiSO4 × 6H2O 0.03 - 0.1 M, 페르헤네이트(Perrhenate) 0.001 - 0.01 M, 착화제로서 시트르산, 환원제로서 하이포포스파이트 및 첨가제를 포함한다. 50 - 80℃ 범위의 온도에서 금속-석출 조를 작동하였다. 장벽층의 두께는 10 내지 30 nm 사이에서 다양하다. 캡슐화시킨 합금 필름을 4-포인트 프로브 층 저항 측정장치, 오제이 전자 분광기(Auger electron spectroscopy, AES), 원자력 현미경 및 X-선 회절(XRD)로써 분석하였다. 박막의 결정학적 구조에 대한 연구는 글랜싱 입사(glancing incidence)를 갖는 XRD에 의해 수행하였다. Cu 장벽/SiO2/Si 시스템의 규소 표면 상에서 장벽 효율성은 우선적으로 주서 전자 현미경(SEM)으로 선택적인 Secco 에칭 방법을 사용하여 측정하였다. 구리 표면 활성화를 분석하기 위해, 층 순서 Cu(150 nm)/TiN(10 nm)/SiO2(500 - 1000 nm)를 갖는 기재를 Si 웨이퍼 상에 사용하였다. Inoclean 200TM - 사후-CMP 세척 용액으로 세척함으로써 우선 Cu 표면을 제조하였으며 이후 Pd 이온 용액으로 활성화시켰다 (Inoclean 200TM: 묽은 카르복실산 에스테르와 인산의 혼합물). 대안으로서, 자가-배열 NiMoP 장벽이 성장하는 것을 허용하기 위해 이런 활성화를 사용하였다. 대안으로서, 묽은 HF 용액, 옥살산 및 다른 무기산, 예컨대 황산을 사용하여 이런 세척을 또한 수행할 수 있다. 디메틸아미노보레인(DMAB)을 무전해 금속-석출 조에 직접 첨가함으로써 직접 무전해 금속 석출을 얻을 수 있다. 에너지 분산 X-선 측정(EDX)으로 선택도를 분석할 수 있다.
고-용융 금속 성분을 상당량 함유하는 3성분 합금을 제공하도록 석출 수용액을 디자인하였다. 석출된 Ni계 박막의 기본적인 조성은 AES 깊이 프로파일링 방법으로 산출하였다.
확산 장벽과 접촉층의 조합의 용도
이들 층의 깊이 프로파일은 니켈이 깊이의 함수로서 균일하게 석출되었음을 의미하며, 인은 상부 표면 층 및 장벽/SiO2 계면의 고-용융 금속에 농축되는 경향이 있다는 것을 의미한다. 다양한 합금 중 니켈, 인 및 고-용융 금속 성분이 표준화된 원자 분획을 보인다. 니켈 분획은 대략 60 - 70 at-%로 상대적으로 일정하며, 나머지 성분들 특히 인의 경우 더 큰 편차가 측정된다. 본원에서 제조한 모든 3성분 합금은 상당 비율의 고-용융 금속을, 예컨대 NiMoP 박막에 대해 ~23 at-%까지 함유한다.
하이포포스파이트 또는 아미노보레인을 함유하는 금속-석출 용액으로부터 다중금속 합금을 무전해 석출시키는 동안, 환원제[6]의 병렬 산화 반응의 결과로서 인 (또는 붕소)이 필름 층에 동시에 석출된다.
3성분 합금의 조성에 대한 실험적 조건의 영향을 연구하였다 (도 3). 박막 조성에 영향을 미치는 것으로 드러난 팩터는 사용한 고-용융 금속 및 착화제의 유형 뿐 아니라 고-용융 금속 및 착화제의 농도이었다. 결과로부터 보여지는 바와 같이, 인을 소비하면서 몰리브덴의 동시-석출이 발생하였다. 다량의 고-용융 금속을 도입시키면 따라서 외부 무전해 석출 조의 용액 중에 고-용융 금속의 이온의 상대적 농도를 조절함으로써 다양한 3-성분 합금 필름을 얻는다.
고-용융 금속을 첨가하면 그레인 바운더리[8]를 따라 확산 경로를 차단함으로써 석출물의 열안정성 및 장벽 성능을 향상시킨다고 제안되어 왔었다. 석출 동안 합금은 무정형이다. 사실, 많은 합금 필름이 무정형이며, 사후-열 처리 이후 그들의 구조가 변화되면서 석출 동안 준안정하다.
NiMoP의 경우, XRD를 사용하여 컨디셔닝 이후, 무정형 매트릭스 내에 새겨진 미세결정질로 된 다결정형 미세구조를 도시하였다. 4-포인트 프로브 기술을 사용하여, 두께 10 - 30 nm인 NiMoP 박막의 저항을 측정한 결과 60 내지 70 μΩ의 범위이었다. 그런 낮은 저항 수치는 전체 상호접촉부 도전 저항에 대한 장벽층의 기여를 최소화시키는데 바람직하다. 고-용융 금속의 함량 및 그에 따라 동시 석출된 환원제 성분 및 확산 장벽의 성능에 대한 관련 박막 미세구조의 영향을 연구하였다. Secco 에칭을 사용하여 장벽 효율성을 추적하였다. 무전해 공정으로 석출시킨, 두께 30 nm인 NiMoP의 박층이 450℃ 이하에서 1시간 동안 안정하였음을 발견하였다.
구리 컨덕터 트랙 구조의 캡슐화에 대한 용도
구리 상감 구조 상에 금속 장벽으로서 개발된 3성분 합금을 사용하는 것과 관련하여, 다수의 문제점이 드러났다. 가장 결정적인 측면은 Cu 기재 상에서 완전히 선택적인 석출이다. 연구한 니켈계 합금이 Cu/자가-배열 장벽 계면의 층 분리를 피하기 위한 바람직한 물질인데, 그 이유는 Ni이 Cu와 강력한 공유 결합을 형성하여, 바운더리 층의 접착에 바람직한 영향을 미치기 때문이다. 게다가, Cu 표면의 정돈(preparation) 및 무전해 금속-석출 조의 안정성이 결정적인 문제점을 나타내는데 그 이유는 후자가 열역학적으로 준안정한 평형상태이며 자발적으로 분해하는 경향이기 때문이다. Cu 표면의 정돈은 따라서 이들 촉매 공정에서 중요한 역할을 담당한다. 무전해 합금 석출 이전에, 구리 산화물을 CMP에 의해 제거하고 그리고 Pd 촉매 활성화를 포함하는 습식 공정을 개발하였다. 우선적으로, 유기산을 함유하는 사후-CMP 세척 용액을 사용하는 산 세척을 수행하여 선택적으로 구리 산화물을 제거하였다. 다음 단계에서, 불연속 Pd 결정핵생성 층을 석출시킴으로써 Cu 표면을 촉매에 의해 활성화시켰으며, 이는 하이포포스파이트-함유 금속-석출 용액을 사용하여 3성분 합금을 무전해 석출시키는 것을 가능하게 하였다 (도 2).
표 3: AES 깊이 프로파일 분석에 의해 측정한 3-성분 합금 박막의 조성
Figure 112005064045378-pct00003
활성화 공정의 각 단계(표면의 세척, 활성화 및 석출)의 효과를 석출물의 표면 형태학, 표면 조성 및 표면 선택성과 관련하여 추적하였다. 세척 이전, CMP 잔류물을 관찰하였다 (도 4a 참조). 2분 동안의 사후-CMP 세척 이후, 이들 잔류물을 제거하였으며, Cu 표면의 품질은 감소하지 않았다 (도 4b). 연속적인 활성화 단계는 표면 세척에 매우 민감하며, 조밀한 Pd 결정핵생성을 얻었다 (도 4c).
세척 및 활성화 이후 표면 조도에 대한 효과를 AFM으로 연구하였다. 세척 처리를 더 길게 하면 Cu 표면의 조도를 감소시키는 것이 일반적인 경향이다. 이 경향은 또한 활성화 이후에도 유지된다. 표면을 거칠게 함으로써 Pd 결정핵생성을 수행하였으며, 이는 매끄러운 Cu 표면 상에 분리된 금속 아일렛(islet)의 석출 때문이다. 이 연구에서 시험한 조건에서 2분 지속하는 세척 처리는 만족할만한 결과를 제공한다는 것을 발견하였다. 연구한 무전해 금속 석출의 개시 단계에서 석출된 장벽 필름의 그레인 성장은 10초 내지 60초 사이에서 발생하였다. 석출물은, 미세-그레인 구조로부터 약간 콜리플라워-유사 구조인 형태학으로 변화한다 [9]. 이런 관찰은 AFM 측정으로 지지되며, 정상적인 발전 없이 초기 석출 단계에서 30 내지 60초 이후 표면이 거칠어지는 것을 보여준다 (도 5a). 장벽 두께는 석출 시간에 대해 선형 의존성을 갖지며, 단기 석출(20초)은 목적하는 두께를 얻는데 적당하다는 것을 발견하였다. 석출 시간이 짧은 것은 높은 처리량을 목적하는 경우의 제조에 있어 상당히 흥미를 끈다 (도 5b).
Cu 기재 상에서 다양한 비-도전성 및 장벽 물질, 예컨대 SiO2, SiC, SiOC, SiN, TiN 및 TaN에 대한 무전해 NiMoP 석출 공정의 선택성을 EDX로 연구하였다. SEM 및 EDX 측정으로부터 보여지는 바와 같이, 커버 기재 상에서 성공적으로 선택성을 얻었다 (실시예 3). 구리 기재의 경우와는 달리, 다른 물질 상에서는 석출이 관찰되지 않았으며, 이 경우 Cu, Ni, Mo 및 P 성분을 EDX로 검출하였다. 패터닝된 기판 상에서 현상시킨 무전해 금속-석출 공정 동안의 선택적인 석출을 검출하였다. 일반적으로, 짧은 세척 및 활성화 시간에서 최적 선택성을 달성하였다. 도 6a는 NiMoP 합금에 의해 선택적으로 캡슐화시킨 Cu 다마스크형 구조의 사진을 보여준다.
일반적으로, Pd 촉매 접종에 의한 활성화는 비-촉매 표면 상에 무전해 금속-석출 반응을 개시하기 위하여 필요하다. 다만, 추가로 촉매는 무전해 금속-석출 조에 대한 잠재적인 오염원일 수 있으며 가공 동안 활성화제 용액의 전달에 의해 석출 조를 불안정하게 만든다. Cu 표면 상에서 하이포포스파이트 화합물을 환원제 성분으로 사용하는 종래 무전해 금속 석출의 경우, 사전 Pd 활성화 없이 무전해 금속 석출을 얻을 수 없다. Cu의 촉매 특성에도 불구하고, 하이포포스파이트는 Cu 표면 상에서 Ni2+ 또는 Co2+를 환원시키지 않는다. 세척한 Cu 기재 상에서 0.02 - 0.06 mol/L의 DMAB을 Pd 활성화시키지 않은 금속-석출 조에 첨가하는 것에 의한 무전해 NiMoP 석출 공정을 연구하였으며, 그리고 Cu 컨덕터 트랙 구조의 선택적인 캡슐화를 관찰하였다 (도 6b 참조).
3-성분 예컨대 NiMoP 합금 필름을 분석하였으며, 결과적으로 저항 수치가 현저히 낮았으며 Cu에 대한 접착이 우수하였다. 무전해 석출 공정을 사용하여 초박형 석출물을 얻었다. 450℃ 이하에서 확산 장벽의 효율성을 나타내었다. 무전해 공정의 선택성이 높다는 것은 이들 층을 사후-CMP 캡슐화로서 사용하는 것에 특히 많은 관심을 끌게 한다. 이들 필름을 선택적인 금속 캡슐화 층으로 사용하는 것은 비-도전성 캡슐화 층, 예컨대 SiN 또는 SiC에 비해 구리로 이루어지는 집적 회로의 전해이동 신뢰성을 향상시킬 수 있다.
이하의 실시예는 본 발명의 보호 범위내에 속하는 것으로서, 본 발명을 잘 이해하기 위하여 그리고 예시하기 위하여 주어진다. 그렇지만, 설명한 발명의 원칙의 일반적인 유효성 때문에, 이들 실시예 만으로 본 발명의 보호 범위를 감소시키는 것은 적절하지 않다. 또한, 인용된 특허 명세서의 내용은 본 명세서의 발명의 개시의 일부로서 고려되어야 한다.
실시예 1
단계 1 (세척):
사후-구리 CMP 세척 혼합물, 예컨대 Merck 제조 CuPureTM Inoclean 200 (디메틸 말로네이트 2-4%, 1-메톡시-2-프로판올 2-4%, 메틸 아세테이트 < 0.5% 및 포 스포르산 < 0.5%)을 사용하여 구리 표면으로부터 접착성 구리 산화물 및 유기 구리 화합물을 제거하였다. 본원의 세척 용액은 80% 용액으로 사용할 수 있거나 또는 액침 또는 분무 방법으로 10% 이하의 용액으로 희석하여 사용할 수 있다. 만약 목적한다면, 세척을 위해 에탄올 또는 이소프로판올에 의한 추가 액침 단계를 수행할 수 있다. 또한, 공정 단계를 삭제하기 위하여 세척 혼합물에 알콜을 직접 첨가할 수 있다.
실험 조건:
Inoclean 200 세척 용액(10% 희석) 중에 2분 액침, 탈이온수로 30초 린싱 및 블로우(blow) 건조시키지 않음.
Inoclean 200 세척 용액(10% 및 50% 희석)으로 2분 분무, 탈이온수로 30초 린싱 및 블로우 건조시키지 않음.
알콜 사용: Inoclean 200 세척 용액(10% 희석) 중에 2분 액침, 탈이온수로 30초, 이소프로필 알콜로 60초 및 탈이온수로 10초 린싱, 및 블로우(blow) 건조시키지 않음.
단계 2 (활성화):
이 방식으로 세척한 Cu 표면을 Pd2+-함유 용액으로 처리함으로써 전기화학적 전하 교환에 의해 선택적으로 활성화시켰다.
활성화 용액의 조성:
a) 아세트산 5.0 mol/L
PdCl2 1 × 10-3 mol/L
HCl (37%), 1 × 10-4 mol/L
b) 아세트산 5.0 mol/L
Pd(OAc)2 1 × 10-3 mol/L
HCl (37%), 1 × 10-3 mol/L
실험 조건:
NiMR의 세척, 활성화 및 석출 단계를 상당히 작은 시간 간격으로 순서대로 진행한다.
우선 Cu 표면을 희석시킨 세척 용액 (10% 또는 50%) 중에 액침시키고, 탈이온수로 간단히 린싱하고, 블로우-건조 없이, 실온에서 10초 또는 20초 동안 Pd2+ 용액 내에서 탈이온수로 간단히 린싱한다. 블로우-건조는 수행하지 않았다.
단계 3 (Pd 활성화를 병용한 자가촉매 석출):
Pd-핵에 의해 활성화된 Cu 표면 상에 3성분 금속 합금, 예를 들어 NiMoP를 석출시킨다.
이를 위해, 베이스 전해질 1을 위한 스탁 용액을 제조하였다. 최종 석출 용액으로서 250 ml의 부피를 사용하였다. 스탁 용액은 해당 비율로 혼합하였다.
베이스 전해질 1의 조성:
NiSO4 × 6H2O = 0.1 mol/l (= 26,29 g/L)
Na3-사이트레이트 × 2H2O = 0.09 mol/l (= 26,47 g/L)
Na2MoO4 × 2H2O = 0.001 mol/l (= 0.24 g/L)
석신산 = 0.2 mol/l (= 23.62 g/L)
NaH2PO2 × H2O = 0.2 mol/l (= 21.20 g/L)
각각의 성분들로 스탁 용액을 제조하는데, 용액이 동일한 부피 비율로 서로 혼합되어 각각의 베이스 전해질을 형성하도록 그 농도를 선택한다. 이를 위해 물질들은 1 L 메스 플라스크에서 탈이온수를 사용하여 용해시켰다.
스탁 용액 K1 = 131.5 g/L NiSO4 × 6H2O
스탁 용액 K2 = 132.4 g/L Na3-사이트레이트 × 2H2O
스탁 용액 K3 = 1.2 g/L Na2MoO4 × 2H2O (베이스 전해질 1의 경우)
스탁 용액 K4 = 118.1 g/L 석신산
스탁 용액 K5 = 106.0 g/L NaH2PO2 × H2O
최종 석출 용액을 제조하기 위해, 먼저 50 ml의 스탁 용액 K1 및 50 ml의 스탁 용액 K2를 함께 첨가하였다. 이와 동시에, 50 ml의 스탁 용액 K3 및 50 ml의 스탁 용액 K4를 함께 첨가하였다. 그 후에 상기 두 혼합물을 혼합하였다. 교반 하에 50% NaOH 용액을 사용하여 pH 값을 9.0 이상으로 조정하였다. 스탁 용액 K5는 마지막에 첨가하였다.
베이스 전해질 2의 조성:
NiSO4 × 6H2O = 0.1 mol/l (= 26.29 g/L)
Na3-사이트레이트 × 2H2O = 0.09 mol/l (= 26.47 g/L)
Na2MoO4 × 2H2O = 0.001 mol/l (= 0.24 g/L)
석신산 = 0.01 mol/l (= 1.18 g/L)
NaH2PO2 × H2O = 0.2 mol/l (= 21.20 g/L)
베이스 전해질 3의 조성:
NiSO4 × 6H2O = 0.1 mol/l (= 26.29 g/L)
Na3-사이트레이트 × 2H2O = 0.09 mol/l (= 26.47 g/L)
Na2MoO4 × 2H2O = 0.001 mol/l (= 0.24 g/L)
석신산 = 0.01 mol/l (= 1.18 g/L)
NaH2PO2 × H2O = 0.3 mol/l (= 31.8 g/L)
베이스 전해질 4의 조성:
NiSO4 × 6H2O = 0.1 mol/l (= 26.29 g/L)
Na3-사이트레이트 × 2H2O = 0.09 mol/l (= 26.47 g/L)
Na2MoO4 × 2H2O = 0.001 mol/l (= 0.24 g/L)
석신산 = 0.2 mol/l (= 23.62 g/L)
NaH2PO2 × H2O = 0.2 mol/l (= 21.20 g/L)
첨가제의 부가:
모든 베이스 전해질 1 내지 4에 첨가제를 부가할 수 있다. 부가 후, pH를 9.0에 맞추기 이전, 3.75 ppm의 디티오디글리콜산 또는 75 ppm의 Brij 58을 개별적으로 또는 둘을 합하여 첨가하였다.
실험 조건:
세척 및 Pd 활성화 이후, 기재를 전해도금 용액에 액침시켰다 (용액을 교반시켰다). 혼합물을 55℃로 가열하였다. 2분 동안 자가촉매 석출을 수행하였다. NiMoP 합금을 Pd 핵 상에 석출시킨 이후, 금속 광택이 있는 층을 통해 보이기 시작하였다. 합금의 석출 이후, 기재를 탈이온수로 린싱하고 질소 기체를 사용하여 주의하여 블로우 건조시켰다.
도 7은 상기 기술된 조건에 따라 3.75 ppm의 디티오디글리콜산 또는 75 ppm의 Brij 58 및 베이스 전해질 1을 포함하는 용액으로 석출된 루더포드 백스케터링 (Rutherford Backscattering) 분광분석(RBS) 도를 나타낸다.
실시예 2
단계 1 실시예 1로 세척
단계 2 (Pd 활성화 없이 직접 자가 촉매 석출)
이 경우에는, 구리 기재 상에 금속 합금(NiMoP)의 직접 무전해 석출을, Pd 촉매 핵을 경유하는 활성화 없이 진행하였다. 대신, 개시제로서 DMAB을 첨가함으로써 NiMoP 용액을 개질시키고 무전해 석출을 수행하였다. 실험을 수행하기 위하여, 0.004 - 0.15 mol/L 범위의 다양한 붕소 농도를 사용하였다.
디메틸아미노보란 = 0.004 및 0.012 mol/L 첨가한 단계 3에서 설명한 베이스 전해질 1의 조성.
스탁 용액 K1 = 131.5 g/L NiSO4 × 6H2O
스탁 용액 K2 = 132.4 g/L Na3-사이트레이트 × 2H2O
스탁 용액 K3 = 1.2 g/L Na2MoO4 × 2H2O (베이스 전해질 1의 경우)
스탁 용액 K4 = 118.1 g/L 석신산
스탁 용액 "K5-1" = 106.0 g/L NaH2PO2 × H2O + 5.88 g/L 디메틸아미노보란
스탁 용액 "K5-2" = 106.0 g/L NaH2PO2 × H2O + 17.69 g/L 디메틸아미노보란
각 경우 K1, K2, K3 및 K4 100 mL로 구성되는 K1-K4의 혼합물을 제조한 이후, 실험 계획에 따라 제조하고, 그것의 160 mL 및 K5-1 40 mL를 비이커에 투입하였다. 용액 K5-2로 실험하기 위해, K1-K4의 혼합물을 새로 제조하였다. 다시, 120 mL의 K1-K4를 취하고 30 mL의 K5-2를 첨가하였다.
실험 조건:
세척 이후, 탈이온수로 기재를 30초 동안 린싱하였다. 에탄올로 추가 세척 단계를 연속하였다. 탈이온수로 기재를 10초 동안 린싱하고 연속하여 전해도금 용액 내에 액침시켰다 (용액을 교반시켰다). 혼합물 K5-1로 60℃에서 및 K5-2로 50℃에서 30초 동안 석출을 수행하였다. NiMoP 합금이 Pd 핵 상에 석출된 이후 즉시, 자가촉매 석출이 발생하였으며, 금속 광택이 있는 층을 통해 보이기 시작했다. 합금의 석출 이후, 기재를 탈이온수로 린싱하고 그리고 질소 기체를 사용하여 주의깊게 블로우 건조시켰다.
실시예 3
Pd 활성화 용액과 다양한 절연 물질에 관한 선택적인 석출의 측정:
Figure 112005064045378-pct00004
구리 기재 K1-K5 01 및 02의 경우, 석출을 관찰하였지만, 다른 기재 K1-K5 03 내지 14의 경우에는 NiMoP 상에서 석출되지 않았다.
실시예 4
직접 자가촉매 도금에 의한 다양한 절연 물질에 관한 선택적 석출의 측정:
Figure 112005064045378-pct00005
K1-K4 + K5-1 15 내지 26 모든 경우에서 석출이 관찰되지 않았다.

Claims (14)

  1. 캡슐화 장벽으로서 전기적 도전 구조를 제조하는 방법으로서, 금속 상호접촉부 표면을 자가촉매 도금 용액으로 분무시키거나 또는 이 용액 내에 액침시킴으로써 접촉시켜서 금속 상호접촉부 표면 상에 NiMoP 합금의 무전해 석출을 일으켜, 금속 상호접촉부 표면 상에 캡슐화 장벽으로서 NiMoP 합금으로 구성되는 캡슐화 장벽이 무전해(electroless) 석출에 의해 도포되는 것을 특징으로 하는 방법에 있어서, 상기 금속 상호접촉부는 Cu, Ag, Co, Ni, Pd 및 Pt으로 구성되는 군으로부터 선택되는 금속으로 구성되고, 캡슐화 장벽층 내에 난융성 금속으로서, 몰리브덴이 3 내지 24 원자중량%의 양으로 존재하고, 상기 용액 내의 Na2MoO4의 농도가 0 초과 ~ 3?10-2 mol/l 이하인 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 금속 상호접촉부는 구리로 이루어지는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 사용하는 자가촉매 도금 용액이 표면-활성 성분을 함유하지 않는 용액인 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 사용하는 자가촉매 도금 용액이 1 이상의 음이온성 또는 비-이온성 계면활성제를 함유하는 용액인 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 사용하는 자가촉매 도금 용액이 전해도금 용액의 조(bath) 서비스 수명을 연장시키기 위한 안정화제를 함유하는 용액인 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 암모니아- 및 하이드로플루오르산을 함유하지 않는 용액을 사용하여 금속 상호접촉부 표면의 세척 및 활성화를 수행하는 것을 특징으로 하는 방법.
  7. 제1항에 있어서, 상기 용액 내의 NiSO4?6H2O의 농도가 0.02 내지 0.1 mol/l인 방법.
  8. 제1항에 있어서, 상기 용액 내의 NaH2PO2의 농도가 0.1 내지 0.5 mol/l인 방법.
  9. 제1항에 있어서, 상기 용액의 pH가 4.5 - 9.0 범위인 방법.
  10. 제1항에 있어서, 상기 용액이 Na3C6H5O7?2H2O, C4H6O4, Na2C4H4O4?6H2O, 2,2-비피리딘, 티오디아세트산, 폴리옥시에틸렌 옥틸페닐에테르, 디메틸아미노보란, Na2C2H3O2, C3H6O3 (90%), (NH4)2SO4, 및 폴리옥시에틸렌 페닐에테르포스페이트 나트륨으로 구성되는 군으로부터 선택한 첨가제를 함유하는 것인 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020057021166A 2003-05-09 2004-04-22 반도체 산업에서 사용하기 위한 3성분 물질의 무전해석출용 조성물 KR101170560B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE10321113 2003-05-09
DE10321113.6 2003-05-09
DE10347809.4 2003-10-10
DE10347809A DE10347809A1 (de) 2003-05-09 2003-10-10 Zusammensetzungen zur stromlosen Abscheidung ternärer Materialien für die Halbleiterindustrie
PCT/EP2004/004268 WO2004099467A1 (de) 2003-05-09 2004-04-22 Zusammensetzungen zur stromlosen abscheidung ternärer materialien für die halbleiterindustrie

Publications (2)

Publication Number Publication Date
KR20060018838A KR20060018838A (ko) 2006-03-02
KR101170560B1 true KR101170560B1 (ko) 2012-08-01

Family

ID=33435970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057021166A KR101170560B1 (ko) 2003-05-09 2004-04-22 반도체 산업에서 사용하기 위한 3성분 물질의 무전해석출용 조성물

Country Status (6)

Country Link
US (2) US7850770B2 (ko)
EP (1) EP1627098A1 (ko)
JP (1) JP5074025B2 (ko)
KR (1) KR101170560B1 (ko)
RU (1) RU2374359C2 (ko)
WO (1) WO2004099467A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2374359C2 (ru) * 2003-05-09 2009-11-27 Басф Акциенгезельшафт Составы для обесточенного осаждения тройных материалов для промышленности полупроводников
CN101278074B (zh) * 2005-07-13 2011-12-14 乔治洛德方法研究和开发液化空气有限公司 用于TFT铜栅工艺的无电镀NiWP粘附层和覆盖层
US20070066081A1 (en) * 2005-09-21 2007-03-22 Chin-Chang Cheng Catalytic activation technique for electroless metallization of interconnects
DE102006020988B4 (de) * 2006-05-04 2012-08-30 Nanogate Ag Edelmetallhaltiges Nickelbad, dessen Verwendung zur Herstellung einer edelmetallhaltigen Nickelschicht, edelmetallhaltige Nickelschicht sowie deren Verwendung
EP1978128A2 (en) * 2007-03-29 2008-10-08 Ebara Corporation Electroless plating bath and method for producing high-temperature apparatus member using the bath
KR100876646B1 (ko) * 2007-04-27 2009-01-09 한국과학기술원 취성파괴 방지를 위한 무전해 NiXP로 표면처리된전자부품의 접합 방법
EP2255024A2 (en) * 2008-01-24 2010-12-01 Basf Se Electroless deposition of barrier layers
US7682431B1 (en) * 2008-11-12 2010-03-23 Lam Research Corporation Plating solutions for electroless deposition of ruthenium
US9105779B2 (en) 2011-09-26 2015-08-11 International Business Machines Corporation Method of fabricating a flexible photovoltaic film cell with an iron diffusion barrier layer
FI2823079T3 (fi) 2012-02-23 2023-05-04 Treadstone Tech Inc Korrosiota kestävä ja sähköä johtava metallin pinta
KR101600169B1 (ko) * 2013-03-12 2016-03-04 히타치 긴조쿠 가부시키가이샤 전자 부품용 금속 박막 및 금속 박막 형성용 Mo 합금 스퍼터링 타깃재
JP5763718B2 (ja) * 2013-08-01 2015-08-12 中部電力株式会社 エピタキシャル膜形成用配向基板及びその製造方法
US20150104940A1 (en) * 2013-10-11 2015-04-16 Air Products And Chemicals Inc. Barrier chemical mechanical planarization composition and method thereof
US9997457B2 (en) * 2013-12-20 2018-06-12 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
KR102408283B1 (ko) * 2014-07-25 2022-06-14 인텔 코포레이션 텅스텐 합금을 갖는 반도체 디바이스 및 컴퓨팅 디바이스
US9865673B2 (en) 2015-03-24 2018-01-09 International Business Machines Corporation High resistivity soft magnetic material for miniaturized power converter
WO2022084989A1 (en) * 2020-10-19 2022-04-28 Ramot At Tel-Aviv University Ltd. Method for forming functional coatings
KR102379127B1 (ko) * 2022-01-05 2022-03-25 (주)뉴이스트 구리 제거용 세정제 조성물 및 구리 제거용 세정제 조성물을 이용한 반도체 제조 설비의 세정 방법
WO2023150370A1 (en) * 2022-02-07 2023-08-10 Macdermid Enthone Inc. Method of metallization by a nickel or cobalt alloy for the manufacture of semiconductor devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59227103A (ja) 1983-06-08 1984-12-20 東京コスモス電機株式会社 薄膜抵抗体製造用メツキ浴
JP2002093747A (ja) 2000-09-19 2002-03-29 Sony Corp 導体構造の形成方法及び導体構造、並びに半導体装置の製造方法及び半導体装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3011920A (en) * 1959-06-08 1961-12-05 Shipley Co Method of electroless deposition on a substrate and catalyst solution therefor
GB1129984A (en) * 1964-10-30 1968-10-09 Usa Electroless deposition of nickel-phosphorus alloys
US3674516A (en) * 1970-11-27 1972-07-04 Zlata Kovac Electroless codeposition of nickel alloys
US4019910A (en) 1974-05-24 1977-04-26 The Richardson Chemical Company Electroless nickel polyalloy plating baths
US4397812A (en) * 1974-05-24 1983-08-09 Richardson Chemical Company Electroless nickel polyalloys
US4983428A (en) * 1988-06-09 1991-01-08 United Technologies Corporation Ethylenethiourea wear resistant electroless nickel-boron coating compositions
JP2866486B2 (ja) * 1991-03-26 1999-03-08 学校法人早稲田大学 無電解Ni−Re−P合金薄膜抵抗体
JPH0665751A (ja) * 1992-08-20 1994-03-08 Showa Denko Kk 無電解複合めっき浴及びめっき方法
US6060176A (en) 1995-11-30 2000-05-09 International Business Machines Corporation Corrosion protection for metallic features
US5614003A (en) * 1996-02-26 1997-03-25 Mallory, Jr.; Glenn O. Method for producing electroless polyalloys
US5695810A (en) 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
JP3554665B2 (ja) * 1997-09-17 2004-08-18 株式会社荏原製作所 半導体基板配線のバリア層及び配線構造
US6342733B1 (en) 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
US6335104B1 (en) * 2000-02-22 2002-01-01 International Business Machines Corporation Method for preparing a conductive pad for electrical connection and conductive pad formed
JP2001355074A (ja) 2000-04-10 2001-12-25 Sony Corp 無電解メッキ処理方法およびその装置
JP3707394B2 (ja) * 2001-04-06 2005-10-19 ソニー株式会社 無電解メッキ方法
US6717189B2 (en) * 2001-06-01 2004-04-06 Ebara Corporation Electroless plating liquid and semiconductor device
US6645567B2 (en) * 2001-12-19 2003-11-11 Intel Corporation Electroless plating bath composition and method of using
US6605874B2 (en) * 2001-12-19 2003-08-12 Intel Corporation Method of making semiconductor device using an interconnect
US6528409B1 (en) 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
JP2004031586A (ja) * 2002-06-25 2004-01-29 Sony Corp 半導体装置の製造方法
US6838354B2 (en) * 2002-12-20 2005-01-04 Freescale Semiconductor, Inc. Method for forming a passivation layer for air gap formation
US6911067B2 (en) * 2003-01-10 2005-06-28 Blue29, Llc Solution composition and method for electroless deposition of coatings free of alkali metals
US6797312B2 (en) * 2003-01-21 2004-09-28 Mattson Technology, Inc. Electroless plating solution and process
US20040219298A1 (en) * 2003-02-27 2004-11-04 Akira Fukunaga Substrate processing method and substrate processing apparatus
RU2374359C2 (ru) * 2003-05-09 2009-11-27 Басф Акциенгезельшафт Составы для обесточенного осаждения тройных материалов для промышленности полупроводников
US7883739B2 (en) * 2003-06-16 2011-02-08 Lam Research Corporation Method for strengthening adhesion between dielectric layers formed adjacent to metal layers
US7064065B2 (en) * 2003-10-15 2006-06-20 Applied Materials, Inc. Silver under-layers for electroless cobalt alloys
US20050095830A1 (en) * 2003-10-17 2005-05-05 Applied Materials, Inc. Selective self-initiating electroless capping of copper with cobalt-containing alloys
US7205233B2 (en) * 2003-11-07 2007-04-17 Applied Materials, Inc. Method for forming CoWRe alloys by electroless deposition
JP2006093357A (ja) * 2004-09-22 2006-04-06 Ebara Corp 半導体装置及びその製造方法、並びに処理液
US7396732B2 (en) * 2004-12-17 2008-07-08 Interuniversitair Microelektronica Centrum Vzw (Imec) Formation of deep trench airgaps and related applications
US7253106B2 (en) * 2004-12-22 2007-08-07 International Business Machines Corporation Manufacturable CoWP metal cap process for copper interconnects
WO2008013516A2 (en) * 2005-05-13 2008-01-31 Cambrios Technologies Corp. Seed layers, cap layers, and thin films and methods of making thereof
US7410899B2 (en) * 2005-09-20 2008-08-12 Enthone, Inc. Defectivity and process control of electroless deposition in microelectronics applications
EP2588645B1 (de) * 2010-06-30 2018-05-30 RDM Family Investments LLC Verfahren zur abscheidung einer nickel-metall-schicht
US8956975B2 (en) * 2013-02-28 2015-02-17 International Business Machines Corporation Electroless plated material formed directly on metal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59227103A (ja) 1983-06-08 1984-12-20 東京コスモス電機株式会社 薄膜抵抗体製造用メツキ浴
JP2002093747A (ja) 2000-09-19 2002-03-29 Sony Corp 導体構造の形成方法及び導体構造、並びに半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
RU2005138133A (ru) 2006-06-27
US9062378B2 (en) 2015-06-23
WO2004099467A1 (de) 2004-11-18
US20060278123A1 (en) 2006-12-14
JP5074025B2 (ja) 2012-11-14
US7850770B2 (en) 2010-12-14
US20110124191A1 (en) 2011-05-26
JP2006526070A (ja) 2006-11-16
EP1627098A1 (de) 2006-02-22
RU2374359C2 (ru) 2009-11-27
KR20060018838A (ko) 2006-03-02

Similar Documents

Publication Publication Date Title
US9062378B2 (en) Compositions for the currentless deposition of ternary materials for use in the semiconductor industry
US7279231B2 (en) Electroless plating structure
US7262504B2 (en) Multiple stage electroless deposition of a metal layer
US7205233B2 (en) Method for forming CoWRe alloys by electroless deposition
US20020064592A1 (en) Electroless method of seed layer depostion, repair, and fabrication of Cu interconnects
US6585811B2 (en) Method for depositing copper or a copper alloy
US7064065B2 (en) Silver under-layers for electroless cobalt alloys
JP2007180496A (ja) 金属シード層の製造方法
TWI342591B (en) Compositions for the electroless deposition of ternary materials for the semiconductor industry
KR101092667B1 (ko) 니켈-인-텅스텐 삼원합금 무전해 도금액, 이를 이용한 무전해 도금 공정 및 이에 의해 제조된 니켈-인-텅스텐 삼원합금피막
US6875260B2 (en) Copper activator solution and method for semiconductor seed layer enhancement
US6955984B2 (en) Surface treatment of metal interconnect lines
EP1022355B1 (en) Deposition of copper on an activated surface of a substrate
KR101219586B1 (ko) 급속열처리 공정을 이용한 동피막의 저항 감소 방법
JP4343366B2 (ja) 基質活性面上の銅析出
KR101096812B1 (ko) 무전해 니켈-코발트-붕소 삼원합금 도금액, 이를 이용한 무전해 도금공정, 이에 의해 제조된 니켈-코발트-붕소 삼원합금 피막
Shacham-Diamand et al. Alternative materials for ULSI and MEMS metallization
KR20040007111A (ko) 구리 무전해 도금법을 이용한 대머신 금속배선 형성방법
JP2004197169A (ja) 基板の銅配線形成方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170711

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180711

Year of fee payment: 7