DE102006001253B4 - Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase - Google Patents

Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase Download PDF

Info

Publication number
DE102006001253B4
DE102006001253B4 DE102006001253A DE102006001253A DE102006001253B4 DE 102006001253 B4 DE102006001253 B4 DE 102006001253B4 DE 102006001253 A DE102006001253 A DE 102006001253A DE 102006001253 A DE102006001253 A DE 102006001253A DE 102006001253 B4 DE102006001253 B4 DE 102006001253B4
Authority
DE
Germany
Prior art keywords
deposition
layer
barrier layer
metal
electroless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006001253A
Other languages
English (en)
Other versions
DE102006001253A1 (de
Inventor
Axel Preusse
Susanne Wehner
Markus Nopper
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102006001253A priority Critical patent/DE102006001253B4/de
Priority to US11/536,041 priority patent/US7517782B2/en
Priority to JP2008548562A priority patent/JP5503147B2/ja
Priority to CN2006800494895A priority patent/CN101351869B/zh
Priority to KR1020087018866A priority patent/KR101319844B1/ko
Priority to GB0810898A priority patent/GB2446750B/en
Priority to PCT/US2006/047603 priority patent/WO2007078790A1/en
Priority to TW095148704A priority patent/TWI443224B/zh
Publication of DE102006001253A1 publication Critical patent/DE102006001253A1/de
Application granted granted Critical
Publication of DE102006001253B4 publication Critical patent/DE102006001253B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1655—Process features
    • C23C18/1664—Process features with additional means during the plating process
    • C23C18/1671—Electric field
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

Verfahren mit: Abscheiden eines Metalls (114) über einer strukturierten Schicht eines Halbleiterbauelements (100) durch Aufbringen einer Elektrolytlösung (117) und Ausführen eines stromlosen nasschemischen Abscheideprozesses; und Erzeugen eines extern erzeugten elektrischen Feldes in der Elektrolytlösung (117), während die Elektrolytlösung (117) aufgebracht ist, um weiter das Metall (114) in-situ abzuscheiden; und wobei ein elektrischer Stromfluss in der Elektrolytlösung (117) bedingt durch das erzeugte elektrische Feld derart gesteuert wird, dass zunächst eine Koexistenz von einer stromlosen und einer Elektroplattierungsphase eingerichtet wird und nachfolgend eine reine Elektroplattierungsphase eingerichtet wird.

Description

  • Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung betrifft im Allgemeinen das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Metallschichten über einem strukturierten dielektrischen Material mit Gräben und Kontaktdurchführungen mittels eines nasschemischen Abscheideprozesses.
  • Beschreibung des Stands der Technik
  • In einer integrierten Schaltung werden eine große Anzahl an Schaltungselementen, etwa Transistoren, Kondensatoren, Widerstände und dergleichen in oder auf einem geeigneten Substrat typischerweise in einer im Wesentlichen ebenen Konfiguration hergestellt. Auf Grund der großen Anzahl an Schaltungselementen und der erforderlichen komplexen Gestaltung der integrierten Schaltungen für anspruchsvolle Anwendungen werden typischerweise die elektrischen Verbindungen der einzelnen Schaltungselemente nicht in der gleichen Ebene eingerichtet, in der die Schaltungselemente hergestellt sind, sondern es sind eine oder mehrere zusätzliche „Verdrahtungs”-Schichten erforderlich, die auch als Metallisierungsschichten bezeichnet werden. Diese Metallisierungsschichten enthalten im Allgemeinen Metallleitungen, die die elektrische Verbindung innerhalb der Ebene herstellen, und enthalten ferner mehrere Zwischenebenenverbindungen, die auch als Kontaktdurchführungen bezeichnet werden, wobei die Metallleitungen und Kontaktdurchführungen auch gemeinsam als Verbindungen bezeichnet werden.
  • Auf Grund der zunehmenden Verringerung der Strukturgrößen von Schaltungselementen in modernen integrierten Schaltungen steigt auch die Anzahl der Schaltungselemente für eine vorgegebene Chipfläche an, d. h. die Packungsdichte wird größer, wodurch ein noch größerer Zuwachs für die Anzahl elektrischer Verbindungen erforderlich ist, um die gewünschte Schaltungsfunktionalität zu erreichen. Daher kann die Anzahl der gestapelten Metallisierungsschichten mit einer Zunahme der Schaltungselemente pro Chipfläche ansteigen. Da die Herstellung mehrerer Metallisierungsschichten äußerst herausfordernde Probleme nach sich zieht, die es zu lösen gilt, etwa die mechanische, thermische und elektrische Zuverlässigkeit einer Vielzahl gestapelter Metallisierungsschichten, die beispielsweise für moderne Mikroprozessoren erforderlich sind, gehen Halbleiterhersteller zunehmend dazu über, das gut bekannte Metallisierungsmetall Aluminium durch ein Metall zu ersetzen, das höhere Stromdichten ermöglicht und damit die Verringerung der Abmessungen der Verbindungsleitungen möglich macht. Beispielsweise ist Kupfer ein Metall, das im Allgemeinen als geeignet erachtet wird, um Aluminium zu ersetzen auf Grund der besseren Eigenschaften im Hinblick auf eine höhere Widerstandsfähigkeit gegen Elektromigration und eines deutlich geringeren elektrischen Widerstandes im Vergleich zu Aluminium. Trotz dieser Vorteile weist Kupfer auch eine Reihe von Nachteilen hinsichtlich der Bearbeitung und Handhabung von Kupfer in einer Halbleiterfertigungsstätte auf. Beispielsweise kann Kupfer nicht in effizienter Weise auf ein Substrat in größeren Mengen durch gut etablierte Abscheideverfahren, etwa die chemische Dampfabscheidung (CVD) und physikalische Dampfabscheidung (PVD) aufgebracht werden und kann auch nicht in effizienter Weise durch typischerweise verwendete anisotrope Ätzprozeduren strukturiert werden auf Grund der Eigenschaft des Kupfers, nicht flüchtige Reaktionsprodukte zu bilden. Bei der Herstellung von Metallisierungsschichten mit Kupfer wird daher die sogenannte Damaszener- oder Einlegetechnik vorzugsweise angewendet, wobei eine dielektrische Schicht zunächst aufgebracht und dann strukturiert wird, um Gräben und Kontaktlöcher darin zu bilden, die nachfolgend mit dem Metall, etwa Kupfer, gefüllt werden.
  • Ein wesentlicher weiterer Nachteil des Kupfers ist seine Fähigkeit, gut in Siliziumdioxid und anderen dielektrischen Materialien zu diffundieren. Es ist daher für gewöhnlich notwendig, ein sogenanntes Barrierenmaterial in Verbindung mit einer Metallisierung auf Kupferbasis zu verwenden, um im Wesentlichen ein Herausdiffundieren von Kupfer in das umgebende dielektrische Material zu vermeiden, da Kupfer dann leicht zu empfindlichen Halbleiterbereichen wandern kann, wodurch deren Eigenschaften deutlich geändert werden können. Ferner wird das Barrierenmaterial im Hinblick auf die Kupferintegrität so gewählt, dass eine Diffusion unerwünschter Materialien, etwa Sauerstoff, Fluor und dergleichen zu dem Kupfer unterdrückt wird, wodurch die Gefahr einer Korrosion und Oxidation reduziert wird. Da die Abmessungen der Gräben und Kontaktdurchführungen aktuell eine Breite und ein Durchmesser von ungefähr 0,1 μm und sogar weniger mit einem Aspektverhältnis bei Kontaktdurchführungen von ungefähr 5 oder mehr erreicht haben, ist das Abscheiden einer Barrierenschicht in zuverlässiger Weise auf allen Oberflächen der Kontaktdurchführung und Gräben und das nachfolgende Auffüllen mit Kupfer ohne wesentliche Hohlräume eine äußerst herausfordernde Aufgabe bei der Herstellung moderner integrierter Schaltungen.
  • Gegenwärtig wird die Herstellung einer Metallisierungsschicht auf Kupferbasis bewerkstelligt, indem eine geeignete dielektrische Schicht strukturiert und indem die Barrierenschicht, beispielsweise mit Tantal (Ta) und/oder Tantalnitrid (TaN) durch modere PVD (physikalische Dampfabscheide-)Techniken, etwa die Sputter-Abscheidung, aufgebracht wird. Für das Abscheiden einer Barrierenschicht von ungefähr 10 bis 50 nm in Kontaktlöchern mit einem Aspektverhältnis von 5 oder größer werden typischerweise moderne Sputter-Anlagen eingesetzt. Derartige Anlagen bieten die Möglichkeit, einen gewünschten Anteil der Materialatome nach dem Herausschlagen aus dem Materialtarget zu ionisieren, wodurch zu einem gewissen Maße das Steuern der Unterseitenbedeckung und der Seitenwandbedeckung in den Kontaktlöchern möglich ist. Danach wird das Kupfer in die Kontaktlöcher und Gräben eingefüllt, wobei sich das Elektroplattieren als eine geeignete Prozesstechnik erwiesen hat, da diese in der Lage ist, die Kontaktlöcher und Gräben mit einer hohen Abscheiderate im Vergleich zu CVD (chemische Dampfabscheidung) und PVD-Raten abzuscheiden, wobei ein Schema der Abscheidung von unten nach oben angewendet wird, wobei die Öffnungen beginnend an der Unterseite in einer im Wesentlichen hohlraumfreien Weisen gefüllt werden. Im Allgemeinen wird beim Elektroplattieren eines Metalls ein externes elektrisches Feld zwischen der zu beschichtenden Oberfläche und der Plattierungslösung angelegt. Da Substrate für die Halbleiterherstellung an begrenzten Bereichen kontaktiert werden können, d. h. für gewöhnlich am Rand des Substrats, muss eine leitende Schicht vorgesehen werden, die das Substrat und die Oberflächen, die ein Metall empfangen sollen, bedeckt. Obwohl die zuvor über dem strukturierten Dielektrikum abgeschiedene Barrierenschicht als eine Stromverteilungsschicht dienen kann, erweist es sich jedoch, dass im Hinblick auf die Kristallstruktur, die Gleichförmigkeit und die Haftungseigenschaften vorzugsweise eine sogenannte Saatschicht für den nachfolgenden Elektroplattierungsprozess erforderlich ist, um Kupfergräben und Kontaktdurchführungen mit den erforderlichen elektrischen und mechanischen Eigenschaften zu erhalten. Die Saatschicht, die typischerweise aus Kupfer aufgebaut ist, wird für gewöhnlich durch Sputter-Abscheidung aufgebracht, wobei im Wesentlichen die gleichen Prozessanlagen eingesetzt werden, wie sie auch für das Abscheiden der Barrierenschicht verwendet werden.
  • Für Abmessungen von 0,1 μm und weniger von Kontaktlöchern in künftigen Bauteilgenerationen kann die Sputter-Abscheidung äußerst dünner Metallschichten mit einem hohen Maß an Gleichförmigkeit, wie es für die Barrierenschicht und die Saatschicht erforderlich ist, ein begrenzender Faktor werden, da die Stufenbedeckungseigenschaften der zuvor beschriebenen modernen Sputter-Anlagen nicht mehr weiter verbessert werden kann, ohne dass wesentliche Modifizierungen dieser Anlagen erforderlich sind und diese keine naheliegenden Weiterentwicklungen zu sein scheinen. Insbesondere das Abscheiden der Saatschicht lässt sich unter Umständen nicht in einer naheliegenden Weisen durch PVD ausführen, da hier die Gleichförmigkeit der Saatschicht – im Gegensatz zu der Barrierenschicht, die „lediglich” eine ausreichende und vollständige Bedeckung der inneren Oberflächen der Öffnungen erfordert – zu einem gewissen Maße die Gleichförmigkeit des folgenden Elektroplattierungsprozesses bestimmt. Ferner können PVD-Verfahren, die äußerst dünne Schichten erzeugen, die für Barrierenschichten geeignet sind, bei Anwendung für die Herstellung von Saatschichten zu einem erhöhten elektrischen Widerstand führen, wodurch eine anfängliche Abscheiderate des nachfolgenden Elektroplattierungsprozesses reduziert wird.
  • Folglich wurden alternative Abscheideverfahren für äußerst moderne Anwendungen für die Barrierenabscheidung und die Saatschichtabscheidung für Leitungen auf Kupferbasis vorgeschlagen. Beispielsweise wurden CVD-Verfahren entwickelt, um äußerst konforme Barrieren- und Saatschichten zu bilden, wobei die dem CVD zugehörigen besseren Eigenschaften im Hinblick auf die Stufenbedeckung im Vergleich zur Sputter-Abscheidung ausgenutzt werden. In ähnlicher Weise wurden selbstbegrenzende Abscheideverfahren auf CVD-Basis, die als Atomlagenabscheidung (ALD) bekannt sind, für diverse Materialien entwickelt, um äußerst dünne aber dennoch zuverlässige Basieren- oder Saatschichten in Öffnungen mit großem Aspektverhältnis bereitzustellen. Es scheint sich jedoch abzuzeichnen, dass diese Verfahren, obwohl sie an sich Vorteile im Hinblick auf die Schichtkonsistenz der Abdeckung bieten, zu wenig wünschenswerten Eigenschaften des Kupfermetalls nach dem nachfolgenden Elektroplattierungsprozess führen. Insbesondere Saatschichten können im Vergleich zu überlicherweise verwendeten PVD-Saatschichten auf Grund des deutlichen Einbaus von Kontaminationsstoffen nachteilig sein, woraus sich ein höherer elektrischer Widerstand und eine schwache Oberfächenstruktur ergibt, die wiederum Teilschichten mit nahezu zufällig verteilter Oberflächenstruktur ergeben.
  • In der DE 103 02 644 B3 wird ein Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum unter Verwendung eines stromlosen Abscheideverfahrens und mit Bilden einer Metallschicht über einer Saatschicht durch Elektroplattieren beschrieben.
  • In der WO 2005/072095 A2 werden die verschiedensten Materialien beschrieben, die für eine auf ein Dielektrikum abzuscheidende Barrierenschicht geeignet sind.
  • In der WO 2005/112105 A1 wird das Bilden von Kobaltwolframphosphor- und Nickelgoldlegierungen durch elektrisches bzw. stromloses Plattieren beschrieben.
  • In der DE 102 23 957 A1 wird ein Verfahren zum Elektroplattieren von Kupfer unter Zusatz von Additiven zu Elektrolytlösungen beschrieben.
  • In der US 2004 0 152 303 A1 wird in situ ausgeführtes stromloses und elektrolytisches Plattieren von Kupfer, um Kontaktdurchgänge und Gräben zu füllen, beschrieben.
  • In der US 6 180 523 B1 wird ein stromloses Abscheiden einer Barrierenschicht aus einer Elektrolytlösung beschrieben.
  • Angesichts der zuvor erläuterten Situation besteht ein Bedarf für eine verbesserte Technik, die das effiziente Abscheiden von Metall in Öffnungen mit hohem Aspektverhältnis mittels eines nasschemischen Abscheideprozesses ermöglichen, wobei eines oder mehrere der zuvor erkannten Probleme vermieden oder deren Wirkung zumindest reduziert wird.
  • Überblick über die Erfindung
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik, die die Herstellung metallgefüllter Öffnungen ermöglicht, die in einer strukturierten dielektrischen Schicht gebildet sind, wobei nasschemische Abscheideprozesse zumindest zum Füllen des Hauptanteils des Metalls eingesetzt werden, wobei in einigen anschaulichen Ausführungsformen auch die Barrierenschicht, die in einigen Anwendungen erforderlich sein kann, auch durch eine nasschemische Abscheidetechnik hergestellt wird. Folglich können die Beschränkungen der physikalischen Dampfabscheideverfahren, etwa der Sputter-Abscheidung für die Herstellung von Barrieren- und/oder Saatschichen vermieden werden, wobei die Möglichkeit für eine weitere Bauteilgrößenreduzierung geschaffen wird, ohne dass ein wesentlicher Leistungsverlust damit verknüpft ist. In einigen Ausführungsformen der vorliegenden Erfindung kann ein geeignetes Metall, etwa Kupfer, Silber und dergleichen in entsprechende Öffnungen abgeschieden werden, indem eine moderat dünne konforme Schicht geschaffen wird, die als eine Saatschicht dienen kann, und anschließend können die entsprechenden Abscheideparameter in-situ geändert werden, um damit das gewünschte Füllverhalten von unten nach oben für den restlichen Abscheideprozess zu schaffen. Somit kann in einem derartigen Schema ein höheres Leistungsvermögen erreicht werden, da eine gewünschte Kristallstruktur des schließlich abgeschiedenen Metalls erhalten werden kann, während andererseits nachteilige Auswirkungen der Metallerosion oder Oxidation, die ansonsten in konventionellen Verfahren nach der Herstellung einer Saatschicht auftreten, im Wesentlichen vermieden oder zumindest deutlich reduziert werden können.
  • Gemäß einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Abscheiden eines Metalls über einer strukturierten Schicht eines Halbleiterbauelements durch Aufbringen einer Elektrolytlösung und Ausführen eines stromlosen nasschemischen Abscheideprozesses und Erzeugen eines extern erzeugten elektrischen Feldes in der Elektrolytlösung, während die Elektrolytlösung aufgebracht ist, um weiter das Metall in-situ abzuscheiden; und wobei ein elektrischer Stromfluss in der Elektrolytlösung bedingt durch das erzeugte elektrische Feld derart gesteuert wird, dass zunächst eine Koexistenz von einer stromlosen und einer Elektroplattierungsphase eingerichtet wird und nachfolgend eine reine Elektroplattierungsphase eingerichtet wird.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Bilden einer Barrierenschicht über einem Oberflächenbereich einer Öffnung, die in einer dielektrischen Schicht eines Halbleiterbauelements gebildet ist, durch einen nasschemischen Abscheideprozess; Bilden einer Saatschicht über der Barrierenschicht durch einen stromlosen nasschemischen Abscheideprozess; und Füllen der Öffnung mit einem Metall mittels eines Elektroplattierungsprozesses unter Anwendung der Saatschicht, wobei Bilden der Saatschicht und Füllen der Öffnung als ein in-situ-Prozess ausgeführt werden; und wobei ein elektrischer Stromfluss in einer Elektrolytlösung, die in dem Elektroplattierungsprozessverwendet wird, bedingt durch das erzeugte elektrische Feld derart gesteuert wird, dass zunächst eine Koexistenz von einer stromlosen und einer Elektroplattierungsphase eingerichtet wird und nachfolgend eine reine Elektroplattierungsphase eingerichtet wird.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1d schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen beim Füllen einer Öffnung zeigen, die in einer strukturierten dielektrischen Schicht gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung gebildet ist.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschreiben ist, wie sie in der nachfolgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Die vorliegende Erfindung stellt ein verbessertes Verfahren zur Herstellung metallgefüllter Öffnungen auf der Grundlage einer Einlege- oder Damaszer-Technik bereit, wobei eine Schicht zunächst strukturiert wird, um Öffnungen, etwa Gräben, Kontaktlöcher, Gateöffnungen und dergleichen zu erhalten, die nachfolgend mit einem äußerst leitenden Metall, etwa Kupfer, Silber, Legierungen davon und dergleichen gefüllt werden. Wie zuvor erläutert ist, liegt ein wesentlicher Nachteil konventioneller Verfahren darin, dass physikalische Dampfabscheideverfahren, obwohl diese vorteilhaft im Hinblick auf die Materialkontamination und die Kosteneffizienz sind, große Probleme für Bauteilgenerationen hervorrufen können, in denen Strukturgrößen von deutlicher kleiner als 0,1 μm anzutreffen sind. Somit kann eine zuverlässige und äußerst gleichförmige Abscheidung einer Saatschicht, etwa einer Kupfersaatschicht, die die Basis für einen effizienten Füllprozess ist, nicht notwendigerweise durch aktuelle Sputter-Abscheideverfahren geschaffen werden. Ferner können äußerst moderne Abscheideverfahren, etwa CVD, ALD und dergleichen zu einer beeinträchtigten Kristallstruktur und erhöhten Kontaminationspegeln führen, wodurch der Gesamtwiderstand des resultierenden Metallgebiets ansteigen kann, was sich wiederum direkt in einem eingeschränkten Leistungsverhalten des gesamten Halbleiterbauelements auswirkt. Die vorliegende Erfindung umgeht oder verringert zumindest einige der zuvor erläuterten Probleme, indem eine Technik bereitgestellt wird, in der die Saatschicht durch einen nasschemischen Abscheideprozess geschaffen wird, wobei in einigen anschaulichen Ausführungsformen zusätzlich eine geeignete Barrierenschicht ebenso auf der Grundlage eines nasschemischen Abscheideprozesses gebildet werden kann. Folglich wird ein hohes Maß an Formtreue und Zuverlässigkeit bei der Herstellung der Barrierenschicht und der Saatschicht erreicht, selbst für äußerst größenreduzierte Halbleiterbauelemente, während andererseits eine gewünschte Oberflächenbeschaffenheit der Saatschicht auf der Grundlage des nasschemischen Abscheideprozesses erreicht werden kann, wodurch eine effiziente Basisschicht für das nachfolgende Einfüllen des Hauptanteils des Metalls bereitgestellt wird. In noch anderen Ausführungsformen der vorliegenden Erfindung kann das Einfüllen des Metalls, etwa Kupfer, Silber und dergleichen in einem nasschemischen Abscheideprozess erreicht werden, in welchem die Metallabscheidung durch eine katalytische Reaktion in Gang gesetzt oder zumindest deutlich unterstützt wird, wobei diese Reaktion dann in einer späteren Phase des Abscheideprozesses von einem Elektroplattierungsabscheidungsschema „überlagert” wird, wobei die Prozessparameter geeignet gewählt sind, um damit das gewünschte Füllverhalten von unten nach oben zu erreichen, um damit im Wesentlichen leitende Metallgebiete ohne Hohlräume vorzusehen, wobei nachteilige Auswirkungen, etwa Oxidation, Korrosion und dergleichen deutlich reduziert sind, da eine anfänglich abgeschiedene Materialschicht des Metalls als eine Saatschicht für die elektroplattierungsdominierte Phase des Abscheideprozesses dient. In einigen anschaulichen Ausführungsformen kann das Einfüllen des Metalls in einem in-situ-Prozess ausgeführt werden, wobei eine erste Phase ein stromloser Abscheideprozess ist, und wobei die Metallabscheidung durch ein katalytisches Material, das an freiliegenden Oberflächenbereichen der zu füllenden Öffnung vorgesehen ist, in Gang gesetzt wird. Danach kann ein extern erzeugtes elektrisches Feld in der nasschemischen Abscheideumgebung geschaffen werden, um damit die Abscheidekinetik im Wesentlichen auf der Grundlage des elektrischen Feldes zu steuern, d. h. auf der Grundlage eines durch die Abscheidungumgebung geführten Stromes und auf der Grundlage geeignet ausgewählter Additive, die in der nasschemischen Abscheideumgebung enthalten sind.
  • Es sollte beachtet werden, dass die vorliegende Erfindung äußerst vorteilhaft in Verbindung mit äußert größenreduzierten Halbleiterbauelementen oder anderen Mikrostrukturen mit kritischen Abmessungen von 0,1 μm und deutlich weniger ist, wie sie beispielsweise in komplexen integrierten Schaltungen anzutreffen sind, die Feldeffekttransistoren mit einer Gatelänge von 50 nm oder sogar weniger aufweisen. Die vorliegende Erfindung kann jedoch auch in weniger kritischen Anwendungen eingesetzt werden, wobei die bessere Qualität der Metallisierungsschichten deutlich zu einer verbesserten Zuvrlässigkeit und einem besseren Leistungsverhalten dieser weniger kritischen Halbleiterbauelemente beitragen kann. Sofern also dies nicht explizit in der weiteren detaillierten Beschreibung und in den angefügten Patentansprüchen dargelegt ist, sollte die vorliegende Erfindung nicht auf spezielle Bauteilabmessungen eingeschränkt gesehen werden.
  • In 1a ist ein Halbleiterbauelement 100 gezeigt und soll ein geeignetes Bauelement repräsentieren, das metallgefüllte Strukturelemente mit Abmessungen erhalten soll, wie sie typisch sind für Mikrostrukturen. In der vorliegenden Ausführungsform kann das Halbleitebauelement 100 eine integrierte Schaltung repräsentieren mit mehreren Schaltungselementen, etwa Transistoren, Kondensatoren, Widerständen, und dergleichen, wobei zumindest einige dieser Schaltungselemente kritische Abmessungen von ungefähr 50 nm oder sogar weniger aufweisen. Der Einfachheit halber sind derartige Schaltungselemente in 1a nicht gezeigt. Des weiteren umfasst das Halbleiterbauelement 100 ein Substrat 101 mit einer darauf ausgebildeten ersten Schicht, etwa einer dielektrischen Schicht, die als 102 bezeichnet ist, die eine Leitung oder ein leitendes Gebiet 104 mit einem Metallgebiet 103 enthalten kann. Beispielsweise kann in modernen Anwendungen das Metallgebiet 103 Kupfer, eine Kupferlegierung, Silber, Wolfram, oder ein anderes geeignetes leitendes Material aufweisen, wie es typischerweise in Halbleiterbauelementen verwendet ist. In einer anschaulichen Ausführungsform weist das Metallgebiet 103 Kupfer, Silber und dergleichen auf, wobei das Metallgebiet 103 von dem umgebenden dielektrischen Material der Schicht 102 durch eine Barrierenschicht 105 getrennt ist. Die Barrierenschicht 105 kann aus einem beliebigen geeigneten Material, etwa Tantal, Tantalnitrid, Titan, Titannitrid, Wolfram, Wolframnitrid, oder einer anderen geeigneten Verbindung mit den gewünschten Eigenschaften im Hinblick darauf aufgebaut sein, dem Metallgebiet 103 die erforderliche mechanische und chemische Integrität zu verleihen. In einigen anschaulichen Ausführungsformen ist die Barrierenschicht 105 aus einem oder mehreren der folgenden Verbindungen aufgebaut: Kobalt, Wolfram, Phosphor (CoWP); und/oder Kolbalt, Wolfram, Bor (CoWB); und/oder Kobalt, Bor (CoB) und/oder Molybden, Nickel, Bor (MoNiB), und dergleichen. Es sollte beachtet werden, dass die Leitung 104 lediglich anschaulicher Natur ist und eine typische Struktur repräsentieren kann, die gemäß einer Damaszener-Technik hergestellt ist, wie sie bei der Herstellung von Metallisierungsschichten moderner Halbleiterbauelemente angewendet wird. In anderen Ausführungsformen kann die Leitung 104 ein beliebiges Schaltungselemente repräsentieren, das die Herstellung einer Kontaktdurchführung oder eines Grabens, der damit verbunden ist, erfordert. Beispielsweise kann die Leitung 104 einen Kontaktpfropfen repräsentieren, der direkt mit dem Kontaktgebiet eines Schaltungselements verbunden ist, oder die Leitung kann ein Kontaktgebiet eines Schaltungselements repräsentieren, etwa ein Drain- oder Sourcegebiet, eine Gateelektrode, und dergleichen.
  • Eine zweite dielektrische Schicht 107, die aus einem geeigneten Material, etwa Siliziumdioxid, Sillziumnitrid, oder einem Material mit kleinem ε, etwa SiCOH, oder einem anderen Material, etwa geeigneten Polymermaterialien, aufgebaut sein kann, ist über der ersten dielektrischen Schicht 102 gebildet, wobei eine Öffnung 108, etwa ein Graben oder ein Kontaktloch, das mit dem Metallgebiet 103 verbunden ist, in der zweiten dielektrischen Schicht 107 gebildet ist. Wie zuvor erläutert ist, kann in einigen anschaulichen Ausführungsformen die Öffnung 108 eine Öffnung mit großem Aspektverhältnis repräsentieren, d. h. mindestens eine laterale Abmessung, etwa eine Breite oder ein Durchmesser ist deutlich kleiner als eine Tiefe der Öffnung 108. Folglich kann eine laterale Abmessung, d. h. in 1a die horizontale Ausdehnung der Öffnung 108, ungefähr 100 nm und deutlich kleiner sein, während eine Tiefe der Öffnung 108 mehrere 100 nm betragen kann. Es sollte jedoch beachtet werden, dass in anderen anschaulichen Ausführungsformen die Öffnung 108 andere Abmessungen besitzen kann und das entsprechende Aspektverhältnis kleiner als ungefähr 5 sein kann.
  • Ferner ist auf freiliegenden Oberflächenbereichen 107a der dielektrischen Schicht 107 und in der Öffnung 108 ein Bereich 112 mit katalytisch aktiviertem Material vorgesehen. Der Bereich 112, der einen Bereich der freiliegenden Oberflächenbereiche 107a repräsentieren kann, kann in einer Ausführungsform ein Katalysatormaterial darin aufweisen, das für das in Gang setzen eines nachfolgenden nasschemischen Abscheideprozesses eines Barrierenmaterials geeignet ist. In noch anderen anschaulichen Ausführungsformen kann der Bereich 112 eine im Wesentlichen kontinuierliche Materialschicht repräsentieren, die ein geeignetes leitendes Material mit Eigenschaften aufweisen kann, die zur Verwendung für ein Barrierenmaterial für ein Metall, etwa Kupfer, Silber, und dergleichen, das in die Öffnung 108 einzufüllen ist, geeignet sind. In einem derartigen Schema kann die Schicht 112 auch eine gewisse Menge an Katalysatormaterial, etwa Kobalt, Silber, Palladium, Platin, Kupfer, und dergleichen aufweisen, das in einem nachfolgenden nasschemischen Abscheideprozess von Kupfer, Silber und dergleichen angewendet werden kann. Es sollte beachtet werden, dass in diesem Falle das katalytische Material nicht notwendigerweise die gesamten freiliegenden Oberflächenbereiche 107a in einer im Wesentlichen zusammenhängenden Weise bedecken muss, sondern das es mit einer ausreichenden Dichte eingebaut sein kann, um damit einen nachfolgenden nasschemischen Abscheideprozess in Gang zu setzen. In noch anderen anschaulichen Ausführungsformen kann der Bereich 112 eine Barrierenschicht repräsentieren, die darauf ausgebildet eine Schicht aus Katalysatormaterial aufweist, die zumindest eine der oben genannten Sorten enthält, um damit als ein Katalysatormaterial für die nachfolgende Abscheidung von Kupfer, Silber, und dergleichen zu dienen, wenn die Öffnung 108 gefüllt wird.
  • In noch weiteren anschaulichen Ausführungsformen kann der katalytisch aktivierte Bereich 112 eine zusammenhängende Schicht oder zumindest einen Oberflächenbereich mit darin eingebautem Palladium in einer Ausführungsform repräsentieren, das als ein Katalysatormaterial für die nachfolgende nasschemische Abscheidung eines Barrierenmaterials dient.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 100, wie es in 1a gezeigt ist, kann die folgenden Prozess umfassen. Nach der Herstellung von Schaltungselementen oder anderen Mikrostrukturelementen in und auf dem Substrat 101 wird die Leitung 104 in der ersten dielektrischen Schicht 102 gebildet, wobei in einigen anschaulichen Ausführungsformen die Leitung 104 gemäß den gleichen Prozessverfahren hergestellt werden kann, wie sie auch nachfolgend beschrieben sind, wenn auf einen Abscheideprozess zum Füllen der Öffnung 108 verwiesen wird. Somit gelten im Hinblick auf die Herstellung der Barrierenschicht 105 und des Metallgebiets 103 die gleichen Kriterien, wie sie nachfolgend erläutert sind. Es sollte jedoch beachtet werden, dass in anderen anschaulichen Ausführungsformen die Leitung 104 gemäß konventioneller Prozessverfahren hergestellt werden kann, wie sie für die Herstellung von Schaltungselementen, Kontaktgebieten, und dergleichen gut etabliert sind. Danach wird die zweite dielektrische Schicht 107 durch beispielsweise CVD, Aufschleuderverfahren und dergleichen abgeschieden, abhängig von der Art des Materials oder der Materialien, die für die Schicht 107 verwendet sind. Es sollte beachtet werden, dass die dielektrische Schicht 107 zwei oder mehr unterschiedliche Materialien entsprechend den Bauteilerfordernissen aufweisen kann, wobei eine zusätzliche Ätzstoppschicht (nicht gezeigt) vor der Herstellung der dielektrischen Schicht 107 abgeschieden werden kann. Danach wird die Öffnung 108 beispielsweise durch geeignete Photolithographie und anisotrope Ätzverfahren auf der Grundlage gut etablierter Prozessrezepte hergestellt. Danach wird in einer anschaulichen Ausführungsform das Halbleiterbauelement 100 einem katalytischen Aktivierungsprozess 116 unterzogen, um den Bereich 112 zu bilden. Zu diesem Zweck kann der Aktivierungsprozess 116 einen Eintauch- oder Besprühungsvorgang zum Aufbringen eines geeigneten katalytischen Materials auf die freiliegenden Oberflächenbereiche 107a auf der Grundlage etablierter Verfahren beinhalten. In einer anschaulichen Ausführungsform kann eine palladiumenthaltende Lösung verwendet werden, um den katalytisch aktivierten Bereich 112 zu bilden. In anderen Ausführungsformen wird der Aktivierungsprozess 116 als ein Abscheideprozess, beispielsweise auf der Grundlage von CVD, ALD, PVD, ausgeführt, um eine dünne Materialschicht mit einem geeigneten Katalysatormaterial, etwa Palladium, zu bilden, wobei die Stufenbedeckung des Prozesses wenig kritisch ist, solange eine ausreichende Menge an Katalysatormaterial auf dem freiliegenden Oberflächenbereichen 107a vorgesehen wird. Beispielsweise kann eine äußert gleichförmige und dünne Schicht auf der Grundlage einer CVD-Technik hergestellt werden, wobei in einigen Ausführungsformen vor dem Prozess 116 ein entsprechender Reinigungsprozess, beispielsweise zum Entfernen von Kontaminationsstoffen und oxidierten Bereichen von der freiliegenden Oberfläche des Metallgebiets 103, ausgeführt werden kann, wodurch die Gefahr des Einbaus von Kontaminationsstoffen während der nachfolgenden Bearbeitung reduziert wird. In noch anderen anschaulichen Ausführungsformen wird der Bereich 112 als eine Barrierenschicht gebildet, beispielsweise auf der Grundlage von Tantal, Tantalnitrid, Titan, Titannitrid, Wolfram, und kann durch gut etablierte Sputter-Abscheideverfahren gebildet werden, wobei ein geeignetes katalytisches Material in die Schicht 112 mit eingebaut werden kann, um damit einen nachfolgenden nasschemischen Abscheideprozess für ein gut leitfähiges Metall, etwa Kupfer, Silber, und dergleichen zu ermöglichen, das dann in einem einzelnen Füllprozess abgeschieden wird, wie dies nachfolgend beschrieben ist.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einem weiter fortgeschrittenen Herstellungsstadium. In dieser anschaulichen Ausführungsform ist eine Barrierenschicht 110 auf den freiliegenden Oberflächenbereichen 107a der dielektrischen Schicht 107 und in der Öffnung 108 gebildet In einer anschaulichen Ausführungsform weist die Barrierenschicht 110 ein Material auf, das auf der Grundlage eines nasschemischen Abscheideprozesses 117 aufgebracht werden kann. In einer anschaulichen Ausführungsform weist die Barrierenschicht 110 eine oder mehrere Verbindungen mit Kobalt, Wolfram, Phosphor (CoWP); Kobalt, Wolfram, Bor (CoWB); Kolbalt, Bor (CoB); Molybdän, Nickel, Bor (MoNiB) auf. Die Barrierenschicht 110 kann mit einer geeigneten Dicke gemäß den Prozess- und Bauteilerfordernissen bereitgestellt werden. Beispielsweise ist in anspruchsvollen Anwendungen eine Dicke im Bereich von ungefähr 5 bis 50 nm geeignet.
  • Wie zuvor mit Bezug zu dem Bereich 112 erläutert ist, initiieren die katalytisch aktivierten Oberflächenbereiche darin bei Kontakt mit der nasschemischen Abscheideumgebung 117 die Reduktion der entsprechenden Metallionen, die in der Umgebung 117 enthalten sind, die in Form einer geeigneten Elektrolytlösung bereitgestellt werden kann, wodurch die Barrierenschicht 110 gebildet wird. Die Elektrolytlösung 117 kann mittels eines Eintauch- oder Sprühprozesses auf der Grundlage verfügbarer Prozessanlagen, etwa Plattierungsreaktoren, Sprühanlagen, und dergleichen bereitgestellt werden. Das Abscheiden des Materials der Schicht 110 kann beispielsweise auf der Grundlage einer Abscheiderate gesteuert werden, die im Voraus auf der Grundlage von Testverfahren ermittelt werden kann. Des weiteren kann in anderen anschaulichen Ausführungsformen der Prozess 117 auf der Grundlage der Temperatur der Umgebung 117 und/oder des Substrats 101 gesteuert wenden, indem die Temperatur der Elektrolytlösung, die in unmittelbaren Kontakt mit den Bereichen 112 ist, in effizienter Weise gesteuert wird. Zu diesem Zweck kann, wenn die Umgebung 117 in Form eines Elektrolytbades eingerichtet ist, die Badtemperatur bei einer spezifizierten Temperatur gehalten werden, die etwas unterhalb einer kritischen Temperatur für eine selbstkatalytische Reaktion liegt, um dadurch eine unerwünschte spontane Erzeugung von Metall in der entsprechenden Reaktionskammer zu vermeiden. Für die Initialisierung der Reaktion kann das Substrat 101 aufgeheizt wenden, um damit eine gewünschte Oberflächentemperatur zu schaffen, wodurch auch die Temperatur des Elektrolyts erhöht wird, das in unmittelbarem Kontakt mit dem Bereich 112 ist, so dass eine erforderliche Aktivierungstemperatur für die Ingangsetzung der elektrochemischen Abscheidung erreicht wird. Nachdem eine gewünschte Dicke der Schicht 110 abgeschieden ist, kann die Substrattemperatur 101 reduziert werden, wodurch ein weiteres Abscheiden deutlich verlangsamt oder vollständig beendet wird. Da eine Temperaturänderung des Substrats 101 innerhalb moderat kurzer Zeitintervalle erreicht werden kann, kann der Abscheideprozess 117 auf der Grundlage der Substrattemperatur in effizienter Weise gesteuert werden. Wenn ferner die Abscheideumgebung 117 in Form eines Elektrolytbads geschaffen wird, kann die Badtemperatur kontinuiertich unter einer kritischen Temperatur gehalten werden, wobei dennoch eine äußerst effiziente Materialabscheidung möglich ist, solang die Substrattemperatur bei der gewünschten Prozesstemperatur gehalten wird. Beispielsweise kann typischerweise eine Prozesstemperatur von ungefähr 50 bis 90°C beim elektrochemischen Abscheiden der Schicht 110 angewendet werden, wobei die Badtemperatur bei ungefähr 40 bis 50°C gehalten wird, während die Substrattemperatur 101 auf beispielsweise 50 bis 90°C erhöht wird. Wenn die Abscheideumgebung 117 auf der Grundlage einer Sprühprozessanlage eingerichtet wird, kann die entsprechende Elektrolytlösung mit einer Temperatur bei oder über einer spezifizierten Prozesstemperatur aufgebracht werden, um damit die Materialabscheidung beim Kontakt mit dem katalytisch aktivierten Bereich 112 in Gang zu setzen. In anderen Ausführungsformen kann die Elektrolytlösung mittels der Sprühprozessanlage mit einer Temperatur unterhalb einer kritischen Temperatur aufgebracht werden, wohingegen die Substrattemperatur 101 so gesteuert werden kann, um den Abscheideprozess „einzuschalten oder auszuschalten”. Beispielsweise kann ein Elektolytvolumen geeignet so gewählt werden, dass das Volumen in einer im wesentlichen ”instantanen” Weise gekühlt und erwärmt werden kann. Z. B. kann ein Volumen von ungefähr bis zu 200 ml Elektrolyt pro Substrat verwendet werden.
  • In einigen anschaulichen Ausführungsformen kann der nasschemische Abscheideprozess 117 so ausgestaltet sein, dass ein gewünschtes katalytisches Material in die Schicht 110, zumindest in Oberflächenbereichen davon, eingebaut wird, um damit die Barrierenschicht 110 für einen nachfolgenden nasschemischen Abscheideprozess zum Füllen der Öffnung 108 mit einem äußerst leitfähigen Metall vorzubereiten. Beispielsweise kann die Elektrolytlösung der Umgebung 117 eines oder mehrere der Materialien Kobalt, Silber, Palladium, Platin, Kupfer, aufweisen, die während einer nachfolgenden Metallabscheidung als katalytisches Material dienen. In noch anderen Ausführungsformen kann nach dem Abscheiden der Schicht 110 und nach Reinigungs- und Trocknungsprozessen ein weiterer katalytischer Aktivierungsprozess an der Barrierenschicht 110 ausgeführt werden, um die geeignet aktivierten Oberflächenbereiche für das nachfolgende Einfüllen des leitenden Metalls zu schaffen. Wie zuvor mit Bezug zu 1a erläutert ist, können, wenn der Bereich 112 als eine Barrierenschicht dienen soll, entsprechende Prozesse ausgeführt werden, um die Barrierenschicht 110 mit den gewünschten katalytischen Eigenschaften zu versehen. Beispielsweise wird in einer anschaulichen Ausführungsform eine zusätzliche Schicht durch CVD, ALD oder PVD abgeschieden, wobei, wie zuvor erläutert ist, die Stufenbedeckung wenig kritisch ist, da das entsprechend ausgebildete katalytische Material nicht notwendigerweise die Barrierenschicht 110 kontinuierlich abdecken muss. In anderen anschaulichen Ausführungsformen kann die Barrierenschicht 110 einer Plasmaumgebung ausgesetzt werden, die mindestens eine katalytische Materialsorte enthält, die dann in die Oberflächenbereiche der Barrierenschicht 110 eingebaut wird.
  • 1c zeigt schematisch das Halbleiterbauelement 100 in einem weiter fortgeschrittenen Herstellungsstadium. In einer anschaulichen Ausführungsform unterliegt das Halbleiterbauelement 100 einer nasschemischen Abscheideumgebung 118, die so gestaltet ist, dass das Abscheiden eines äußerst leitfähigen Metalls, etwa Kupfer, ermöglicht wird, während in noch anderen anschaulichen Ausführungsformen andere Metalle, etwa Silber, und dergleichen in der Umgebung 118 enthalten sind. Die nasschemische Abscheideumgebung 118 kann in Form einer Elektrolytlösung vorgesehen sein, die auf die freiliegende Oberfläche des Bauelements 100 mittels einer geeigneten Prozessanlage aufgebracht wird, etwa einem Badreaktor, einer Sprühanlage, und dergleichen. Dabei kann die Elektrolytlösung der Umgebung 118 ein Salz des abzuscheidenden Metalls und ein geeignetes Reduktionsmittel aufweisen. Wenn beispielsweise Kupfer abzuscheiden ist, kann eine geeignete Elektrolytlösungszusammensetzung in Form von Kupfer, EDTA, NaOH und HCHO; Kupfer, KaN-Tarirat, NaOH, HCHO und dergleichen verwendet werden. Des weiteren kann die Elektrolytlösung der Umgebung 118 geeignete Additive enthalten, die eine deutliche Änderung der Abscheidekinetik in Anwesenheit eines extern erzeugten elektrischen Feldes bewirken können, wie dies nachfolgend detaillierter beschrieben ist Bekanntlich ist für ein zuverlässiges Füllen von Öffnungen mit großem Aspektverhältnis in einem dielektrischen Material, beispielsweise mit Kupfer und Kupferlegierungen ein Füllverhalten von unten nach oben typischerweise erforderlich, das auf der Grundlage geeigneter gepulster Stromschemata und entsprechender Additive erreicht werden kann. Es wurde erkannt, dass das erforderliche Füllverhalten durch Steuern der Abscheidekinetik innerhalb einer Kontaktlochöffnung, etwa der Öffnung 108, gesteuert werden kann, indem der Elektrolytlösung Additive zugesetzt werden, um damit die Rate der Kupferionen zu beeinflussen, die sich auf den entsprechenden Stellen abscheiden. Beispielsweise kann ein organisches Mittel mit relativ großen, langsam diffundierenden Molekülen, etwa Polyethylenglykol, der Elektrolytlösung hinzugefügt werden, so dass sich das entsprechende Molekül vorzugsweise an ebenen Flächen und Eckenbereichen anhaftet, wodurch der Kontakt von Kupferionen mit diesen Gebieten reduziert wird und damit auch die Abscheiderate verringert wird. Entsprechend wirkende Mittel werden häufig als „Supressoren” bezeichnet Andererseits kann ein weiteres Additiv mit kleineren und schneller diffundierenden Molekülen verwendet werden, die vorzugsweise innerhalb der Öffnungen mit großem Aspektverhältnis anhaften, etwa der Öffnung 108, und damit die Abscheiderate durch Aufheben der Wirkung des Supressoradditivs erhöhen. Ein entsprechendes Additiv wird häufig als ein „Beschleuniger” bezeichnet Ferner können andere Additive in die Elektrolytlösung der Umgebung 118 entsprechend den Prozess- und Bauteilerfordernissen mit aufgenommen werden. Die Additive, die deutlich das Abscheideverhalten in der zuvor beschriebenen Weise ändern können, werden so ausgewählt, dass die gewünschten beschleunigenden und unterdrückenden Eigenschaften auch in einer typisch sauren Umgebung erreicht werden, wie sie für eine anfängliche Abscheidephase in der Umgebung 118 erforderlich sein kann.
  • Wie zuvor erläutert ist, kann die Barrierenschicht 110 zumindest in Oberflächenbereichen davon ein Material aufweisen, das als ein Katalysator für die Metallabscheidung dient, wenn dieses der nasschemischen Umgebung 118 ausgesetzt wird. Folglich kann sich beim Kontakt der Elektrolytlösung der Umgebung 118 mit der katalytisch aktivierten Barrierenschicht 110 eine Schicht 113 bilden, wobei auf Grund des Abscheideverhaltens die Schicht 113 in einer äußerst konformen Weise gebildet werden kann, da in dieser Phase des Abscheideprozesses die Umgebung 118 als eine nasschemische Abscheideumgebung für einen stromlosen Abscheideprozess betrachtet werden kann. Somit kann die Metallschicht 113, die sich während dieser anfänglichen Abscheidephase bildet, als eine Saatschicht für die nachfolgende Abscheidephase betrachtet werden, die in Anwesenheit geeignet extern erzeugter elektrischer Felder ausgeführt werden kann, um damit einen Stromfluss entsprechend einem gewünschten Elektroplattierungsschema zu erzeugen. In einer anschaulichen Ausführungsform wird die stromlose Phase des nasschemischen Abscheideprozesses 118 beibehalten, um die Schicht 113 bis zu einer Dicke von ungefähr 1 bis 50 nm zu bilden. Eine entsprechende Dickensteuerung kann auf der Grundlage der Steuerung der Prozesszeit erreicht werden, was bewerkstelligt werden kann, indem ein spezieller Stromfluss erzeugt wird, nachdem eine spezielle Abscheidezeit ohne ein extern erzeugtes elektrisches Feld in der Umgebung 118 verstrichen ist. Während der Anfangsphase der Metallabscheidung zur Herstellung der Saatschicht 113 kann eine Prozesstemperatur für die Umgebung 118 so gesteuert werden, dass eine effiziente Materialabscheidung erreicht wird. Im Hinblick auf die Temperatursteuerung gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu der Abscheideumgebung 117 erläutert sind. D. h., in einigen anschaulichen Ausführungsformen wird die Temperatur der Elektrolytlösung der Umgebung 118 und/oder die Temperatur des Substrats 101 so gesteuert, dass eine spezifizierte Prozesstemperatur erreicht wird, die beispielsweise im Bereich von ungefähr 60 bis 100°C liegt. In einer anschaulichen Ausführungsform wird die Temperatur der Elektrolytlösung, die in Form eines Elektrolytbads, und dergleichen vorgesehen sein kann, unter einer spezifizierten kritischen Prozesstemperatur, etwa ungefähr 60°C gehalten, während die Substrattemperatur bei oder über der spezifizierten Prozesstemperatur gehalten wird. Solange daher die Temperatur der Elektrolytlösung in der unmittelbaren Umgebung der exponierten Oberflächenbereiche des Bauelements 100 bei oder über der spezifizierten Prozesstemperatur ist, wird eine effiziente Metallabscheidung erreicht, wobei das im Wesentlichen konforme Abscheiden während dieser Phase in effizienter Weise auf der Grundlage der Prozesstemperatur gesteuert werden kann, so dass nach einer Phase einer gewünschten konformen Abscheidung zur Bildung der Saatschicht 113 die Prozesstemperatur deutlich reduziert werden kann, um effektiv eine weitere konforme Abscheidung zu reduzieren oder zu vermeiden. Es sollte beachtet werden, dass die in der Elektrolytlösung der Umgebung 118 enthaltenen Additive im Wesentlichen Dipolmoleküle repräsentieren, die auf extern erzeugte elektrische Felder reagieren, während diese im Wesentlichen das Abscheideverhalten während der Anfangsabscheidephase zur Herstellung der Saatschicht 113 nicht beeinflussen, mit Ausnahme, dass sie ein entsprechendes Absorptions-/Disorptions-Gleichgewicht mit anderen Inhaltsstoffen und den freiliegenden Oberflächenbereichen, d. h. der Schicht 110, die der Umgebung 118 ausgesetzt sind, bilden.
  • Danach wird ein geeigneter Stromfluss erzeugt, um das weitere Abscheiden von Metall zu gewährleisten, ähnlich wie dies in gut etablierten Elektroplattierungsprozessen mit dem Füllverhalten von unten nach oben bekannt ist. In einigen anschaulichen Ausführungsformen wird die nasschemische Abscheideumgebung 118 auf der Grundlage eines extern erzeugten elektrischen Feldes eingerichtet, wobei ein entsprechender Stromfluss, der über die leitende Barrierenschicht 110 erreicht werden kann, in geeigneter Weise gesteuert wird, um das Abscheideverhalten während der Herstellung der Saatschicht 113 geringfügig zu modifizieren, indem die Größe des Einflusses des stromlosen Abscheideregimes auf das Elektroplattierungsabscheideregime eingestellt wird. D. h., durch entsprechendes Einstellen der Prozesstemperatur und das Erzeugen eines geeigneten Stromflusses, der so gewählt sein kann, dass weiterhin ein Abscheideverhalten erreicht wird, das durch das stromlose Regime dominiert ist, kann ein mehr anisotropes Abscheideverhalten erreicht werden. Beispielsweise können auf Grund des extern erzeugten elektrischen Feldes die Eigenschaften der Additive zu einem gewissen Grade „aktiviert” werden, wodurch beispielsweise eine erhöhte Abscheiderate an einer Unterseite 111 der Öffnung 108 gefördert wird, während dennoch ein moderat konformes Abscheideverhalten an anderen Oberflächenbereiche des Bauelements 100 erhalten wird. Eine entsprechende Koexistenz der stromlosen Phase und der Elektroplattierungsphase kann zu einem beliebigen Zeitpunkt des Abscheideprozesses in geeigneter Weise eingerichtet werden. Beispielsweise kann eine äußerst konforme anfängliche Abscheidephase in der zuvor diskutierten Weise eingerichtet werden, und danach kann eine gewisse Übergangsphase erzeugt werden, um eine Dicke der Saatschicht 113 weiter zu vergrößern, während dennoch die Anforderungen für die nachfolgende Auffüllung von unten nach oben verringert werden, indem die Abscheiderate an der Unterseite 111 der Öffnung 108 erhöht wird. Wenn schließlich eine gewünschte Dicke der Saatschicht 113 erreicht ist, kann die Prozesssteuerung auf ein reines Elektroplattierungsregime „umgeschaltet” werden.
  • 1d zeigt schematisch das Halbleiterbauelement 100, wobei die nasschemische Abscheideumgebung 118 sich in dem Elektroplattierungsregime befindet. Somit ist ein extern erzeugtes elektrisches Feld 119 in der Umgebung 118 vorhanden, wodurch ein Strom 120 eingeprägt wird, der durch die Elektrolytlösung der Umgebung 118 fließt. Auf der Grundlage des Elektroplattierungsregimes wird eine Metallschicht 114 gebildet, um damit vollständig die Öffnung 108 zu füllen, wobei auch überschüssiges Material an horizontalen Oberflächenbereichen des Bauelements 100 abgeschieden wird. Während des in 1d gezeigten Elektroplattierungsvorganges wird das elektrische Feld 119 und damit der eingeprägte Strom 120 auf der Grundlage einer beliebig geeigneten Strategie erzeugt, etwa potentio-statische/dynamische oder galvano-statisch/dynamische Abscheideverfahren. Während des entsprechenden Strompulsschemas sorgen die in der Abscheideumgebung 118 enthaltenen Additive nun für das erforderliche Füllverhalten von unten nach oben, wie dies auch aus konventionellen und gut etablierten Elektroplattierungsprozessen bekannt ist. In einer anschaulichen Ausführungsform werden die Temperatur der Elektrolytlösung der Umgebung 118 und die Substrattemperatur verringert, wenn von dem stromlos gesteuerten Regime zu dem Elektroplattierungsregime zu 1d übergegangen wird, wodurch in effizienter Weise ein konformes Abscheideverhalten verringert oder vermieden wird, so dass das Abscheideverhalten im Wesentlichen durch das Elektroplattierungsregime bestimmt ist. Beispielsweise wird die Temperatur der Elektrolytlösung und des Substrats 101 auf ungefähr 40°C oder weniger verringert, um im Wesentlichen den stromlosen Abscheideprozess zu beenden.
  • Folglich wird die Metallschicht 114 auf der Grundlage der Saatschicht 113 mit einer gewünschten Oberflächenbeschaffenheit gebildet, wobei eine Kontamination der Saatschicht, wie dies häufig in modernen CVD- oder ALD-Verfahren angetroffen wird, deutlich verringert werden kann auf Grund der in-situ Natur der Prozesse zur Bildung der Saatschicht 113 und der endgültigen Metallschicht 114.
  • In noch anderen Ausführungsformen wird die Saatschicht 113 in einem separaten Abscheideprozess auf der Grundlage der Barrierenschicht 110 gebildet, die ebenso auf der Grundlage eines nasschemischen Abscheideprozesses gebildet werden kann, wenn beispielsweise die Saatschicht 113 aus einer unterschiedlichen Materialzusammensetzung im Vergleich zu der Metallschicht 114 gebildet wird. In einer derartigen Prozessstrategie können dennoch deutliche Vorteile auf Grund der elektrochemischen Abscheidung der Barrierenschicht 110 und der Saatschicht 113 erreicht werden, wodurch die Möglichkeit für eine weitere Bauteilskalierung geschaffen wird, während dennoch eine hohe Prozessflexibilität im Hinblick auf die Herstellung der Metallschicht 114 erreicht wird, da ein separater Abscheideprozess auf der äußerst konformen und zuverlässigen Saatschicht 113 ausgeführt wird.
  • In noch anderen anschaulichen Ausführungsformen wird die Abscheidung der Saatschicht 113 und der Metallschicht 114 auf der Grundlage der nasschemischen Abscheideumgebung, wie sie zuvor mit Bezug zu den 1c und 1d beschrieben ist, in Verbindung mit einer Barrierenschicht eingesetzt, die auf der Grundlage anderer Abscheideverfahren, etwa CVD, ALD oder PVD gebildet ist, wie dies zuvor mit Bezug zu 1a erläutert ist, wenn auf den katalytisch aktivierten Bereich 112 als eine Barrierenschicht Bezug genommen wird. Wie zuvor erläutet ist, kann in diesen Fällen die Barrierenschicht 112 dann ein entsprechendes katalytisches Material aufweisen oder ein entsprechendes katalytisches Material kann auf der Schicht 112 hergestellt werden.
  • Es gilt also: Die vorliegende Erfindung stellt ein verbessertes Verfahren zur Herstellung äußerst leitender Metallgebiete auf der Grundlage einer Einlege-Technik bereit, wobei eine Saatschicht auf der Grundlage eines nasschemischen Abscheideprozesses gebildet wird, was in einer anschaulichen Ausführungsform mit einem nachfolgenden Elektroplattierungsprozess kombiniert wird, wobei das Bauteil kontinuierlich einer geeignet gestalteten Elektrolytlösung ausgesetzt ist. In diesem Falle wird ein in-situ-Prozess bereitgestellt, in welchem geeignet ausgewählte Additive für das gewünschte Füllverhalten von unten nach oben während des Elektroplattierungsregimes sorgen, während diese Additive im Wesentlichen während der Herstellung einer Saatschicht „inaktiv” sind. Des weiteren kann eine Barrierenschicht auf der Grundlage eines nasschemischen Abscheideprozesses gebildet werden, die dann als eine Saatschicht oder Katalysatorschicht für das in Gang setzen der nasschemischen Abscheidung des hochleitenden Metalls dient, das in entsprechende Öffnungen selbst größenreduzierter Halbleiterbauelemente einzufüllen ist. Folglich ermöglicht die vorliegende Erfindung die Herstellung von Metallisierungen für Verbindungsstrukturen der 45-Nanometer-Technologie oder sogar darunter, ohne dass im Wesentlichen das Bauteilverhalten beeinträchtigt wird, während etablierte Integrationskonzepte verwendet werden. Ferner kann diese Erfindung in Verbindung mit einer Vielzahl von Metallen, etwa Kupfer, Silber, und dergleichen eingesetzt werden.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (22)

  1. Verfahren mit: Abscheiden eines Metalls (114) über einer strukturierten Schicht eines Halbleiterbauelements (100) durch Aufbringen einer Elektrolytlösung (117) und Ausführen eines stromlosen nasschemischen Abscheideprozesses; und Erzeugen eines extern erzeugten elektrischen Feldes in der Elektrolytlösung (117), während die Elektrolytlösung (117) aufgebracht ist, um weiter das Metall (114) in-situ abzuscheiden; und wobei ein elektrischer Stromfluss in der Elektrolytlösung (117) bedingt durch das erzeugte elektrische Feld derart gesteuert wird, dass zunächst eine Koexistenz von einer stromlosen und einer Elektroplattierungsphase eingerichtet wird und nachfolgend eine reine Elektroplattierungsphase eingerichtet wird.
  2. Verfahren nach Anspruch 1, das ferner umfasst: Ausführen eines katalytischen Aktivierungsprozesses an freiliegenden Oberflächenbereichen der strukturierten Schicht vor dem Ausführen des stromlosen nasschemischen Abscheideprozesses.
  3. Verfahren nach Anspruch 2, wobei Ausführen des katalytischen Aktivierungsprozesses umfasst: Einbauen von Platin und/oder Palladium und/oder Silber und/oder Kupfer und/oder Kobalt in zumindest einige der freiliegenden Oberflächenbereiche.
  4. Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer Barrierenschicht (110) auf einem strukturierten dielektrischen Material (107) vor dem Abscheiden des Metalls (114), wobei das strukturierte dielektrische Material (107) und die Barrierenschicht (110) die strukturierte Schicht bilden.
  5. Verfahren nach Anspruch 4, wobei die Barrierenschicht (110) durch einen stromlosen Abscheideprozess gebildet wird.
  6. Verfahren nach Anspruch 5, das ferner umfasst: Ausführen eines anfänglichen katalytischen Aktivierungsprozesses an freiliegenden Oberflächenbereichen des strukturierten dielektrischen Materials (107) vor dem Bilden der Barrierenschicht (110).
  7. Verfahren nach Anspruch 6, wobei Ausführen des anfänglichen katalytischen Aktivierungsprozesses umfasst: Einbauen des Katalysatormaterials in die freiliegenden Oberflächenbereiche zur Ingangsetzung des Abscheidens von Material der Barrierenschicht (110).
  8. Verfahren nach Anspruch 3 und 4, wobei Platin und/oder Palladium und/oder Silber und/oder Kupfer und/oder Kobalt in die Barrierenschicht (110) eingebaut wird, während die Barrierenschicht (110) gebildet wird.
  9. Verfahren nach Anspruch 3 und 4, wobei Platin und/oder Palladium und/oder Silber und/oder Kupfer und/oder Kobalt in die Barrierenschicht (110) eingebaut wird, nachdem die Barrierenschicht (110) gebildet ist.
  10. Verfahren nach Anspruch 4, das ferner Bilden einer katalytischen Schicht (113) über der Barrierenschicht (110) vor dem Abscheiden des Metalls umfasst.
  11. Verfahren nach Anspruch 10, wobei die katalytische Schicht (113) durch chemische Dampfabscheidung und/oder physikalische Dampfabscheidung und/oder Atomlagenabscheidung gebildet wird.
  12. Verfahren nach Anspruch 4, wobei die Barrierenschicht (110) mindestens eine der folgenden Verbindungen umfasst: Kobalt, Wolfram, Phosphor; Kobalt, Wolfram, Bor; Kobalt, Bor; und Molybdän, Nickel, Bor.
  13. Verfahren nach Anspruch 1, wobei das Metall (114) während des stromlosen nasschemischen Abscheideprozesses mit einer Dicke im Bereich von ungefähr 1 bis 10 nm abgeschieden wird, bevor das elektrische Feld für das weitere Abscheiden des Metalls (114) eingerichtet wird.
  14. Verfahren nach Anspruch 1, wobei die Elektrolytlösung (117) ein oder mehrere Additive zum Steuern eines Abscheideverhaltens während des weiteren Abscheidens auf der Grundlage des elektrischen Feldes umfasst.
  15. Verfahren nach Anspruch 1, das ferner umfasst: Verringern einer Temperatur der Elektrolytlösung (117) unter eine spezifizierte Prozesstemperatur des stromlosen Abscheideprozesses, während weiterhin das Metall (114) auf der Grundlage des elektrischen Feldes abgeschieden wird.
  16. Verfahren nach Anspruch 15, wobei die Temperatur auf ungefähr 40°C oder weniger verringert wird.
  17. Verfahren nach Anspruch 15, wobei die Temperatur vor dem Erzeugen des extern erzeugten elektrischen Feldes verringert wird.
  18. Verfahren nach Anspruch 1, wobei das Metall (114) Kupfer und/oder Silber umfasst.
  19. Verfahren mit: Bilden einer Barrierenschicht (110) über einem Oberflächenbereich einer Öffnung (108), die in einer dielektrischen Schicht eines Halbleiterbauelements (100) gebildet ist, durch einen nasschemischen Abscheideprozess; Bilden einer Saatschicht (113) über der Barrierenschicht (110) durch einen stromlosen nasschemischen Abscheideprozess; und Füllen der Öffnung (108) mit einem Metall (114) mittels eines Elektroplattierungsprozesses unter Anwendung der Saatschicht, wobei Bilden der Saatschicht (113) und Füllen der Öffnung (108) als ein in-situ-Prozess ausgeführt werden; und wobei ein elektrischer Stromfluss in einer Elektrolytlösung (117), die in dem Elektroplattierungsprozessverwendet wird, bedingt durch das erzeugte elektrische Feld derart gesteuert wird, dass zunächst eine Koexistenz von einer stromlosen und einer Elektroplattierungsphase eingerichtet wird und nachfolgend eine reine Elektroplattierungsphase eingerichtet wird.
  20. Verfahren nach Anspruch 19, das ferner umfasst: Ausführen eines katalytischen Aktivierungsprozesses an der Barrierenschicht (110) zum in Gang setzen der Metallabscheidung während des nasschemischen Abscheideprozesses zur Herstellung der Saatschicht (113).
  21. Verfahren nach Anspruch 20, wobei eine Prozesstemperatur einer zur Herstellung der Saatschicht (113) und zum Füllen der Öffnung (108) verwendeten Elektrolytlösung (117) während des Füllens der Öffnung (108) reduziert wird.
  22. Verfahren nach Anspruch 19, wobei die Barrierenschicht (110) mindestens eine der folgenden Verbindungen aufweist: eine Verbindung mit Kobalt, Wolfram, Phosphor; eine Verbindung mit Kobalt, Wolfram, Bor; eine Verbindung mit Kobalt, Bor; und eine Verbindung mit Molybdän, Nickel, Bor.
DE102006001253A 2005-12-30 2006-01-10 Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase Active DE102006001253B4 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102006001253A DE102006001253B4 (de) 2005-12-30 2006-01-10 Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase
US11/536,041 US7517782B2 (en) 2005-12-30 2006-09-28 Method of forming a metal layer over a patterned dielectric by wet chemical deposition including an electroless and a powered phase
CN2006800494895A CN101351869B (zh) 2005-12-30 2006-12-13 通过包含无电和供电的阶段的湿式化学沉积而在图案化的电介质上形成金属层
KR1020087018866A KR101319844B1 (ko) 2005-12-30 2006-12-13 무전해 단계 및 전력 공급 단계를 포함하는 습식 화학적 증착에 의해 금속층을 패터닝된 절연 층 위에 형성하는 방법
JP2008548562A JP5503147B2 (ja) 2005-12-30 2006-12-13 無電解フェーズと電流供給フェーズとを含むウェット化学堆積によりパターニングされた絶縁体上の金属層
GB0810898A GB2446750B (en) 2005-12-30 2006-12-13 Metal layer over a patterned dielectric by wet chemical deposition including an electroless and a powered phase
PCT/US2006/047603 WO2007078790A1 (en) 2005-12-30 2006-12-13 Metal layer over a patterned dielectric by wet chemical deposition including an electroless and a powered phase
TW095148704A TWI443224B (zh) 2005-12-30 2006-12-25 藉由包含無電和供電的階段之溼式化學沉積而於圖案化之電介質之上形成金屬層之方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005063093.6 2005-12-30
DE102005063093 2005-12-30
DE102006001253A DE102006001253B4 (de) 2005-12-30 2006-01-10 Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase

Publications (2)

Publication Number Publication Date
DE102006001253A1 DE102006001253A1 (de) 2007-07-05
DE102006001253B4 true DE102006001253B4 (de) 2013-02-07

Family

ID=38135865

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006001253A Active DE102006001253B4 (de) 2005-12-30 2006-01-10 Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase

Country Status (7)

Country Link
US (1) US7517782B2 (de)
JP (1) JP5503147B2 (de)
KR (1) KR101319844B1 (de)
CN (1) CN101351869B (de)
DE (1) DE102006001253B4 (de)
GB (1) GB2446750B (de)
TW (1) TWI443224B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007004884A1 (de) * 2007-01-31 2008-08-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht
US20080261392A1 (en) * 2007-04-23 2008-10-23 John Trezza Conductive via formation
JP4647020B2 (ja) 2009-07-30 2011-03-09 キヤノン株式会社 窒化物半導体の微細構造の製造方法
DE102010003556B4 (de) * 2010-03-31 2012-06-21 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Herstellung von Kontaktelementen eines Halbleiterbauelements durch stromloses Plattieren und Entfernung von überschüssigem Material mit geringeren Scherkräften
US8836116B2 (en) * 2010-10-21 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level packaging of micro-electro-mechanical systems (MEMS) and complementary metal-oxide-semiconductor (CMOS) substrates
US8461043B2 (en) * 2011-04-11 2013-06-11 Micron Technology, Inc. Barrier layer for integrated circuit contacts
CN103094193B (zh) * 2011-11-02 2016-04-06 中芯国际集成电路制造(上海)有限公司 一种铜互连结构的制造方法
JP6270681B2 (ja) * 2014-09-29 2018-01-31 学校法人 関西大学 配線構造体の製造方法、銅置換めっき液および配線構造体
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9613909B2 (en) * 2015-08-12 2017-04-04 Globalfoundries Inc. Methods and devices for metal filling processes
US9824970B1 (en) * 2016-06-27 2017-11-21 Globalfoundries Inc. Methods that use at least a dual damascene process and, optionally, a single damascene process to form interconnects with hybrid metallization and the resulting structures
US9837312B1 (en) * 2016-07-22 2017-12-05 Lam Research Corporation Atomic layer etching for enhanced bottom-up feature fill
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US10103056B2 (en) * 2017-03-08 2018-10-16 Lam Research Corporation Methods for wet metal seed deposition for bottom up gapfill of features
JP6903171B2 (ja) * 2018-02-01 2021-07-14 東京エレクトロン株式会社 多層配線の形成方法および記憶媒体
CN111937122A (zh) 2018-03-30 2020-11-13 朗姆研究公司 难熔金属和其他高表面结合能材料的原子层蚀刻和平滑化
US11133218B1 (en) * 2020-01-23 2021-09-28 Tae Young Lee Semiconductor apparatus having through silicon via structure and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180523B1 (en) * 1998-10-13 2001-01-30 Industrial Technology Research Institute Copper metallization of USLI by electroless process
DE10223957A1 (de) * 2002-05-31 2003-12-11 Advanced Micro Devices Inc Ein verbessertes Verfahren zum Elektroplattieren von Kupfer auf einer strukturierten dielektrischen Schicht
US20040152303A1 (en) * 2003-02-05 2004-08-05 Enthone, Inc. Copper bath composition for electroless and/or electrolytic filling of vias and trenches for integrated circuit fabrication
DE10302644B3 (de) * 2003-01-23 2004-11-25 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels stromloser Abscheidung unter Verwendung eines Katalysators
WO2005072095A2 (en) * 2004-01-22 2005-08-11 Micell Technologies, Inc. Method of treating microelectronic substrates
WO2005112105A1 (en) * 2004-04-29 2005-11-24 International Business Machines Corporation Method for forming suspended transmission line structures in back end of line processing

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5169680A (en) * 1987-05-07 1992-12-08 Intel Corporation Electroless deposition for IC fabrication
JPH071537B2 (ja) * 1991-09-24 1995-01-11 インターナショナル・ビジネス・マシーンズ・コーポレイション 磁気記録ディスク、基板及びその製造方法
JP3049315B1 (ja) * 1999-02-19 2000-06-05 名古屋大学長 磁場による電析または無電解析出膜の結晶方位制御方法
JP2000357671A (ja) * 1999-04-13 2000-12-26 Sharp Corp 金属配線の製造方法
JP2002093809A (ja) * 2000-09-14 2002-03-29 Fujitsu Ltd 半導体装置及びその製造方法
KR100425458B1 (ko) * 2001-08-21 2004-03-30 삼성전자주식회사 무전해 도금을 이용한 금속 배선 형성 방법
JP3939124B2 (ja) * 2001-10-15 2007-07-04 株式会社荏原製作所 配線形成方法
JP3819381B2 (ja) * 2003-07-07 2006-09-06 株式会社半導体理工学研究センター 多層配線構造の製造方法
US20070111519A1 (en) * 2003-10-15 2007-05-17 Applied Materials, Inc. Integrated electroless deposition system
JP2006016684A (ja) * 2004-07-05 2006-01-19 Ebara Corp 配線形成方法及び配線形成装置
US20070066081A1 (en) * 2005-09-21 2007-03-22 Chin-Chang Cheng Catalytic activation technique for electroless metallization of interconnects
US7582557B2 (en) * 2005-10-06 2009-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Process for low resistance metal cap

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180523B1 (en) * 1998-10-13 2001-01-30 Industrial Technology Research Institute Copper metallization of USLI by electroless process
DE10223957A1 (de) * 2002-05-31 2003-12-11 Advanced Micro Devices Inc Ein verbessertes Verfahren zum Elektroplattieren von Kupfer auf einer strukturierten dielektrischen Schicht
DE10302644B3 (de) * 2003-01-23 2004-11-25 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels stromloser Abscheidung unter Verwendung eines Katalysators
US20040152303A1 (en) * 2003-02-05 2004-08-05 Enthone, Inc. Copper bath composition for electroless and/or electrolytic filling of vias and trenches for integrated circuit fabrication
WO2005072095A2 (en) * 2004-01-22 2005-08-11 Micell Technologies, Inc. Method of treating microelectronic substrates
WO2005112105A1 (en) * 2004-04-29 2005-11-24 International Business Machines Corporation Method for forming suspended transmission line structures in back end of line processing

Also Published As

Publication number Publication date
CN101351869B (zh) 2011-02-16
GB2446750B (en) 2010-11-17
JP5503147B2 (ja) 2014-05-28
GB2446750A (en) 2008-08-20
TW200732509A (en) 2007-09-01
KR101319844B1 (ko) 2013-10-17
US20070166982A1 (en) 2007-07-19
JP2010505239A (ja) 2010-02-18
US7517782B2 (en) 2009-04-14
KR20080081363A (ko) 2008-09-09
TWI443224B (zh) 2014-07-01
DE102006001253A1 (de) 2007-07-05
CN101351869A (zh) 2009-01-21
GB0810898D0 (en) 2008-07-23

Similar Documents

Publication Publication Date Title
DE102006001253B4 (de) Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE102008007001B4 (de) Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
DE102007004867B4 (de) Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid
DE102008049775B4 (de) Herstellungsverfahren einer Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE102005014748B4 (de) Technik zum elektrochemischen Abscheiden einer Legierung mit chemischer Ordnung
DE102007004860B4 (de) Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE102005035740A1 (de) Verfahren zur Herstellung einer isolierenden Barrierenschicht für eine Kupfermetallisierungsschicht
DE102006056624B4 (de) Verfahren zur Herstellung einer selbstjustierten CuSiN-Deckschicht in einem Mikrostrukturbauelement
DE102007046846A1 (de) Seitenwandschutzschicht
DE102008016431A1 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE102006056626A1 (de) Verfahren zum selektiven Herstellen einer leitenden Barrierenschicht durch ALD
DE10302644B3 (de) Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels stromloser Abscheidung unter Verwendung eines Katalysators
DE102015219012A1 (de) Halbleiterstruktur, die eine Schicht aus einem ersten Metall zwischen einer Diffusionsbarrierenschicht und einem zweiten Metall umfasst und Verfahren für ihre Herstellung
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102007004884A1 (de) Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht
DE102008063417A1 (de) Lokale Silizidierung an Kontaktlochunterseiten in Metallisierungssystemen von Halbleiterbauelementen
DE102017107648A1 (de) Elektrische Durchkontaktierung(en) in einem Halbleitersubstrat und ein zugehöriges Herstellverfahren
DE102007035837A1 (de) Halbleiterbauelement mit einer Kornorientierungsschicht
DE102007053600B4 (de) Verfahren zur Herstellung eines Metalls direkt auf einer leitenden Barrierenschicht durch elektrochemische Abscheidung unter Anwendung einer sauerstoffarmen Umgebung
DE10351005B4 (de) Barrierenschicht mit einer Titannitridbeschichtung für eine Kupfermetallisierungsschicht, die ein Dielektrikum mit kleinem ε aufweist
DE102007020252A1 (de) Technik zur Herstellung von Metallleitungen in einem Halbleiter durch Anpassen der Temperaturabhängigkeit des Leitungswiderstands
DE10339990A1 (de) Metalleitung mit einer erhöhten Widerstandsfähigkeit gegen Elektromigration entlang einer Grenzfläche einer dielektrischen Barrierenschicht mittels Implantieren von Material in die Metalleitung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130508