JP2002093809A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002093809A
JP2002093809A JP2000279914A JP2000279914A JP2002093809A JP 2002093809 A JP2002093809 A JP 2002093809A JP 2000279914 A JP2000279914 A JP 2000279914A JP 2000279914 A JP2000279914 A JP 2000279914A JP 2002093809 A JP2002093809 A JP 2002093809A
Authority
JP
Japan
Prior art keywords
layer
copper
metal layer
iron
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000279914A
Other languages
English (en)
Inventor
Tsutomu Hosoda
勉 細田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000279914A priority Critical patent/JP2002093809A/ja
Publication of JP2002093809A publication Critical patent/JP2002093809A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 アスペクト比の高い開口部やビアホール内に
メッキにより銅を埋め込む際に、ボイドなどの不良の発
生を防止する。 【解決手段】 配線溝21aを形成後、バリアメタル層
23を形成する工程と、バリアメタル層上に銅よりもイ
オン化傾向の大きな金属を含む第1金属層24と銅層2
5とがこの順番に積層されたシード層を形成する工程
と、シード層上にメッキ法により銅メッキ層27を形成
する工程とを含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、より詳細には、アスペクト比の高い
ビアホールなどの開口内にも埋め込みができる銅配線技
術に関する。
【0002】
【従来の技術】半導体集積回路装置の微細化に伴って、
配線内を流れる電流の密度が高くなってきている。電流
密度の増大に対応するために、アルミニウム配線の代わ
りに、アルミニウムよりも抵抗の低い銅を用いた配線が
検討されている。
【0003】以下に銅配線を形成する一般的な工程を説
明する。まず、層間絶縁膜内にビアホールを形成した
後、スパッタリング法によりバリアメタル層とシード層
とを形成する。シード層を形成するための材料として
は、純度の高い銅を用いる。次いで、電解メッキ法を用
いて、シード層上に銅メッキを行うことにより、比較的
厚い銅層を形成することができる。
【0004】
【発明が解決しようとする課題】図8(A)及び(B)
を参照して、銅メッキによる配線技術を用いた配線工程
の問題点について説明する。
【0005】図8(A)は、銅メッキによる配線の途中
の工程を示す断面図である。図8(A)に示す構造に至
るまでの工程を説明する。
【0006】半導体基板S上に下部構造101が形成さ
れている。下部構造101上に、酸化シリコンにより第
1の層間絶縁膜111を形成する。第1の層間絶縁膜1
11内に下部構造の一部表面を露出させるコンタクトホ
ール115を形成する。コンタクトホール115内に下
部構造の一部領域と接続するビアメタル121を充填す
る。
【0007】ビアメタル121上を覆って第1の層間絶
縁膜111の上に、第2の層間絶縁膜131を酸化シリ
コンにより形成する。第2の層間絶縁膜131内に、ビ
アメタル121の上面、及び、第1の層間絶縁膜111
の所定の領域を露出させる配線溝135を形成する。配
線溝135は、例えば紙面に垂直な方向に延在する溝で
ある。
【0008】第2の層間絶縁膜131の上面及び配線溝
135の内面を覆うように、スパッタリング法によりバ
リアメタル層141を形成する。バリアメタル層141
上にスパッタリング法により銅層を形成する。この銅層
は、後のメッキ工程における種(シード:seed)と
なる層であり、以後、シード層145と称する。半導体
基板Sを例えば硫酸銅が満たされたバス内に漬浸させ、
シード層145上に電解メッキを行う。
【0009】図8(B)に示すように、シード層145
上に銅メッキ層147が形成される。配線溝135内に
も銅メッキ層147が充填され、銅配線が形成される。
【0010】配線溝135のアスペクト比が高くなる
と、配線溝内、特に内側壁に付着したシード層145の
厚さにむらが生じやすくなる。図8(A)に示すよう
に、バリアメタル層141が表面に露出する露出領域1
45aが存在する確率が高くなる。露出領域145aと
その近傍に銅がメッキされにくくなり、ボイド151が
発生しやすくなる。ボイド151が発生すると、コンタ
クト不良が起こる。
【0011】また、硫酸銅などの電解質が満たされたバ
ス内に半導体基板Sを浸けた直後には、シード層中の銅
が電解質中に溶出する。従って、シード層を形成した時
点ではバリアメタル層の表面がシード層(銅)によりわ
ずかに覆われたとしても、シード層が薄すぎると、基板
をバス内に漬けた直後にバリアメタル層が露出し、ボイ
ドが発生するおそれがある。ビアホール内と配線溝内と
に、同時に銅配線を形成する場合も同様の問題がある。
【0012】尚、特開2000−49229号公報に
は、バリアメタル層上にシード層として銅含有膜を形成
し、メッキによってシード層上に厚い導電膜、すなわち
銅層を形成する技術が開示されている。銅含有膜として
は、銅と、マグネシウム、インジウム、スズ、クロム、
亜鉛、炭素、ジルコニウム、パラジウム、チタン、鉄、
ニオビウムなどとの合金が挙げられている。銅、ニッケ
ル、スズなどの単独の元素も例示されている。
【0013】上記の文献に記載されている技術は、シー
ド層上に導電膜として銅をメッキにより形成した後に、
シード層から導電膜へ合金成分(マグネシウム、インジ
ウムなど)を拡散させ、導電膜内にも合金成分が均一に
含まれるようにするためのアニーリング工程が必要にな
る。合金成分が導電膜内に拡散すると、導電膜の低抵抗
化、粘着性の改善の効果が得られるとの記載が存在す
る。
【0014】しかしながら、上記文献中には、アスペク
ト比の高い開口部内(上記の配線溝を含む)やビアホー
ル内にカバレッジの良いシード層を形成するための技術
に関する言及はない。
【0015】本発明の目的は、アスペクト比の高い開口
部内やビアホール内にメッキにより銅を埋め込む際に、
ボイドなどの不良の発生を防止することである。
【0016】
【課題を解決するための手段】本発明の一観点によれ
ば、基板上にバリアメタル層を形成する工程と、前記バ
リアメタル層上に、銅よりもイオン化傾向の大きな金属
を含む第1金属層と銅層とがこの順番に積層されたシー
ド層を形成する工程と、前記シード層上にメッキ法によ
り銅メッキ層を形成する工程とを含む半導体装置の製造
方法が提供される。
【0017】本発明の他の観点によれば、基板上にバリ
アメタル層を形成する工程と、前記バリアメタル層上
に、銅よりもイオン化傾向の大きな第1の金属を含む第
1金属層を形成した後、銅イオンを含む電解質溶液中に
前記基板を浸漬して該第1金属層中の第1の金属の少な
くとも一部を前記電解質溶液中の銅で置換させる工程
と、第1の金属の少なくとも一部が銅で置換された前記
第1金属層上にメッキ法により銅メッキ層を形成する工
程とを含む半導体装置の製造方法が提供される。
【0018】銅よりもイオン化傾向の大きな金属を含む
第1金属層と銅イオンを含む電解質溶液とが接触する
と、第1金属層を構成するイオン化傾向の大きな金属と
電解質溶液中の銅イオンとの置換反応が起こる。置換反
応によりカバレッジの良い銅シード層が形成される。
【0019】本発明の別の観点によれば、下部構造を有
する基板と、前記基板上に形成された層間絶縁膜と、前
記層間絶縁膜内に形成され、前記下部構造の一部領域を
露出する開口部と、前記開口部内に形成されたバリアメ
タル層と、前記バリアメタル層上に形成され、銅よりも
イオン化傾向の大きな金属を含む第1金属層と、該第1
金属層上に形成され前記開口部内に埋め込まれた銅層と
を含む半導体装置が提供される。
【0020】本発明のさらに別の観点によれば、下部構
造を有する基板と、前記基板上に形成された層間絶縁膜
と、前記層間絶縁膜内に形成され、前記下部構造の一部
領域を露出する開口部と、前記開口部内に形成されたバ
リアメタル層と、前記バリアメタル層上に形成され、鉄
を5wt%以上含む銅−鉄合金層を含む第1金属層と、
前記第1金属層上に形成され前記開口部内に埋め込まれ
た銅層とを含む半導体装置が提供される。
【0021】
【発明の実施の形態】発明者は、基板上に鉄層又は鉄を
含む合金層を形成した後、これを硫酸銅溶液などの銅イ
オンを含む電解質溶液中に浸けると、鉄層中又は合金層
中の鉄が、硫酸銅溶液中に溶け出し、硫酸銅溶液中の銅
イオンと置き換わることにより、基板上に銅層が形成さ
れることを見いだした。鉄は銅に比べてイオン化傾向が
大きいので、鉄と銅との置換反応が起こりやすいためと
考えられる。
【0022】図1(A)から図5(I)までを参照して
本発明の第1の実施例について説明する。
【0023】まず図1(A)に示す状態に至るまでの工
程について簡単に説明する。シリコン基板Sに、例えば
p型半導体層1を形成する。p型半導体層1の一部の領
域内に例えば酸化シリコンにより形成された絶縁領域2
を形成する。絶縁領域2により画定される素子領域内に
例えばトランジスタなどの素子を形成する。トランジス
タの形成工程を簡単に説明する。まず、酸化シリコンか
らなるゲート絶縁膜5aとタングステンからなるゲート
電極5bとを形成する。ゲート電極5bの両側にn型半
導体層よりなるソース領域3aとドレイン領域3bとを
形成する。
【0024】ゲート電極5bを覆って半導体基板S上に
1層目の層間絶縁膜11を例えば酸化シリコンにより形
成する。1層目の層間絶縁膜11内に、例えばソース領
域3aの上面の一部を露出させるコンタクトホール11
aを形成する。コンタクトホール11a内に窒化チタン
により第1のバリアメタル層12を形成し、次いでコン
タクトホール11a内にタングステン膜15を充填す
る。
【0025】タングステン膜15及び1層目の層間絶縁
膜11上に2層目の層間絶縁膜21を例えば酸化シリコ
ンにより形成する。2層目の層間絶縁膜21上に例えば
窒化シリコンにより第1ストッパ層22を形成する。第
1ストッパ層は、後の工程で形成される銅配線に含まれ
る銅が下方に拡散するのを防止する。
【0026】図1(B)に示すように、第1ストッパ層
22と2層目の層間絶縁膜21とを部分的にエッチング
して、コンタクトホール11aが形成されている領域を
通過する第1配線溝21aを形成する。
【0027】Arを用いたスパッタエッチングを行う。
これにより、第1配線溝21aの底面に露出したタング
ステン膜15の上面に形成されている自然酸化膜が除去
される。エッチング条件は、シリコン酸化膜を15nm
エッチングする場合と同じ程度とする。ロングスロース
パッタ法又はイオン化スパッタ法を用いて、TaNによ
り形成されたバリアメタル層23を形成する。バリアメ
タル層23の材料としては、高融点金属単体又は高融点
金属の窒化物が好ましい。例えば、TaNの他に、W、
Ta、TiN、WNなどを用いることができる。
【0028】図2(C)に示すように、バリアメタル層
23上に純度の高い鉄層24を例えば20nmの厚さに
なるように形成する。鉄層24は室温で形成する。ロン
グスロースパッタ法又はイオン化スパッタ法を用いる
と、カバレッジが良好になる。次いで、ロングスロース
パッタ法又はイオン化スパッタ法を用いて、銅層25を
50nmの厚さになるように形成する。銅層25も室温
で形成する。鉄層24と銅層25とが、後の銅メッキ工
程のためのシード層として機能する。次に電解メッキを
行う。
【0029】電解メッキ法による銅メッキは、一般的な
硫酸銅のバス、例えばEnthon−OMI社のCu−
BATHなどを用いて行う。メッキ条件は、バス温度2
5℃、電流密度10mA/cm2である。基板Sを電解
メッキ液に漬浸させると、まず銅層25とメッキ液(硫
酸銅)とが接触した段階で銅層25の表面から銅がメッ
キ液中に溶出する。
【0030】図2(D)に示すように、第1配線溝21
aの側壁などカバレッジの悪い部分では、薄い銅層25
が除去され表面に鉄層24が露出することがある。表面
に鉄層24が露出し、露出した部分が硫酸銅液に接触す
ると、鉄と硫酸銅溶液中の銅イオンとの置換反応が起こ
る。鉄が硫酸銅液中に溶出するとともに銅が析出し、銅
により形成された置換反応層26が形成される。
【0031】図2(D)には、第1配線溝21aの内
面、とりわけ内側面における銅層25のカバレッジが悪
く、内側面の鉄層24が完全に露出した場合を示してい
る。鉄層24が露出すると置換反応層26が形成され
る。尚、図2(D)に示す例では、第1配線溝21a内
の底面においては銅層25と鉄層24とが厚く、鉄層2
4が銅により厚さ方向に完全には置換されていない鉄残
留層24aが存在する。
【0032】また、硫酸銅溶液中に漬浸した際に、一部
の領域においてのみ鉄層が露出したような場合にも、鉄
層が露出しない領域には鉄層が残留する。この場合に
は、置換反応層26は、鉄層が露出した一部の領域にの
み形成される。
【0033】電解メッキの初期段階において第1配線溝
21a内の鉄層24が完全に露出すれば、置換反応層2
6が第1配線溝21a内の全領域を覆う。このような場
合には、残留鉄層が存在しない場合もある。
【0034】上記のいずれの場合でも、メッキ液と接触
する金属表面は全て銅層で覆われる。
【0035】銅層25と置換反応層26とが全表面を覆
う銅層を構成する。この全表面を覆う銅層25、26が
以後のメッキ工程におけるシード層として機能し、銅メ
ッキ層27が形成される。銅メッキ層27は、第1配線
溝21a内にも満たされる。銅メッキ層27の表面から
下方に向けて例えばCMP法などを用いて第1ストッパ
層22の上面まで研磨し表面を平坦化する。
【0036】図3(E)に示すように、第1配線溝21
a内に銅が残り、第1配線層27aが形成される。第1
配線層27aは、2層目の層間絶縁膜21に形成された
第1配線溝21a内に埋め込まれている。上記のような
製造方法は、シングルダマシン法と呼ばれる。
【0037】図2(C)に示した第1配線溝21a内の
銅層25が、図2(D)に示したようにメッキ液に溶解
したとしても、その下の鉄層24の鉄とメッキ液中の銅
との置換により置換反応層26が形成される。この置換
反応層26がシード層として働くため、第1配線溝21
a内にボイドが発生することを防止できる。
【0038】次に第1配線層27aを覆って2層目の層
間絶縁膜21上に3層目の層間絶縁膜31と第2ストッ
パ層32とを形成する。第1配線層27a上の所定の領
域に第2ストッパ層32を貫通する開口35を形成す
る。
【0039】図3(F)に示すように、第2ストッパ層
32上に、4層目の層間絶縁膜41を形成し、次いで第
3ストッパ層42を形成する。次いで、開口35が形成
されている領域を通過する配線用の開口45を、第3ス
トッパ層42に形成する。第3ストッパ層42をマスク
として層間絶縁膜41をエッチングする。第2ストッパ
層32の一部が露出すると、第2ストッパ層31がマス
クとなって層間絶縁膜31がエッチングされる。層間絶
縁膜41内に、開口45に沿った第2配線溝41aが形
成され、層間絶縁膜31内の、開口35に対応する位置
にビアホール31aが形成される。
【0040】基板S上にTaNなどによりバリアメタル
層47を形成する。第2配線溝41a内及びビアホール
31a内にもバリアメタル層47が形成される。
【0041】図4(G)に示すように、銅が90wt
%、鉄が10wt%含まれる銅−鉄合金層51と、銅層
55とをスパッタリング法などにより形成する。
【0042】ビアホール31a内及び第2配線溝41a
内にも、銅−鉄合金層51と銅層55とが形成される。
銅−鉄合金層51と銅層55とは後の銅メッキ工程の際
のシード層として機能する。
【0043】図4(H)に示すように、このシード層上
に電解メッキ法により銅メッキ層61を形成する。電解
メッキ法は、第1配線溝21a内に銅メッキした際の条
件と同じ条件で行うことができる。
【0044】基板Sを電解メッキすると、まず銅層55
とメッキ液(硫酸銅溶液)とが初めて接触するメッキの
初期段階において、銅層55がメッキ液中に溶出する。
【0045】ビアホール31aの側壁や第2配線溝41
aの側壁など、特にカバレッジの悪い部分では、銅層5
5が除去されて、銅−鉄合金層51が表面に露出する場
合がある。露出した銅−鉄合金層51が硫酸銅液に接触
すると、銅−鉄合金層51中の鉄と、硫酸銅溶液中の銅
イオンとの置換反応が起こる。鉄が硫酸銅液中に溶出す
るとともに銅が析出し、合金中の鉄が銅により置換され
る。この置換反応により置換反応層51bが形成され
る。尚、銅層55や銅−鉄合金層51の厚さが厚い場合
などには、銅−鉄合金層51が完全には銅に置換されず
に銅−鉄合金層が残留する場合もある。
【0046】メッキの初期段階において、銅層55と置
換反応層51bとにより全面が銅層55及び51bで覆
われる。この銅層55、51bが以後の銅メッキ工程に
おけるシード層として機能し、その上に銅メッキ層61
が形成される。銅メッキ層61は、ビアホール31a内
及び第2配線溝41a内にも満たされる。銅メッキ層6
1の表面から下方に向けて例えばCMP法により第3の
ストッパ層42の上面まで研磨し平坦化を行う。
【0047】図5(I)に示すように、ビアホール31
a内に銅が充填されるとともに、第2配線溝41a内に
も第2配線層63が残る。第2配線層63は、ビアホー
ル31aを介して第1配線層27aと接続される。この
ような製造方法はデュアルダマシン法と呼ばれる。
【0048】尚、銅−鉄合金層を用いる場合には、銅−
鉄合金層中の鉄の含有量は、5wt%以上であることが
望ましい。この範囲であれば、鉄と銅との合金が安定に
形成される。鉄の含有量が5wt%以下になると、固溶
相が現れる可能性が高くなり、安定した合金層が得られ
にくくなる。
【0049】また、スパッタリング法により銅層を形成
すると、第3ストッパ層42の上面には銅層が厚く形成
されるので、鉄−銅合金層が残留した状態で銅のメッキ
が始まり、銅メッキ工程を終えた後にも鉄−銅合金層が
残る場合が多い。
【0050】銅のカバレッジが良好で電解液中に基板を
浸しても初期に鉄が露出しない領域では、銅と鉄との置
換が起こらず、ビアホール内又は開口部内に鉄や鉄を含
む合金層が残留する。
【0051】特に、デュアルダマシン法を採用する場合
に、第2ストッパ層32の上面上であって4層目の層間
絶縁膜41によって覆われていない領域(図5(I)に
おいて符号32aで示される領域)の上に、鉄を含む膜
が残留することが多い。スパッタリング法により鉄層を
形成すると、側壁に形成された鉄層よりも厚い鉄層が上
面上に形成され、上面上において鉄と銅との置換反応が
完全には終了しないうちにメッキが始まるからである。
【0052】以上、第1の実施例に示した半導体装置の
製造方法を用いれば、高アスペクト比のビアホール内に
も、銅を電解メッキ法により安定して埋め込むことがで
き、ボイドの発生を防止することができる。
【0053】尚、ビアホール内にスパッタリング法によ
りシード層を形成する場合に、鉄層が銅層に比べてカバ
レッジが良いのは、鉄は銅に比べて凝集しにくい金属で
あるためと考えられる。加えて、鉄は銅よりもマイグレ
ーションを起こしにくく、融点も高いことが関係してい
るものと考えられる。鉄を不純物として含む銅合金も、
銅に比べて凝集が生じにくいので、均一な層が得られや
すい。
【0054】次に、本発明の第2の実施例について、図
6(A)から図7(D)までを参照して説明する。
【0055】図6(A)は、第1の実施例において説明
した図3(F)に示す構造と同じである。
【0056】図6(A)に示すように、基板S上にTa
Nなどによりバリアメタル層47が形成されている。第
2配線溝41a内及びビアホール31a内にもバリアメ
タル層47が形成されている。
【0057】図6(B)に示すように、バリアメタル層
47上に純度の高い鉄層75を例えば100nmの厚さ
だけ形成する。鉄層75は室温で形成する。ロングスロ
ースパッタ法又はイオン化スパッタ法を用いると、カバ
レッジが良好になる。
【0058】この基板Sを電解メッキ用の硫酸銅のバ
ス、例えばEnthon−OMI社のCu−BATH中
に10秒間浸ける。鉄層中の鉄と硫酸銅溶液中の銅イオ
ンとが置換され、銅よりなる置換反応層75aが形成さ
れる。カバレッジが良好な鉄層が良好なカバレッジ特性
を保ったままで銅層に変化するので、銅よりなる置換反
応層75aのカバレッジも良好である。この銅よりなる
置換反応層75aがシード層として機能する。尚、この
場合にも、鉄層75が厚い領域では、鉄が銅によって完
全には置換されずに残留する場合がある。
【0059】次いで電解メッキを行う。電解メッキは、
一般的な硫酸銅のバス、例えばEnthon−OMI社
のCu−BATHなどを用いれば良い。メッキ条件は、
バス温度25℃、電流密度10mA/cm2である。
【0060】図7(C)に示すように、銅よりなる置換
反応層75a(シード層)上に銅メッキ層81が形成さ
れる。銅メッキ層81は、ビアホール31a内及び第2
配線溝41a内に満たされる。
【0061】銅メッキ層81の表面から下方に向けて例
えばCMP法などにより第3ストッパ層42の上面まで
研磨し、表面の平坦化を行う。
【0062】図7(D)に示すように、ビアホール31
a内に銅が充填されるとともに、第2配線溝41a内に
第2配線層81が形成される。
【0063】上記第2の実施例においては、鉄層中の鉄
を銅で置換して形成された銅層をシード層として用いた
例を説明したが、鉄層の代わりに、第1の実施例におい
て説明した銅−鉄合金層(鉄の含有量が5wt%以上)
を用いても良い。
【0064】尚、鉄層以外にも、コバルトやニッケルな
ど、銅よりもイオン化傾向の大きい金属により形成され
た層を用いることもできる。但し、コバルトやニッケル
は、鉄と比べて自然酸化膜が形成されやすいので注意を
要する。
【0065】また、銅メッキを行う方法としては、電解
メッキ法を例にして説明したが、その他、無電解メッキ
法なども含まれる。
【0066】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。その他、種
々の変更、改良、組み合わせが可能なことは当業者に自
明であろう。
【0067】本願明細書中には、特許請求の範囲に記載
されている発明を含み以下に記載された発明が含まれ
る。
【0068】付記 (付記1) 基板上にバリアメタル層を形成する工程
と、前記バリアメタル層上に、銅よりもイオン化傾向の
大きな金属を含む第1金属層と銅層とがこの順番に積層
されたシード層を形成する工程と、前記シード層上にメ
ッキ法により銅メッキ層を形成する工程とを含む半導体
装置の製造方法。(1) (付記2) 前記バリアメタル層を形成する工程の前
に、前記基板上に層間絶縁膜を形成する工程と、前記層
間絶縁膜内に開口部を形成する工程とを含み、前記銅メ
ッキ層を形成する工程は、前記バリアメタル層を形成す
る工程において、前記層間絶縁膜上及び前記開口部の内
面上に前記バリアメタル層間絶縁膜を形成し、前記開口
部内に前記銅メッキ層を埋める工程を含む付記1に記載
の半導体装置の製造方法。
【0069】(付記3) 前記第1金属層が、鉄、コバ
ルト又はニッケルのいずれかを含む付記1又は2に記載
の半導体装置の製造方法。
【0070】(付記4) 前記第1金属層が、鉄、コバ
ルト又はニッケルのいずれかと銅との合金を含む付記1
又は2に記載の半導体装置の製造方法。
【0071】(付記5) 前記第1金属層が5wt%以
上の鉄を含む付記4に記載の半導体装置の製造方法。
【0072】(付記6) 基板上にバリアメタル層を形
成する工程と、前記バリアメタル層上に、銅よりもイオ
ン化傾向の大きな第1の金属を含む第1金属層を形成し
た後、銅イオンを含む電解質溶液中に前記基板を浸漬し
て該第1金属層中の第1の金属の少なくとも一部を前記
電解質溶液中の銅で置換させる工程と、第1の金属の少
なくとも一部が銅で置換された前記第1金属層上にメッ
キ法により銅メッキ層を形成する工程とを含む半導体装
置の製造方法。(2) (付記7) 前記バリアメタル層を形成する工程の前
に、前記基板上に層間絶縁膜を形成する工程と、前記層
間絶縁膜内に開口部を形成する工程とを含み、前記銅メ
ッキ層を形成する工程は、前記バリアメタル層を形成す
る工程において、前記層間絶縁膜上及び前記開口部の内
面上に前記バリアメタル層間絶縁膜を形成し、前記開口
部内に前記銅メッキ層を埋める工程を含む付記6に記載
の半導体装置の製造方法。
【0073】(付記8) 前記第1金属層が、鉄、コバ
ルト又はニッケルのいずれかを含む付記6又は7に記載
の半導体装置の製造方法。
【0074】(付記9) 前記第1金属層が、鉄、コバ
ルト又はニッケルのいずれかと銅との合金を含む付記6
又は7に記載の半導体装置の製造方法。
【0075】(付記10) 前記第1金属層が5wt%
以上の鉄を含む付記9に記載の半導体装置の製造方法。
【0076】(付記11) 下部構造を有する基板と、
前記基板上に形成された層間絶縁膜と、前記層間絶縁膜
内に形成され、前記下部構造の一部領域を露出する開口
部と、前記開口部内に形成されたバリアメタル層と、前
記バリアメタル層上に形成され、銅よりもイオン化傾向
の大きな金属を含む第1金属層と、該第1金属層上に形
成され前記開口部内に埋め込まれた銅層とを含む半導体
装置。(3) (付記12) 前記銅よりもイオン化傾向の大きな金属
は、鉄、コバルト又はニッケルである付記11に記載の
半導体装置。
【0077】(付記13) 下部構造を有する基板
と、前記基板上に形成された層間絶縁膜と、前記層間絶
縁膜内に形成され、前記下部構造の一部領域を露出する
開口部と、前記開口部内に形成されたバリアメタル層
と、前記バリアメタル層上に形成され、鉄を5wt%以
上含む銅−鉄合金層を含む第1金属層と、前記第1金属
層上に形成され前記開口部内に埋め込まれた銅層とを含
む半導体装置。(4)
【0078】
【発明の効果】本発明によれば、アスペクト比の高いビ
アホール内や開口部内にも、カバレッジの良いシード層
を形成することができる。その後の電解メッキ工程にお
いて、銅メッキ層を安定して埋め込むことができる。
【0079】埋め込み不良の発生率が低減し、半導体装
置を歩留まり良く製造できるとともに、半導体装置の信
頼性が向上する。
【図面の簡単な説明】
【図1】 図1(A)、(B)は、本発明の第1の実施
例による半導体装置の製造工程を示す断面図である。
【図2】 図2(C)、(D)は、本発明の第1の実施
例による半導体装置の製造工程を示す断面図である。
【図3】 図3(E)、(F)は、本発明の第1の実施
例による半導体装置の製造工程を示す断面図である。
【図4】 図4(H)、(G)は、本発明の第1の実施
例による半導体装置の製造工程を示す断面図である。
【図5】 図5(I)は、本発明の第1の実施例による
半導体装置の製造工程を示す断面図である。
【図6】 図6(A)、(B)は、本発明の第2の実施
例による半導体装置の製造工程を示す断面図である。
【図7】 図7(C)、(D)は、本発明の第2の実施
例による半導体装置の製造工程を示す断面図である。
【図8】 図8(A)、(B)は、従来の半導体装置の
製造工程を示す断面図である。
【符号の説明】
S 基板 1 p型半導体層 2 絶縁領域 3a ソース領域 3b ドレイン領域 5a ゲート絶縁膜 5b ゲート電極(W) 11 1層目の層間絶縁膜 11a コンタクトホール 15 タングステン(W)膜 21 2層目の層間絶縁膜 21a 第1配線溝 23 バリアメタル層(TaN層) 24 鉄層 25 銅層 26 置換反応層 27 銅メッキ層 27a 第1配線層 31 3層目の層間絶縁膜 31a ビアホール 35 開口 41 4層目の層間絶縁膜 41a 第2配線溝 45 配線用の開口 47 バリアメタル層 51 銅−鉄合金層 51b 置換反応層 55 銅層 61 銅メッキ層 63 第2配線層 75 鉄層 75a 置換反応層 81 銅メッキ層
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F033 HH07 HH11 HH12 HH15 HH16 HH19 HH21 HH32 HH33 HH34 JJ01 JJ07 JJ11 JJ12 JJ15 JJ16 JJ19 JJ21 JJ32 JJ33 JJ34 KK01 KK07 KK11 KK12 KK15 KK16 KK19 KK21 KK32 KK33 KK34 LL09 MM01 MM02 MM08 MM12 MM13 NN06 NN07 PP15 PP21 PP27 PP28 QQ09 QQ10 QQ14 QQ28 QQ37 QQ48 QQ92 QQ94 RR04 RR06 TT02 WW04 XX02 XX04

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板上にバリアメタル層を形成する工程
    と、 前記バリアメタル層上に、銅よりもイオン化傾向の大き
    な金属を含む第1金属層と銅層とがこの順番に積層され
    たシード層を形成する工程と、 前記シード層上にメッキ法により銅メッキ層を形成する
    工程とを含む半導体装置の製造方法。
  2. 【請求項2】 基板上にバリアメタル層を形成する工程
    と、 前記バリアメタル層上に、銅よりもイオン化傾向の大き
    な第1の金属を含む第1金属層を形成した後、銅イオン
    を含む電解質溶液中に前記基板を浸漬して該第1金属層
    中の第1の金属の少なくとも一部を前記電解質溶液中の
    銅で置換させる工程と、 前記第1の金属の少なくとも一部が銅で置換された前記
    第1金属層上にメッキ法により銅メッキ層を形成する工
    程とを含む半導体装置の製造方法。
  3. 【請求項3】 下部構造を有する基板と、 前記基板上に形成された層間絶縁膜と、 前記層間絶縁膜内に形成され、前記下部構造の一部領域
    を露出する開口部と、 前記開口部内に形成されたバリアメタル層と、 前記バリアメタル層上に形成され、銅よりもイオン化傾
    向の大きな金属からなる第1金属層と、 前記第1金属層上に形成され前記開口部内に埋め込まれ
    た銅層とを含む半導体装置。
  4. 【請求項4】 下部構造を有する基板と、 前記基板上に形成された層間絶縁膜と、 前記層間絶縁膜内に形成され、前記下部構造の一部領域
    を露出する開口部と、 前記開口部内に形成されたバリアメタル層と、 前記バリアメタル層上に形成され、鉄を5wt%以上含
    む銅−鉄合金層を含む第1金属層と、 前記第1金属層上に形成され前記開口部内に埋め込まれ
    た銅層とを含む半導体装置。
JP2000279914A 2000-09-14 2000-09-14 半導体装置及びその製造方法 Withdrawn JP2002093809A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000279914A JP2002093809A (ja) 2000-09-14 2000-09-14 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000279914A JP2002093809A (ja) 2000-09-14 2000-09-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002093809A true JP2002093809A (ja) 2002-03-29

Family

ID=18764847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000279914A Withdrawn JP2002093809A (ja) 2000-09-14 2000-09-14 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002093809A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010505239A (ja) * 2005-12-30 2010-02-18 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 無電解フェーズと電流供給フェーズとを含むウェット化学堆積によりパターニングされた絶縁体上の金属層
JP2020522118A (ja) * 2017-04-20 2020-07-27 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. 導電パターン構造及びその製造方法、アレイ基板、表示装置
CN113436962A (zh) * 2021-06-24 2021-09-24 绍兴中芯集成电路制造股份有限公司 金属薄膜的制造方法及半导体器件的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010505239A (ja) * 2005-12-30 2010-02-18 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 無電解フェーズと電流供給フェーズとを含むウェット化学堆積によりパターニングされた絶縁体上の金属層
JP2020522118A (ja) * 2017-04-20 2020-07-27 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. 導電パターン構造及びその製造方法、アレイ基板、表示装置
JP7074683B2 (ja) 2017-04-20 2022-05-24 京東方科技集團股▲ふん▼有限公司 導電パターン構造及びその製造方法、アレイ基板、表示装置
CN113436962A (zh) * 2021-06-24 2021-09-24 绍兴中芯集成电路制造股份有限公司 金属薄膜的制造方法及半导体器件的制造方法

Similar Documents

Publication Publication Date Title
US9064874B2 (en) Interconnect with titanium—oxide diffusion barrier
US6696758B2 (en) Interconnect structures and a method of electroless introduction of interconnect structures
US5969422A (en) Plated copper interconnect structure
US5913147A (en) Method for fabricating copper-aluminum metallization
US7694413B2 (en) Method of making a bottomless via
US20050230263A1 (en) Methods for forming interconnect structures by co-plating of noble metals and structures formed thereby
US7488677B2 (en) Interconnect structures with encasing cap and methods of making thereof
KR20030035909A (ko) 반도체장치 및 그 제조방법
JP4083968B2 (ja) 半導体装置の製造方法
JP3040745B2 (ja) 半導体装置及びその製造方法
US20060027930A1 (en) Copper alloy via bottom liner
US7816267B2 (en) Method for forming inlaid interconnect
JP5089850B2 (ja) 半導体装置
JP2005347510A (ja) 半導体装置及びその製造方法
US6680247B2 (en) Manufacturing method of a semiconductor device
KR100420611B1 (ko) Ti를 포함하는 라이너를 갖는 상호접속부
JP2000150522A (ja) 半導体装置の製造方法
JP2002093809A (ja) 半導体装置及びその製造方法
US7238606B2 (en) Semiconductor devices and method for fabricating the same
US20010029081A1 (en) Method for producing semiconductor device
JP3635483B2 (ja) 集積回路装置
US20220130770A1 (en) Copper Filled Recess Structure and Method for Making the Same
JP4740071B2 (ja) 半導体装置
JP2009170665A (ja) 半導体装置および半導体装置の製造方法
JPH11312655A (ja) Cu合金膜の形成方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071204