CN113436962A - 金属薄膜的制造方法及半导体器件的制造方法 - Google Patents
金属薄膜的制造方法及半导体器件的制造方法 Download PDFInfo
- Publication number
- CN113436962A CN113436962A CN202110703929.0A CN202110703929A CN113436962A CN 113436962 A CN113436962 A CN 113436962A CN 202110703929 A CN202110703929 A CN 202110703929A CN 113436962 A CN113436962 A CN 113436962A
- Authority
- CN
- China
- Prior art keywords
- temperature
- film
- metal
- manufacturing
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02697—Forming conducting materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种金属薄膜的制造方法及半导体器件的制造方法，所述金属薄膜的制造方法包括：提供一衬底；执行第一温度成膜工艺，以形成第一金属薄膜于所述衬底上；以及，执行第二温度成膜工艺，以形成第二金属薄膜于所述第一金属薄膜上，所述第二温度高于所述第一温度，所述第一金属薄膜和所述第二金属薄膜构成的金属薄膜为掺铜铝膜。本发明的技术方案能够避免金属薄膜出现铜析出的问题，从而避免导致对金属薄膜刻蚀时出现刻蚀残留。
Description
技术领域
本发明涉及集成电路制造领域，特别涉及一种金属薄膜的制造方法及半导体器件的制造方法。
背景技术
目前，很多集成电路中会采用掺铜铝膜制作金属导电层，并且，若金属导电层为焊盘时，用于制作焊盘的金属薄膜要求很高的厚度。现有的制作金属薄膜的方法是将衬底在高温环境的成膜腔室中一次制作完成，而掺铜铝在高温下随着成膜厚度的积累，热积累就越多，严重影响金属薄膜的晶格大小，导致铝和铜形成固溶物，且在金属薄膜降温后固溶物中会有铜析出，导致后续对金属薄膜刻蚀形成焊盘时出现刻蚀残留的问题。参阅图1，在刻蚀金属薄膜形成焊盘11时，由于铜析出导致在衬底表面形成鼓包(Hillock)，阻碍了刻蚀的进行，从而导致在衬底表面形成刻蚀残留物12。
因此，如何对金属薄膜的制造方法进行改进，以避免出现刻蚀残留是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种金属薄膜的制造方法及半导体器件的制造方法，能够避免金属薄膜出现铜析出的问题，从而避免导致对金属薄膜刻蚀时出现刻蚀残留。
为实现上述目的，本发明提供了一种金属薄膜的制造方法，包括：
提供一衬底；
执行第一温度成膜工艺，以形成第一金属薄膜于所述衬底上；以及，
执行第二温度成膜工艺，以形成第二金属薄膜于所述第一金属薄膜上，所述第二温度高于所述第一温度，所述第一金属薄膜和所述第二金属薄膜构成的金属薄膜为掺铜铝膜。
可选地，在执行所述第一温度成膜工艺之前，所述金属薄膜的制造方法还包括：
清洗所述衬底；以及，
烘干所述衬底。
可选地，烘干温度为200℃～300℃。
可选地，所述第一温度成膜工艺采用的温度为250℃～350℃。
可选地，所述第一温度成膜工艺采用的功率为4000W～10000W。
可选地，所述第二温度成膜工艺采用的温度为350℃～500℃。
可选地，所述第二温度成膜工艺采用的功率为8000W～10000W。
可选地，所述第一金属薄膜的厚度大于所述第二金属薄膜的厚度。
可选地，所述第一金属薄膜的厚度为
所述第二金属薄膜的厚度为
可选地，采用物理气相沉积工艺执行所述第一温度成膜工艺和所述第二温度成膜工艺。
可选地，所述金属薄膜的制造方法还包括：
重复循环执行所述第一温度成膜工艺和所述第二温度成膜工艺，以形成具有设定厚度的所述金属薄膜。
可选地，在执行所述第一温度成膜工艺之后且在执行所述第二温度成膜工艺之前，所述金属薄膜的制造方法还包括：
执行第一次降温工艺，以使得所述衬底的温度降至20℃～30℃。
可选地，在执行所述第二温度成膜工艺之后，所述金属薄膜的制造方法还包括：
执行第二次降温工艺，以使得所述衬底的温度降至20℃～30℃。
本发明还提供了一种半导体器件的制造方法，包括：
采用所述的金属薄膜的制造方法制造金属薄膜于一衬底上；
刻蚀所述金属薄膜，以形成金属导电层。
可选地，所述金属导电层为焊盘。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的金属薄膜的制造方法，将金属薄膜的成膜工艺设计为先采用第一温度成膜工艺形成一部分厚度的所述金属薄膜(即第一金属薄膜)，再采用第二温度成膜工艺形成另一部分厚度的所述金属薄膜(即第二金属薄膜)，由于所述第一温度成膜工艺采用的温度低，能够避免导致铝和铜形成固溶物，从而有效防止所述第一金属薄膜降温后出现铜析出的问题；且由于已经采用所述第一温度成膜工艺形成部分厚度的所述金属薄膜，使得采用所述第二温度成膜工艺形成所述金属薄膜的时间缩短，进而也能够避免导致铝和铜形成固溶物，从而有效防止所述第二金属薄膜降温后出现铜析出的问题。因此，本发明的金属薄膜的制造方法能够避免导致铝和铜形成固溶物，进而避免所述金属薄膜出现铜析出，从而避免导致后续对所述金属薄膜刻蚀形成金属导电层时出现刻蚀残留。
2、本发明的半导体器件的制造方法，由于采用本发明提供的所述金属薄膜的制造方法制造所述金属薄膜，能够避免刻蚀所述金属薄膜形成金属导电层时出现刻蚀残留。
附图说明
图1是采用现有方法制备的金属薄膜刻蚀后的高倍显微镜图；
图2是本发明一实施例的金属薄膜的制造方法的流程图。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图对本发明提出的金属薄膜的制造方法及半导体器件的制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种金属薄膜的制造方法，参阅图2，图2是本发明一实施例的金属薄膜的制造方法的流程图，所述金属薄膜的制造方法包括：
步骤S1、提供一衬底；
步骤S2、执行第一温度成膜工艺，以形成第一金属薄膜于所述衬底上；以及，
步骤S3、执行第二温度成膜工艺，以形成第二金属薄膜于所述第一金属薄膜上，所述第二温度高于所述第一温度，所述第一金属薄膜和所述第二金属薄膜构成的金属薄膜为掺铜铝膜。
下面更为详细的介绍本实施例提供的金属薄膜的制造方法。
按照步骤S1，提供一衬底。
所述衬底可以为本领域技术人员熟知的任意合适的底材，例如可以是以下所提到的材料中的至少一种：硅、锗、锗硅、碳硅、碳锗硅、砷化铟、砷化镓、磷化铟、绝缘体上硅、绝缘体上锗化硅或绝缘体上锗等。
所述衬底上可形成有所需的膜层结构(例如栅极结构和介质层等)。
按照步骤S2，执行第一温度成膜工艺，以形成第一金属薄膜于所述衬底上。
在执行所述第一温度成膜工艺时，将所述衬底放置在一成膜腔室中，并设定成膜的温度和功率等工艺参数。优选所述第一温度成膜工艺采用的温度为250℃～350℃；所述第一温度成膜工艺采用的功率为4000W～10000W，其中，功率越大，则成膜速率越快。
并且，在执行所述第一温度成膜工艺之前，所述金属薄膜的制造方法还包括：首先，清洗所述衬底，以去除所述衬底表面附着的氧化物以及表面残留颗粒等污染物，可以先采用氢氟酸或盐酸溶液清洗所述衬底的表面，清洗温度可以为20℃～30℃，清洗时间可以为2min～5min，再采用去离子水冲洗所述衬底的表面；然后，烘干所述衬底，以去除所述衬底表面附着的水分，烘干温度可以为200℃～300℃，烘干时间可以为1min～2min。
需要说明的是，清洗温度、清洗时间、烘干温度和烘干时间不仅限于上述的范围，可以根据工艺需要选择合适的范围。
并且，在执行所述第一温度成膜工艺之后且在后续执行所述第二温度成膜工艺之前，所述金属薄膜的制造方法还包括：执行第一次降温工艺，以使得所述衬底的温度降至20℃～30℃。其中，在执行所述第一温度成膜工艺之后，可以将形成有所述第一金属薄膜的衬底从所述成膜腔室中转移至一冷却腔室中，在冷却腔室中采用氩气吹扫所述衬底，以进行降温。
按照步骤S3，执行第二温度成膜工艺，以形成第二金属薄膜于所述第一金属薄膜上，所述第二温度高于所述第一温度，所述第一金属薄膜和所述第二金属薄膜构成的金属薄膜为掺铜铝膜。所述第一金属薄膜和所述第二金属薄膜均为掺铜铝膜。
在执行所述第二温度成膜工艺时，将形成有所述第一金属薄膜的衬底从所述冷却腔室中转移至所述成膜腔室中，并设定成膜的温度和功率等工艺参数。
优选所述第二温度成膜工艺采用的温度为350℃～500℃；所述第二温度成膜工艺采用的功率为8000W～10000W，其中，功率越大，则成膜速率越快。
所述第一温度成膜工艺采用的功率可以小于、等于或大于所述第二温度成膜工艺采用的功率。并且，所述第一温度成膜工艺和所述第二温度成膜工艺采用的功率可以不仅限于上述的范围，可以根据工艺需求进行调整。
通过先后采用所述第一温度成膜工艺和所述第二温度成膜工艺形成所述金属薄膜，使得采用所述第二温度成膜工艺形成所述金属薄膜的时间缩短，避免了采用第二温度成膜工艺形成整个所述金属薄膜而导致热积累过多的问题，进而避免导致铝和铜形成固溶物。
并且，优选所述第一金属薄膜的厚度大于所述第二金属薄膜的厚度，使得所述第一温度成膜工艺形成大部分厚度的所述金属薄膜，而所述第二温度成膜工艺仅需形成小部分的所述金属薄膜，使得采用所述第二温度成膜工艺形成所述金属薄膜的时间进一步缩短，进一步避免采用第二温度成膜工艺形成整个厚度的所述金属薄膜而导致热积累过多的问题，进而避免导致铝和铜形成固溶物。
其中，所述第一金属薄膜的厚度可以为
所述第二金属薄膜的厚度可以为
需要说明的是，所述第一金属薄膜和所述第二金属薄膜的厚度不仅限于上述的范围，可以根据器件的性能选择合适的厚度。
通过调整所述第一温度成膜工艺和所述第二温度成膜工艺采用的温度和功率以及成膜厚度，使得采用所述第二温度成膜工艺成膜的时间比采用所述第一温度成膜工艺成膜的时间短，例如所述第二温度成膜工艺成膜的时间为1min～2min，所述第一温度成膜工艺成膜的时间为3min～5min，防止在执行所述第二温度成膜工艺时，由于时间过长而导致所述衬底过热，进而使得即使在高温环境下成膜，也能进一步防止铝和铜形成固溶物。
并且，采用物理气相沉积工艺执行所述第一温度成膜工艺和所述第二温度成膜工艺。其中，可以采用物理气相沉积工艺中的真空蒸镀、溅射镀或离子镀的方法，真空蒸镀是将待蒸镀的金属材料在真空腔体中加热、蒸发，使蒸发的原子或原子团在温度较低的衬底上凝结，以形成金属薄膜；溅射镀是利用带电离子在电磁场的作用下获得足够的能量，轰击固体靶材(即金属材料)表面，从靶材表面被溅射出来等离子体以一定的动能射向衬底表面，在衬底上形成金属薄膜；离子镀是在真空条件下，利用气体放电使气体或被蒸发物质部分离化，在气体离子或被蒸发物质粒子轰击作用的同时，把蒸发物或其反应物沉积在衬底上，以形成金属薄膜。
以采用溅射镀的方法形成所述第一金属薄膜和所述第二金属薄膜为例，所述第一金属薄膜和所述第二金属薄膜均为掺铜铝膜，溅射镀采用的铝靶材中含有0.5％的铜，在执行所述第一温度成膜工艺时，铝和铜的等离子体被溅射到所述衬底的表面，在所述衬底的表面形成所述第一金属薄膜；在执行所述第二温度成膜工艺时，铝和铜的等离子体被溅射到所述第一金属薄膜的表面，在所述第一金属薄膜的表面形成所述第二金属薄膜。
另外，当所述金属薄膜的厚度要求很高时，所述金属薄膜的制造方法还包括：重复循环执行所述第一温度成膜工艺和所述第二温度成膜工艺，以形成具有设定厚度的所述金属薄膜。根据器件的性能对所述金属薄膜的厚度需求，选择合适的重复循环的次数。
并且，在执行所述第二温度成膜工艺之后，所述金属薄膜的制造方法还包括：执行第二次降温工艺，以使得所述衬底的温度降至20℃～30℃。其中，在执行所述第二温度成膜工艺之后，可以将形成有所述第一金属薄膜和所述第二金属薄膜的衬底从成膜腔室中转移至所述冷却腔室中，在冷却腔室中采用氩气吹扫所述衬底，以进行降温。
综上所述，将所述金属薄膜的成膜工艺设计为先采用所述第一温度成膜工艺形成一部分厚度的所述金属薄膜(即所述第一金属薄膜)，再采用所述第二温度成膜工艺形成另一部分厚度的所述金属薄膜(即所述第二金属薄膜)，由于所述第一温度成膜工艺采用的温度低，不会导致热积累过多的问题，能够避免导致铝和铜形成固溶物，从而有效防止在执行第一次降温工艺之后，所述第一金属薄膜出现铜析出的问题；且由于已经采用所述第一温度成膜工艺形成部分厚度的所述金属薄膜，使得采用所述第二温度成膜工艺形成所述金属薄膜的时间缩短，进而也不会导致热积累过多的问题，也能够避免导致铝和铜形成固溶物，从而有效防止在执行第二次降温工艺之后，所述第二金属薄膜出现铜析出的问题。因此，本发明提供的金属薄膜的制造方法能够避免导致热积累过多的问题，进而能够避免导致铝和铜形成固溶物，避免所述金属薄膜出现铜析出，从而避免导致后续对所述金属薄膜刻蚀形成金属导电层(例如焊盘、金属线)时出现刻蚀残留。
本发明一实施例提供一种半导体器件的制造方法，包括：
首先，采用本发明提供的所述金属薄膜的制造方法制造金属薄膜于一衬底上；所述金属薄膜的制造方法参见上述内容，在此不再赘述。
然后，刻蚀所述金属薄膜，以形成金属导电层。所述金属导电层可以为用于与探针接触测试的焊盘，或者，所述金属导电层也可以为与所述焊盘电连接的金属线。
由于采用本发明提供的所述金属薄膜的制造方法制造所述金属薄膜，尤其所述金属薄膜用于制作厚度很厚的所述金属导电层(例如焊盘)时，能够避免随着膜厚度的积累而热积累过多的问题，进而能够避免导致铝和铜形成固溶物，避免所述金属薄膜出现铜析出，从而避免刻蚀所述金属薄膜时出现刻蚀残留。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (15)
1.一种金属薄膜的制造方法，其特征在于，包括：
提供一衬底；
执行第一温度成膜工艺，以形成第一金属薄膜于所述衬底上；以及，
执行第二温度成膜工艺，以形成第二金属薄膜于所述第一金属薄膜上，所述第二温度高于所述第一温度，所述第一金属薄膜和所述第二金属薄膜构成的金属薄膜为掺铜铝膜。
2.如权利要求1所述的金属薄膜的制造方法，其特征在于，在执行所述第一温度成膜工艺之前，所述金属薄膜的制造方法还包括：
清洗所述衬底；以及，
烘干所述衬底。
3.如权利要求2所述的金属薄膜的制造方法，其特征在于，烘干温度为200℃～300℃。
4.如权利要求1所述的金属薄膜的制造方法，其特征在于，所述第一温度成膜工艺采用的温度为250℃～350℃。
5.如权利要求1所述的金属薄膜的制造方法，其特征在于，所述第一温度成膜工艺采用的功率为4000W～10000W。
6.如权利要求1所述的金属薄膜的制造方法，其特征在于，所述第二温度成膜工艺采用的温度为350℃～500℃。
7.如权利要求1所述的金属薄膜的制造方法，其特征在于，所述第二温度成膜工艺采用的功率为8000W～10000W。
8.如权利要求1所述的金属薄膜的制造方法，其特征在于，所述第一金属薄膜的厚度大于所述第二金属薄膜的厚度。
9.如权利要求8所述的金属薄膜的制造方法，其特征在于，所述第一金属薄膜的厚度为
所述第二金属薄膜的厚度为
10.如权利要求1所述的金属薄膜的制造方法，其特征在于，采用物理气相沉积工艺执行所述第一温度成膜工艺和所述第二温度成膜工艺。
11.如权利要求1所述的金属薄膜的制造方法，其特征在于，所述金属薄膜的制造方法还包括：
重复循环执行所述第一温度成膜工艺和所述第二温度成膜工艺，以形成具有设定厚度的所述金属薄膜。
12.如权利要求1～11中任一项所述的金属薄膜的制造方法，其特征在于，在执行所述第一温度成膜工艺之后且在执行所述第二温度成膜工艺之前，所述金属薄膜的制造方法还包括：
执行第一次降温工艺，以使得所述衬底的温度降至20℃～30℃。
13.如权利要求12所述的金属薄膜的制造方法，其特征在于，在执行所述第二温度成膜工艺之后，所述金属薄膜的制造方法还包括：
执行第二次降温工艺，以使得所述衬底的温度降至20℃～30℃。
14.一种半导体器件的制造方法，其特征在于，包括：
采用如权利要求1至13中任一项所述的金属薄膜的制造方法制造金属薄膜于一衬底上；
刻蚀所述金属薄膜，以形成金属导电层。
15.如权利要求14所述的半导体器件的制造方法，其特征在于，所述金属导电层为焊盘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110703929.0A CN113436962A (zh) | 2021-06-24 | 2021-06-24 | 金属薄膜的制造方法及半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110703929.0A CN113436962A (zh) | 2021-06-24 | 2021-06-24 | 金属薄膜的制造方法及半导体器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113436962A true CN113436962A (zh) | 2021-09-24 |
Family
ID=77753923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110703929.0A Pending CN113436962A (zh) | 2021-06-24 | 2021-06-24 | 金属薄膜的制造方法及半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113436962A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06208998A (ja) * | 1993-01-11 | 1994-07-26 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH0992649A (ja) * | 1995-07-17 | 1997-04-04 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の配線構造およびその製造方法 |
| JP2002093809A (ja) * | 2000-09-14 | 2002-03-29 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR20070024865A (ko) * | 2005-08-31 | 2007-03-08 | 삼성전자주식회사 | 반도체 장치의 금속 배선 형성 방법 |
| CN103871842A (zh) * | 2014-03-19 | 2014-06-18 | 武汉新芯集成电路制造有限公司 | 一种降低铝焊板突起的方法 |
| CN109786240A (zh) * | 2019-01-22 | 2019-05-21 | 上海华虹宏力半导体制造有限公司 | 一种金属层的形成方法、半导体器件及其形成方法 |
-
2021
- 2021-06-24 CN CN202110703929.0A patent/CN113436962A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06208998A (ja) * | 1993-01-11 | 1994-07-26 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH0992649A (ja) * | 1995-07-17 | 1997-04-04 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の配線構造およびその製造方法 |
| JP2002093809A (ja) * | 2000-09-14 | 2002-03-29 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR20070024865A (ko) * | 2005-08-31 | 2007-03-08 | 삼성전자주식회사 | 반도체 장치의 금속 배선 형성 방법 |
| CN103871842A (zh) * | 2014-03-19 | 2014-06-18 | 武汉新芯集成电路制造有限公司 | 一种降低铝焊板突起的方法 |
| CN109786240A (zh) * | 2019-01-22 | 2019-05-21 | 上海华虹宏力半导体制造有限公司 | 一种金属层的形成方法、半导体器件及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3587019B2 (ja) | 半導体装置の製造方法 | |
| JPH07508142A (ja) | プラズマエッチング処理方法及び該方法により製造されたＴｉＳｉ↓ｘ層 | |
| CN112376024B (zh) | 一种氧化物薄膜的制备方法 | |
| JP2020520554A (ja) | 超伝導体相互接続のための予洗浄および堆積の方法 | |
| AU2020104420A4 (en) | A metallized structure on the back of silicon wafer and its manufacturing methods | |
| US9368602B2 (en) | Method for fabricating IGZO layer and TFT | |
| KR20090045000A (ko) | 반도체 장치 및 그 제조 방법 | |
| US4975389A (en) | Aluminum metallization for semiconductor devices | |
| US3620837A (en) | Reliability of aluminum and aluminum alloy lands | |
| CN113436962A (zh) | 金属薄膜的制造方法及半导体器件的制造方法 | |
| US5243221A (en) | Aluminum metallization doped with iron and copper to prevent electromigration | |
| CN101916723B (zh) | 一种肖特基二极管的制备方法 | |
| CN109273350B (zh) | 金属薄膜的制造方法 | |
| CN106319468A (zh) | 一种提高磁控溅射镀膜质量的方法 | |
| JP2004055842A (ja) | 半導体デバイス電極／配線、半導体デバイス電極用膜／配線用膜並びにＡｌ合金薄膜形成用スパッタリングターゲット | |
| JP2001176817A (ja) | 改良されたアルミニウムメタライズ方法および製品 | |
| CN110534428B (zh) | 金属层结构的制造方法以及半导体器件及其制造方法 | |
| JP4278533B2 (ja) | アッシング方法及びアッシング装置 | |
| JPS5987834A (ja) | 薄膜形成方法 | |
| JP2001217501A (ja) | 半導体発光素子の電極形成方法および半導体発光素子 | |
| JP4066820B2 (ja) | 半導体上に銅（Ｃｕ）を主成分とする配線層を形成するための製造方法 | |
| KR100200499B1 (ko) | 반도체 소자의 금속배선막 형성방법 | |
| CN117613003B (zh) | 半导体器件的制作方法以及半导体器件 | |
| JP3298234B2 (ja) | 配線形成方法 | |
| Dong et al. | Ashing Process on Warpage Wafer with Low Damage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |