JPH07508142A - プラズマエッチング処理方法及び該方法により製造されたTiSi↓x層 - Google Patents

プラズマエッチング処理方法及び該方法により製造されたTiSi↓x層

Info

Publication number
JPH07508142A
JPH07508142A JP6523305A JP52330594A JPH07508142A JP H07508142 A JPH07508142 A JP H07508142A JP 6523305 A JP6523305 A JP 6523305A JP 52330594 A JP52330594 A JP 52330594A JP H07508142 A JPH07508142 A JP H07508142A
Authority
JP
Japan
Prior art keywords
plasma
layer
neon
chamber
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6523305A
Other languages
English (en)
Inventor
デルフィノ,ミケランジェロ
デイ,メリー イ−
ツサイ,ウイルマン
Original Assignee
バリアン・メディカル・システムズ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by バリアン・メディカル・システムズ・インコーポレイテッド filed Critical バリアン・メディカル・システムズ・インコーポレイテッド
Publication of JPH07508142A publication Critical patent/JPH07508142A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046Dry cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/974Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 プラズマエツチング処理方法及び 本発明は、 Ti5iXの製造処置工程及び該方法により製造された半導体集積 回路の改良型チタンシリサイド(TiSiX)連結に関し、特に超高純度エッチ クリーニングのためのプラズマ処理に関する。
背景技術 表面のイオン衝突はプラズマエツチング、反応イオンエツチング、及びスパッタ 蒸着の重要な態様である。またイオン衝突は2次イオン質量分光測定(SIMS )、低エネルギーイオン散乱分光学(LEIS)、及びオーガ電子分光測定(A ES)のような分析技術の重要な部分である。AESは深さ方向の浸食プロファ イルを得るために物理スパッタリング用の低エネルギー不活性ガスを採用する。
これらの応用は重要であるが2表面誘導イオンの化学および表面付近の化学的、 物理的及び電気的性質の変化は非常に複雑であって、はとんど理解されないまま である。したがって、エツチング処理を伴うほとんどの商用プラズマは経験的に 発達してきた。
プラズマは一部イオン化した卒中性ガスである。それらはガスをイオン化するた めの十分に高いエネルギーの電場を付勢することにより。
真空チャンバ内で生成される。電源はDC電場。
誘導RFコイル、マイクロ波または容量結合RF電場によりつくられる。電子は 他の粒子に比べ質量が小さく、そのため装置内で得られるほとんどのエネルギー を最初に吸収する。これらの高エネルギー電子は他の粒子と衝突し、ガスをイオ ン化し、及びプラズマを維持する。基準イオン化ポテンシャルは高いので5分子 及び原子の大部分は中性のまま残る。同様に、DCポテンシャルは更なるインバ ランスを防止してプラズマと付近の絶縁体面との間に誘起される。
一般に半導体処理プラズマは熱平衡状態にはなく、以下の要因に依存する。
(a)パワー二増加させることによりシースポテンシャルに吸収される分は生成 イオンの数とともに増加する。プラズマ内のウェハは、増加イオンエネルギー衝 撃及び増加イオンフラックスによる誘導温度上昇を経験する。高パワーでは、さ らに大きなダメージを基板に与えるのは確かである。
(b)圧力ニ高圧では、概してより高いイオンフラックスをもたらすより多くの 気体分子が利用できる。表面ダメージは重イオンによるものと予想されるが、軽 イオンによるものが発表されてきた。
(C)デバイス形状:基板の配置を含むチャンバ幾何学、磁石形状、チャンバ材 質及びイオン密度均一性のようなパラメータは、エツチング処理に影響を与える 。
さまざなエツチングガスによる材料のエツチング比は5表面に浸透し5表面下の 化学結合を切るかまたは表面原子の結合エネルギーを弱め、解放された生成物が エツチング温度で揮発するように反応ガス分子自身表面上原子に化学結合するこ とにより上記化学結合がもとに戻る2反応ガス分子の能力とともに扱わねばなら ないとされている。エネルギーイオンが固体表面をたたくと、一連の弾性衝突並 びに電気的及び振動工程を通じて表面付近の原子へエネルギーが伝達される。衝 突カスケード効果は、イオン・インプランテーション、固体ダメージ。
イオンミキシング及びフィジカルスパッタリングを生成する。これらの効果は低 エネルギーイオン衝撃からも生成される。イオンミキシングはターゲット原子が イオン衝突により移動した状態での処理であって、該処理は跳ね返り及びカスケ ード寄与により中断される。ミキシング処理は反応物の揮発を強化するには重要 である。これは5表面のポテンシャルバリアーに打ち勝ちそれによって真空内に 逃避するのに十分な垂直方向の運動量移動を表面付近の原子が受け取るところの スパッタリングに独特のものである。
2つのタイプの器具が最も頻繁にプラズマエツチングに使用されている。そのよ うな装置の第1のタイプは、プラズマを誘導し、維持するためのRF場により励 起された共鳴空洞を採用する。これらは比較的単純なデバイスであるが、プラズ マ密度及びイオンエネルギーは独立に制御できないこと、及びそのために高イオ ンエネルギーはハイパワーの要求される状態で削減されないという困難を有する 。誘導または容量結合された通常の共鳴空洞RF場は低電子密度及び高プラズマ ポテンシャルにより特徴づけられる。プラズマ生成装置の第2のタイプは、空洞 から除去された反応領域に流れるプラズマを生成するようリモートマイクロ波共 鳴空洞を採用する。これは、下流(downstream)マイクロ波プラズマ と呼ばれる。下流マイクロ波プラズマは低電子密度、低プラズマポテンシャル、 及び高プラズマ圧力により特徴づけられる。電子サイクロトロン共鳴(ECR) マイクロ波プラズマ装置は、最近エツチング応用に対しよりポピユラーになった 下流プラズマデバイスである。
ECR装置は低圧及び低イオンエネルギーでの高イオン密度を与え、イオンエネ ルギーは基板バイアスにより制御されかつプラズマポテンシャルも低い。
磁場内の運動電子は場から電子の運動方向と直角に力を受ける。結果的に、固定 磁場内に進入した電子は曲線経路に従う。曲線の半径は磁場強度の逆関数である 。電子回転の周波数WはW=2.8 X 106B回/秒(Bはガウス単位)で 表される。これは電子サイクロトロン共鳴周波数として知られている。標阜的E CRプラズマジェネレータは875ガウスの磁場及び対応する2、5GHzのサ イクロトロン周波数を採用する。
近年、連結の幅を減少させかつ集積回路のデバイス密度を増加させることの要求 は、産業界を集積クラスタツール(cluster tool)と呼ばれるデバ イスの製造に注目させた。該集積クラスタツールはマルチチャンバ真空装置であ って、その内部の作業チャンバが中央の転送チャンバの周囲に配置され、各作業 チャンバは真空ロックを形成するゲートバルブにより中央転送チャンバから分離 されるところの真空装置である。動作中、半導体ウェハは1つの作業チャンバ内 で処理され、一方クラスタ装置の残りの作業チャンバは他のすべての作業チャン バの環境から隔離されている。特定のチャンバ内でのウェハの加工が終了した後 、該ウェハは2重ゲートバルブを通じて自動的に転送チャンバへ送られ、その次 に他の2重ゲートバルブを通じて次の作業チャンバへクラスタツール内を自動的 に移動する。この集積クラスタツールによれば、複数のさまざまな真空作業チャ ンバは中央転送チャンバの周囲に集まり、ウェハに対し何も要求せず最も必要な 多くの処理を通じてウェハの処理は真空から取り出されるか雰囲気の中に戻され る。クリーンルームの粒子数を現代の集積回路の実デバイス密度の要求による寛 容値に制御することは、はぼ不可能であることが明らかにされた。クラスタツー ルの重要性が増すごとに。
ウェハ上への各処理工程に必要な時間を減少させることが商業的に重要になって くる。いままでは、多くのウェハが大きい加熱炉内で同時に処理されていた。高 真空の要求及び機械的転送の要求のため、クラスタツール作業モジュールは概し て一度に1枚のウェハしか処理できない。同一仕様の個別モジュールが転送チャ ンバの周囲に集められるが、クラスタツールデバイスは本質的に直列処理装置で あり、各工程の処理時間は全体のスループット比に直接的な影響を与えることが わかる。
現在の大規模集積回路はソース−ドレイン間及びポリシリコン連結の導電性を増 加させるためにセルファライン・シリサイドと呼ばれる構造を使用している。こ の工程において、メタル薄膜がシリコンウェハ上に付着され、該被膜ウェハが熱 化学反応した結果、メタルは下層のシリコンと反応しシリサイドを形成する。メ タル及びシリコンは化学的に結合し、シリサイドと呼ばれる複合メタルSiXの 層内にかなりの程度のシリコン拡散が生じる。しばしば、すべてのメタルは反応 により消費されない。未反応メタルはシリサイドの層から離れエツチングされる 。もし5選択パターンがメタルを付着させるために使用されると、ゲート、ソー ス及びドレインはシリサイドの最上層に残る。いくつかのメタルシリサイドはM oSix及びTiSixを含むことが知られている。チタンはこの工程に最も適 した金属であることが示された。チタンはチタンシリサイドTiSixを形成す るべ(,600’〜700℃の温度範囲でシリコン及び/またはポリシリコンと 反応する。
熱化学反応時に、チタンとシリコンの間の酸化物5i02のインターフェースの 効果は5反応の円滑及び反応生成シリサイドの均一性に大きな有害な影響を与え る。シリサイド製造のためのメタル蒸着に先だって、ウェットエッチにより酸化 膜を除去し、続いてアルゴンプラズマイオン衝撃を使用した高電圧ドライエッチ を実行することは周知である。アルゴンイオンプレクリーン(preclean )衝撃は5表面付近のシリコン結晶構造を破壊/変化させることが知られている 。
いくつかの論文はアルゴンの取り込み及びアモ・ ルファスシリコン表面層の形 成の両方を報告している。例えば、Kondo、 J、、 Vac、 Sci。
Technology A、 Vol、 10. No、5.5ept10ct  1992. pp3166−3169゜ イオンビームミキシングはシリサイド化反応の改良として知られる。これは、た とえ中間酸化膜層が存在してもメタルとシリコンのミキシング及び下層内のシリ サイド化を可能にしかつ補助するために、高エネルギーイオンインプランテーシ ョンがメタルを通じて採用されるところのものである。これらすべての先行技術 には重大な問題がある。
先行技術には以下の欠点がある。1.ウェット化学は高縦横比のコンタクト開口 をきれいにすることはできない。2.ウェット化学はクラスタツールとコンパチ ブルではない。3.ウェット化学は高価であり、ポテンシャル環境に関係がある 。4.アルゴン(Ar)のような重い希ガスイオンによる高電圧スパッタリング は素子ダメージの元である。5.イオンビームミキシングは、高ドーズインプラ ンテーション工程であり、高価で時間がかかる。6.アルゴン(Ar)またはキ セノン(Xe)のような希ガスイオンはスパッタリングの最中常にインブラント され、後続のチタン(Ti)シリサイド化反応を抑制する傾向がある。7.酸素 (02)は常に自然酸化膜ノックオンによりシリコン表面にトラップされている が5表面がアルゴン及び他の重い希ガスイオンにより打たれた後では、一般に表 面付近の濃度は高い。8.シリコン表面がアモルファス化すること。
発明の開示 チタン(Ti)とシリコン(Si)の熱化学反応の前のチタンのメタライゼーシ ョンに先だって、シリコンから自然インターフェイス酸化膜を除去するべく、励 起ネオン(Ne)による低バイアスプラズマポテンシャルからの衝撃を使用して 集積回路上に低シート抵抗のTi5iX連結を作成するための改良された方法が 発見された。
本発明の目的は、n+またはp+シリコン上に低抵抗T iS ix連結を形成 するための改良プロセスを与えることである。
本発明の他の目的は、改良型低温ECRマイクロ波プラズマ工程であって、下層 シリコンの実質的なアモルファス化を避けて迅速にシリコン酸化膜をプラズマク リーニングする工程を与えることである。
さらに5本発明の他の目的は、集積クラスタツール内の商業的生産をサポートす るのに十分な速さのネオン(Ne)プレクリーン工程を与えることである。
さらに5本発明の他の目的は、生成TiSi2の比抵抗に関してバイアス電圧に 依存しないという大きなプロセス窓を有するT iS i2シリザイド化のため の前エツチング処理を与えることである。
図面の簡単な説明 図、1は本発明の方法を使用するECRプラズマ装置の略示図である。
図、2は本発明のプロセスフローを表した図である。
図、3は典型的なりラスタツールを表した図である。
図、4はECR装置における。キセノン(Xe)、アルゴン(Ar)及びネオン (Ne)に対するエツチング比とバイアスポテンシャルのグラフである。
図、5はキセノン(Xc)、アルゴン(Ar)及びネオン(Ne)に対するプレ クリーンプラズマエッチ基板バイアスとTiSixのシート抵抗のチャート図で 図1を参照すると5本発明の工程に使用されるECRプラズマチャンバデバイス の略示図が示されている。該ECRは低圧、高密度電子、低シースポテンシャル プラズマを与える。電子サイクロトロン共鳴は、マイクロ波がチャンバ内にマイ クロ波誘電体窓4を通じて導入されるところの導波管5及び通過チューナ31を 通ってRFジェネレータ3から適正なサイクロトロン共鳴周波数でマイクロ波の 負荷によりチャンバ1に誘導される。チャンバ1内のガスのイオンは、磁石2か らの磁場により、マイクロ波からエネルギーをすばやく吸収することができるよ うにマイクロ波と同じ周波数で回転する。一つの磁気コイル2が図示されている が、より多くの磁気コイルを採用することも可能である。励起イオンはチャンバ 内のガスの分子を強烈にたたき、もし圧力及びパワーの状態が適正なら、多くの ガスがイオン化し、ノックオフ電子を有することによりイオン化されたいくつか の分子と、電荷を帯びないままのわずかに励起された他の分子から成る振巾性プ ラズマを生成する。プラズマを維持し、チャンバ1内で発生するさまざまな反応 を補助するためのガスはチューブ13及び11を通じてチャンバ内に導入される 。チャンバ1を囲んでチャンク<1を冷却するための環状液体チャンバ33があ る。チューブ12及び14はクーラントチャンバの内外へクーラント液を運ぶ。
ライン13に入力されるガスは、入力ライン18及び19に結合されたガス源か らの流速を制御するために、並列に接続されたいくつかの質量流量コントローラ と接続されるところのT形の混合点17で結合されている。ウェハ10は、プラ ズマカラム内に載置されるクーラント及び加熱コンジット(図示せず)を有する 基板ホルダー9上に載置されている。基板ホルダー9の軸のプラズマに対する位 置は調節可能である。チャンバ1のスペーサリングは各ガスの経験的調節に適し ているが、ホルダー調節を与えることもてきる。場集束磁石20は2反応領域内 のチャンバ直径を横切ってイオンのフラックス密度が均一になるように磁力線を 形成するべく、基板ホルダー9の下に載置されている。チャンバ1の底に結合し ているのは大容量高真空ポンプ8である。電気コネクタ21により基板ホルダー に接続されているのはウェハ10をバイアスするための電気回路である。RFバ イアスジェネレータ23及びRFマツチングネットワークは、インダクタ25及 びDCポテンシャルソース26を含むDCバイアス回路と並列に接続されている 。外部クラスタツールに連結する転送チャンバ7も示されている。該転送チャン バ7はクラスタツールをECRプラズマチャンバ1から分離するための一対のゲ ートバルブ30及び6を含む。ウェハ10は、一対のゲートバルブ30及び6を 通過する外部クラスタツールからの転送アームによりチャンバ1に導入され及び 除去される。
図3を参照して、ECR42は処理用にウェハを前後に渡すためのクラスタチャ ンバ41に接続されている。二重ゲートバルブ7′を通じてクラスタツールに接 続されているのは、RTPプロセッサ45及びRTPガスボックス50に接続さ れたRTPリアクタ49のような他のモジュールである。また、二重ゲートバル ブ7′を通じてクラスタツールに接続されているのは、集積回路連結用のメタル を蒸着するために使用される一対のスパッタモジュール46及び47である。研 究室においては、X線光電子スペクトロメータ(XPS)及び静止第2イオン質 量スペクトロメータ(SSIMS)を含む分析モジュール48も接続する。クラ スタツールの現モデルの周辺に接続できるモジュールの数の限界は、二重ゲート バルブ7′に対して要求されるアパーチャの直径及びクラスタツールの円周のサ イズにより決定される。ゲートバルブ直径は処理ウェハの直径により決定される 。
酸化膜エッチの間にリアクタからできるだけ多くの酸素を、除去するべく、エツ チング中にチャンバ内への酸素の導入を除去するために。
プラズマガスによりエッチ可能な材質のチャンバ窓4を使用した。石英窓ディス ク上の火炎容射アルミニウムAl0x(OH)yは、酸素の放出を防止しかつR Fを過熱なく通過させる。該窓は不動態化されている。
図2を参照すれば、ステップ60において、集積回路ウェハは部分的にはメタラ イゼーションまで本発明のものではない従来技術により製造される。これは通常 、CMO3技術におけるゲート、トレイン及びソースが画成され5回路のエレメ ントのいくつかが連結される状態にあることを意味する。動作エレメントの高密 度化及び狭い連結への要求により、最低のシート抵抗を与えるプロセスが模索さ れている。急速熱処理器により形成されるシリサイド、特にチタンシリサイドは 特に重要である。しかし5周知のウェットエッチプロセス及びその後のプレクリ ーンとしての600ボルトアルゴン及びキセノンイオンスパッタリングは、希ガ スイオンのインブラントとして知られる。インブラントされた重ガスイオンはチ タンシリサイド化を抑制し。
生成TiSixは同じ状態のものと比べ薄くかつ高い抵抗率を有する。さらに、 自然酸化物または表面付近からの酸素も、アルゴンやキセノンのような大きなガ スイオンが表面をたたくときシリコン表面内にトラップされる。そのような酸素 02は概して表面付近でより高濃度である。
図2に示されるように、我々はECRエツチャー内に集積回路を導入し、ゆっく りとしたプレエツチングのためのネオン(Ne)プラズマを非常に高純度ネオン により確立する。チャンバ圧力は3〜8 X 1O−8Torrであり、ネット マイクロ波パワーが反射パワーのマイナスに等しいところの該ネットマイクロ波 パワーは1.0であった。われわれは、200ボルト以下のプラズマシース電圧 で、典型的には−10から一20ボルトのオーダで、1〜2nmの厚さの自然酸 化膜及びシリコン表面の不定炭化水素を迅速かつ完全に除去することができる。
しかし、 SIMS分析において、少量のNeがシリコン中にインブラントされ ることに注意すべきであり5表面には吸収された02がいくらか見られた。しか し、シリコン内にはほとんど02はインブラントされない。次に、ステップ63 でこのクリーニングされた基板はスパッタモジュールへ転送され、ステップ64 で10〜60nmの通常の厚さのチタンがスパッタ蒸着される。次に、ステップ 65でウェハはRTPモジューニーに導入され、窒素(N2)またはアンモニア (NH3)の雰囲気内で少なくとも10秒間580℃〜740℃の間で急速にア ニールされる。
上記アニール処理により、インターフェイスとしてTiSi2上にTiNX0. のメタルバリアーが形成される。TiNx0y層は、後続のアルミニウム(AI )コーティングのための静止層または拡散バリアとして機能する。
プレクリーンに使用されるNeの純度は、特に他の希ガスまたは永久ガスN2. 02.もしくはN20濃 ルであることが分かった。我々は, 1.0ppm以下のN2及び02, 0. lppm以下のアルゴン及びクリプトン、 0.5ppm以下のN20を含むと ころの,最高99、999%ネオンを得ることができた。
図4に関し, 5i02のエッチ比とプレクリーンエツチャー内のネオンを含む 希ガスイオンに対するバイアス電圧との測定結果が示されている。通常の自然酸 化膜が1〜2nmの厚さであることから,−50Vの電圧で2本発明によれば1 分以下でSiC2を除去できる。
図5に関し,ECR処理で使用される異なる希ガスにより作成されたTiSi2 に対するシート抵抗の比較が示されている。
図5には,ネオンプレクリーンを使用するプロセスウィンドウが,シート抵抗が バイアス電圧の関数として変化しないことを許していることがはっきり示されて いる。したがって、シート抵抗は他の希ガスにより得られるものより低いばかり か,それはシース電圧の広範囲に渡って反復可能である。
半導体のメタライゼーションの1つの重要な見地は,高縦横比を有するビア(v ia)の底の自然酸化膜をきれいにする能力である。質量の小さいイオンはエツ チング中にビアの底まで到達する確率が高い。本発明はまた,コンタクト開口へ の再付着を抑制し,使用可能アルゴン(Ar)、キセノン(Xe)またはクリプ トン(Kr)より低エネルギーを採用することにより基板のダメージを小さくす る。また、同じプロセスパラメータ及びチタンの量に対して,チタンとシリコン の反応中の強化熱のため,ネオンプレクリーンされた表面はTiSi2の比例的 増加をもたらす。これは同じ反応時間でより厚い及びより低抵抗の層をもたらす 。
第ルベルのメタライゼーションまで処理済みの一部処理半導体つエバへ、本発明 による改良ビア連結を作成するための典型的工程は。
(a) 前記ウェハを真空チャンバ内に挿入する工程と。
(b) 前記真空チャンバ内でECRネオンプラズマを励起させ,及び重い希ガ スイオンを前記ウェハ内に埋め込まずに自然酸化膜を揮発させるべく,前記プラ ズマからの50〜250ボルトのオーダの低エネルギーネオンイオンで前記ウェ ハをたたく工程と。
(C) 前記基板上のすべての自然酸化膜が本質的に揮発すると前記イオン衝撃 をやめる工程と。
(d) チタン層がシリサイド第ルベルメタライゼーションのメタル反応成分と なるように。
前記ウェハ上にチタン層をスパッタ蒸着させる工程と。
(e) ネオンプラズマによりクリーニングされた下層シリコンと前記チタンと が直接接触して反応するのに十分な高温で前記チタン層を急速にアニールする工 程であって,該アニールはTiNまたはTi0XN,層がTiSi2層上に形成 されるようにN2またはNH2の環境内で実行される,ところの工程と。
げ)レジストを塗り,写真のように露光しおよび現像することにより,前記第1 層メタル連結をパターニングするための第1メタライゼーシヨンマスクを作成す る工程と。
(g) 第1連結を作成するために前記第1メタライゼーシヨンマスクを通じて ドライエッチする工程と。
(h) 前記メタライゼーションを隔離するために前記アニールされた層上に、 フィールド酸化膜を蒸着させる工程と。
(i) 前記フィールド酸化膜を平坦化する工程と。
(j) レジストを塗り、写真のように露光しおよび現像することにより、前記 フィールド酸化膜の上にビアパターンマスクを作成する工程と。
(k) ピアホールを作成するために前記ビアパターンマスクを通じて前記フィ ールド酸化膜をドライエッチする工程であって、該エツチングが前記フィ−ルド 酸化膜を通じて進行し前記TiNまたはTi0XN、J上で止まるところの工程 と。
(1)前記Ti5iz上の前記TiNまたはTi0XN、層を除去することなく 、前記ピアホールをスパッタされたアルミニウムで満たす工程であって、前記T iNまたはTi0XN、がアルミニウム拡散バリアを構成するところの工程と。
から成る。
好適実施例はクラスタツール内でのクリーニングと蒸着工程の間に真空を維持し ているが。
良好なシリサイドを得るのにこの工程全体に真空が必ずしも必要なわけではない 。少量の吸収酸素は必ずしもネオンエッチプレクリーンを使用した良好な低抵抗 率を妨げない。
発明は好適実施例に限定されるものではなく、請求の範囲に記載された本発明の 思想及び態様により決定されるべきものである。
図1 図2 じく13 図4 足會書 馨貫淀旦 エツチング比 (X / m1n) 1采15 0 60 100 150 200 2!i。
バイアス(−■) フロントページの続き (72)発明者 ツサイ、ウィルマン アメリカ合衆国カリフォルニア州95014、クパティーノ、ステンドハル・レ ーン740

Claims (12)

    【特許請求の範囲】
  1. 1.自然酸化膜を有するシリコン基板上に改良メタルシリサイド層を作成するた めの方法であって, 真空チャンバ内に前記シリコン基板を導入し,高電子密度,低イオンエネルギー 及び低プラズマ圧力を有する下流ネオンマイクロ波プラズマを前記真空チャンバ 内で励起し,かつ前記チャンバ内の前記基板方向に前記プラズマを流し,前記プ ラズマからのネオンイオンで前記基板をたたく工程と, 前記基板上のすべての自然酸化膜が本質的に揮発したとき前記イオン衝撃を止め る工程と,前記基板上にメタル層を蒸着する工程と,メタルシリサイドを形成す るための化学反応を,前記メタル及びメタル下のシリコンに起こさせるに十分な 高温で前記メタル層を急速にアニールする工程と, から成る方法。
  2. 2.前記ネオンプラズマが少なくとも99重量%濃度ネオンを有する非常に高純 度のネオンガス内で生成される,ところの請求の範囲第1項の方法。
  3. 3.前記メタル層はチタンであり,前記シリサイドはTiSi2である,ところ の請求の範囲第2項の方法。
  4. 4.前記メタル層蒸着工程がスパッタ蒸着処理である,ところの請求の範囲第3 項の方法。
  5. 5.前記急速アニールがN2またはNH3環境内の急速熱処理チャンバ内で実行 され,TiNまたはTiNxOy層が前記メタルシリサイドの最上面に形成され る,ところの請求の範囲第3項の方法。
  6. 6.前記アニールは580℃〜740℃の温度で少なくとも10秒間実行される ,ところの請求の範囲第5項の方法。
  7. 7.改良されたエッチング方法であって,エッチングされるシリコン処理体を真 空チャンバ内に導入する工程と, 前記チャンバ内にネオン(Ne)プラズマを生成する工程と, 前記プラズマからのNeイオンを前記処理体に向けさかつ前記処理体をたたくた めに,少なくとも99重量%濃度の非常に高純度ネオンガス内で生成される前記 Ncプラズマに関し前記シリコン処理体をバイアスする工程と, から成る方法。
  8. 8.前記真空チャンバ内の基本圧力がほぼ10−8Torrである,ところの請 求の範囲第7項の方法。
  9. 9.プラズマシース電圧が−10〜−20ボルトのオーダである,ところの請求 の範囲第7項の方法。
  10. 10.前記バイアス電圧が−50〜−200ボルトの間である,ところの請求の 範囲第7項の方法。
  11. 11.第1レベルのメタライゼーションまで済んだ部分的に処理された半導体集 積回路ウエハ上に改良ビア(VIA)連結を作成するための方法であって, (a)前記ウエハを真空チャンバ内に挿入する工程と, (b)前記真空チャンバ内でECRネオンプラズマを励起させ,及び重い希ガス イオンを前記ウエハ内に埋め込まずに自然酸化膜を揮発させるべく,前記プラズ マからの50〜250ボルトのオーダの低エネルギーネオンイオンで前記ウエハ をたたく工程と, (c)前記基板上のすべての自然酸化膜が本質的に揮発すると前記イオン衝撃を やめる工程と, (d)チタン層がシリサイド第1レベルメタライゼーションのメタル反応成分と なるように,前記ウエハ上にチタン層をスパッタ蒸着させる工程と, (e)ネオンプラズマによりクリーニングされた下層シリコンと前記チタンとが 直接接触して反応するのに十分な高温で前記チタン層を急速にアニールする工程 であって,該アニールはTiNまたはTiOxNy層がTiSi2層上に形成さ れるようにN2またはNH2の環境内で実行される,ところの工程と, (f)レジストを塗り,写真のように露光しおよび現像することにより,前記第 1層メタル連結をパターニングするための第1メタライゼーションマスクを作成 する工程と, (g)第1連結を作成するために前記第1メタライゼーションマスクを通じてド ライエッチする工程と, (h)前記メタライゼーションを隔離するために前記アニールされた層上に,フ ィールド酸化膜を蒸着させる工程と, (i)前記フィールド酸化膜を平坦化する工程と, (j)レジストを塗り,写真のように露光しおよび現像することにより,前記フ ィールド酸化膜の上にビアパターンマスクを作成する工程と, (k)ビアホールを作成するために前記ビアパターンマスクを通じて前記フィー ルド酸化膜をドライエッチする工程であって,該エッチングが前記フィールド酸 化膜を通じて進行し前記TiNまたはTiOxNy層上で止まるところの工程と ,(l)前記TiSi2上の前記TiNまたはTiOxNy層を除去することな く,前記ビアホールをスパッタされたアルミニウムで満たす工程であって,前記 TiNまたはTiOxNyがアルミニウム拡散バリアを構成するところの工程と , から成る方法。
  12. 12.請求の範囲第11項の方法により製造された集積回路であって,低シート 抵抗のTiSi2連結及びTiSi2連結とビアホール内のアルミニウムとの間 の薄膜TiNまたはTiOxNy拡散バリアを有するところの集積回路。
JP6523305A 1993-04-08 1994-04-07 プラズマエッチング処理方法及び該方法により製造されたTiSi↓x層 Pending JPH07508142A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US044,869 1993-04-08
US08/044,869 US5627105A (en) 1993-04-08 1993-04-08 Plasma etch process and TiSix layers made using the process
PCT/US1994/003817 WO1994024697A1 (en) 1993-04-08 1994-04-07 PLASMA ETCH PROCESS AND TiSix LAYERS MADE USING THE PROCESS

Publications (1)

Publication Number Publication Date
JPH07508142A true JPH07508142A (ja) 1995-09-07

Family

ID=21934774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6523305A Pending JPH07508142A (ja) 1993-04-08 1994-04-07 プラズマエッチング処理方法及び該方法により製造されたTiSi↓x層

Country Status (3)

Country Link
US (1) US5627105A (ja)
JP (1) JPH07508142A (ja)
WO (1) WO1994024697A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010503210A (ja) * 2006-08-30 2010-01-28 ラム リサーチ コーポレーション 境界面の工学設計のための制御雰囲気システム
JP2010103578A (ja) * 2006-12-22 2010-05-06 Showa Denko Kk Iii族窒化物半導体層の製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3329128B2 (ja) * 1995-03-28 2002-09-30 ソニー株式会社 半導体装置の製造方法
US5789318A (en) * 1996-02-23 1998-08-04 Varian Associates, Inc. Use of titanium hydride in integrated circuit fabrication
JPH09321304A (ja) * 1996-03-22 1997-12-12 Seiko Epson Corp Mos素子を含む半導体装置およびその製造方法
EP0812009A3 (en) * 1996-06-03 1998-01-07 Texas Instruments Incorporated Improvements in or relating to semiconductor processing
US5851367A (en) * 1996-10-11 1998-12-22 Sharp Microelectronics Technology, Inc. Differential copper deposition on integrated circuit surfaces and method for same
US6066568A (en) * 1997-05-14 2000-05-23 Tokyo Electron Limited Plasma treatment method and system
TW396646B (en) * 1997-09-11 2000-07-01 Lg Semicon Co Ltd Manufacturing method of semiconductor devices
US6107192A (en) * 1997-12-30 2000-08-22 Applied Materials, Inc. Reactive preclean prior to metallization for sub-quarter micron application
US6051283A (en) * 1998-01-13 2000-04-18 International Business Machines Corp. Microwave annealing
US6136690A (en) * 1998-02-13 2000-10-24 Micron Technology, Inc. In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications
US6117742A (en) * 1998-05-15 2000-09-12 Advanced Micro Devices, Inc. Method for making a high performance transistor
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6261406B1 (en) 1999-01-11 2001-07-17 Lsi Logic Corporation Confinement device for use in dry etching of substrate surface and method of dry etching a wafer surface
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
US6313042B1 (en) * 1999-09-03 2001-11-06 Applied Materials, Inc. Cleaning contact with successive fluorine and hydrogen plasmas
US6794311B2 (en) 2000-07-14 2004-09-21 Applied Materials Inc. Method and apparatus for treating low k dielectric layers to reduce diffusion
US6394523B1 (en) * 2000-09-01 2002-05-28 Wafermasters Inc. Portable enclosure for semiconductor processing
US20020106881A1 (en) * 2000-12-07 2002-08-08 Jain Manoj K. Prevention of contact failure by hydrogen treatment
US6537733B2 (en) * 2001-02-23 2003-03-25 Applied Materials, Inc. Method of depositing low dielectric constant silicon carbide layers
US6472333B2 (en) 2001-03-28 2002-10-29 Applied Materials, Inc. Silicon carbide cap layers for low dielectric constant silicon oxide layers
US6656837B2 (en) * 2001-10-11 2003-12-02 Applied Materials, Inc. Method of eliminating photoresist poisoning in damascene applications
WO2003100127A1 (de) * 2002-05-24 2003-12-04 Sig Technology Ltd. Verfahren und vorrichtung zur plasmabehandlung von werkstücken
KR100560666B1 (ko) * 2003-07-07 2006-03-16 삼성전자주식회사 반도체 소자 제조용 금속막 증착 시스템 및 그 운용 방법
CN1777977B (zh) * 2003-08-11 2010-07-07 东京毅力科创株式会社 成膜方法
US9117860B2 (en) * 2006-08-30 2015-08-25 Lam Research Corporation Controlled ambient system for interface engineering
US7208330B2 (en) * 2005-01-12 2007-04-24 Texas Instruments Incorporated Method for varying the uniformity of a dopant as it is placed in a substrate by varying the speed of the implant across the substrate
US9006104B2 (en) 2013-06-05 2015-04-14 Globalfoundries Inc. Methods of forming metal silicide regions on semiconductor devices using millisecond annealing techniques
CN118039475A (zh) * 2022-11-08 2024-05-14 无锡华润上华科技有限公司 绝缘栅双极型晶体管的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4540607A (en) * 1983-08-08 1985-09-10 Gould, Inc. Selective LPCVD tungsten deposition by the silicon reduction method
US4579609A (en) * 1984-06-08 1986-04-01 Massachusetts Institute Of Technology Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition
US5250467A (en) * 1991-03-29 1993-10-05 Applied Materials, Inc. Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
US5168071A (en) * 1991-04-05 1992-12-01 At&T Bell Laboratories Method of making semiconductor devices
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010503210A (ja) * 2006-08-30 2010-01-28 ラム リサーチ コーポレーション 境界面の工学設計のための制御雰囲気システム
JP2010103578A (ja) * 2006-12-22 2010-05-06 Showa Denko Kk Iii族窒化物半導体層の製造方法
US8492186B2 (en) 2006-12-22 2013-07-23 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor layer, group III nitride semiconductor light-emitting device, and lamp

Also Published As

Publication number Publication date
WO1994024697A1 (en) 1994-10-27
US5627105A (en) 1997-05-06

Similar Documents

Publication Publication Date Title
JPH07508142A (ja) プラズマエッチング処理方法及び該方法により製造されたTiSi↓x層
US5376223A (en) Plasma etch process
CN107431011B (zh) 用于原子层蚀刻的方法
TWI657499B (zh) 蝕刻方法
TW417174B (en) Plasma processing method
US4874494A (en) Semiconductor manufacturing apparatus
US6132564A (en) In-situ pre-metallization clean and metallization of semiconductor wafers
KR101881181B1 (ko) 탄탈륨의 이온 유도 원자층 증착
US20050266173A1 (en) Method and apparatus of distributed plasma processing system for conformal ion stimulated nanoscale deposition process
WO2005020306A1 (ja) 不純物導入層の形成方法及び被処理物の洗浄方法並びに不純物導入装置及びデバイスの製造方法
JP4914902B2 (ja) シリサイド形成方法とその装置
JP2004526868A5 (ja)
JP2004526868A (ja) シーケンシャルな堆積及びエッチングを備えたイオン化pvd
KR20010012742A (ko) 응력 동조가능한 탄탈륨 및 탄탈륨 질화물 박막
JP2001140065A (ja) 薄膜内粒子性能を改善したイオン化金属プラズマ銅蒸着
WO2016126846A1 (en) Selective deposition utilizing masks and directional plasma treatment
JP2023546468A (ja) 酸化物薄膜の製造方法
EP1096036A1 (en) Heavy gas plasma sputtering
TW200824041A (en) Method and apparatus of forming film, and recording medium
EP1054438A2 (en) System and method for cleaning silicon-coated surfaces in an ion implanter
US10658192B2 (en) Selective oxide etching method for self-aligned multiple patterning
US9595467B2 (en) Air gap formation in interconnection structure by implantation process
JP2001244245A (ja) 試料の表面処理装置及び表面処理方法
US11107692B2 (en) Etching method
WO2018084255A1 (ja) 被処理体を処理する方法