CN1777977B - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
CN1777977B
CN1777977B CN2004800104700A CN200480010470A CN1777977B CN 1777977 B CN1777977 B CN 1777977B CN 2004800104700 A CN2004800104700 A CN 2004800104700A CN 200480010470 A CN200480010470 A CN 200480010470A CN 1777977 B CN1777977 B CN 1777977B
Authority
CN
China
Prior art keywords
film
plasma
gas
supply
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800104700A
Other languages
English (en)
Other versions
CN1777977A (zh
Inventor
村上诚志
森嵨雅人
成嵨健索
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003291667A external-priority patent/JP4451097B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1777977A publication Critical patent/CN1777977A/zh
Application granted granted Critical
Publication of CN1777977B publication Critical patent/CN1777977B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment

Abstract

本发明提供一种在Si晶片(1)上形成硅化钛膜(4)的成膜方法。首先，通过使用高频的等离子体处理Si晶片(1)。接着，向通过等离子体处理的含Si部分上供给含Ti原料气体，生成等离子体，进行Ti成膜，通过此时的Ti膜与含Si部分的Si反应，生成硅化钛膜(4)。Si晶片(1)的等离子体处理，是向Si晶片(1)上施加绝对值在200V以上的DC偏置电压(Vdc)而进行的。

Description

成膜方法
技术领域
本发明涉及对被处理体例如Si基板表面或金属硅化物等的含Si部分进行等离子体处理，形成金属硅化物膜的成膜方法。
背景技术
针对近来在半导体设备的制造中，高密度化和高集成化的要求，有将电路结构变为多层配线结构的倾向。为此，作为底层的半导体设备和上层的配线层的连接部的接触孔，和作为上下的配线间的连接部的通孔(via hole)等的层间电连接的埋入技术就变得重要了。
这样的接触孔和通孔的埋入，一般使用Al(铝)和W(钨)等，或以这些为主体的合金，但为形成这样的金属或合金和底层的Si基板或poly-Si层的接触孔，在这些的埋入之前要在接触孔或通孔的内侧形成Ti膜，并进行作为阻挡层的TiN膜的成膜。
这些膜的成膜中，即使促进设备的细微化和高集成化，也不会增加电阻而形成良好质量的膜，而且可以使用能够制作优异的阶梯覆盖(step coverage)的化学蒸镀(CVD)。由此，通过CVD以TiCl4为原料，进行Ti膜的成膜，使之与底层的Si反应，在接触孔的底的Si扩散膜上自己匹配，选择性生成TiSi2，得到良好的欧姆电阻(例如下述专利文献1)。
CVD-Ti膜的成膜时，一般使用上述TiCl4气体作为原料气体，使用H2气体等作为还原气体，该TiCl4气体的结合能很高，单独使用热能，必须达到1200℃左右的高温才会分解，通过与等离子体能量并用的等离子体CVD，通常在加工温度650℃左右进行成膜。
另一方面，此类金属成膜中，为了得到良好的接触电阻，进行成膜处理之前，先进行除去底层上形成的自然氧化膜的处理。通常用稀氟酸除去这样的自然氧化膜，作为除去自然氧化膜的装置，在下述专利文献2中提出了使用氢气和氩气形成感应耦合等离子体的装置。
但是，随着设备进一步微细化，例如Si扩散层的深度变浅，在通过现有的Ti-CVD法形成TiSi2膜中，得到所要求的接触电阻很困难。
为降低接触电阻多形成电阻低的C54结晶结构的TiSi2，有利于抵抗TiSi2膜自身的电阻，现有的Ti-CVD法中加工温度必须是高温，所以很难形成C54结晶结构的TiSi2的存在量多的TiSi2膜。
此外，如上所述，利用现有的等离子体CVD法形成Ti膜，有可能形成粒径不均匀的TiSi2结晶。特别是在TiSi2膜的成膜之前用氩等离子体除去自然氧化膜时，Si扩散层表面受损，不均匀的无定形化，在此状态下通过等离子体CVD形成Ti膜，则会使得形成的TiSi2结晶更加不均匀。这样不均匀状态的TiSi2结晶比较稀疏的存在，所以比电阻增高，并TiSi2膜与底层的接触不均匀。因此，接触电阻增加。
另一方面，如上所述，伴随着设备的微细化，Si扩散层的深度变浅，接触孔底的TiSi2膜也变薄，并且要求Si扩散层和TiSi2膜的表面形态(morphology)良好的物质。但是，利用现有的Ti-CVD法，TiSi2结晶的粒径大并且不均匀，很难得到充分的表面形态(morphology)。
特开平5-67585号公报(权利要求1、图1及其说明)
特开平4-336426号公报(图2及其说明部分)
发明内容
本发明鉴于以上情况，目的是提供一种成膜方法，在被处理体的含Si部分上成膜如硅化钛的金属硅化合物膜时，不使成膜温度上升，可以形成低于现有低电阻的金属硅化合物膜。另外，其目的在于提供一种可以形成结晶粒径均匀的金属硅化合物膜，特别是硅化钛膜的成膜方法。再者，本发明的目的还在于提供一种可以形成微细并均匀的结晶粒，表面形态良好的金属硅化合物膜，特别是硅化钛膜的成膜方法。
为解决上述课题，本发明的第一观点提供一种成膜方法，是在被处理体的含Si部分上形成金属硅化合物膜的成膜方法，其特征在于，具有：通过使用高频率的等离子体处理上述含Si部分的工序；和向由上述等离子体进行处理的含Si部分供给含有欲进行成膜的金属硅化物中的金属的含金属原料气体，生成等离子体，形成由该金属构成的金属膜，通过此时的金属膜与含Si部分的Si反应形成金属硅化合物膜的工序，由上述含Si部分的等离子体进行的处理，是向被处理体上施加绝对值为200V以上的DC偏置电压(Vdc)进行的。
如上所述，在进行成膜之前，使用高频的等离子体处理含Si层时，通过向被处理体施加绝对值在200V以上的高DC偏置电压(Vdc)，等离子体中的离子比现有的除去自然氧化膜时更强地作用在被处理体表面上。由此，成膜底层的含Si层可以全体无定形化，能够形成反应性高的状态(Si时，比Si单结晶，未结合Si多的表面状态)，电阻低的结晶结构的金属硅化物结晶，例如金属为钛时，使C54结晶结构的硅化钛在比现有技术更低的处理温度下能够存在很多。由此，可以不升高成膜温度，与现有技术相比，形成薄膜的低电阻的金属硅化合物膜，其结果，能够减小接触电阻。再者，即使比现有的被处理温度低进行成膜处理，也可以得到与现有同样的结晶性的金属硅化合物。
上述第一观点中，作为上述含Si部分可举出Si基板、聚硅(poly-Si)、金属硅化合物，作为典型例子可举出在单结晶Si基板(Si晶片)上形成的接触扩散层。Si基板上含有掺杂了B、P、As等的物质。此外，通过等离子体对上述含Si部分进行的处理，可以使用感应耦合等离子体而进行。此外，也可以使用平行平板型等离子体或微波等离子体。再者，在形成上述金属硅化合物膜的工序中，可以反复多次进行含金属原料气体的供给和通过等离子体以及还原气体的供给而进行的含金属原料气体的还原。由此，可以在更低温度下进行成膜。作为上述金属，除上述Ti之外，可举出Ni、Co、Pt、Mo、Ta、Hf、Zr。这些金属，通常在高温下，可形成电阻低的金属硅化合物的结晶结构。
本发明的第二观点，提供一种成膜方法，是在被处理体的含Si部分上形成金属硅化合物膜的成膜方法，其特征在于，具有：除去上述含Si部分上的自然氧化膜的工序；和在除去了上述被处理体的自然氧化膜的含Si部分上形成金属硅化合物膜的工序，在形成上述金属硅化合物膜的工序中，最初不生成等离子体，在规定时间内供给含有欲进行成膜的金属硅化合物中的金属的含金属原料气体，生成金属-硅结合，接着继续供给含金属原料气体，生成等离子体，形成由该金属构成的金属膜，通过此时的金属膜与含Si部分的反应，形成金属硅化物膜。
此外，本发明的第三观点提供一种成膜方法，是在被处理体的含Si部分上形成硅化钛膜的成膜方法，其特征在于，具有：除去上述含Si部分上的自然氧化膜的工序；和在除去了上述被处理体的自然氧化膜的含Si部分上形成硅化钛膜的工序，在形成上述硅化钛膜的工序中，最初不生成等离子体，在规定时间内供给含Ti原料气体，生成Ti-Si结合，接着继续供给含Ti原料气体，生成等离子体，形成Ti膜，通过此时的Ti膜与含Si部分的反应，形成硅化钛膜。
根据本发明者们的研究结果，确认了现有形成粒径不均匀的TiSi2结晶是因为使供给含Ti原料气体和形成等离子体同时进行，又因为在充分向被处理体表面供给含Ti原料气体之前形成等离子体，以作为接触底面的含Si层表面上的Ti-Si结合少的状态开始TiSi2结晶成长。具体地说，在Ti-Si结合少的状态下其存在不均匀，急剧产生与活性Si表面反应性高的TiClx的反应，在接触孔的底面上根据Ti-Si的结合数形成不均匀的结晶。即，相对地Ti-Si结合多的接触孔部分形成比较致密的结晶粒径大致相同的TiSi2结晶，相对地Ti-Si结合少的接触孔部分形成比较疏松的大的TiSi2结晶。此外，已知Ti-Si反应体系受TiSi2反应初期的影响，TiSi2的结晶性(定向性)会发生变化。如以上所述，现有TiSi2结晶的粒径、结晶性(定向性)在被处理体的面内参差不齐，TiSi2膜自身的比电阻增高的同时，TiSi2膜与底层的接触不均匀，造成接触电阻增大。此类问题在形成其他的金属硅化物时也存在。
因此，第二观点中，形成金属硅化膜时，最初不生成等离子体，在规定时间内供给含金属原料气体。此外，第三观点，是将第二观点适用于硅化钛膜的形成，最初不生成等离子体，在规定时间内供给含Ti原料气体，生成Ti-Si结合。由此，金属硅化物在开始结晶成长之前在含Si部分上生成均匀的金属与硅化物的结合。硅化钛时，开始TiSi2结晶成长之前，在含Si部分上充分生成Ti-Si结合。由此，如Ti-Si结合的金属-硅结合，通过其后生成等离子体产生均匀的结晶成长，结晶粒、结晶性(定向性)都均匀。因此，金属硅化物(硅化钛)自身成为低电阻的同时，可以使金属硅化物(硅化钛)与底层的接触均匀，接触电阻降低。
上述第一观点中，形成上述金属硅化物膜的工序中，优选最初不生成等离子体，在规定时间内供给含金属原料气体，生成金属-硅结合，接着，生成等离子体。由此，与以往相比不升高成膜温度也可以形成薄膜的低电阻的金属硅化物膜，还可以得到结晶粒径均匀的金属硅化物膜。
上述第三观点中，最初不生成等离子体，供给含Ti原料气体的时间，优选在2秒以上，更优选在5秒以上。作为上述含Si部分，可举出Si基板、聚硅(poly-Si)或金属硅化物，作为典型例可举出在单结晶Si(Si晶片)上形成的接触扩散层。单结晶硅也含有掺杂B、P、As等的物质。
此外，除去上述自然氧化膜的工序，可以通过使用高频率的等离子体进行，第三观点的构造特别适用于该情况。此时，通过使用高频率的等离子体除去自然氧化膜，优选使用感应耦合等离子体进行，或使用远程(remote)等离子体进行。此外，通过使用高频率的等离子体除去自然氧化膜时，优选在被处理体上施加绝对值在200V以上的自偏置电压(Vdc)而进行。
在形成上述硅化钛膜的工序中，生成等离子体时，可以保持含Ti原料气体通入的状态。此外，在形成上述硅化钛膜的工序中，最初不生成等离子体，在规定时间内供给含Ti原料气体，生成Ti-Si结合，其后，生成等离子体时，停止供给含Ti原料气体，供给还原气体，由等离子体和还原气体还原含Ti原料气体，也可以反复多次地接着进行含Ti原料气体的供给，和由供给等离子体和还原气体，而进行含Ti原料气体的还原。
本发明的第四观点提供一种成膜方法，是在被处理体的含Si部分上形成金属硅化物膜的成膜方法，其特征在于，具有：不生成等离子体，在规定时间内向被处理体的含Si部分上供给含有欲进行成膜的金属硅化物中的金属的含金属原料气体，生成金属-硅的结合的第一工序；一边接着供给含金属原料气体一边生成等离子体，形成由该金属构成的金属膜，通过此时的金属膜与含Si部分的反应形成金属硅化膜的第二工序，上述第二工序，最初以低流量供给含金属原料气体，接着以高流量供给。
此外，本发明的第五观点，提供一种成膜方法，是在被处理体的含Si部分上形成硅化钛膜的成膜方法，其特征在于，具有：不生成等离子体，在规定时间在向上述被处理体的含Si部分供给含Ti原料气体，生成Ti-Si结合的第一工序；接着一边供给含Ti原料气体，一边生成等离子体，形成Ti膜，通过此时的Ti膜与含Si部分的反应形成硅化钛膜的第二工序，上述第二工序，最初以低流量供给含Ti原料气体，接着以高流量供给。
生成等离子体，形成金属膜时，如果最初就以高流量供给含金属原料气体，有可能引起金属硅化物和含Si部分的表面形态恶化。例如金属是Ti时，从最初以高流量供给含Ti原料气体，与Si的反应急剧进行，形成粒径大的TiSi2结晶，TiSi2层和含Si部分的表面形态恶化。此外，由成膜参数偏差或含Si部分的等离子体入射分布，也会形成粒径大的TiSi2结晶。
第四观点中，最初不生成等离子体，在规定时间内供给含Ti金属原料气体，生成金属和硅的结合，其后，生成等离子体时，最初以低流量供给含金属原料气体，接着以高流量供给。此外，第五观点是第四观点适用于形成硅化钛膜，最初不生成等离子体，在规定时间内供给含Ti原料气体，生成Ti-Si结合，在TiSi2结晶开始成长之前，在含Si部分上充分生成Ti-Si结合，其后，生成等离子体，形成Ti膜时，最初以低流量供给含Ti原料气体，使与Si的反应缓慢进行。由此，形成粒径小且均匀的金属硅化物结晶。硅化钛时，形成粒径小且均匀的TiSi2结晶。因此，通过供给高流量气体，使得成膜速度上升时也可以生成均匀的结晶成长。其结果是可以形成具有微细且均匀的结晶粒的金属硅化物(硅化钛)膜，且表面形态良好。
此外，上述第三观点中，生成等离子体形成Ti膜时，最初以低流量供给含Ti原料气体，接着以高流量供给。由此，可以得到结晶粒径均匀的效果，而且可以得到结晶粒径更小表面形态好的硅化钛膜。
此外，上述第三和第五观点的任一个中，生成等离子体形成Ti膜时，最初以低流量供给含Ti原料气体，接着以高流量供给时，上述低流量优选设定在0.0005～0.012L/min的范围内，上述高流量优选设定在0.0046～0.020L/min的范围内。
上述Ti膜的成膜，可以供给TiCl4气体、H2气体以及Ar气体而进行，此外，形成硅化钛膜的工序，在载置被处理体的载置台温度优选为350～700℃的范围内进行。
在上述第二观点和第四观点中，作为上述金属，除上述Ti以外，还可举出Ni、Co、Pt、Mo、Ta、Hf或Zr。
根据本发明，在成膜之前，使用高频率的等离子体对含Si部分进行处理时，通过在被处理体上施加绝对值在200V以上的高DC偏置电压(Vdc)，不会使成膜温度上升，与现有技术相比形成薄膜的低电阻的金属硅化物膜。
此外，在形成硅化钛膜等金属硅化物时，最初不生成等离子体，在规定时间内供给含金属原料气体，生成金属-硅结合，因此可以形成结晶均匀的金属硅化物膜。
再者，最初不生成等离子体，在规定时间内供给含金属原料气体，生成金属-硅结合之外，最初一边供给低流量的含金属原料气体，一边生成等离子体，形成粒径小的均匀的金属硅化物结晶，由此可以形成表面形态良好的金属硅化物膜。
附图说明
图1A～D是说明本发明第一实施方式的成膜方法的各工序的截面图。
图2是表示通过使用高频率的等离子体处理Si晶片的表面的装置的概略构成的截面图。
图3是表示Ti成膜装置的概略构成的截面图。
图4A～D是说明本发明的第二实施方式的成膜方法的各工序的截面图。
图5是表示本发明的第二实施方式中的TiSi2膜形成工序中气体供给和等离子体生成的时间控制的图。
图6是表示本发明的第三实施方式中的TiSi2膜形成工序中气体供给和等离子体生成的时间控制的图。
图7A是示意性的表示生成等离子体形成Ti膜时，从最初以高流量供给气体时的TiSi2结晶的截面的图，图7B是示意性的表示本发明第三实施例形成的TiSi2结晶的截面的图。
图8是本发明第一实施方式制造的TiSi2膜的X射线衍射曲线图。
图9是表示由扫描型电子显微镜(SEM)显示的本发明的第一实施方式制造的TiSi2膜的截面的图像。
图10是本发明的第二实施方式制造的TiSi2膜的X射线衍射曲线图。
图11是表示由扫描型电子显微镜(SEM)显示的本发明的第二实施方式制造的TiSi2膜的截面的图像。
图12是本发明的第一实施方式制造的TiSi2膜的X射线衍射曲线图和在通常的Vdc值-200V进行等离子体处理后成膜的TiSi2膜的X射线衍射曲线图以及不进行这样的等离子体处理成膜的TiSi2膜的X射线衍射曲线图的比较。
图13是由扫描型电子显微镜(SEM)显示的用现有方法制造的TiSi2膜的截面的图像。
具体实施方式
以下，参照附图详细说明本发明的实施方式。这里，作为含金属原料气体使用含Ti原料气体，以在Si晶片上形成硅化钛膜为例进行说明。
图1A～D是说明本发明的第一实施方式的成膜方法的工序图。
第一实施方式中，首先如图1A所示，在Si晶片1上形成层间绝缘膜2，通过蚀刻形成达到Si晶片1的表面的接触孔3。接着，如图1B所示，在Si晶片1上施加绝对值200V以上的DC偏置电压，通过使用高频率的等离子体处理Si晶片1的表面。接着，如图1C所示，向Si晶片1供给TiCl4等含Ti原料气体，生成等离子体，形成Ti膜，通过Ti膜与Si晶片1的Si的反应，形成TiSi2膜4。其后，根据需要，如图1D所示，作为以下的TiN膜成膜的前处理，使用NH3对TiSi2膜4的表面进行氮化处理。
接着，说明作为本发明主要工序的图1B的进行等离子体处理的装置和进行图1C的TiSi2膜的成膜处理装置。
图2是表示进行上述图1B的处理的等离子体装置的概略构成的截面图。该装置是感应耦合等离子体(ICP)方式，是为了基本除去自然氧化膜，第一实施方式中不仅是除去了自然氧化膜，还在Si晶片1上施加RF偏压，将离子引入Si晶片1面上进行离子处理。
该使用高频率进行等离子体处理的等离子体处理装置10具有约圆筒状的腔室11和在腔室11上方设置的连接腔室11的约圆筒状的钟罩12(bell jar)。腔室11内为水平支撑被处理体Si晶片1配置有例如AIN等的陶瓷构成的基座13，是以圆筒状的支撑部件14被支撑的状态下被配置的。在基座13的外缘部上为了夹紧Si晶片1设置有压紧环15。此外，基座13内为加热Si晶片1埋设有加热器16，该加热器16由加热电源25供给电加热被处理体Si晶片1到规定温度。
钟罩12例如由石英、陶瓷材料等的电绝缘材料形成，其周围卷曲作为天线部件的线圈17。线圈17上连接高频电源18。高频电源18具有300kHz～60MHz，优选450kHz的频率。由高频电源18向线圈17供给高频电力，在钟罩12内部形成感应电磁场。
气体供给装置20，将等离子体处理用的气体导入腔室11内，具有规定气体的气体供给源、连接各气体供给源的配管、开关阀以及控制流量的质量流量控制器(均未图示)。腔室11的侧壁上设置有气体导入喷嘴27，由上述气体供给装置20延伸出的配管21与该气体导入喷嘴27连接，通过气体导入喷嘴27将规定的气体导入腔室11内。此外，各配管的阀以及质量流量控制器通过未图示的控制部控制。
作为等离子体处理使用的气体，可举出Ar、Ne、He，可以分别单独使用。此外，Ar、Ne、He中的任一个可以和H2并用，Ar、Ne、He中的任一个也可以和NF3并用。其中优选单独使用Ar，和Ar和H2。
腔室11的底壁上连接有排气管28，该排气管28上连接有含有真空泵的排气装置29。然后，通过使排气装置29运动，可以使腔室11和钟罩12内减压到规定的真空度。
此外，在腔室11的侧壁上设置有门阀30，在打开该门阀30的状态下可以在邻接的负载锁定室(未图示)之间搬运晶片W。
再者，在基座13内，埋设了例如由钨或钼线等编成网状的电极32，该电极32与高频电源31相连，可以施加负的DC偏压。
该构成的装置中进行上述等离子体处理时，打开门阀30，将晶片W装入腔室11内，在基座13上装载Si晶片W，由压紧环15压紧。其后，关闭门阀30，由排气装置29将腔室11和钟罩12内排气到规定的减压状态，接着，从气体供给机构20通过气体导入喷嘴27将规定气体，例如Ar气体或Ar气体和H2气体导入腔室11内，从高频电源18向线圈17供给高频电，在钟罩12内形成感应电磁场，由此生成等离子体。
另一方面，在基座13上由高频电源31供给高频电，形成在Si晶片1上施加负的偏置电压即DC偏置电压(Vdc)的状态。通过施加此Vdc，向Si晶片1上引入等离子体中的离子。本实施方式中，调整高频电源18、31的功率使得Vdc的绝对值在200V以上。例如高频电源18上施加500W、在高频电源31上施加800W，可以使得Vdc＝-530V。
另外，通常除去氧化膜时Vdc为-100～-180V左右。本实施方式中施加比通常除去自然氧化膜时更高的Vdc。通过升高Vdc，在Si晶片1的表面有比以往除去自然氧化膜时更强的等离子体中的离子作用。为此，作为成膜底层的Si晶片1的表面全体形成无定形化且反应性高的状态，在如后述形成TiSi2膜时，可以使接触电阻更低，形成多个结晶结构C54的TiSi2。优选Vdc的绝对值为250V，更优选为300V以上。
此时的处理条件，例如压力为0.01～13.3Pa，优选0.04～2.7Pa，晶片温度为室温～500℃，气体流量Ar和H2为0.001～0.02L/min，ICP用的高频电源18的频率数为450kHz，功率为200～1500W，偏压用的高频电源31的频率为13.56MHz，功率为100～1000W。
说明接着进行的图1C的进行形成TiSi2膜的处理的Ti成膜装置。
图3是Ti成膜装置概略构成的截面图。该成膜装置40，具有气密构成的略圆筒状的腔室41，其中配置有水平支撑被处理体Si晶片1的基座42，该基座被圆筒状支撑部件43支撑。该基座42，例如由AlN等陶瓷构成。
为引导Si晶片W在基座42的外缘部设置了导环44。该导环44也有等离子体的聚焦效果。此外，由钼或钨线形成的电阻加热型加热器45埋入基座42内，该加热器45通过加热电源46供给电将被处理体Si晶片1加热到规定温度。再者，Si晶片1向基座42的转移是在Si晶片1由可自由升降设置在其中的三个起模顶杆(lift pin)撑起的状态下进行的。
腔室41的顶壁41a上隔着绝缘部件49设置有喷淋头50。该喷淋头50由上段块体(block)50a、中段块体50b和下段块体50c构成。在下段块体50c上交替形成吐出气体的吐出孔57和58。上段块体50a的上面形成有第一气体导入口51和第二气体导入口52。上段块体50a中从第一气体导入口51分支出多个气体通路53。中段块体50b上形成气体通路55，上述气体通路53与这些气体通路55连通。再者，该气体通路55与下段块体50c的吐出孔57连通。
此外，上段块体50a中，从第二气体导入口52分支出多个气体通路54。中段块体50b上形成气体通路56，上述气体通路54与这些气体通路56连通。并且这些气体通路56与下段块体50c的吐出孔58连通。上述第一和第二气体导入口51、52与气体供给机构60的气体管路连接。
气体供给机构60具有供给清洁气体的ClF3气体的ClF3气体供给源61、供给含Ti气体的TiCl4气体的TiCl4气体供给源62、供给等离子体气体的Ar气体的Ar气体供给源63、供给还原气体H2气体的H2气体供给源64、供给NH3气体的NH3气体供给源71。ClF3气体供给源61与气体管路65连接，TiCl4气体供给源62与气体管路66连接，Ar气体供给源63与气体管路67连接，H2气体供给源64与气体管路68连接，NH3气体供给源71与气体管路79连接。
此外，各管路上设置有阀69、阀77以及质量流量控制器70，从TiCl4气体供给源62延伸的气体管路66上通过阀78连接着与排气装置76连接的气体管路80。上述第一气体导入口51上连接有从TiCl4气体供给源62延伸的气体管路66，该气体管路66上连接有从ClF3气体供给源61延伸的气体管路65和从Ar气体供给源63延伸的气体管路67。此外，上述第二气体导入口52上连接有从H2气体供给源64延伸的气体管路68和从NH3气体供给源71延伸的气体管路79。
因此，加工时，由TiCl4气体供给源62供给的TiCl4气体以Ar气体为载体，通过气体管路66从喷淋头50的第一气体导入口51导入喷淋头50内，经过气体通路53、55，从吐出孔57吐入腔室41内；另一方面，从H2气体供给源64供给的H2气体通过气体管路68由喷淋头50的第二气体等到入口52供给到喷淋头50内，经过气体通路54、56从吐出孔58吐入腔室41内。即，喷淋头50是TiCl4气体和H2气体全部独立供给腔室41内的后混合类型，这些吐出后进行混合反应。此外，各管路的阀和质量流量控制器由未图示的控制装置控制。
喷淋头50通过匹配器72与高频电源73连接，从该高频电源73向喷淋头50供给高频电，由此，通过喷淋头50向腔室41内供给的气体被等离子体化，进行成膜反应。作为具有高频电被供给的电极的机能的喷淋头50的对向电极，在基座42的上部，埋设例如钼线等编成网状形成的电极74。该电极74通过匹配器81与高频电源82连接，可以为得到偏置电压施加高频电压。
腔室41的底壁41b上连接有排气管75，该排气管75与含有真空泵的排气装置76连接。接着，通过排气装置76运转可以将腔室41内减压到规定的真空度。
接着说明Ti膜成膜装置中的Ti膜形成工序。
首先，通过加热器45加热腔室41内到500～700℃，同时通过排气装置76排气腔室41内到规定的真空状态，按照规定的流量，例如Ar气体0.1～5L/min，H2气体0.5～10L/min向腔室41内导入Ar气体和H2气体，从高频电源73向喷淋头50供给高频电，在腔室41内生成等离子体，接着将规定流量的TiCl4气体，例如0.001～0.05L/min供给到腔室41内，进行Ti膜的预敷(precoat)处理。其后，停止供给TiCl4气体，将NH3气体，例如0.1～3L/min导入腔室41内，生成等离子体氮化预敷的Ti膜，使之稳定化。
接着，打开未图示的门阀，从未图示的负载锁定室将Si晶片送入腔室41内，在基座42上装载Si晶片1，利用排气装置76排腔室41内气体，通过加热器45加热晶片W，将H2气体，以0.5～10.0L/min，优选0.5～5.0L/min的流量，Ar气体以0.1～5.0L/min，优选0.3～2.0L/min的流量导入腔室41内。接着，维持Ar气体和H2气体，使腔室41内的压力为40～1333Pa，优选为133.3～666.5Pa。维持它们的流量，将TiCl4气体以0.001～0.05L/min，优选0.001～0.02L/min的流量导入腔室41内，进行预流(preflow)后，由加热器45维持Si晶片1的加热温度(基座温度)在500～700℃左右，优选在600℃左右，由高频电源73向喷淋头50施加300kHz～60MHz，优选400～450kHz的频率，供给200～1000W，优选200～500W的高频电，在腔室41内生成等离子体，在等离子体化的气体中形成Ti膜。
堆积这样的Ti膜的同时，该Ti膜从底层的Si晶片1吸附Si，通过Ti与Si反应形成TiSi2膜。此时，由于在上述Si晶片1表面施加比绝对值200V的比以往除去自然氧化膜时更高的Vdc，不仅可以在Si晶片1的表面除去自然氧化膜，还可以在Si晶片1的表面具有更强的等离子体中的离子作用，将成膜底层的Si晶片1的表面全体无定形化，与Si单结晶相比未结合的Si(结合切断部分)更多，形成反应性高的状态。由此，电阻低的C54结晶结构的硅化钛可以在比以往地的晶片温度下大量存在。可以不升高成膜温度，与现有技术相比，形成薄膜的低电阻的硅化钛膜，其结果可以降低接触电阻。
此外，底层Si晶片1表面形成如上所述的反应性高的状态，为了形成与以往的TiSi2膜相同的膜，能够将温度低到50～100℃左右。
Ti膜的成膜，也可以在上述供给TiCl4气体和供给H2气体、生成等离子体的同时进行，最初短时间内供给TiCl4产生Ti膜的吸着反应(Ti与Si的反应)后，可以多次反复进行供给TiCl4气体、H2气体、Ar气体、生成等离子体，形成Ti膜的工序，和导入H2气体和Ar气体、进行生成等离子体的工序，例如可以进行ALD(Atomic LayeredDeposition)工序。由此可以使成膜温度进一步降低，500℃以下，例如350℃以下可以成膜。此外，Ti膜的成膜中，也可以在生成等离子体前在规定时间内供给TiCl4气体，在Si晶片上形成Ti-Si结合，接着生成等离子体。由此可以进一步降低硅化钛膜的电阻。
其后，根据需要，进行TiCl2膜4表面的氮化处理，此时，基座42的温度设置在350～700℃左右，优选为600℃，由NH3气体供给源71向图3的装置的腔室41内以例如0.1～3L/min的流量供给NH3气体，同时通入Ar气体和H2气体，通过施加高频生成等离子体进行处理。氮化处理时的腔室41内的压力、温度、等离子体生成条件、Ar气体流量以及H2气体流量等都与Ti成膜时相同。
如此形成规定个数的膜后，由ClF3气体供给源61向腔室41内供给ClF3气体，在腔室内进行清洗。
接着，说明本发明的第二实施方式。图4A～D是说明本发明的第二实施方式的成膜方法各工序的截面图。
第二实施方式中，如图4A所示与上述图1A进行同样的处理，接着，如图4B所示，通过使用高频的等离子体除去Si晶片1表面的自然氧化膜。接着，如图4C所示，向Si晶片1供给TiCl4气体等含Ti原料气体，生成等离子体，形成Ti膜，通过Ti膜与Si晶片1的Si反应形成TiSi2膜4。该处理与图1C所示的基本相同，这里，最初供给H2气体、Ar气体，其后不生成等离子体，在规定时间内供给TiCl4等含Ti原料气体，生成Ti-Si结合，接着生成等离子体。其后，根据需要，如图4D所示，进行与图1D同样的处理，在TiSi2膜4的表面实行等离子体氮化处理。
本实施方式中，除去图4B的自然氧化膜的处理，可以使用与实施第一实施方式的图1B的装置相同的装置。该实施方式中，优选仅除去自然氧化膜，Si晶片的Vdc的绝对值在100～180V左右，其他条件可以与上述条件相同进行处理。但是，该实施方式中Vdc的绝对值在200V以上进行处理更有效。
接着，如图4C所示，TiSi2膜的成膜处理用上述图3所示的装置在基本相同的成膜条件下进行处理，本实施方式中，不形成等离子体，供给TiCl4，其后形成等离子体进行处理。具体地说，在基座42上载置Si晶片1后，通过加热器45加热晶片W，由排气装置76对腔室41内进行排气，使腔室41达到上述规定压力，如图5的时间控制图所示，以上述规定流量将H2气体和Ar气体导入腔室41内，进行预流后，维持这些流量，在T秒内以上述规定流量通入TiCl4气体，在Si晶片1上形成Ti-Si结合，其后，从高频电源73供给上述规定的高频电，在腔室41内生成等离子体，继续成膜处理。该等离子体生成前的TiCl4气体供给时间T为2秒以上，优选2～30秒，例如设定为10秒内。
目前，为同时进行含Ti原料气体TiCl4气体的供给和等离子体的形成，向Si晶片1表面充分供给TiCl4前形成等离子体，接触底面的Si晶片1的表面上Ti-Si结合少的状态下，TiSi2开始急速结晶成长，依据接触孔的底面中Ti-Si结合数形成异状成长的不均匀结晶。例如直径为0.2μm的Si接触面上形成比较大的50nm左右的数个TiSi2结晶，形成比较小的20nm左右的10～20个TiSi2结晶。目前由此产生接触电阻增大，如本实施例，最初不生成等离子体，在规定时间内供给含Ti原料气体的TiCl4气体，在Si晶片1的整个表面缓缓形成Ti-Si结合，在开始TiSi2结晶成长之前，充分生成Ti-Si结合。由此，规定时间后的等离子体生成产生均匀的TiSi2结晶，结晶粒、结晶性(定向性)均匀。由此硅化钛自身形成低电阻的同时，硅化钛和Si晶片1的接触均匀，可以降低接触电阻。
此外，本实施方式中，与第一实施方式相同，Ti成膜时，可以交替进行TiCl4气体的供给、还原气体H2气体的供给和等离子体的生成。此时，最初TiCl4的供给相当于预流。
接着，说明本发明第三实施方式。
第三实施方式中，与上述图4A和图4B同样，在Si晶片1上形成接触孔后，通过使用高频的等离子体除去Si晶片表面的氧化膜。接着，与上述图4C同样，形成TiSi2膜。该TiSi2膜的形成工序与图4C基本相同，这里，最初不生成等离子体，在规定时间内供给含Ti原料气体的TiCl4气体，生成Ti-Si结合后，生成等离子体进行Ti膜成膜时，最初以低流量，接着以高流量供给含Ti原料气体的TiCl4气体。其后，根据需要与图4D相同，进行TiSi2膜的表面氮化处理。
本发明实施方式的TiSi2膜的形成工序中，如图6的时间控制图所示，首先以规定流量向腔室41内导入H2气体和Ar气体，进行预流后，维持该流量，以规定流量(低流量F1)在T1秒内通入TiCl4气体，在Si晶片1上形成Ti-Si结合。保持以上述低流量F1通入TiCl4的状态，从高频电源73供给规定的高频电，在腔室41内生成等离子体开始成膜处理。通过将该低流量F1的TiCl4气体维持T2秒的供给，缓缓进行与Si的反应。接着，将TiCl4气体的流量提高到高流量F2，提升成膜速度进行成膜。
TiCl4气体流量，对应于腔室的容积，可以适当设定在0.0005～0.02L/min的范围内。300mmΦ晶片对应的Ti成膜装置腔室内，例如设定低流量F1为0.001～0.012L/min，高流量F2设定为0.012～0.020L/min，200mmΦ晶片对应的腔室内，例如设定低流量F1为0.0005～0.0046L/min，高流量F2为0.0046～0.010L/min。此外，生成等离子体前TiCl4的供给时间T1，例如为1～30秒间，低流量F1下TiCl4的供给时间T2例如设定为5～60秒，优选5～30秒。
生成等离子体形成Ti膜时，从最初以高流量供给成膜用的含Ti原料气体，急速进行与Si的反应，如图7A所示，形成粒径大的TiSi2结晶，会产生TiSi2膜和Si晶片1的表面形态的恶化，如本实施方式的构成，最初低流量供给气体缓缓进行与Si的反应，如图7B所示，可以形成粒径小均匀的TiSi2结晶。其后，高流量的供给气体，提高成膜速度时，也可以生成均匀的结晶成长，其结果可以形成具有微细且均匀的结晶粒的硅化钛膜，并且表面形态良好。
再者，如第一实施方式，向Si晶片施加绝对值200V以上的Vdc，进行TiSi2成膜处理时，容易形成大粒径的TiSi2结晶，表面形态容易恶化，在本实施方式的等离子体生成前在规定时间内供给TiCl4，其后，最初以低流量供给TiCl4气体，生成等离子体形成Ti膜改善表面形态的方法，在这种情况下特别有效。
接着，说明确认本发明的实验结果。
(1)第一实施方式的实验
首先，使用图2装置在Si晶片表面进行使用高频的等离子体处理。此时的条件是高频电源18的功率为500W，偏压用的高频电源31的功率为800W，Vdc为-530V。其后，使用图3的装置，基座温度为640℃，晶片温度为620℃进行31秒处理，形成厚度为43nm的TiSi2膜。
此时的X射线衍射曲线图如图8所示。如图8，实施方式一中形成的TiSi2膜如上所示，结晶结构C54的TiSi2的强度强，确认了C54形成了70％左右。
此外，图9中显示了该样品的孔部分截面通过SEM显示的图像。再者，图9中使用氟酸蚀刻，通过蚀刻吸取TiSi2膜。如图9所示，TiSi2膜存在的部分厚度薄且均匀，可以推测结晶粒径一致。
(2)第二实施方式的实验
使用图2的装置除去自然氧化膜后，由图3的装置形成TiSi2膜，在生成等离子体前供给10秒钟TiCl4。基座温度在640℃，晶片温度在620℃进行20秒处理，形成厚度为27nm的TiSi2膜。
图10表示了此时的X射线衍射曲线图。如图10所示，可以确认结晶结构C54的TiSi2膜的峰，生成C54。
此外，图11表示该样品的孔部分截面通过SEM显示的图像。再者，图11是用氟酸蚀刻，通过蚀刻吸取TiSi2膜。如图11所示，TiSi2膜存在的部分厚度薄且均匀，可以推测结晶粒径一致。
(3)现有样品
图12是由第一实施方式制造的样品的其他部分X射线衍射曲线(A)和在通常的Vdc除去自然氧化膜的条件下进行等离子体处理后成膜的样品的X射线衍射曲线(B)以及不进行此等离子体处理成膜的X射线衍射曲线(C)的比较。如图12所示，相对于(A)C54的峰值高，在通常条件下进行等离子体处理的(B)，几乎看不到结晶构造C54的TiSi2的峰，几乎没有C49的结晶结构，在(C)不进行等离子体处理时，可以确认C49的峰值低，结晶性不好。
此外，图13表示了不进行本发明处理的现有样品的孔部分的截面通过SEM显示的图像。再者，图13用氟酸进行蚀刻处理，通过蚀刻处理吸取TiSi2膜。如图13所示，可知TiSi2膜的存在部分厚且不均匀，而且吸取，结晶粒径不均匀。
再者，本发明并不限定于上述各实施例，在本发明的主旨范围内可以进行各种变更。例如，上述实施例中，在进行TiSi2膜的形成前进行的使用高频的等离子体处理是用ICP等离子体进行，但并不限定于此，使用平行平板型等离子体(容量结合等离子体)也可以，腔室内直接导入微波进行微波等离子体处理也可以。但是ICP等离子体对被处理体不必要的损伤小，所以优选。此外，如第二实施方式除去自然氧化膜时，优选适用对基板损伤小的远程(remote)等离子体。
再者，作为TiSi2膜的底层示例使用Si晶片，但不限定于此，也可以使用聚硅(poly-Si)，也不限于使用硅，可以使用金属硅化物。示例中作为原料气体使用TiCl4气体，但并不限定于此，使用含Ti原料气体都可以，例如也可以使用作为有机钛的TDMAT(二甲基胺钛)、TDEAT(二乙基胺钛)。另外，示例中说明了使用含Ti原料气体形成硅化钛膜的情况，但并不限定于此，使用例如含有Ni、Co、Pt、Mo、Ta、Hf、Zr等的含金属原料气体，形成这些金属的硅化物膜也可以得到同样的效果。
此外，上述第三实施方式中，除去自然氧化膜后，不生成等离子体，在规定时间内供给含Ti原料气体，其后，最初以低流量供给含Ti原料气体，接着以高流量供给，生成等离子体，形成TiSi2膜，这样的TiSi2膜的形成方法，也可以适用于不除去自然氧化膜的情况。此时，可以维持TiSi2膜的结晶粒径小的效果，其结果，可以得到良好的表面形态。

Claims (8)

1.一种成膜方法，是在被处理体的含Si部分上形成金属硅化物膜的成膜方法，其特征在于，具有：
第一工序，使用高频率的第一等离子体，处理所述含Si部分；
第二工序，向通过所述第一等离子体处理的含Si部分上供给含有欲进行成膜的金属硅化物中的金属的含金属原料气体，生成第二等离子体，形成由该金属构成的金属膜，通过此时的金属膜与含Si部分的Si反应，形成金属硅化物膜；
所述第一工序为，向被处理体施加绝对值为200V以上的DC偏置电压，同时通过使用高频率的等离子体处理所述含Si部分，从而除去所述含Si部分上的自然氧化膜，并将所述含Si部分全体无定形化，
在所述第二工序中，不生成等离子体地向所述无定形化的含Si部分以低流量供给所述含金属原料气体，使所述含Si部分的Si和所述含金属原料气体的金属结合，接着，仍然以所述低流量供给所述含金属原料气体，生成所述第二等离子体，接着，在高流量下形成所述金属膜，这时，所述金属膜和所述Si反应，形成所述金属硅化物膜，
所述低流量是在0.0005～0.012L/min的范围内，所述高流量在0.0046～0.020L/min的范围内。
2.如权利要求1所述的方法，其特征在于：
在所述第二工序中，不生成等离子体地以低流量供给所述含金属原料气体的时间为1～30秒。
3.如权利要求2所述的方法，其特征在于：
在所述低流量下的所述第二等离子体的生成时间为5～60秒。
4.如权利要求1所述的方法，其特征在于：
所述含金属原料气体的金属选自Ti、Ni、Co、Pt、Mo、Ta、Hf以及Zr。
5.一种成膜方法，是在被处理体的含Si部分上形成硅化钛膜的成膜方法，其特征在于，具有：
通过高频的第一等离子体除去所述含Si部分上的自然氧化膜的第一工序；
在所述除去被处理体的自然氧化膜的含Si部分上通过第二等离子体形成硅化钛膜的第二工序，
所述第一工序为，向被处理体施加绝对值为200V以上的DC偏置电压，将所述含Si部分全体无定形化，
在所述第二工序中，不生成等离子体地向所述无定形化的含Si部分以低流量供给含Ti原料气体，产生所述含Si部分的Si和Ti的结合，接着，以所述低流量供给所述含Ti原料气体，生成所述第二等离子体，接着，在高流量下在该含Si部分上形成Ti膜，通过此时的所述Ti膜与所述Si反应，形成硅化钛膜，
所述低流量是在0.0005～0.012L/min的范围内，所述高流量在0.0046～0.020L/min的范围内。
6.如权利要求5所述的方法，其特征在于：
在所述第二工序中，不生成等离子体地以低流量供给所述含Ti原料气体的时间为1～30秒。
7.如权利要求6所述的方法，其特征在于：
在所述第二工序中，在所述低流量下的生成所述第二等离子体的时间为5～60秒。
8.一种成膜方法，是在被处理体的含Si部分上形成硅化钛膜的成膜方法，其特征在于，具有：
通过高频的第一等离子体除去所述含Si部分上的自然氧化膜的第一工序；
在所述除去被处理体的自然氧化膜的含Si部分上通过第二等离子体形成硅化钛膜的第二工序，
所述第一工序为，向被处理体施加绝对值为200V以上的DC偏置电压，将所述含Si部分全体无定形化，
在所述第二工序中，不生成等离子体地向所述无定形化的含Si部分供给含Ti原料气体，产生所述含Si部分的Si和Ti的结合，接着，供给所述含Ti原料气体，生成所述第二等离子体，在该含Si部分上形成Ti膜，通过此时的所述Ti膜与所述Si反应，形成硅化钛膜，
在所述第二工序中，反复多次进行生成所述含Ti原料气体的等离子体的工序和生成还原气体的等离子体的工序以形成所述Ti膜，
所述Ti膜的成膜，由供给TiCl4气体、H2气体、Ar气体而进行。
CN2004800104700A 2003-08-11 2004-05-26 成膜方法 Expired - Fee Related CN1777977B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP291667/2003 2003-08-11
JP2003291667A JP4451097B2 (ja) 2002-10-17 2003-08-11 成膜方法
PCT/JP2004/007554 WO2005015622A1 (ja) 2003-08-11 2004-05-26 成膜方法

Publications (2)

Publication Number Publication Date
CN1777977A CN1777977A (zh) 2006-05-24
CN1777977B true CN1777977B (zh) 2010-07-07

Family

ID=34131668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800104700A Expired - Fee Related CN1777977B (zh) 2003-08-11 2004-05-26 成膜方法

Country Status (4)

Country Link
US (1) US20060127601A1 (zh)
KR (2) KR100822493B1 (zh)
CN (1) CN1777977B (zh)
WO (1) WO2005015622A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040224504A1 (en) * 2000-06-23 2004-11-11 Gadgil Prasad N. Apparatus and method for plasma enhanced monolayer processing
KR100604089B1 (ko) * 2004-12-31 2006-07-24 주식회사 아이피에스 Ｉｎ-ｓｉｔｕ 박막증착방법
US8075952B2 (en) * 2006-06-29 2011-12-13 Applied Materials, Inc. Power loading substrates to reduce particle contamination
KR101139165B1 (ko) * 2006-10-19 2012-04-26 도쿄엘렉트론가부시키가이샤 Ｔｉ계 막의 성막 방법 및 기억 매체
JP5207615B2 (ja) * 2006-10-30 2013-06-12 東京エレクトロン株式会社 成膜方法および基板処理装置
JP4931716B2 (ja) * 2007-07-18 2012-05-16 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ生成室
JP5213594B2 (ja) * 2008-09-04 2013-06-19 東京エレクトロン株式会社 熱処理装置
JP5492789B2 (ja) 2008-12-12 2014-05-14 東京エレクトロン株式会社 成膜方法および成膜装置
JP4676567B1 (ja) * 2010-07-20 2011-04-27 三井造船株式会社 半導体基板熱処理装置
JP5063755B2 (ja) 2010-08-09 2012-10-31 三井造船株式会社 誘導加熱装置および誘導加熱方法
KR101978966B1 (ko) 2013-03-12 2019-05-16 엘에스산전 주식회사 랜드마크 센서를 통한 위치 기반 서비스 시스템 및 그의 제어 방법
DE102019103699A1 (de) * 2018-11-30 2020-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Finnen-Feldeffekttransistor-Bauelement und Verfahren zu dessen Herstellung
US11430661B2 (en) 2018-12-28 2022-08-30 Applied Materials, Inc. Methods and apparatus for enhancing selectivity of titanium and titanium silicides during chemical vapor deposition
US11664229B2 (en) 2020-09-24 2023-05-30 Applied Materials, Inc. Nitride capping of titanium material to improve barrier properties

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306666A (en) * 1992-07-24 1994-04-26 Nippon Steel Corporation Process for forming a thin metal film by chemical vapor deposition
US5976976A (en) * 1997-08-21 1999-11-02 Micron Technology, Inc. Method of forming titanium silicide and titanium by chemical vapor deposition
CN1377064A (zh) * 2001-03-23 2002-10-30 三星电子株式会社 硅化钨层的形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4737474A (en) * 1986-11-17 1988-04-12 Spectrum Cvd, Inc. Silicide to silicon bonding process
JP3415207B2 (ja) * 1992-07-24 2003-06-09 東京エレクトロン株式会社 化学気相成長による金属薄膜形成方法
US5627105A (en) * 1993-04-08 1997-05-06 Varian Associates, Inc. Plasma etch process and TiSix layers made using the process
JP2720827B2 (ja) * 1994-07-05 1998-03-04 日本電気株式会社 半導体装置の製造方法
US5605637A (en) * 1994-12-15 1997-02-25 Applied Materials Inc. Adjustable dc bias control in a plasma reactor
US6342277B1 (en) * 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
US5856237A (en) * 1997-10-20 1999-01-05 Industrial Technology Research Institute Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer
JP3381774B2 (ja) * 1997-12-24 2003-03-04 東京エレクトロン株式会社 ＣＶＤ−Ｔｉ膜の成膜方法
US5858849A (en) * 1998-01-15 1999-01-12 United Microelectronics Corp. Method of manufacturing self-aligned silicide
JP4260352B2 (ja) 2000-10-16 2009-04-30 パナソニック株式会社 半導体装置の製造方法
JP4821069B2 (ja) 2001-08-14 2011-11-24 東京エレクトロン株式会社 金属シリサイド膜の成膜方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306666A (en) * 1992-07-24 1994-04-26 Nippon Steel Corporation Process for forming a thin metal film by chemical vapor deposition
US5976976A (en) * 1997-08-21 1999-11-02 Micron Technology, Inc. Method of forming titanium silicide and titanium by chemical vapor deposition
CN1377064A (zh) * 2001-03-23 2002-10-30 三星电子株式会社 硅化钨层的形成方法

Also Published As

Publication number Publication date
WO2005015622A1 (ja) 2005-02-17
CN1777977A (zh) 2006-05-24
KR100822493B1 (ko) 2008-04-16
US20060127601A1 (en) 2006-06-15
KR100884852B1 (ko) 2009-02-23
KR20070108952A (ko) 2007-11-13
KR20060041306A (ko) 2006-05-11

Similar Documents

Publication Publication Date Title
JP3574651B2 (ja) 成膜方法および成膜装置
KR100428521B1 (ko) ＩＣ 제조에서의 ＰＥＣＶＤ－Ｔｉ 및 ＣＶＤ－ＴｉＮ 막의 단일 챔버 처리 방법
CN100474517C (zh) Ti膜及TiN膜的成膜方法
US6221792B1 (en) Metal and metal silicide nitridization in a high density, low pressure plasma reactor
US7740704B2 (en) High rate atomic layer deposition apparatus and method of using
CN1777977B (zh) 成膜方法
US20070000870A1 (en) Plasma processing method
US7484513B2 (en) Method of forming titanium film by CVD
EP1614768A1 (en) Method for forming film
KR100354797B1 (ko) 피처리체의표면에티탄막및배리어금속막을적층하여형성하는방법
US11417568B2 (en) Methods for selective deposition of tungsten atop a dielectric layer for bottom up gapfill
TWI796388B (zh) 減少或消除鎢膜中缺陷的方法
TW201819664A (zh) 用於增強的填充與減小的基板攻擊之鎢的原子層沉積
JP5004432B2 (ja) 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体
JP4451097B2 (ja) 成膜方法
JP4429695B2 (ja) 成膜方法および成膜システム
JP4105120B2 (ja) 成膜方法
JP2010056567A (ja) 成膜方法
JP4821069B2 (ja) 金属シリサイド膜の成膜方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100707

Termination date: 20140526