KR100822493B1 - 성막 방법 - Google Patents

성막 방법 Download PDF

Info

Publication number
KR100822493B1
KR100822493B1 KR1020067002771A KR20067002771A KR100822493B1 KR 100822493 B1 KR100822493 B1 KR 100822493B1 KR 1020067002771 A KR1020067002771 A KR 1020067002771A KR 20067002771 A KR20067002771 A KR 20067002771A KR 100822493 B1 KR100822493 B1 KR 100822493B1
Authority
KR
South Korea
Prior art keywords
film
plasma
gas
forming
metal
Prior art date
Application number
KR1020067002771A
Other languages
English (en)
Other versions
KR20060041306A (ko
Inventor
세이시 무라카미
마사토 모리시마
겐사쿠 나루시마
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003291667A external-priority patent/JP4451097B2/ja
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20060041306A publication Critical patent/KR20060041306A/ko
Application granted granted Critical
Publication of KR100822493B1 publication Critical patent/KR100822493B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42Silicides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Si 웨이퍼(1)상에 티탄 실리사이드막(4)을 성막한다. 이 때문에, 먼저, Si 웨이퍼(1)를 고주파를 이용한 플라즈마에 의해 처리한다. 다음에, 플라즈마에 의한 처리가 실시된 Si 함유 부분상에 Ti 함유 원료 가스를 공급하여, 플라즈마를 생성하여 Ti막을 성막하고, 그 때의 Ti막과 Si 함유 부분의 Si와의 반응에 의해 티탄 실리사이드막(4)을 형성한다. Si 웨이퍼(1)의 플라즈마에 의한 처리는, Si 웨이퍼(1)에 절대값이 200V 이상의 DC 바이어스 전압(Vdc)을 인가하면서 실행한다.

Description

성막 방법{FILM FORMING METHOD}
본 발명은 피처리체, 예를 들어 Si 기판의 표면이나 금속 실리사이드층 등의 Si 함유 부분에 대하여 플라즈마 처리에 의해 금속 실리사이드막을 형성하는 성막 방법에 관한 것이다.
반도체 디바이스의 제조에 있어서는, 최근의 고밀도화 및 고집적화의 요청에 대응하여 회로 구성을 다층 배선 구조로 하는 경향에 있어, 이 때문에, 하층의 반도체 디바이스와 상층의 배선층과의 접속부인 콘택트 홀이나, 상하의 배선층끼리의 접속부인 비어 홀 등의 층간의 전기적 접속을 위한 매립 기술이 중요하게 되고 있다.
이러한 콘택트 홀이나 비어 홀의 매립에는, 일반적으로 Al(알루미늄)이나 W(텅스텐), 또는 이들을 주체로 하는 합금이 이용되지만, 이러한 금속이나 합금과 하층의 Si 기판이나 poly-Si층과의 콘택트를 형성하기 위해서, 이것들의 매립에 앞서서 콘택트 홀이나 비어 홀의 내측에 Ti막을 성막하고, 또한 배리어층으로서 TiN막을 성막하는 것이 행해지고 있다.
이들 막의 성막에는, 디바이스가 미세화 및 고집적화가 진행되더라도 전기 저항이 증가하지 않아 양질의 막을 형성할 수 있고, 게다가 스텝 커버리지를 양호하게 할 수 있는 화학적 증착(CVD)이 이용되고 있다. 그리고, TiCl4를 원료로 하여 CVD에 의해 Ti막을 성막하는 것에 의해, 기초의 Si와 반응시켜서 콘택트 홀 바닥의 Si 확산층상에 자기 정합적으로 TiSi2를 선택 성장시켜, 양호한 옴 저항을 얻고 있다(예를 들면, 하기 특허 문헌 1).
CVD-Ti막을 성막하는 경우에는, 원료 가스로서 상술한 바와 같이 TiCl4 가스가 일반적으로 이용되고, 환원 가스로서 H2 가스 등이 이용되지만, 이 TiCl4 가스의 결합 에너지는 상당히 높아, 열에너지 단독으로는 1200℃ 정도의 고온이 아니면 분해하지 않기 때문에, 플라즈마 에너지를 병용하는 플라즈마 CVD에 의해서, 통상, 프로세스 온도 650℃ 정도로 성막을 행하고 있다.
한편, 이러한 메탈 성막에 있어서는, 양호한 콘택트 저항을 얻기 위해서, 성막 처리에 앞서서 기초상에 형성된 자연 산화막을 제거하는 처리가 실시된다. 이러한 자연 산화막의 제거는 일반적으로 묽은 불산에 의해 실행되어 왔지만, 자연 산화막을 제거하는 장치로서 하기 특허 문헌 2에 나타내는 바와 같은 수소 가스와 아르곤 가스를 이용하여 유도 결합 플라즈마를 형성하는 것이 제안되고 있다.
그러나, 디바이스의 미세화가 한층 진행함에 따라서, 예를 들면 Si 확산층의 깊이도 얕아져, 종래의 Ti-CVD법에 의한 TiSi2막에서는 요구되는 콘택트 저항을 얻 는 것이 곤란해져 오고 있다.
콘택트 저항을 내리기 위해서는, 저항이 낮은 C54 결정 구조의 TiSi2를 많이 형성하여 TiSi2막 자체의 저항을 저항시키는 것이 유효하지만, 종래의 Ti-CVD법에서는 프로세스 온도를 고온으로 할 필요가 있어, C54 결정 구조의 TiSi2의 존재량이 많은 TiSi2막을 형성하는 것은 곤란하였다.
또한, 상술한 바와 같이, 종래의 플라즈마 CVD법으로 Ti막을 성막하면, 입경이 불균일한 TiSi2 결정이 형성되는 경향이 있다. 특히, TiSi2막의 성막에 앞서서 아르곤 플라즈마로 자연 산화막 제거를 실행하는 경우에는, Si 확산층 표면이 손상을 받아서 불균일하게 비정질(amorphous)화하고 있으며, 그 상태에서 플라즈마 CVD로 Ti막을 성막하면, 형성되는 TiSi2 결정이 한층 불균일해져 버린다. 그리고, 이러한 불균일한 상태의 TiSi2 결정은 비교적 성기게 존재하기 때문에, 비저항이 높고 또한 TiSi2막과 기초와의 접촉이 불균일하게 된다. 따라서, 콘택트 저항이 증가해 버린다.
한편, 상술한 바와 같이, 디바이스의 미세화에 따라서 Si 확산층의 깊이가 얕아지면, 콘택트 홀 바닥의 TiSi2막도 얇아지고, 또한 Si 확산층과 TiSi2막과의 계면의 모폴로지(morphology)가 양호한 것이 요구되도록 되어 오고 있다. 그러나, 종래의 Ti-CVD법에서는, TiSi2 결정의 입경이 크고 불균일하기 때문에, 충분한 계면 모폴로지를 얻기 어렵다.
[특허 문헌 1] 일본 특허 공개 평성 제5-67585호 공보(청구항 1, 도 1 및 그 설명).
[특허 문헌 2] 일본 특허 공개 평성 제4-336426호 공보(도 2 및 그 설명 부분).
발명의 개시
본 발명은 이러한 사정을 감안하여 이루어진 것으로서, 피처리체의 Si 함유 부분상에 티탄 실리사이드막과 같은 금속 실리사이드막을 성막하는 경우에, 성막 온도를 상승시키는 일 없이 종래보다도 낮은 저항의 금속 실리사이드막을 형성할 수 있는 성막 방법을 제공하는 것을 목적으로 한다. 또한, 결정 입경이 균일한 금속 실리사이드막, 특히 티탄 실리사이드막을 형성할 수 있는 성막 방법을 제공하는 것을 목적으로 한다. 또한, 결정립을 미세하고 또한 균일하게 하여 계면 모폴로지가 양호한 금속 실리사이드막, 특히 티탄 실리사이드막을 형성할 수 있는 성막 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명의 제 1 관점에서는, 피처리체의 Si 함유 부분상에 금속 실리사이드막을 성막하는 성막 방법으로서, 상기 Si 함유 부분을 고주파를 이용한 플라즈마에 의해 처리하는 공정과, 상기 플라즈마에 의한 처리가 실시된 Si 함유 부분상에 성막하고자 하는 금속 실리사이드내의 금속을 함유하는 금속 함유 원료 가스를 공급하여, 플라즈마를 생성해서 당해 금속으로 이루어지 는 금속막을 성막하고, 그 때의 금속막과 Si 함유 부분의 Si와의 반응에 의해 금속 실리사이드막을 형성하는 공정을 구비하고, 상기 Si 함유 부분의 플라즈마에 의한 처리는, 피처리체에 절대값이 200V 이상의 DC 바이어스 전압(Vdc)을 인가하면서 실행하는 것을 특징으로 하는 성막 방법을 제공한다.
이와 같이, 성막에 앞서서 실행되는 Si 함유층의 고주파를 이용한 플라즈마에 의한 처리에 있어서, 피처리체에 절대값이 200V 이상으로 높은 DC 바이어스 전압(Vdc)을 인가하는 것에 의해, 피처리체 표면에는 종래의 자연 산화막 제거의 경우보다도 강하게 플라즈마내의 이온이 작용한다. 이 때문에, 성막 기초의 Si 함유층이 전체적으로 비정질화하여 반응성이 높은 상태(Si의 경우에는 Si 단결정보다도 미결합 Si가 많은 표면 상태)를 형성할 수 있어, 저항이 낮은 결정 구조의 금속 실리사이드 결정, 예를 들면 금속이 티탄인 경우에는 C54 결정 구조의 티탄 실리사이드를 종래보다도 낮은 처리 온도로 보다 많이 존재시킬 수 있다. 따라서, 성막 온도를 상승시키는 일 없이 종래보다도 박막이고 낮은 저항의 금속 실리사이드막을 형성할 수 있고, 그 결과, 콘택트 저항을 낮게 할 수 있다. 또한, 종래보다도 피처리체 온도를 낮게 하여 성막을 행하더라도, 종래와 마찬가지의 결정성의 금속 실리사이드막을 얻을 수 있다.
상기 제 1 관점에서, 상기 Si 함유 부분으로서는 Si 기판, poly-Si, 금속 실리사이드를 들 수 있으며, 단결정 Si 기판(Si 웨이퍼)에 형성된 콘택트 확산층을 전형예로서 들 수 있다. Si 기판에는 B, P, As 등을 도프한 것도 포함한다. 또한, 상기 Si 함유 부분의 플라즈마에 의한 처리는, 유도 결합 플라즈마를 이용하여 실행할 수 있다. 그 외에, 평행 평판형 플라즈마, 또는 마이크로파 플라즈마를 이용하여 실행하는 것도 가능하다. 또한, 상기 금속 실리사이드막을 형성하는 공정은, 금속 함유 원료 가스의 공급과 플라즈마 및 환원 가스를 공급하는 것에 의한 금속 함유 원료 가스의 환원을 복수회 반복하는 것이더라도 무방하다. 이에 의해, 보다 저온으로 성막할 수 있다. 또한, 상기 금속으로서는 상술한 Ti 외에 Ni, Co, Pt, Mo, Ta, Hf, Zr를 들 수 있다. 이들 금속은, 통상, 고온에서 저항이 낮은 금속 실리사이드의 결정 구조를 형성할 수 있는 것이다.
본 발명의 제 2 관점에서는, 피처리체의 Si 함유 부분상에 금속 실리사이드막을 성막하는 성막 방법으로서, 상기 Si 함유 부분상의 자연 산화막을 제거하는 공정과, 상기 피처리체의 자연 산화막이 제거된 Si 함유 부분상에 금속 실리사이드막을 형성하는 공정을 구비하고, 상기 금속 실리사이드막을 형성하는 공정은, 처음에 플라즈마를 생성하지 않고, 성막하고자 하는 금속 실리사이드내의 금속을 함유하는 금속 함유 원료 가스를 소정 시간 공급하여 금속-실리콘 결합을 발생시키고, 이어서 금속 함유 원료 가스를 공급하면서 플라즈마를 생성하여 당해 금속으로 이루어지는 금속막을 성막하며, 그 때의 금속막과 Si 함유 부분과의 반응에 의해 금속 실리사이드막을 형성하는 것을 특징으로 하는 성막 방법을 제공한다.
또한, 본 발명의 제 3 관점에서는, 피처리체의 Si 함유 부분상에 티탄 실리사이드막을 성막하는 성막 방법으로서, 상기 Si 함유 부분상의 자연 산화막을 제거하는 공정과, 상기 피처리체의 자연 산화막이 제거된 Si 함유 부분상에 티탄 실리사이드막을 형성하는 공정을 구비하고, 상기 티탄 실리사이드막을 형성하는 공정 은, 처음에 플라즈마를 생성하지 않고, Ti 함유 원료 가스를 소정 시간 공급하여 Ti-Si 결합을 발생시키고, 이어서 Ti 함유 원료 가스를 공급하면서 플라즈마를 생성하여 Ti막을 성막하며, 그 때의 Ti막과 Si 함유 부분과의 반응에 의해 티탄 실리사이드막을 형성하는 것을 특징으로 하는 성막 방법을 제공한다.
본 발명자들의 검토 결과에 의하면, 종래, 입경이 불균일한 TiSi2 결정이 형성되는 것은, Ti 함유 원료 가스 공급과 플라즈마 형성을 동시에 실행하고 있었기 때문에, 피처리체 표면에 충분한 Ti 함유 원료 가스가 공급되기 전에 플라즈마가 형성되어, 콘택트 바닥면인 Si 함유층 표면상의 Ti-Si 결합이 적은 상태에서 TiSi2가 결정 성장을 개시하기 때문인 것이 판명되었다. 구체적으로는, Ti-Si 결합이 적은 상태에서는 그 존재가 불균일하고, 활성인 Si 표면과 반응성이 높은 TiClx의 반응이 급격히 발생하여, 콘택트 홀의 바닥면상에서 Ti-Si 결합의 수에 의존해서 불균일한 결정이 형성되어 버린다. 즉, 상대적으로 Ti-Si 결합이 많은 콘택트 홀 부분에서는 비교적 치밀한 결정 입경이 갖추어진 TiSi2 결정이 형성되고, 상대적으로 Ti-Si 결합이 적은 콘택트 홀 부분에서는 비교적 성긴 큰 TiSi2 결정이 형성된다. 또한, Ti-Si 반응계는 TiSi2의 반응 초기의 영향을 받아서 TiSi2의 결정성(배향성)이 변화되는 것이 알려져 있다. 이상과 같이, 종래는, TiSi2 결정의 입경, 결정성(배향성)이 피처리체의 면내에서 흐트러져, TiSi2막 자체의 비저항이 높아지고, 또한, TiSi2막과 기초와의 접촉이 불균일하게 되어, 콘택트 저항의 증대로 이어지고 있었다. 이러한 문제는 다른 금속의 실리사이드를 형성하는 경우에도 존재하는 문제이다.
그래서, 제 2 관점에서는, 금속 실리사이드막의 형성에 있어서, 처음에 플라즈마를 생성하지 않고 금속 함유 원료 가스를 소정 시간 공급한다. 또한, 제 3 관점은 제 2 관점을 티탄 실리사이드막의 형성에 적용한 것으로서, 처음에 플라즈마를 생성하지 않고 Ti 함유 원료 가스를 소정 시간 공급하여 Ti-Si 결합을 발생시킨다. 이에 의해, 금속 실리사이드가 결정 성장을 개시하기 전에 금속과 실리콘과의 결합이 Si 함유 부분상에 균일하게 발생한다. 티탄 실리사이드의 경우에는, TiSi2 결정이 성장을 개시하기 전에 충분한 Ti-Si 결합이 Si 함유 부분상에 발생한다. 따라서, Ti-Si 결합과 같은 금속-실리콘 결합이, 그 후의 플라즈마 생성에 의해 균일한 결정 성장을 발생하여, 결정립, 결정성(배향성)도 균일하게 된다. 이 때문에, 금속 실리사이드(티탄 실리사이드) 자체가 낮은 저항으로 되고, 또한, 금속 실리사이드(티탄 실리사이드)와 기초와의 접촉이 균일하게 되어, 콘택트 저항을 낮게 할 수 있다.
상기 제 1 관점에서도, 상기 금속 실리사이드막을 형성하는 공정은, 처음에 플라즈마를 생성하지 않고 금속 함유 원료 가스를 소정 시간 공급하여 금속-실리콘 결합을 발생시키고, 이어서 플라즈마를 생성하는 것이 바람직하다. 이에 의해, 성막 온도를 상승시키는 일 없이 종래보다도 박막이고 낮은 저항의 금속 실리사이드막을 얻을 수 있다고 하는 효과에 부가하여, 결정 입경이 균일한 금속 실리사이드 막을 얻을 수 있다고 하는 효과가 부가된다.
상기 제 3 관점에서, 처음에 플라즈마를 생성하지 않고 Ti 함유 원료 가스를 공급하는 시간은 2초 이상, 또는 5초 이상인 것이 바람직하다. 상기 Si 함유 부분으로서는 Si 기판, poly-Si 또는 금속 실리사이드를 들 수 있고, 단결정 Si(Si 웨이퍼)에 형성된 콘택트 확산층을 전형예로서 들 수 있다. 단결정 실리콘은 B, P, As 등을 도프한 것도 포함한다.
또한, 상기 자연 산화막을 제거하는 공정은, 고주파를 이용한 플라즈마에 의해 실행할 수 있어, 상기 제 3 관점의 구성은 특히 이러한 경우에 유효하다. 이 경우에, 고주파를 이용한 플라즈마에 의한 자연 산화막의 제거는, 유도 결합 플라즈마를 이용하여 실행하거나, 리모트 플라즈마를 이용하여 실행하는 것이 바람직하다. 또한, 고주파를 이용한 플라즈마에 의해 자연 산화막을 제거할 때에는, 피처리체에 절대값이 200V 이상의 자기 바이어스 전압(Vdc)을 인가하면서 실행하는 것이 바람직하다.
상기 티탄 실리사이드막을 형성하는 공정에서, 플라즈마를 생성하고 있을 때에는, Ti 함유 원료 가스를 흘린 채로의 상태로 할 수 있다. 또한, 상기 티탄 실리사이드막을 형성하는 공정에서, 처음에 플라즈마를 생성하지 않고 Ti 함유 원료 가스를 소정 시간 공급하여 Ti-Si 결합을 발생시키고, 그 후, 플라즈마를 생성했을 때에는, Ti 함유 원료 가스를 정지하여 환원 가스를 흘려 플라즈마 및 환원 가스로 Ti 함유 원료 가스를 환원하고, 계속해서 Ti 함유 원료 가스의 공급과 플라즈마 및 환원 가스를 공급하는 것에 의한 Ti 함유 원료 가스의 환원을 복수회 반복하도록 해도 된다.
본 발명의 제 4 관점에서는, 피처리체의 Si 함유 부분상에 금속 실리사이드막을 성막하는 성막 방법으로서, 플라즈마를 생성하지 않고 상기 피처리체의 Si 함유 부분상에 성막하고자 하는 금속 실리사이드내의 금속을 함유하는 금속 함유 원료 가스를 소정 시간 공급하여 금속-실리콘 결합을 발생시키는 제 1 공정과, 이어서 금속 함유 원료 가스를 공급하면서 플라즈마를 생성하여 당해 금속으로 이루어지는 금속막을 성막하고, 그 때의 금속막과 Si 함유 부분과의 반응에 의해 금속 실리사이드막을 형성하는 제 2 공정을 구비하되, 상기 제 2 공정은, 처음에 금속 함유 원료 가스를 저유량으로 공급하고, 이어서 고유량으로 공급하는 것을 특징으로 하는 성막 방법을 제공한다.
또한, 본 발명의 제 5 관점에서는, 피처리체의 Si 함유 부분상에 티탄 실리사이드막을 성막하는 성막 방법으로서, 플라즈마를 생성하지 않고 상기 피처리체의 Si 함유 부분상에 Ti 함유 원료 가스를 소정 시간 공급하여 Ti-Si 결합을 발생시키는 제 1 공정과, 이어서 Ti 함유 원료 가스를 공급하면서 플라즈마를 생성하여 Ti막을 성막하고, 그 때의 Ti막과 Si 함유 부분과의 반응에 의해 티탄 실리사이드막을 형성하는 제 2 공정을 구비하되, 상기 제 2 공정은, 처음에 Ti 함유 원료 가스를 저유량으로 공급하고, 이어서 고유량으로 공급하는 것을 특징으로 하는 성막 방법을 제공한다.
플라즈마를 생성하여 금속막을 성막할 때에, 최초부터 금속 함유 원료 가스를 고유량으로 공급하면, 금속 실리사이드와 Si 함유 부분과의 계면의 모폴로지가 악화해 버릴 우려가 있다. 예를 들어, 금속이 Ti인 경우에는, 최초부터 Ti 함유 원료 가스를 고유량으로 공급하면, Si와의 반응이 급격히 진행하여 입경이 큰 TiSi2 결정이 형성되어, TiSi2층과 Si 함유 부분과의 계면 모폴로지가 악화해 버릴 우려가 있다. 또한, 성막 파라미터의 격차나 Si 함유 부분의 플라즈마 입사 분포에 의해서도 입경이 큰 TiSi2 결정이 형성될 우려가 있다.
그래서, 제 4 관점에서는, 처음에 플라즈마 생성을 하지 않고서 Ti 금속 함유 원료 가스를 소정 시간 공급하여 금속과 실리콘과의 결합을 발생시키고, 그 후, 플라즈마를 생성할 때에는, 처음에 금속 함유 원료 가스를 저유량으로 공급하고, 이어서 고유량으로 공급한다. 또한, 제 5 관점은, 제 4 관점을 티탄 실리사이드막의 형성에 적용한 것으로서, 처음에 플라즈마 생성을 하지 않고서 Ti 함유 원료 가스를 소정 시간 공급하여 Ti-Si 결합을 발생시키고, TiSi2 결정이 성장을 개시하기 전에 충분한 Ti-Si 결합이 Si 함유 부분상에 발생시키는 것에 부가하여, 그 후, 플라즈마를 생성하여 Ti막을 성막할 때에는, 처음에 저유량의 Ti 함유 원료 가스를 공급하여 Si와의 반응을 완만하게 진행시킨다. 이에 의해, 입경이 작은 균일한 금속 실리사이드의 결정이 형성된다. 티탄 실리사이드의 경우에는, 입경이 작은 균일한 TiSi2 결정이 형성된다. 따라서, 그 후의 고유량 가스의 공급에 의해 성막 속도를 상승시켰을 때에도 균일한 결정 성장을 발생시킬 수 있고, 그 결과, 미세하고 또한 균일한 결정립을 갖는 금속 실리사이드(티탄 실리사이드)막을 형성할 수 있기 때문에, 계면 모폴로지를 양호하게 할 수 있다.
또한, 상기 제 3 관점에서도, 플라즈마를 생성하여 Ti막을 성막할 때에는, 처음에 Ti 함유 원료 가스를 저유량으로 공급하고, 이어서 고유량으로 공급하는 것이 바람직하다. 이에 의해, 결정립 직경이 균일하다고 하는 효과에 부가하여, 결정립 직경을 보다 작게 하여 계면 모폴로지가 양호한 티탄 실리사이드막을 얻을 수 있다고 하는 효과가 부가된다.
또한, 상기 제 3 및 제 5 관점 중 어느 하나에 있어서도, 플라즈마를 생성하여 Ti막을 성막할 때에, Ti 함유 원료 가스를 처음에 저유량으로, 이어서 고유량으로 공급하는 경우에는, 상기 저유량을 0.0005~0.012L/min의 범위, 상기 고유량을 O.0046~0.020L/min의 범위로 설정하는 것이 바람직하다.
상기 Ti막의 성막은 TiCl4 가스, H2 가스, 및 Ar 가스를 공급해서 실행할 수 있고, 또한, 티탄 실리사이드막을 형성하는 공정은, 피처리체를 재치하는 스테이지의 온도를 350~700℃의 범위로 하여 실행하는 것이 바람직하다.
상기 제 2 관점 및 제 4 관점에서, 상기 금속으로서는 상술한 Ti 외에 Ni, Co, Pt, Mo, Ta, Hf 또는 Zr를 들 수 있다.
본 발명에 의하면, 성막에 앞서서 실행되는 Si 함유 부분의 고주파를 이용한 플라즈마에 의한 처리에 있어서, 피처리체에 절대값이 200V 이상으로 높은 DC 바이어스 전압(Vdc)을 인가하는 것에 의해, 성막 온도를 상승시키는 일 없이 종래보다도 박막이고 낮은 저항의 금속 실리사이드막을 형성할 수 있다.
또한, 티탄 실리사이드막과 같은 금속 실리사이드의 형성에 있어서, 처음에 플라즈마를 생성하지 않고 금속 함유 원료 가스를 소정 시간 공급하여 금속-실리콘 결합을 발생시키기 때문에, 결정이 균일한 금속 실리사이드막을 형성할 수 있다.
또한, 처음에 플라즈마를 생성하지 않고 금속 함유 원료 가스를 소정 시간 공급하여 금속-실리콘 결합을 발생시키는 것에 부가하여, 처음에 저유량의 금속 함유 원료 가스를 공급하면서 플라즈마 생성하여 입경이 작은 균일한 금속 실리사이드 결정을 형성시키기 때문에, 계면 모폴로지가 양호한 금속 실리사이드막을 형성할 수 있다.
도 1(a)~(d)는 본 발명의 실시예 1에 따른 성막 방법의 각 공정을 설명하기 위한 단면도,
도 2는 고주파를 이용한 플라즈마에 의해 Si 웨이퍼의 표면을 처리하는 장치의 개략적인 구성을 나타내는 단면도,
도 3은 Ti 성막 장치의 개략적인 구성을 나타내는 단면도,
도 4(a)~(d)는 본 발명의 실시예 2에 따른 성막 방법의 각 공정을 설명하기 위한 단면도,
도 5는 본 발명의 실시예 2에 있어서의 TiSi2막 형성 공정에서의 가스 공급 및 플라즈마 생성의 타이밍을 나타내는 챠트,
도 6은 본 발명의 실시예 3에 있어서의 TiSi2막 형성 공정에서의 가스 공급 및 플라즈마 생성의 타이밍을 나타내는 챠트,
도 7(a)는 플라즈마를 생성하여 Ti막을 성막할 때에, 최초부터 고유량으로 가스를 공급한 경우의 TiSi2 결정의 단면을 모식적으로 나타내는 도면이고, 도 7(b)는 본 발명의 실시예 3에 의해 형성한 TiSi2 결정의 단면을 모식적으로 나타내는 도면,
도 8은 본 발명의 실시예 1에 따라 제조한 TiSi2막의 X선 회절 프로파일을 도시하는 도면,
도 9는 본 발명의 실시예 1에 따라 제조한 TiSi2막의 단면의 주사형 전자 현미경(SEM)에 의한 화상을 나타내는 도면,
도 10은 본 발명의 실시예 2에 따라 제조한 TiSi2막의 X선 회절 프로파일을 도시하는 도면,
도 11은 본 발명의 실시예 2에 따라 제조한 TiSi2막의 단면의 주사형 전자 현미경(SEM)에 의한 화상을 나타내는 도면,
도 12는 본 발명의 실시예 1에 따라 제조한 TiSi2막의 X선 회절 프로파일과, Vdc를 통상의 값인 -200V로 하여 플라즈마 처리를 실행한 후에 성막한 TiSi2막의 X선 회절 프로파일 및 이러한 플라즈마 처리를 실행하지 않고서 성막한 TiSi2막의 X 선 회절 프로파일을 비교하여 도시하는 도면,
도 13은 종래 방법으로 제조한 TiSi2막의 단면의 주사형 전자 현미경(SEM)에 의한 화상을 나타내는 도면.
발명을 실시하기 위한 최선의 형태
이하, 첨부 도면을 참조하여, 본 발명의 실시예에 대해서 상세하게 설명한다. 여기서는, 금속 함유 원료 가스로서 Ti 함유 원료 가스를 이용하여, Si 웨이퍼에 티탄 실리사이드막을 형성하는 경우를 예로 설명한다.
도 1(a)~(d)는 본 발명의 실시예 1에 따른 성막 방법을 설명하기 위한 공정도이다.
실시예 1에서는, 먼저, 도 1(a)에 나타내는 바와 같이, Si 웨이퍼(1)상에 층간 절연막(2)을 형성하고, 에칭에 의해 Si 웨이퍼(1)의 표면에 달하는 콘택트 홀(3)을 형성한다. 다음에, 도 1(b)에 나타내는 바와 같이, Si 웨이퍼(1)에 절대값이 200V 이상의 DC 바이어스 전압을 인가하면서, 고주파를 이용한 플라즈마에 의해 Si 웨이퍼(1)의 표면을 처리한다. 계속해서, 도 1(c)에 나타내는 바와 같이, Si 웨이퍼(1)에 TiCl4 등의 Ti 함유 원료 가스를 공급하여, 플라즈마를 생성해서 Ti막을 성막하고, Ti막과 Si 웨이퍼(1)의 Si와의 반응에 의해 TiSi2막(4)을 형성한다. 그 후, 필요에 따라서, 도 1(d)에 나타내는 바와 같이, 다음 TiN막의 성막에 전처리로서, NH3을 이용하여 TiSi2막(4)의 표면에 질화 처리를 실시한다.
다음에, 본 실시예의 주요 프로세스인 도 1(b)의 플라즈마에 의한 처리를 실행하는 장치와, 도 1(c)의 TiSi2막의 성막 처리를 실행하는 장치에 대해서 설명한다.
도 2는 상기 도 1(b)의 처리를 실행하는 플라즈마 처리 장치의 개략적인 구성을 나타내는 단면도이다. 이 장치는 유도 결합 플라즈마(ICP) 방식으로서, 기본적으로 자연 산화막을 제거하기 위한 것이지만, 실시예 1에서는 자연 산화막의 제거뿐만 아니라, Si 웨이퍼(1)에 RF 바이어스를 인가하여 Si 웨이퍼(1)의 면에 이온을 인입해서 이온에 의한 처리를 실행한다.
이 고주파를 이용하여 플라즈마 처리를 실행하는 플라즈마 처리 장치(10)는 대략 원통 형상의 챔버(11)와, 챔버(11)의 위쪽으로 챔버(11)에 연속해서 마련된 대략 원통 형상의 벨쟈(belljar)(12)를 갖고 있다. 챔버(11)내에는 피처리체인 Si 웨이퍼(1)를 수평으로 지지하기 위한 예를 들어 AIN 등의 세라믹으로 이루어지는 서셉터(13)가 원통 형상의 지지 부재(14)에 지지된 상태로 배치되어 있다. 서셉터(13)의 외연부에는 Si 웨이퍼(1)를 클램프하는 클램프링(15)이 마련되어 있다. 또한, 서셉터(13)내에는 Si 웨이퍼(1)를 가열하기 위한 히터(16)가 매설되어 있으며, 이 히터(16)는 히터 전원(25)으로부터 급전되는 것에 의해 피처리체인 Si 웨이퍼(1)를 소정의 온도로 가열한다.
벨쟈(12)는, 예를 들면 석영, 세라믹 재료 등의 전기 절연 재료로 형성되어 있으며, 그 주위에는 안테나 부재로서의 코일(17)이 권회되어 있다. 코일(17)에는 고주파 전원(18)이 접속되어 있다. 고주파 전원(18)은 300㎑~60㎒, 바람직하게는 450㎑의 주파수를 갖고 있다. 그리고, 고주파 전원(18)으로부터 코일(17)에 고주파 전력을 공급하는 것에 의해, 벨쟈(12)내에 유도 전자계가 형성되도록 되어 있다.
가스 공급 기구(20)는 플라즈마 처리용의 가스를 챔버(11)내에 도입하기 위한 것으로서, 소정 가스의 가스 공급원, 및 각 가스 공급원으로부터의 배관, 개폐 밸브, 및 유량 제어를 위한 매스플로우 콘트롤러(모두 도시하지 않음)를 갖고 있다. 챔버(11)의 측벽에는 가스 도입 노즐(27)이 마련되어 있고, 상기 가스 공급 기구(20)로부터 연장하는 배관(21)이 이 가스 도입 노즐(27)에 접속되어 있어, 소정의 가스가 가스 도입 노즐(27)을 거쳐서 챔버(11)내에 도입된다. 또한, 각 배관의 밸브 및 매스플로우 콘트롤러는 도시하지 않은 콘트롤러에 의해 제어된다.
플라즈마 처리용의 가스로서는 Ar, Ne, He가 예시되고, 각각 단체로 이용할 수 있다. 또한, Ar, Ne, He 중 어느 하나와 H2와의 병용, 및 Ar, Ne, He 중 어느 하나와 NF3의 병용이더라도 무방하다. 이들 중에서는 Ar 단독, Ar+H2가 바람직하다.
챔버(11)의 바닥벽에는 배기관(28)이 접속되어 있으며, 이 배기관(28)에는 진공 펌프를 포함하는 배기 장치(29)가 접속되어 있다. 그리고, 배기 장치(29)를 작동시키는 것에 의해 챔버(11) 및 벨쟈(12)내를 소정의 진공도까지 감압할 수 있다.
또한, 챔버(11)의 측벽에는 게이트 밸브(30)가 마련되어 있으며, 이 게이트 밸브(30)를 열리게 한 상태에서 웨이퍼 W가 인접하는 로드록실(도시하지 않음)과의 사이에서 반송되도록 되어 있다.
또한, 서셉터(13)내에는, 예를 들면, 텅스텐이나 몰리브덴선 등을 메쉬 형상으로 짜 넣어서 이루어지는 전극(32)이 매설되고, 이 전극(32)에는 고주파 전원(31)이 접속되어 있어, 부의 DC 바이어스를 인가하는 것이 가능하게 되어 있다.
이와 같이 구성되는 장치에서 상술한 플라즈마 처리를 실행함에 있어서는, 게이트 밸브(30)를 열리게 하여, 챔버(11)내에 웨이퍼 W를 장입하고, 서셉터(13)에 Si 웨이퍼 W를 재치하여 클램프링(15)에 의해 클램프한다. 그 후, 게이트 밸브(30)를 닫고, 배기 장치(29)에 의해 챔버(11) 및 벨쟈(12)내를 배기하여 소정의 감압 상태로 하며, 계속해서, 가스 공급 기구(20)로부터 가스 도입 노즐(27)을 거쳐서 챔버(11)내에 소정의 가스, 예를 들면 Ar 가스, 또는 Ar 가스 및 H2 가스를 도입하면서, 고주파 전원(18)으로부터 코일(17)에 고주파 전력을 공급하여 벨쟈(12)내에 유도 전자계를 형성하는 것에 의해, 플라즈마가 생성된다.
한편, 서셉터(13)에는 고주파 전원(31)으로부터 고주파 전력이 공급되어, Si 웨이퍼(1)에는 부의 바이어스 전압 즉, DC 바이어스 전압(Vdc)이 인가된 상태로 된다. 이 Vdc가 인가되는 것에 의해 Si 웨이퍼(1)에는 플라즈마내의 이온이 인입된다. 본 실시예에서는, 이 때의 Vdc의 절대값이 200V 이상으로 되도록 고주파 전원(18, 31)의 파워가 조정된다. 예를 들면, 고주파 전원(18)에 500W, 고주파 전원 (31)에 800W를 인가하는 것에 의해 Vdc=530V로 할 수 있다.
이와 관련하여, 통상의 산화막 제거시의 Vdc는 -100~-180V 정도이다. 본 실시예에서는 통상의 자연 산화막 제거의 경우보다도 높은 Vdc가 인가되도록 한다. 이와 같이 Vdc를 높게 하는 것에 의해, Si 웨이퍼(1)의 표면에는 종래의 자연 산화막 제거의 경우보다도 강하게 플라즈마내의 이온이 작용한다. 이 때문에, 성막 기초로서의 Si 웨이퍼(1)의 표면이 전체적으로 비정질화하여 반응성이 높은 상태로 되고, 후술하는 바와 같이 그 후에 TiSi2막을 형성했을 때에, 콘택트 저항을 보다 낮게 할 수 있는 결과 구조 C54의 TiSi2를 많이 형성할 수 있다. Vdc의 절대값은 250V가 바람직하고 300V 이상이 한층 더 바람직하다.
이 때의 처리 조건은, 예를 들면 압력이 0.01~13.3㎩, 바람직하게는 0.04~2.7㎩, 웨이퍼 온도가 실온~500℃, 가스 유량이 Ar 및 H2도: 0.001~0.02L/min, ICP용 고주파 전원(18)의 주파수가 450㎑, 파워가 200~1500W, 바이어스용 고주파 전원(31)의 주파수가 13.56㎒, 파워가 100~1000W 이다.
다음에, 계속해서 실행되는 도 1(c)의 TiSi2막을 형성하는 처리를 실행하는 Ti 성막 장치에 대해서 설명한다.
도 3은 Ti 성막 장치의 개략적인 구성을 나타내는 단면도이다. 이 성막 장치(40)는 기밀로 구성된 대략 원통 형상의 챔버(41)를 갖고 있으며, 그 중에는 피처리체인 Si 웨이퍼(1)를 수평으로 지지하기 위한 서셉터(42)가 원통 형상의 지지 부재(43)에 의해 지지된 상태로 배치되어 있다. 이 서셉터(42)는, 예를 들면 AlN 등의 세라믹으로 구성되어 있다.
서셉터(42)의 외연부에는 Si 웨이퍼 W를 가이드하기 위한 가이드링(44)이 마련되어 있다. 이 가이드링(44)은 플라즈마의 포커싱 효과도 나타낸다. 또한, 서셉터(42)에는 몰리브덴이나 텅스텐선 등으로 이루어지는 저항 가열형의 히터(45)가 매립되어 있으며, 이 히터(45)는 히터 전원(46)으로부터 급전되는 것에 의해 피처리체인 Si 웨이퍼(1)를 소정의 온도로 가열한다. 또한, 서셉터(42)에 대한 Si 웨이퍼(1)의 교환은, 그 내에 돌몰(突沒) 자유롭게 마련된 3개의 리프트핀으로 Si 웨이퍼(1)를 들어 올린 상태에서 실행된다.
챔버(41)의 천장벽(41a)에는 절연 부재(49)를 거쳐서 샤워 헤드(50)가 마련되어 있다. 이 샤워 헤드(50)는 상단 블록체(50a), 중단 블록체(50b), 하단 블록체(50c)로 구성되어 있다. 그리고, 하단 블록체(50c)에는 가스를 토출하는 토출 구멍(57, 58)이 교대로 형성되어 있다. 상단 블록체(50a)의 상면에는 제 1 가스 도입구(51)와, 제 2 가스 도입구(52)가 형성되어 있다. 상단 블록체(50a)의 내에서는 제 1 가스 도입구(51)로부터 다수의 가스 통로(53)가 분기하고 있다. 중단 블록체(50b)에는 가스 통로(55)가 형성되어 있으며, 상기 가스 통로(53)가 이들 가스 통로(55)에 연통하고 있다. 또한, 이 가스 통로(55)가 하단 블록체(50c)의 토출 구멍(57)에 연통하고 있다.
또한, 상단 블록체(50a)의 내에서는 제 2 가스 도입구(52)로부터 다수의 가스 통로(54)가 분기하고 있다. 중단 블록체(50b)에는 가스 통로(56)가 형성되어 있으며, 상기 가스 통로(54)가 이들 가스 통로(56)에 연통하고 있다. 또한, 이 가 스 통로(56)가 하단 블록체(50c)의 토출 구멍(58)에 연통하고 있다. 그리고, 상기 제 1 및 제 2 가스 도입구(51, 52)는 가스 공급 기구(60)의 가스 라인에 접속되어 있다.
가스 공급 기구(60)는 클리닝 가스인 ClF3 가스를 공급하는 ClF3 가스 공급원(61), Ti 함유 가스인 TiCl4 가스를 공급하는 TiCl4 가스 공급원(62), 플라즈마 가스인 Ar 가스를 공급하는 Ar 가스 공급원(63), 환원 가스인 H2 가스를 공급하는 H2 가스 공급원(64), NH3 가스를 공급하는 NH3 가스 공급원(71)을 갖고 있다. 그리고, ClF3 가스 공급원(61)에는 가스 라인(65)이, TiCl4 가스 공급원(62)에는 가스 라인(66)이, Ar 가스 공급원(63)에는 가스 라인(67)이, H2 가스 공급원(64)에는 가스 라인(68)이, NH3 가스 공급원(71)에는 가스 라인(79)이 각각 접속되어 있다.
또한, 각 라인에는 밸브(69), 밸브(77) 및 매스플로우 콘트롤러(70)가 마련되고, TiCl4 가스 공급원(62)으로부터 연장하는 가스 라인(66)에는 배기 장치(76)와 연결되는 가스 라인(80)이 밸브(78)를 거쳐서 접속되어 있다. 상기 제 1 가스 도입구(51)에는 TiCl4 가스 공급원(62)으로부터 연장하는 가스 라인(66)이 접속되어 있으며, 이 가스 라인(66)에는 ClF3 가스 공급원(61)으로부터 연장하는 가스 라인(65) 및 Ar 가스 공급원(63)으로부터 연장하는 가스 라인(67)이 접속되어 있다. 또한, 상기 제 2 가스 도입구(52)에는 H2 가스 공급원(64)으로부터 연장하는 가스 라인(68) 및 NH3 가스 공급원(71)으로부터 연장하는 가스 라인(79)이 접속되어 있다.
따라서, 프로세스시에는, TiCl4 가스 공급원(62)으로부터의 TiCl4 가스가 Ar 가스에 캐리어되어 가스 라인(66)을 거쳐서 샤워 헤드(50)의 제 1 가스 도입구(51)로부터 샤워 헤드(50)내에 이르고, 가스 통로(53, 55)를 지나서 토출 구멍(57)으로부터 챔버(41)내로 토출되는 한편, H2 가스 공급원(64)으로부터의 H2 가스가 가스 라인(68)을 거쳐서 샤워 헤드(50)의 제 2 가스 도입구(52)로부터 샤워 헤드(50)내에 이르고, 가스 통로(54, 56)를 지나서 토출 구멍(58)으로부터 챔버(41)내로 토출된다. 즉, 샤워 헤드(50)는 TiCl4 가스와 H2 가스가 완전히 독립적으로 챔버(41)내에 공급되는 포스트 믹스 타입으로 되어 있으며, 이들은 토출 후에 혼합되어서 반응이 발생한다. 또한, 각 가스 라인의 밸브나 매스플로우 콘트롤러는 도시하지 않은 콘트롤러에 의해 제어된다.
샤워 헤드(50)에는 정합기(72)를 거쳐서 고주파 전원(73)이 접속되어 있으며, 이 고주파 전원(73)으로부터 샤워 헤드(50)에 고주파 전력이 공급되는 것에 의해, 샤워 헤드(50)를 거쳐서 챔버(41)내에 공급된 가스가 플라즈마화되고, 이에 의해 성막 반응이 진행된다. 고주파 전력이 공급되는 전극으로서 기능하는 샤워 헤드(50)의 대향 전극으로서, 서셉터(42)의 상부에, 예를 들면, 몰리브덴선 등을 메쉬 형상으로 짜 넣어서 이루어지는 전극(74)이 매설되어 있다. 이 전극(74)에는 정합기(81)를 거쳐서 고주파 전원(82)이 접속되어 있으며, 바이어스 전압을 얻기 위한 고주파 전압이 인가되도록 되어 있다.
챔버(41)의 바닥벽(41b)에는 배기관(75)이 접속되어 있으며, 이 배기관(75)에는 진공 펌프를 포함하는 배기 장치(76)가 접속되어 있다. 그리고, 이 배기 장치(76)를 작동시키는 것에 의해 챔버(41)내를 소정의 진공도까지 감압하는 것이 가능하게 되어 있다.
다음에, Ti막 성막 장치에서의 Ti막 형성 프로세스에 대해서 설명한다.
먼저, 히터(45)에 의해 챔버(41)내를 500~700℃로 가열하면서 배기 장치(76)에 의해 챔버(41)내를 배기하여 소정의 진공 상태로 하고, Ar 가스 및 H2 가스를 소정의 유량비로, 예를 들면 Ar 가스를 0.1~5L/min, H2 가스를 0.5~10L/min으로 챔버(41)내에 도입하면서, 고주파 전원(73)으로부터 샤워 헤드(50)에 고주파 전력을 공급하여 챔버(41)내에 플라즈마를 생성시키고, 또한 소정 유량의 TiCl4 가스를, 예를 들어 0.001~O.05L/min으로 공급하여 챔버(41)내에 Ti막의 프리코트 처리를 실행한다. 그 후, TiCl4 가스를 정지하고, NH3 가스를 예를 들어 0.1~3L/min으로 챔버(41)내에 도입하여, 플라즈마를 생성하고 프리코트 Ti막을 질화하여 안정화시킨다.
이어서, 도시하지 않은 게이트 밸브를 열어서, 도시하지 않은 로드록실로부터 챔버(41)내에 Si 웨이퍼를 장입하여, 서셉터(42)상에 Si 웨이퍼(1)를 재치하고, 배기 장치(76)에 의해 챔버(41)내를 배기하면서, 히터(45)에 의해 웨이퍼 W를 가열하고, H2 가스를 0.5~10.0L/min, 바람직하게는 0.5~5.0L/min, Ar 가스를 0.1~5.0L/min, 바람직하게는 0.3~2.0L/min의 유량으로 챔버(41)내에 도입한다. 다음에, Ar 가스와 H2 가스를 유지한 채로, 챔버(41)내를 40~1333㎩, 바람직하게는 133.3~666.5㎩로 한다. 이들 유량을 유지한 채로, TiCl4 가스를 O.001~0.05L/min, 바람직하게는 0.001~0.02L/min의 유량으로 챔버(41)내에 도입하여 프리플로우를 실행한 후, 히터(45)에 의한 Si 웨이퍼(1)의 가열 온도(서셉터 온도)를 500~700℃ 정도, 바람직하게는 600℃ 정도로 유지하고, 고주파 전원(73)으로부터 샤워 헤드(50)에 300㎑~60㎒, 바람직하게는 400~450㎑의 주파수로, 200~1000W, 바람직하게는 200~500W의 고주파 전력을 공급하여, 챔버(41)내에 플라즈마를 생성하고, 플라즈마화한 가스내에서 Ti막을 성막한다.
이렇게 해서 Ti막이 퇴적되는 동시에, 이 Ti막은 기초의 Si 웨이퍼(1)로부터 Si를 빨아 올려서 Ti와 Si와의 반응에 의해 TiSi2막이 형성된다. 이 경우에, 상술한 바와 같이 Si 웨이퍼(1)의 표면에는 절대값이 200V와 종래의 자연 산화막 제거의 경우보다도 극히 높은 Vdc가 인가되고 있기 때문에, Si 웨이퍼(1)의 표면에서는 자연 산화막이 제거될 뿐만 아니라, Si 웨이퍼(1)의 면에 플라즈마내의 이온이 보다 강하게 작용하여, 성막 기초의 Si 웨이퍼(1)의 표면이 전체적으로 비정질화하고, Si 단결정보다도 미결합 Si(결합이 끊어진 부분)이 많아, 반응성이 높은 상태가 형성되어 있다. 이에 의해, 저항이 낮은 C54 결정 구조의 티탄 실리사이드를 종래보다도 낮은 웨이퍼 온도로 많이 존재시키는 것이 가능해진다. 따라서, 성막 온도를 상승시키는 일 없이 종래보다도 박막이고 낮은 저항의 티탄 실리사이드막을 형성할 수 있고, 그 결과, 콘택트 저항을 낮게 할 수 있다.
또한, 기초의 Si 웨이퍼(1)의 표면이 이와 같이 반응성이 높은 상태로 되어 있기 때문에, 종래의 TiSi2막과 동일한 막을 형성하기 위한 온도를 50~100℃ 정도 낮게 할 수 있다.
Ti막의 성막은, 상기한 바와 같이 TiCl4 가스의 공급과 H2 가스의 공급과 플라즈마 생성을 동시적으로 실행해도 되지만, 처음에 TiCl4 가스를 단시간 공급하여 Ti막의 흡착 반응(Ti와 Si와의 반응)을 발생시킨 후, TiCl4 가스와 H2 가스와 Ar 가스와 플라즈마 생성으로 Ti막을 성막하는 공정, H2 가스와 Ar 가스의 도입+플라즈마 생성을 하는 공정을 복수회 반복하는 프로세스, 예를 들면 ALD(Atomic Layered Deposition) 프로세스로 실행하는 것도 가능하다. 이에 의해, 성막 온도를 더 저하시킬 수 있어, 500℃ 이하, 예를 들면 350℃ 정도에서도 성막 가능해진다. 또한, Ti막의 성막에 있어서, 플라즈마 생성에 앞서서 TiCl4 가스를 소정 시간 공급하여 Si 웨이퍼상에 Ti-Si 결합을 발생시키고, 이어서 플라즈마를 생성하도록 해도 된다. 이에 의해, 티탄 실리사이드막의 저항을 한층 저하시킬 수 있다.
그 후, 필요에 따라서 TiCl2막(4)의 표면의 질화 처리를 실행하지만, 이 경우에는, 서셉터(42)의 온도를 350~700℃ 정도, 바람직하게는 600℃로 하고, 도 3의 장치의 챔버(41)내로 NH3 가스 공급원(71)으로부터 NH3 가스를 예를 들어 0.1~3L/min의 유량으로 Ar 가스 및 H2 가스를 함께 흘려, 고주파의 인가에 의해 플 라즈마를 생성하여 처리를 실행할 수 있다. 질화 처리시의 챔버(41)내 압력, 온도, 플라즈마 생성 조건, Ar 가스 유량, 및 H2 가스 유량 등은 Ti 성막시와 동일하다.
이렇게 해서 소정 매수의 성막 후, 챔버(41)내에 ClF3 가스 공급원(61)으로부터 ClF3 가스를 공급하여, 챔버내의 클리닝을 실행한다.
다음에, 본 발명의 실시예 2에 대해서 설명한다. 도 4(a)~(d)는 본 발명의 실시예 2에 따른 성막 방법의 각 공정을 설명하기 위한 단면도이다.
실시예 2에서는, 도 4(a)에 나타내는 바와 같이 상기 도 1(a)와 마찬가지의 처리를 실행하고, 이어서, 도 4(b)에 나타내는 바와 같이, 고주파를 이용한 플라즈마에 의해 Si 웨이퍼(1)의 표면의 자연 산화막을 제거한다. 계속해서, 도 4(c)에 나타내는 바와 같이, Si 웨이퍼(1)에 TiCl4 가스 등의 Ti 함유 원료 가스를 공급하여, 플라즈마를 생성해서 Ti막을 성막하고, Ti막과 Si 웨이퍼(1)의 Si와의 반응에 의해 TiSi2막(4)을 형성한다. 이 처리는 도 1(c)와 기본적으로는 마찬가지이지만, 여기서는, 처음에 H2 가스, Ar 가스를 공급하고, 그 후, 플라즈마를 생성하지 않고 TiCl4 가스 등의 Ti 함유 원료 가스를 소정 시간 공급하여 Ti-Si 결합을 발생시키고, 이어서 플라즈마를 생성한다. 그 후, 필요에 따라서 도 4(d)에 나타내는 바와 같이, 도 1(d)와 마찬가지의 처리를 실행하여, TiSi2막(4)의 표면에 플라즈마 질화 처리를 실시한다.
본 실시예에서는, 도 4(b)의 자연 산화막을 제거하는 처리는, 실시예 1의 도 1(b)를 실시하는 장치와 마찬가지의 장치를 이용하여 실행할 수 있다. 이 실시예에서는 자연 산화막을 제거하는 것만으로 되기 때문에, Si 웨이퍼의 Vdc의 절대값을 100~180V 정도로 하고, 다른 조건은 상기 조건과 마찬가지로 해서 처리를 실행할 수 있다. 단, 이 실시예에서도 Vdc의 절대값이 200V 이상으로 하여 처리를 실행하는 것이 유효하다.
다음의 도 4(c)에 나타내는 TiSi2막의 성막 처리는, 상술한 도 3에 나타내는 장치에 의해서 기본적으로 마찬가지의 성막 조건에 의해 처리가 실행되지만, 본 실시예에서는 플라즈마 형성하지 않고서 TiCl4를 공급하고, 그 후에 플라즈마를 형성하여 처리를 실행한다. 구체적으로는, 서셉터(42)상에 Si 웨이퍼(1)를 재치한 후, 히터(45)에 의해 웨이퍼 W를 가열하면서 배기 장치(76)에 의해 챔버(41)내를 배기하여 챔버(41)내를 상기 소정 압력으로 하고, 도 5에 타이밍을 도시하는 바와 같이, H2 가스 및 Ar 가스를 상기 소정 유량으로 챔버(41)내에 도입하여 프리플로우를 실행한 후, 이들 유량을 유지한 채로 TiCl4 가스를 상기 소정의 유량으로 T초간 흘려서 Si 웨이퍼(1)상에 Ti-Si 결합을 발생시키고, 그 후, 고주파 전원(73)으로부터 상기 소정의 고주파 전력을 공급하여, 챔버(41)내에 플라즈마를 생성하고, 성막 처리를 계속한다. 이 플라즈마 생성의 전의 TiCl4 가스의 공급 시간 T는 2초간 이상, 바람직하게는 2~30초간, 예를 들면 10초간으로 설정된다.
종래는 Ti 함유 원료 가스인 TiCl4 가스 공급과 플라즈마 형성을 동시에 실행하고 있었기 때문에, Si 웨이퍼(1)의 표면에 충분한 TiCl4 가스가 공급되기 전에 플라즈마가 형성되어, 콘택트 바닥면인 Si 웨이퍼(1)의 표면상의 Ti-Si 결합이 적은 상태에서 TiSi2가 급격한 결정 성장을 개시하고, 콘택트홀의 바닥면상에 있어서 Ti-Si 결합의 수에 의존해서 이상(異狀) 성장하여 불균일한 결정이 형성되어 있었다. 예를 들면, 직경이 0.2㎛인 Si 콘택트면에 비교적 큰 50㎚ 정도이면, 10~20개의 TiSi2 결정이 형성된다. 종래는 이에 기인하여 콘택트 저항의 증대가 발생하고 있었지만, 본 실시예와 같이, 처음에 플라즈마를 생성하지 않고 Ti 함유 원료 가스인 TiCl4 가스를 소정 시간 공급하여 Si 웨이퍼(1)의 표면 전체에 서서히 Ti-Si 결합을 발생시키는 것에 의해, TiSi2가 결정 성장을 개시하기 전에 충분한 Ti-Si 결합이 발생한다. 따라서, 소정 시간 후의 플라즈마 생성에 의해 균일한 TiSi2 결정의 성장을 발생하여, 결정립, 결정성(배향성)도 균일하게 된다. 이 때문에, 티탄 실리사이드 자체가 낮은 저항으로 되고, 또한, 티탄 실리사이드와 Si 웨이퍼(1)와의 접촉이 균일해져, 콘택트 저항을 낮게할 수 있다.
또한, 본 실시예에서도 실시예 1과 마찬가지로, Ti막 성막에 있어서, TiCl4 가스의 공급과 환원 가스인 H2 가스의 공급+플라즈마 생성을 교대적으로 실행할 수 있다. 이 경우에는, 최초의 TiCl4의 공급이 프리플로우에 상당한다.
다음에, 본 발명의 실시예 3에 대해서 설명한다.
실시예 3에서는, 상기 도 4(a) 및 도 4(b)와 마찬가지로 하여, Si 웨이퍼(1)상에 콘택트 홀을 형성 후, 고주파를 이용한 플라즈마에 의해 Si 웨이퍼의 표면의 산화막을 제거한다. 계속해서, 상기 도 4(c)와 마찬가지로, TiSi2막을 형성한다. 이 TiSi2막의 형성 공정은, 도 4(c)와 기본적으로는 마찬가지이지만, 여기서는, 처음에 플라즈마를 생성하지 않고 Ti 함유 원료 가스인 TiCl4 가스를 소정 시간 공급하여 Ti-Si 결합을 발생시킨 후, 플라즈마를 생성하여 Ti막의 성막을 실행할 때에, Ti 함유 원료 가스인 TiCl4 가스를 처음에 저유량으로 공급하고, 이어서 고유량으로 공급한다. 그 후, 필요에 따라서 도 4(d)와 마찬가지로, TiSi2막의 표면에 질화 처리를 실시한다.
본 실시예의 TiSi2막의 형성 공정에서는, 도 6의 타이밍 챠트에 도시하는 바와 같이, 먼저, H2 가스 및 Ar 가스를 소정 유량으로 챔버(41)내에 도입하여 프리플로우을 실행한 후, 이들 유량을 유지한 채로 TiCl4 가스를 소정 유량(저유량 F1)으로 T1초간 흘려서 Si 웨이퍼(1)상에 Ti-Si 결합을 발생시킨다. 그리고, 계속해서 TiCl4 가스를 상기 저유량 F1으로 흘린 상태에서, 고주파 전원(73)으로부터 상기 소정의 고주파 전력을 공급하여, 챔버(41)내에 플라즈마를 생성하여 성막 처리를 개시한다. 이 저유량 F1으로의 TiCl4 가스의 공급을 T2초간 유지하는 것에 의해, Si 와의 반응을 완만하게 진행시킨다. 이어서, TiCl4 가스의 유량을 고유량 F2로 올려, 성막 속도를 올려서 성막한다.
TiCl4 가스 유량은 챔버의 용적에 따라서 0.0005~O.02L/min의 범위에서 적절히 설정된다. 300㎜Φ 웨이퍼 대응의 Ti 성막 장치 챔버에 있어서는, 예를 들면, 저유량 F1은 O.001~O.012L/min으로, 고유량 F2는 O.012~O.020L/min으로 설정되고, 200㎜Φ 웨이퍼 대응의 챔버에 있어서는, 예를 들면, 저유량 F1은 0.0005~0.0046L/min으로, 고유량 F2는 0.0046~0.010L/min으로 설정된다. 또한, 플라즈마 생성에 앞서서 TiCl4의 공급 시간 T1은, 예를 들면 1~30초간으로, 저유량 F1으로의 TiCl4의 공급 시간 T2는, 예를 들면 5~60초, 바람직하게는 5~30초로 설정된다.
플라즈마를 생성하여 Ti막을 성막할 때에, 최초부터 Ti 함유 원료 가스를 성막용의 고유량으로 공급하면, Si와의 반응이 급격히 진행하여, 도 7(a)에 나타내는 바와 같이, 입경이 큰 TiSi2 결정이 형성되어, TiSi2막과 Si 웨이퍼(1)와의 계면 모폴로지가 악화해 버릴 우려가 있지만, 본 실시예의 구성과 같이, 처음에 저유량의 가스를 공급하여 Si와의 반응을 완만히 진행시키는 것에 의해, 도 7(b)에 나타내는 바와 같이, 입경이 작은 균일한 TiSi2 결정을 형성하는 것이 가능하게 된다. 따라서, 그 후의 고유량 가스의 공급에 의해 성막 속도를 상승시켰을 때에도 균일한 결정 성장을 발생시킬 수 있고, 그 결과, 미세하고 또한 균일한 결정립을 갖는 티탄 실리사이드막을 형성할 수 있기 때문에, 계면 모폴로지를 양호하게 할 수 있다.
또한, 실시예 1과 같이, Si 웨이퍼에 절대값 200V 이상의 Vdc를 인가하여 TiSi2 성막 처리를 실행한 경우에는, 입경이 큰 TiSi2 결정이 형성되기 쉬워, 계면 모폴로지가 악화되기 쉽기 때문에, 본 실시예의 플라즈마 생성에 앞서서 TiCl4를 소정 시간 공급하고, 그 후, 처음에 저유량으로 TiCl4를 공급하면서 플라즈마를 생성하여 Ti막을 성막하여 계면 모폴로지를 개선하는 방법은, 특히 이와 같이 되는 경우에 유효하다.
다음에, 본 발명의 효과를 확인한 실험 결과에 대해서 설명한다.
(1) 실시예 1의 실험
여기서는, 먼저, 도 2의 장치를 이용하여 Si 웨이퍼 표면에 고주파를 이용한 플라즈마 처리를 실시하였다. 이 때의 조건은 고주파 전원(18)의 파워를 500W, 바이어스용 고주파 전원(31)의 파워를 800W로 하여, Vdc가 -530V로 되도록 해서 실행하였다. 그 후, 도 3의 장치를 이용하여, 서셉터 온도 640℃, 웨이퍼 온도 620℃에서 31초간 처리를 실행하여, 두께 43㎚의 TiSi2막을 성막하였다.
그 때의 X선 회절 프로파일을 도 8에 도시한다. 도 8에 도시하는 바와 같이, 실시예 1에 따라서 형성한 TiSi2막은 이것들에 도시하는 바와 같이, 결정 구조 C54의 TiSi2의 피크 강도가 강하고, C54가 70% 정도 형성해 있는 것이 확인되었다.
또한, 그 샘플의 홀 부분의 단면의 SEM에 의한 화상을 도 9에 나타낸다. 또 한, 도 9는 불산으로 에칭하고 있어, TiSi2막이 에칭에 의해 함락되어 있다. 도 9에 나타내는 바와 같이, TiSi2막이 존재하고 있었던 부분이 얇고 균일하며, 결정립 직경이 가지런하게 있는 것이 추측된다.
(2) 실시예 2의 실험
여기서는, 도 2의 장치를 이용하여 자연 산화막을 제거한 후, 도 3의 장치에 의한 TiSi2막의 성막에 있어서, 플라즈마 생성에 앞서서 10초간 TiCl4를 공급하였다. 서셉터 온도 640℃, 웨이퍼 온도 620℃로 20초간 처리를 실행하여, 두께 27㎚의 TiSi2막을 성막하였다.
그 때의 X선 회절 프로파일을 도 10에 도시한다. 도 10에 도시하는 바와 같이, 결정 구조 C54의 TiSi2의 피크가 보여지고 C54가 생성되어 있는 것이 확인되었다.
또한, 그 샘플의 홀 부분의 단면의 SEM에 의한 화상을 도 11에 나타낸다. 또한, 도 11은 불산으로 에칭하고 있어, TiSi2막이 에칭에 의해 함락되어 있다. 도 11에 나타내는 바와 같이, 이 경우에도 TiSi2막이 존재하고 있었던 부분이 얇고 균일하며, 결정립 직경이 가지런하게 있는 것이 추측된다.
(3) 종래 샘플
도 12는 실시예 1에 따라서 제조한 샘플의 다른 부분의 X선 회절 프로파일(A)과, Vdc를 통상의 자연 산화막 제거의 조건으로 플라즈마 처리를 실행한 후에 성막한 샘플의 X선 회절 프로파일(B) 및 이러한 플라즈마 처리를 실행하지 않고서 성막한 샘플의 X선 회절 프로파일(C)을 비교해서 도시하는 것이다. 도 12에 도시하는 바와 같이, (A)는 C54의 피크가 높은 것에 대하여, 플라즈마 처리를 통상의 조건으로 실행한 (B)의 경우에는, 결정 구조 C54의 TiSi2의 피크는 거의 보이지 않고, 거의 C49의 결정 구조로 되고 있으며, (C)의 플라즈마 처리를 실행하지 않은 경우에는 C49의 피크도 낮고, 결정성이 악화되어 있는 것이 확인되었다.
또한, 본 발명의 처리를 실행하지 않은 종래의 샘플의 홀 부분의 단면의 SEM에 의한 화상을 도 13에 나타낸다. 또한, 도 13은 불산으로 에칭하고 있어, TiSi2막이 에칭에 의해 함락되어 있다. 도 13에 나타내는 바와 같이, TiSi2막이 존재하고 있었던 부분이 두껍고 불균일하게 빠져 있으며, 결정립 직경이 불균일한 것이 추측된다.
또한, 본 발명은 상기 실시예에 한정되는 일 없이 본 발명의 사상의 범위내에서 다양한 변경 가능하다. 예를 들면, 상기 실시예에서는 TiSi2막의 형성에 앞서서 실행되는 고주파를 이용한 플라즈마로의 처리를 ICP 플라즈마에 의해 실행했지만, 이에 한정되지 않고서 평행 평판형 플라즈마(용량 결합 플라즈마)로 실행해도 되고, 챔버내에 직접 마이크로파를 도입하는 마이크로파 플라즈마로 실행해도 된 다. 단, ICP 플라즈마인 편이 불필요한 손상을 피처리체에 줄 염려가 작아서 바람직하다. 또한, 실시예 2와 같이 자연 산화막의 제거의 경우에는, 기판으로의 손상이 작은 리모트 플라즈마를 적합하게 이용할 수 있다.
또한, TiSi2막의 기초로서 Si 웨이퍼를 이용한 예에 대해서 나타냈지만, 이에 한하지 않고 poly-Si이더라도 무방하고, Si에 한하지 않고 금속 실리사이드이더라도 무방하다. 또한, 원료 가스로서 TiCl4 가스를 이용한 경우를 예로 들어서 설명했지만, 이에 한정되지 않고, Ti 함유 원료 가스이면 어떠한 것이더라도 무방하며, 예를 들어 유기 티탄으로서 TDMAT(디메틸아미노티타늄), TDEAT(디에틸아미노티탄) 등을 이용하는 것도 가능하다. 또한, Ti 함유 원료 가스를 이용하여 티탄 실리사이드막을 형성하는 경우를 예로 들어서 설명했지만, 이에 한정되지 않고, 예를 들면, Ni, Co, Pt, Mo, Ta, Hf, Zr 등의 금속 함유 원료 가스를 이용하여 이들 금속의 실리사이드막을 형성하는 경우에도 마찬가지의 효과를 얻을 수 있다.
또한, 상기 실시예 3에서는, 자연 산화막을 제거 후에, 플라즈마를 생성하지 않고 Ti 함유 원료 가스를 소정 시간 공급하고, 그 후 Ti 함유 원료 가스를 처음은 저유량으로, 이어서 고유량으로 공급하면서 플라즈마를 생성하여 TiSi2막을 형성했지만, 이러한 TiSi2막의 형성 방법을, 자연 산화막 제거를 실시하지 않은 경우에 적용할 수도 있다. 이 경우에는 TiSi2막의 결정립 직경을 작게 할 수 있다고 하는 효과를 유지할 수 있어, 결과적으로, 계면 모폴로지를 양호하게 할 수 있다.

Claims (25)

  1. 피처리체의 Si 함유 부분상에 금속 실리사이드막을 성막하는 성막 방법으로서,
    상기 피처리체를 제 1 처리 용기에 반입하여, 상기 Si 함유 부분을 상기 제 1 처리 용기 내에서 생성된 제 1 플라즈마에 의해 처리하는 공정과,
    상기 피처리체를 제 2 처리 용기에 반입하고, 상기 제 2 처리 용기 내에 금속 함유 원료 가스를 공급하여, 제 2 플라즈마를 생성해서 해당 금속으로 이루어지는 금속막을 상기 Si 함유 부분 상에 성막하고, 그 때의 금속막과 Si 함유 부분의 Si과의 반응에 의해 금속 실리사이드막을 형성하는 공정
    을 구비하고,
    상기 Si 함유 부분의 제 1 플라즈마에 의한 처리는, 상기 피처리체에 절대값이 200V 이상의 DC 바이어스 전압(Vdc)을 인가하면서 행하는
    성막 방법.
  2. 제 1 항에 있어서,
    상기 금속 실리사이드막을 형성하는 공정은, 처음에 제 2 플라즈마를 생성하지 않고 금속 함유 원료 가스를 소정 시간 공급하여 금속-실리콘 결합을 발생시키고, 이어서 제 2 플라즈마를 생성하는 성막 방법.
  3. 제 1 항에 있어서,
    상기 금속 실리사이드막을 형성하는 공정은, 금속 함유 원료 가스의 공급과 플라즈마 및 환원 가스를 공급하는 것에 의한 금속 함유 원료 가스의 환원을 복수회 반복하는 성막 방법.
  4. 제 1 항에 있어서,
    상기 금속 실리사이드막을 형성하는 공정은, 상기 금속 함유 원료 가스의 공급을 처음에 저유량으로 공급하고, 이어서 고유량으로 공급하여 행해지는 성막 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 금속은 Ti, Ni, Co, Pt, Mo, Ta, Hf 및 Zr에서 선택된 것인 성막 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 Si 함유 부분의 제 1 플라즈마에 의한 처리는, 유도 결합 플라즈마, 평행 평판형 플라즈마, 마이크로파 플라즈마 및 리모트 플라즈마로부터 선택되어 행해지는 성막 방법.
  7. 피처리체의 Si 함유 부분상에 티탄 실리사이드막을 성막하는 성막 방법으로서,
    상기 피처리체를 제 1 처리 용기 내에 반입하고, 상기 제 1 처리 용기 내에서 생성된 제 1 플라즈마에 의해 상기 피처리체를 처리함으로써, 상기 Si 함유 부분 상의 자연 산화막을 제거하는 공정과,
    상기 피처리체를 제 2 처리 용기 내에 반입하고, 상기 제 2 처리 용기 내에 Ti 함유 원료 가스를 공급하면서 제 2 플라즈마를 생성하여 상기 Si 함유 부분 상에 Ti막을 성막하며, 그 때의 Ti막과 Si 함유 부분과의 반응에 의해 티탄 실리사이드막을 형성하는 공정
    을 구비하고,
    상기 자연 산화막을 제거하는 공정은, 상기 피처리체에 절대값이 200V이상의 바이어스 전압(Vdc)을 인가하여 행해지는
    성막 방법.
  8. 제 7 항에 있어서,
    상기 티탄 실리사이드막을 형성하는 공정에서, 처음에 제 2 플라즈마를 생성하지 않고 Ti 함유 원료 가스를 공급하는 시간은 2초 이상인 성막 방법.
  9. 제 7 항에 있어서,
    상기 티탄 실리사이드막을 형성하는 공정에서, 제 2 플라즈마를 생성하고 있을 때에는, Ti 함유 원료 가스를 흘리는 채로의 상태로 되는 성막 방법.
  10. 제 7 항에 있어서,
    상기 티탄 실리사이드막을 형성하는 공정에서, 처음에 제 2 플라즈마를 생성하지 않고 Ti 함유 원료 가스를 소정 시간 공급하여 Ti-Si 결합을 발생시키고, 그 후, 제 2 플라즈마를 생성했을 때에는, Ti 함유 원료 가스의 공급을 정지하고 환원 가스를 흘려서 플라즈마 및 환원 가스로 Ti 함유 원료 가스를 환원하며, 계속해서 Ti 함유 원료 가스의 공급과 플라즈마 및 환원 가스를 공급하는 것에 의한 Ti 함유 원료 가스의 환원을 복수회 반복하는 성막 방법.
  11. 제 7 항에 있어서,
    상기 티탄 실리사이드막을 형성하는 공정에서, 제 2 플라즈마를 생성하여 Ti막을 성막할 때에는, 처음에 Ti 함유 원료 가스를 저유량으로 공급하고, 이어서 고유량으로 공급하는 성막 방법.
  12. 제 7 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 Ti막의 성막은 TiCl4 가스, H2 가스, 및 Ar 가스를 공급하여 행하는 성막 방법.
  13. 제 12 항에 있어서,
    상기 티탄 실리사이드막을 형성하는 공정은, 피처리체를 배치하는 재치대의 온도를 350~700℃의 범위로 하여 행하는 성막 방법.
  14. 제 1 항 내지 제 4 항, 및 제 7 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 Si 함유 부분은 Si 기판, poly-Si 또는 금속 실리사이드로 이루어지는 성막 방법.
  15. 제 7 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 자연 산화막을 제거하는 공정은, 유도 결합 플라즈마, 평행 평판형 플라즈마, 마이크로파 플라즈마, 및 리모트 플라즈마로부터 선택된 것을 이용하여 행해지는 성막 방법.
  16. 제 1 항 내지 제 4 항, 및 제 7 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 제 1 처리 용기의 압력은 0.04 ~ 2.7Pa인 성막 방법.
  17. 제 1 항 내지 제 4 항, 및 제 7 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 피처리체의 온도가 실온 ~ 500℃인 성막 방법.
  18. 제 1 항 내지 제 4 항, 및 제 7 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 제 1 플라즈마는 Ar와 H2인 성막 방법.
  19. 제 1 항 내지 제 4 항, 및 제 7 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 제 1 플라즈마 처리에 의해, 상기 Si 함유 부분이 비정질화(amorphous)되는 성막 방법.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020067002771A 2003-08-11 2004-05-26 성막 방법 KR100822493B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00291667 2003-08-11
JP2003291667A JP4451097B2 (ja) 2002-10-17 2003-08-11 成膜方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020077023634A Division KR100884852B1 (ko) 2003-08-11 2004-05-26 성막 방법

Publications (2)

Publication Number Publication Date
KR20060041306A KR20060041306A (ko) 2006-05-11
KR100822493B1 true KR100822493B1 (ko) 2008-04-16

Family

ID=34131668

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020077023634A KR100884852B1 (ko) 2003-08-11 2004-05-26 성막 방법
KR1020067002771A KR100822493B1 (ko) 2003-08-11 2004-05-26 성막 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020077023634A KR100884852B1 (ko) 2003-08-11 2004-05-26 성막 방법

Country Status (4)

Country Link
US (1) US20060127601A1 (ko)
KR (2) KR100884852B1 (ko)
CN (1) CN1777977B (ko)
WO (1) WO2005015622A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040224504A1 (en) * 2000-06-23 2004-11-11 Gadgil Prasad N. Apparatus and method for plasma enhanced monolayer processing
KR100604089B1 (ko) * 2004-12-31 2006-07-24 주식회사 아이피에스 In-situ 박막증착방법
US8075952B2 (en) * 2006-06-29 2011-12-13 Applied Materials, Inc. Power loading substrates to reduce particle contamination
KR101139165B1 (ko) * 2006-10-19 2012-04-26 도쿄엘렉트론가부시키가이샤 Ti계 막의 성막 방법 및 기억 매체
JP5207615B2 (ja) * 2006-10-30 2013-06-12 東京エレクトロン株式会社 成膜方法および基板処理装置
JP4931716B2 (ja) * 2007-07-18 2012-05-16 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ生成室
JP5213594B2 (ja) * 2008-09-04 2013-06-19 東京エレクトロン株式会社 熱処理装置
KR101282544B1 (ko) * 2008-12-12 2013-07-04 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP4676567B1 (ja) * 2010-07-20 2011-04-27 三井造船株式会社 半導体基板熱処理装置
JP5063755B2 (ja) * 2010-08-09 2012-10-31 三井造船株式会社 誘導加熱装置および誘導加熱方法
KR101978966B1 (ko) 2013-03-12 2019-05-16 엘에스산전 주식회사 랜드마크 센서를 통한 위치 기반 서비스 시스템 및 그의 제어 방법
DE102019103699A1 (de) * 2018-11-30 2020-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Finnen-Feldeffekttransistor-Bauelement und Verfahren zu dessen Herstellung
US11430661B2 (en) 2018-12-28 2022-08-30 Applied Materials, Inc. Methods and apparatus for enhancing selectivity of titanium and titanium silicides during chemical vapor deposition
US11664229B2 (en) 2020-09-24 2023-05-30 Applied Materials, Inc. Nitride capping of titanium material to improve barrier properties

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124485A (ja) * 2000-10-16 2002-04-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003055767A (ja) * 2001-08-14 2003-02-26 Tokyo Electron Ltd 金属シリサイド膜の成膜方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4737474A (en) * 1986-11-17 1988-04-12 Spectrum Cvd, Inc. Silicide to silicon bonding process
JP3415207B2 (ja) * 1992-07-24 2003-06-09 東京エレクトロン株式会社 化学気相成長による金属薄膜形成方法
US5306666A (en) * 1992-07-24 1994-04-26 Nippon Steel Corporation Process for forming a thin metal film by chemical vapor deposition
US5627105A (en) * 1993-04-08 1997-05-06 Varian Associates, Inc. Plasma etch process and TiSix layers made using the process
JP2720827B2 (ja) * 1994-07-05 1998-03-04 日本電気株式会社 半導体装置の製造方法
US5605637A (en) * 1994-12-15 1997-02-25 Applied Materials Inc. Adjustable dc bias control in a plasma reactor
US6342277B1 (en) * 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
US5976976A (en) * 1997-08-21 1999-11-02 Micron Technology, Inc. Method of forming titanium silicide and titanium by chemical vapor deposition
US5856237A (en) * 1997-10-20 1999-01-05 Industrial Technology Research Institute Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer
JP3381774B2 (ja) * 1997-12-24 2003-03-04 東京エレクトロン株式会社 CVD−Ti膜の成膜方法
US5858849A (en) * 1998-01-15 1999-01-12 United Microelectronics Corp. Method of manufacturing self-aligned silicide
KR100447031B1 (ko) * 2001-03-23 2004-09-07 삼성전자주식회사 텅스텐 실리사이드막의 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124485A (ja) * 2000-10-16 2002-04-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003055767A (ja) * 2001-08-14 2003-02-26 Tokyo Electron Ltd 金属シリサイド膜の成膜方法

Also Published As

Publication number Publication date
KR20070108952A (ko) 2007-11-13
US20060127601A1 (en) 2006-06-15
KR20060041306A (ko) 2006-05-11
WO2005015622A1 (ja) 2005-02-17
CN1777977B (zh) 2010-07-07
CN1777977A (zh) 2006-05-24
KR100884852B1 (ko) 2009-02-23

Similar Documents

Publication Publication Date Title
JP3574651B2 (ja) 成膜方法および成膜装置
US20060127601A1 (en) Film formation method
JP4811870B2 (ja) Ti膜およびTiN膜の成膜方法およびコンタクト構造、ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
US20070000870A1 (en) Plasma processing method
JP4889227B2 (ja) 基板処理方法および成膜方法
JP4570704B2 (ja) バリア膜製造方法
KR20110110261A (ko) 성막 방법 및 플라즈마 성막 장치
JP4429695B2 (ja) 成膜方法および成膜システム
JP5004432B2 (ja) 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体
JP4451097B2 (ja) 成膜方法
JP4105120B2 (ja) 成膜方法
JP2010056567A (ja) 成膜方法
JP4810281B2 (ja) プラズマ処理装置
US20030200984A1 (en) Highly efficient remote clean process for process chambers in deposition tools
JP4821069B2 (ja) 金属シリサイド膜の成膜方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee