KR20070024865A - 반도체 장치의 금속 배선 형성 방법 - Google Patents
반도체 장치의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR20070024865A KR20070024865A KR1020050080429A KR20050080429A KR20070024865A KR 20070024865 A KR20070024865 A KR 20070024865A KR 1020050080429 A KR1020050080429 A KR 1020050080429A KR 20050080429 A KR20050080429 A KR 20050080429A KR 20070024865 A KR20070024865 A KR 20070024865A
- Authority
- KR
- South Korea
- Prior art keywords
- temperature
- aluminum
- film
- contact hole
- vapor deposition
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title abstract description 22
- 229910052751 metal Inorganic materials 0.000 title abstract description 20
- 239000002184 metal Substances 0.000 title abstract description 20
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 58
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 58
- 230000008569 process Effects 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000004411 aluminium Substances 0.000 abstract 3
- 239000010936 titanium Substances 0.000 description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 14
- 229910052719 titanium Inorganic materials 0.000 description 14
- 239000007769 metal material Substances 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910000086 alane Inorganic materials 0.000 description 3
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000376 reactant Substances 0.000 description 3
- 238000009736 wetting Methods 0.000 description 3
- AVFZOVWCLRSYKC-UHFFFAOYSA-N 1-methylpyrrolidine Chemical compound CN1CCCC1 AVFZOVWCLRSYKC-UHFFFAOYSA-N 0.000 description 2
- AHVYPIQETPWLSZ-UHFFFAOYSA-N N-methyl-pyrrolidine Natural products CN1CC=CC1 AHVYPIQETPWLSZ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- TUTOKIOKAWTABR-UHFFFAOYSA-N dimethylalumane Chemical compound C[AlH]C TUTOKIOKAWTABR-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- DAZXVJBJRMWXJP-UHFFFAOYSA-N n,n-dimethylethylamine Chemical compound CCN(C)C DAZXVJBJRMWXJP-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
보이드 및 심이 형성되는 것을 억제하는 반도체 장치의 금속 배선 형성 방법에서, 우선, 반도체 기판 상에 형성된 절연막을 부분적으로 식각하여 상기 반도체 기판의 표면을 선택적으로 노출시키는 콘택홀을 형성한다. 상기 콘택홀 및 절연막 상에 약 140℃에서 화학적 기상 증착 공정으로 알루미늄 시드층(seed layer)을 형성한다. 이어서, 상기 콘택홀을 메우도록 상기 알루미늄 시드층 상에 약 420℃에서 물리적 기상 증착 공정으로 알루미늄막을 형성한다. 이와 같이 열처리 공정을 수행하지 않고도 상기 금속 배선 내부에 보이드 및 심의 형성을 억제할 수 있어 공정을 보다 단순화시킬 수 있으며, 이에 따라 반도체 장치의 제작비용도 절감할 수 있다.
Description
도 1 내지 도 5는 본 발명의 바람직한 일 실시예에 따른 반도체 장치의 금속 배선 형성 방법을 설명하기 위한 개략적인 공정 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 반도체 기판 102 : 절연막
104 : 절연막 패턴 106 : 콘택홀
108 : 베리어막 110 : 알루미늄 시드층
112 : 알루미늄막
본 발명은 반도체 장치의 금속 배선 형성 방법에 관한 것으로써, 보다 상세하게는 알루미늄을 포함하는 배선을 형성하는 방법에 관한 것이다.
근래에 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여 반 도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.
반도체 장치의 집적도가 증가됨에 따라 회로의 선폭 및 배선의 폭은 급격히 감소하고 있는 반면, 절연막의 두께는 상대적으로 두꺼워지고 있다. 이에 따라 배선의 종횡비는 증가하며, 금속 배선의 폭 및 두께는 점점 감소한다. 상기 콘택홀의 종횡비가 증가함에 따라, 콘택홀 내에 금속 배선을 완전히 채우는 기술이 매우 중요해지고 있다.
금속 배선을 형성하기 위하여 콘택홀 내에 금속 물질을 매립하는 종래의 방법을 살펴보면 우선, 기판 상에 절연막을 형성한 후, 상기 절연막을 부분적으로 식각하여 상기 기판을 선택적으로 노출시키는 콘택홀을 형성한다. 이어서, 상기 절연막 및 콘택홀 상에 이후에 금속 배선으로 기능한 금속 물질이 절연막으로 확산되는 것을 방지하기 위한 베리어막(barrier layer)을 연속적으로 형성한다. 상기 베리어막 상에 약 140℃에서 화학 기상 증착 공정으로 제1 알루미늄막을 형성한다. 이어서, 상기 제1 알루미늄막 상에 약 25℃에서 물리 기상 증착 공정으로 제2 알루미늄막을 형성하고, 상기 제2 알루미늄막이 콘택홀 내부를 채울 수 있도록 약 440℃의 온도 하에서 상기 제1 알루미늄 및 제2 알루미늄을 리플로우(reflow)한다.
상기와 같이 콘택홀 내부에 알루미늄막을 메워 금속 배선을 형성하는 공정은 공정이 복잡하고, 이로 인해 반도체 장치의 제조 비용도 상승하고 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 공정을 보다 단순화 하여 제조 비용을 감소시키기 위한 반도체 장치의 금속 배선 형성 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 반도체 장치의 금속 배선 형성 방법에서, 기판 상에 형성된 절연막을 부분적으로 식각하여 상기 기판의 표면을 선택적으로 노출시키는 콘택홀을 형성한다. 상기 콘택홀 및 절연막 상에 제1 온도에서 화학적 기상 증착 공정으로 알루미늄 시드층(seed layer)을 형성한다. 상기 콘택홀을 메우도록 상기 알루미늄 시드층 상에 상기 제1 온도보다 높은 제2 온도에서 물리적 기상 증착 공정으로 알루미늄막을 형성한다.
상기 제2 온도는 알루미늄이 유동할 수 있을 정도의 온도일 수 있다. 또한, 상기 제1 온도는 100 내지 150℃이며, 상기 제2 온도는 400 내지 450℃일 수 있다. 상기 알루미늄막은, 제1 파워에서 형성된 제1 알루미늄막과, 상기 제1 파워보다 낮은 제2 파워에서 형성된 제2 알루미늄막의 적층 구조일 수 있다. 이때 ,상기 제1 파워는 20 내지 25kW이고, 상기 제2 파워는 10 내지 15kW일 수 있다.
상기와 같은 본 발명에 따르면, 반도체 장치의 금속 배선을 형성하는데 있어서, 고온에서 물리 기상 증착 공정을 수행하여 알루미늄막을 형성함으로써 상기 형성된 금속 배선 내에는 보이드 또는 심 등의 형성을 억제할 수 있다. 또한, 종래에 수행하던 열처리 공정을 수행하지 않고도 동일한 효과를 획득함으로써 공정을 단순화시킬 수 있어 제작비용을 감소할 수 있다.
이하, 본 발명에 따른 바람직한 실시예에 따른 반도체 장치의 금속 배선 형 성 방법에 대해 첨부된 도면들을 참조하여 상세하게 설명하면 다음과 같다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 반도체 장치의 금속 배선 형성 방법을 설명하기 위한 개략적인 공정 단면도들이다.
도 1을 참조하면, 반도체 기판(100) 또는 소정의 소자들이 형성된 반도체 기판(100) 상에 절연막(102)을 형성한다. 상기 절연막(102)으로는 USG(Undoped Silicate Glass), O3-TEOS USG(O3-Tetra Ethyl Ortho Silicate Undoped Silicate Glass), BPSG(borophosphosilicate glass), SOG(spin on glass) 또는 고밀도 플라즈마(High Density Plasma : HDP) 산화막과 같은 갭 매립 특성이 우수한 산화막을 사용할 수 있다. 이어서, 상기 절연막(102)의 표면을 화학적 기계적 연마 공정(Chemical Mechanical Polishing : CMP)과 같은 평탄화 공정을 통해 평탄화시킨다.
도 2를 참조하면, 상기 반도체 기판(100)의 일부가 노출되도록 상기 절연막(102)의 일부분을 식각하여 콘택홀(106)을 형성한다. 구체적으로 설명하면, 우선, 상기 절연막(102) 상에 콘택홀(106)이 형성되는 부분을 노출시키는 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 식각 마스크로 상기 절연막(102)을 이방성 식각 공정하여 상기 절연막(102)으로부터 콘택홀(106)들을 구비하는 절연막 패턴(104)을 수득한다.
상기 포토레지스트 패턴은 상기 절연막 패턴(104)을 형성한 후, 에싱(ashing) 및 스트립(strip) 공정을 통해 제거된다.
도시되어 있지는 않지만, 상기 콘택홀(106) 저면에 자연 산화막이 형성될 수 있다. 보다 상세하게 상기 반도체 기판(100)은 실리콘으로 이루어져 있으며, 상기 실리콘은 공기 중의 산소와 용이하게 반응한다. 따라서, 상기 콘택홀(106) 저면에는 실리콘 산화막이 형성된다. 상기 자연 산화막을 제거하기 위하여 상기 반도체 기판(100)을 습식 세정 또는 건식 세정한다.
도 3을 참조하면, 상기 콘택홀(106) 내측벽 및 절연막 패턴(104) 상에 베리어막(barrier layer, 108)을 연속적으로 형성한다. 상기 베리어막(108)은 후속 공정을 통해 콘택홀(106) 내부에 충진되는 금속 배선용 금속 물질이 상기 콘택홀(106) 측면의 절연막 패턴(104)으로 확산되는 방지하기 위한 막이다. 따라서, 상기 베리어막(108)은 접착력이 우수하고, 콘택 저항이 낮아야 한다. 또한, 열적 스트레스 및 기계적 스트레스에 대한 저항력이 높아야 하며, 낮은 전기 전도도를 요구한다. 이러한 요구를 만족시키는 베리어막(108)의 예로는, 티타늄막(Ti), 티타늄 질화막(TiN) 또는 티타늄/티타늄 질화막(Ti/TiN)으로 이루지는 복합막을 들 수 있다.
바람직하게는 상기 베리어막(108)은 티타늄/티타늄 질화막으로 이루어지는 복합막으로 형성한다. 보다 상세하게 설명하면, 상기 티타늄막은 후속하여 형성될 때 배선용 금속 물질이 절연막 패턴(104)으로 확산하는 것을 방지하는 특성은 매우 우수하지만, 이후에 증착되는 금속 물질과 반응하여 계면에 반응물을 형성할 수 있는 단점이 있다. 이때, 상기 반응물은 저항이 매우 높기 때문에, 금속 배선의 접촉 저항을 증가시킨다. 그러나, 상기 티타늄 질화물은 이 후에 배선용 금속 물질과 거의 반응하지 않는다. 때문에, 상기 티타늄막을 먼저 형성하고 이어서 티타늄 질화막을 형성함으로써, 배선용 금속 물질의 확산 및 반응물 형성을 효과적으로 방지할 수 있다.
한편, 상기 티타늄막 및 티타늄 질화막은 타겟(target)에 가속된 입자를 층돌시켜 상기 타겟으로부터 상기 금속 물질을 방출시켜 상기 기판(100) 표면에 금속막을 형성하는 물리 증착 방식으로 형성할 수 있다. 이때, 상기 타겟은 티타늄 물질(Ti)을 사용할 할 수 있다. 구체적으로, 상기 티타늄막을 형성하기 위해, 타겟으로 티타늄물질을 사용하고, 챔버 내의 분위기 가스로서 아르곤 가스(Ar)를 사용할 수 있다. 또한, 상기 티타늄 질화막을 형성하기 위해, 타겟으로 티타늄 물질을 사용하고, 상기 티타늄과 반응하기 위한 가스로서 질소 가스(N2)를 제공한다. 또한, 챔버 내의 분위기 가스로서 아르곤 가스를 사용할 수 있다.
도시되어 있지 않지만, 선택적으로, 상기 베리어막(108) 상에 웨팅막(wetting layer, 도시되지 않음)을 연속적으로 더 형성할 수 있다. 상기 웨팅막은 후속으로 증착되는 금속 물질에 유동성을 향상시켜 상기 금속 물질이 상기 콘택홀(106) 내부에 용이하게 플로우(flow)되도록 하고, 상기 금속 물질의 접착성을 향상시킨다. 상기 웨팅막은 티타늄 또는 티타늄 질화물 등을 포함할 수 있으며, 바람직하게는 티타늄을 사용한다.
도 4를 참조하면, 상기 베리어막(108) 상에 화학 기상 증착 공정으로 알루미늄 시드층(seed layer, 110)을 얇게 형성한다. 이때, 상기 화학 기상 증착 공정으로 알루미늄 시드층(110)을 형성하기 위한 금속 전구체로써, DMAH(dimethylaluminum hydride), DMEAA(dimethylethylamine alane), MPA(methylpyrrolidine alane)을 사용할 수 있다. 바람직하게는 MPA(methylpyrrolidine alane)을 알루미늄 전구체로 사용한다. 또한, 상기 화학 기상 증착 공정 온도는 약 100 내지 150℃이며, 바람직하게는 140℃에서 화학 기상 증착 공정을 수행한다.
이때, 상기 알루미늄 시드층(110)은 상기 콘택홀(106)을 완전히 매몰하지 않으며, 상기 베리어막(108) 상에 균일하게 증착되는 것이 바람직하다. 이는 보이드(void) 및 심(seam)의 형성을 억제할 수 있으며, 콘택홀(106) 내부에 알루미늄이 충분하게 매립되기 이전에 콘택홀(106)의 입구 부위가 닫혀버리는 현상도 방지할 수 있다.
도 5를 참조하면, 상기 알루미늄 시드층(110) 상에 약 400 내지 450℃에서 물리 기상 증착 공정으로 알루미늄막(112)을 형성한다. 상기 알루미늄막(112)은 타켓(target)에 가속된 입자를 충돌시켜 상기 타겟으로부터 금속 물질을 방출시켜 상기 알루미늄 시드층(110) 표면에 알루미늄막(112)을 형성하는 스퍼터링 증착 방법을 사용한다. 보다 상세하게 설명하면, 상기 알루미늄막(112)을 형성하기 위해 타겟으로 알루미늄 물질(Al)을 사용하고, 상기 반도체 기판(100)이 수용된 공정 챔버 내의 분위기 가스로써 아르곤 가스(Ar)를 사용할 수 있다.
상기와 같이 알루미늄막(112)이 높은 온도에서 물리 기상 증착에 의해 형성되어 종래에 공정에서 수행되었던 리플로우 공정을 생략할 수 있다. 보다 상세하게, 종래에는 알루미늄막(112)을 약 25℃에서 물리 기상 증착으로 형성하고난 이후에, 상기 알루미늄막(112)을 약 500℃ 정도의 고온에서 리플로우하였다. 그러나 본 실시예에서는 상기 리플로우와 동일한 효과를 적용하기 위하여 상기 알루미늄을 약 420℃에서 물리 기상 증착으로 형성한다. 이로써, 상기 공정을 보다 단순히 할 수 있으며, 이로 인해 증착 공정 시에 소요되는 비용도 감소된다.
여기서, 상기 알루미늄막(112)은 제1 알루미늄막(도시되지 않음) 및 제2 알루미늄막(도시되지 않음)의 적층 구조로 이루어질 수 있다. 보다 상세하게 설명하면, 20 내지 22kW의 파워에서 제1 알루미늄막을 형성하고, 동일 챔버 내에서, 10 내지 15kW의 파워에서 제2 알루미늄막을 순차적으로 형성한다. 이때, 상기 제1 알루미늄막 및 제2 알루미늄막을 형성하는 동안, 상기 파워를 제외한 모든 공정 분위기(온도 및 압력 등)는 동일할 수 있다.
도시되지는 않았으나, 선택적으로, 상기 알루미늄막(112)의 리플로우 효과를 더욱 높이기 위하여, 상기 반도체 기판(100)을 약 400 내지 450℃에서 후속 열처리(post heating)할 수 있다. 상기 후속 열처리는 약 수 내지 수십 초 정도 수행하는 것이 바람직하다.
상기 후속 열처리를 수행한 알루미늄막(112)은 상기 콘택홀(106)의 내부를 완전히 매몰하여 보이드 및 심의 형성을 보다 효과적으로 억제할 수 있다.
이때, 상기 열처리는 상기 물리 기상 증착 공정을 수행한 공정 챔버와 동일한 챔버에서 수행된다. 그리고, 상기 알루미늄막(112)의 표면이 산화되는 것을 방지하기 위하여 고 진공 분위기 하에서 공정이 수행될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 콘택홀을 메우는 금속 배선은 화학 기상 증착 공정에 의해 형성된 알루미늄 시드층과, 상기 알루미늄 시드층 상에 약 420℃에서 물리 기상 증착 공정에 의해 형성된 알루미늄막을 포함한다. 이와 같이 물리 기상 증착 공정을 종래에 비해 높은 온도에서 수행함으로써, 종래 수행하던 리플로우를 수행하지 않는다. 이로써, 공정을 단순화할 수 있으며, 제작비용을 절약할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (7)
- 기판 상에 형성된 절연막을 부분적으로 식각하여 상기 기판의 표면을 선택적으로 노출시키는 콘택홀을 형성하는 단계;상기 콘택홀 및 절연막 상에 제1 온도에서 화학적 기상 증착 공정으로 알루미늄 시드층(seed layer)을 형성하는 단계;상기 콘택홀을 메우도록 상기 알루미늄 시드층 상에 상기 제1 온도보다 높은 제2 온도에서 물리적 기상 증착 공정으로 알루미늄막을 형성하는 단계를 포함하는 반도체 장치의 금속 배선 형성 방법.
- 제1항에 있어서, 상기 제2 온도는 알루미늄이 유동할 수 있을 정도의 온도인 것을 특징으로 하는 금속 배선 형성 방법.
- 제1항에 있어서, 상기 제1 온도는 100 내지 150℃이며, 상기 제2 온도는 400 내지 450℃인 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
- 제1항에 있어서, 상기 알루미늄막은 제1 파워 하에서 형성된 제1 알루미늄막과, 상기 제1 파워보다 낮은 제2 파워 하에서 형성된 제2 알루미늄막의 적층 구조인 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
- 제4항에 있어서, 상기 제1 파워는 20 내지 25kW이고, 상기 제2 파워는 10 내지 15kW인 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
- 제1항에 있어서, 상기 알루미늄막을 형성한 이후에 상기 기판을 400 내지 450℃에서 후속 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
- 제6항에 있어서, 상기 후속 열처리는 상기 물리적 기상 증착 공정을 수행되는 공정 챔버와 동일한 챔버에서 수행되는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050080429A KR20070024865A (ko) | 2005-08-31 | 2005-08-31 | 반도체 장치의 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050080429A KR20070024865A (ko) | 2005-08-31 | 2005-08-31 | 반도체 장치의 금속 배선 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070024865A true KR20070024865A (ko) | 2007-03-08 |
Family
ID=38099192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050080429A KR20070024865A (ko) | 2005-08-31 | 2005-08-31 | 반도체 장치의 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070024865A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100831674B1 (ko) * | 2006-03-16 | 2008-05-22 | 주식회사 하이닉스반도체 | 반도체 소자의 배선 형성 방법 |
| KR101307780B1 (ko) * | 2012-02-16 | 2013-09-12 | 한국과학기술연구원 | 반도체 소자의 금속배선 및 그 제조방법 |
| US9960107B2 (en) | 2016-01-05 | 2018-05-01 | Samsung Electronics Co., Ltd. | Package substrate, method for fabricating the same, and package device including the package substrate |
| CN113436962A (zh) * | 2021-06-24 | 2021-09-24 | 绍兴中芯集成电路制造股份有限公司 | 金属薄膜的制造方法及半导体器件的制造方法 |
| WO2024093764A1 (zh) * | 2022-11-04 | 2024-05-10 | 长鑫存储技术有限公司 | 半导体结构和半导体结构的制备方法 |
-
2005
- 2005-08-31 KR KR1020050080429A patent/KR20070024865A/ko not_active Application Discontinuation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100831674B1 (ko) * | 2006-03-16 | 2008-05-22 | 주식회사 하이닉스반도체 | 반도체 소자의 배선 형성 방법 |
| KR101307780B1 (ko) * | 2012-02-16 | 2013-09-12 | 한국과학기술연구원 | 반도체 소자의 금속배선 및 그 제조방법 |
| US9960107B2 (en) | 2016-01-05 | 2018-05-01 | Samsung Electronics Co., Ltd. | Package substrate, method for fabricating the same, and package device including the package substrate |
| US10134666B2 (en) | 2016-01-05 | 2018-11-20 | Samsung Electronics Co., Ltd. | Package substrate, method for fabricating the same, and package device including the package substrate |
| CN113436962A (zh) * | 2021-06-24 | 2021-09-24 | 绍兴中芯集成电路制造股份有限公司 | 金属薄膜的制造方法及半导体器件的制造方法 |
| WO2024093764A1 (zh) * | 2022-11-04 | 2024-05-10 | 长鑫存储技术有限公司 | 半导体结构和半导体结构的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7507659B2 (en) | Fabrication process of a semiconductor device | |
| JP5407660B2 (ja) | 半導体装置の製造方法 | |
| US7629248B2 (en) | Multi-layered metal line of semiconductor device for preventing diffusion between metal lines and method for forming the same | |
| JP2007287816A (ja) | 半導体装置の製造方法 | |
| CN110783259A (zh) | 半导体装置 | |
| KR20070024865A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JP2008010534A (ja) | 半導体装置およびその製造方法 | |
| CN107680932B (zh) | 互连结构及其制造方法 | |
| KR100457843B1 (ko) | 반도체 장치에서 콘택 형성 방법 | |
| JP3781729B2 (ja) | 半導体装置の製造方法 | |
| TW200421543A (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| US20050095828A1 (en) | Process for sealing plasma-damaged, porous low-k materials | |
| KR100696858B1 (ko) | 유기 알루미늄 전구체 및 이를 이용한 금속배선 형성방법 | |
| KR20040043219A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2007220738A (ja) | 半導体装置の製造方法 | |
| JP2008205177A (ja) | 半導体装置及びその製造方法 | |
| TWI539523B (zh) | Semiconductor device manufacturing method and recording medium | |
| US7608535B2 (en) | Method for forming metal contact in semiconductor device | |
| KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| JP4457884B2 (ja) | 半導体装置 | |
| US20090117732A1 (en) | Method of fabricating semicondcutor device | |
| JPH10233444A (ja) | 半導体装置の製造方法 | |
| US8742587B1 (en) | Metal interconnection structure | |
| KR100483838B1 (ko) | 금속배선의 듀얼 다마신 방법 | |
| JPH1064995A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |