CN103871842A - 一种降低铝焊板突起的方法 - Google Patents
一种降低铝焊板突起的方法 Download PDFInfo
- Publication number
- CN103871842A CN103871842A CN201410102503.XA CN201410102503A CN103871842A CN 103871842 A CN103871842 A CN 103871842A CN 201410102503 A CN201410102503 A CN 201410102503A CN 103871842 A CN103871842 A CN 103871842A
- Authority
- CN
- China
- Prior art keywords
- layer metal
- aluminium film
- metal aluminium
- film
- welding plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052782 aluminium Inorganic materials 0.000 title claims abstract description 102
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims abstract description 102
- 238000003466 welding Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 84
- 239000002184 metal Substances 0.000 claims abstract description 84
- 238000000151 deposition Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000001816 cooling Methods 0.000 claims abstract description 9
- 230000008021 deposition Effects 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000004411 aluminium Substances 0.000 claims description 88
- 239000010408 film Substances 0.000 claims description 52
- 239000012774 insulation material Substances 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 7
- 239000003795 chemical substances by application Substances 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000427 thin-film deposition Methods 0.000 claims description 2
- 238000003486 chemical etching Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004064 recycling Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及半导体技术领域，特别涉及一种降低铝焊板突起的方法。包括以下步骤：提供半导体衬底；采用低频射频在所述半导体衬底表面沉积第一层金属铝薄膜；移出所述半导体衬底，在室温下冷却10～30分钟；采用高频射频在所述步骤三冷却后的第一层金属铝薄膜上继续沉积第二层金属铝薄膜，直到所述金属铝薄膜满足厚度要求；对所述金属铝薄膜进行光刻工艺和蚀刻工艺形成金属铝焊板。本发明采用铝的特殊淀积方法来制作铝焊板，先利用低频射频淀积一定厚度的铝，然后移出淀积腔体室温冷却，再利用相对高频射频淀积所需剩余的铝，通过体室温冷却的步骤可以释放铝焊板的应力，从而有效抑制铝焊板的突起，增加了晶圆与外界电路连接的可靠性。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种降低铝焊板突起的方法。
背景技术
随着半导体器件的特征尺寸进一步缩小，信号延迟(RC delay)逐渐成为影响电路速度的关键因素，为改善此问题，开始采用金属铜来代替金属铝制作金属互连线结构。与传统的铝工艺相比，铜工艺的优点在于其电阻率较低，导电性更好，由其制成的内连接导线可以在保持同等甚至更强电流承载能力的情况下做得更小、更密集。但是对于焊板(pad)，因其尺寸较大，在兼顾器件性能与制作成本的情况下，通常仍利用传统的铝工艺来形成。在现有技术中，铝焊板的制作方法包括：在半导体衬底的表面上形成金属互连线；在所述互连线上形成绝缘材料层，并刻蚀绝缘材料层在与金属互连线对应的位置形成开口；在所述开口内以及绝缘材料层上形成金属铝层；干法刻蚀金属铝层，形成与金属互连线电连接的铝焊板；清洗所述铝焊板；对所述的铝焊板进行烘烤。但是在形成金属铝层的过程中存在突起(hillock)的问题，尤其在制作大厚度的焊板时突起问题更为严重，迫切需要加以解决。
发明内容
本发明所要解决的技术问题是提供一种降低铝焊板突起的方法，解决现有技术的铝焊板制作工艺中容易形成突起的问题。
本发明解决上述技术问题的技术方案如下：一种降低铝焊板突起的方法，包括以下步骤：
步骤一，提供半导体衬底；
步骤二，采用低频射频在所述半导体衬底表面沉积第一层金属铝薄膜；
步骤三，移出所述半导体衬底，在室温下冷却10～30分钟，直到所述第一层金属铝薄膜的应力释放完毕；
步骤四，采用高频射频在所述步骤三冷却后的第一层金属铝薄膜上继续沉积第二层金属铝薄膜，直到所述第一层金属铝薄膜和第二层金属铝薄膜的厚度总和满足厚度要求，所述第二层金属铝薄膜的厚度大于第一层金属铝薄膜的厚度；
步骤五，对所述第一层金属铝薄膜和第二层金属薄膜进行光刻工艺和蚀刻工艺形成金属铝焊板。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，所述半导体衬底表面上具有与外部电路互连的金属互连线；所述金属互连线上形成有绝缘材料层，所述绝缘材料层经刻蚀形成有开口，所述开口与所述金属互连线位置对应；所述第一层金属铝薄膜沉积在所述开口内以及所述绝缘材料层上。
进一步，所述步骤五具体为：在所述第二层金属铝薄膜上形成光刻胶层，并通过曝光，显影的方法形成光刻胶图案，以所述光刻胶图案为掩膜，刻蚀所述第一层金属铝薄膜和第二层金属薄膜，形成与金属互连线电连接的铝焊板。
进一步的，采用物理气相淀积方法沉积所述第一层金属铝薄膜和第二层金属铝薄膜。
进一步的，所述步骤二中，沉积温度为200～300℃，射频功率为200～1000W，所述第一层金属铝薄膜厚度为
进一步的，所述步骤四中，沉积温度为250～350℃，射频功率为1000～2000W，所述第二层金属铝薄膜厚度为
本发明的有益效果是：本发明的技术方案采用铝的特殊淀积方法来制作铝焊板，先利用低频射频淀积一定厚度的铝，然后移出淀积腔体室温冷却，再利用相对高频射频淀积所需剩余的铝。本发明技术方案中通过体室温冷却的步骤可以释放铝焊板的应力，从而有效抑制铝焊板的突起，增加了晶圆与外界电路连接的可靠性。
附图说明
图1为本发明降低铝焊板突起的方法流程图；
图2～图5为本发明降低铝焊板突起的方法各个步骤的截面结构示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
图1为本实施例在制备铝焊板的过程中，降低铝焊板突起的方法流程图，图2～图5为铝焊板制作过程的各步骤的截面结构示意图，所述方法包括以下步骤：
步骤101提供半导体衬底200，如图2所示，所述半导体衬底200表面上具有与外部电路互连的金属互连线201，所述金属互连线201上形成有用于电绝缘的绝缘材料层202，所述绝缘材料层202经刻蚀形成有开口，所述开口与所述金属互连线201位置对应，所述开口暴露出部分金属互连线201。为了附图的简单，省略附图中的半导体器件以及大部分的互连线路，仅仅表示出位于半导体衬底的表面上、用于与外部电路互连的一层金属互连线201。本实施例中，所述金属互连线201的材料为金属铜，所述的绝缘材料层202的材料为氮化硅，氮氧化硅，氧化硅等。
步骤102采用低频射频，在所述开口内以及绝缘材料层202上形成第一层金属铝薄膜203，如图3所示。优选的，本实施例中，采用物理气相淀积方法沉积第一层金属铝薄膜203，所述沉积温度为250℃，射频功率为500W，形成所述第一层金属铝薄膜203厚度为
在其他实施例中，所述沉积温度为200～300℃，射频功率为200～1000W，形成所述第一层金属铝薄膜203厚度为
步骤103从所述沉积腔体中移出所述半导体衬底，在室温下冷却，直到所述第一层金属铝薄膜203的应力释放完毕。优选的，冷却时间为10～30分钟。
步骤104采用高频射频在所述步骤103冷却后的第一层金属铝薄膜203上继续沉积第二层金属铝薄膜204，直到所述两层金属铝薄膜的厚度总合满足厚度要求，如图4所示，所述第二层金属铝薄膜的厚度大于第一层金属铝薄膜的厚度。优选的，本实施例中，采用物理气相淀积方法沉积第二层金属铝薄膜204，所述沉积温度为300℃，射频功率为1500W，形成所述第二层金属铝薄膜204厚度为
在其他实施例中，所述沉积温度为250～350℃，射频功率为1000～2000W，所述第二层金属铝薄膜204厚度为3000～
步骤105在所述第二层金属铝薄膜204上形成光刻胶层，并通过曝光，显影的方法形成光刻胶图案，以所述光刻胶图案为掩膜，刻蚀所述第一层金属铝薄膜203和第二层金属薄膜204，形成与金属互连线201电连接的铝焊板203A、204A，通过所述铝焊板，所述金属互连线201与外部电路电连接。
本发明的技术方案采用铝的特殊淀积方法来制作铝焊板，先利用低频射频淀积一定厚度的铝，然后移出淀积腔体室温冷却，再利用相对高频射频淀积所需剩余的铝。本发明技术方案中通过体室温冷却的步骤可以释放铝焊板的应力，从而有效抑制铝焊板的突起，增加了晶圆与外界金属连接的可靠性。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种降低铝焊板突起的方法，包括以下步骤：
步骤一，提供半导体衬底；
步骤二，采用低频射频在所述半导体衬底表面沉积第一层金属铝薄膜；
步骤三，从沉积腔中移出所述半导体衬底，在室温下冷却10～30分钟，直到所述第一层金属铝薄膜的应力释放完毕；
步骤四，采用高频射频在所述步骤三冷却后的第一层金属铝薄膜上继续沉积第二层金属铝薄膜，直到所述第一层金属铝薄膜和第二层金属铝薄膜的厚度总和满足厚度要求，所述第二层金属铝薄膜的厚度大于第一层金属铝薄膜的厚度；
步骤五，对所述第一层金属铝薄膜和第二层金属薄膜进行光刻和蚀刻形成金属铝焊板。
2.根据权利要求1所述的方法，其特征在于：所述半导体衬底表面上具有与外部电路互连的金属互连线；所述金属互连线上形成有绝缘材料层，所述绝缘材料层经刻蚀形成有开口，所述开口与所述金属互连线位置对应；所述第一层金属铝薄膜沉积在所述开口内以及所述绝缘材料层上。
3.根据权利要求1或2所述的方法，其特征在于：所述步骤五具体为：在所述第二层金属铝薄膜上形成光刻胶层，并通过曝光，显影形成光刻胶图案，以所述光刻胶图案为掩膜，刻蚀所述第一层金属铝薄膜和第二层金属薄膜，形成与金属互连线电连接的铝焊板。
4.根据权利要求3所述的方法，其特征在于：采用物理气相淀积方法沉积所述第一层金属铝薄膜和第二层金属铝薄膜。
5.根据权利要求4所述的方法，其特征在于：所述步骤二中，第一层金属铝薄膜的沉积温度为200～300℃，射频功率为200～1000W，所述第一层金属铝薄膜厚度为
6.根据权利要求4所述的方法，其特征在于：所述步骤四中，第二层金属铝薄膜的沉积温度为250～350℃，射频功率为1000～2000W，所述第二层金属铝薄膜厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410102503.XA CN103871842B (zh) | 2014-03-19 | 2014-03-19 | 一种降低铝焊板突起的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410102503.XA CN103871842B (zh) | 2014-03-19 | 2014-03-19 | 一种降低铝焊板突起的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103871842A true CN103871842A (zh) | 2014-06-18 |
| CN103871842B CN103871842B (zh) | 2017-03-15 |
Family
ID=50910257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410102503.XA Active CN103871842B (zh) | 2014-03-19 | 2014-03-19 | 一种降低铝焊板突起的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103871842B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104810283A (zh) * | 2015-05-13 | 2015-07-29 | 国网智能电网研究院 | 一种适用于压接式封装的igbt芯片制造方法 |
| CN113436962A (zh) * | 2021-06-24 | 2021-09-24 | 绍兴中芯集成电路制造股份有限公司 | 金属薄膜的制造方法及半导体器件的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040011290A1 (en) * | 2002-06-10 | 2004-01-22 | Takaharu Kondo | Apparatus and process for forming deposited film |
| CN103066091A (zh) * | 2013-01-11 | 2013-04-24 | 陆伟 | 一种降低影像传感器小丘的方法 |
| CN103165483A (zh) * | 2013-02-20 | 2013-06-19 | 上海华力微电子有限公司 | 一种减少铝衬垫表面缺陷的方法 |
-
2014
- 2014-03-19 CN CN201410102503.XA patent/CN103871842B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040011290A1 (en) * | 2002-06-10 | 2004-01-22 | Takaharu Kondo | Apparatus and process for forming deposited film |
| CN103066091A (zh) * | 2013-01-11 | 2013-04-24 | 陆伟 | 一种降低影像传感器小丘的方法 |
| CN103165483A (zh) * | 2013-02-20 | 2013-06-19 | 上海华力微电子有限公司 | 一种减少铝衬垫表面缺陷的方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104810283A (zh) * | 2015-05-13 | 2015-07-29 | 国网智能电网研究院 | 一种适用于压接式封装的igbt芯片制造方法 |
| CN104810283B (zh) * | 2015-05-13 | 2019-03-12 | 国网智能电网研究院 | 一种适用于压接式封装的igbt芯片制造方法 |
| CN113436962A (zh) * | 2021-06-24 | 2021-09-24 | 绍兴中芯集成电路制造股份有限公司 | 金属薄膜的制造方法及半导体器件的制造方法 |
| CN113436962B (zh) * | 2021-06-24 | 2024-06-14 | 绍兴中芯集成电路制造股份有限公司 | 金属薄膜的制造方法及半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103871842B (zh) | 2017-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100481380C (zh) | 半导体元件中内连线结构的制造方法 | |
| US10510655B2 (en) | Semiconductor devices employing a barrier layer | |
| CN100388494C (zh) | 半导体装置中的散热系统及方法 | |
| CN107172808A (zh) | 双面直接镀铜陶瓷电路板及其制造方法 | |
| CN102812542B (zh) | 用于改进结合强度的裸片的表面制备 | |
| CN104617035A (zh) | 半导体器件的形成方法 | |
| CN103219318B (zh) | 一种耐高温的微波内匹配晶体管用mim电容及其制造方法 | |
| CN103871842A (zh) | 一种降低铝焊板突起的方法 | |
| CN102437107A (zh) | 具有超厚顶层金属的集成电路的制作方法及集成电路 | |
| CN104600024A (zh) | 半导体装置及其制造方法 | |
| CN104253087A (zh) | 铝金属工艺接触孔的填充方法 | |
| CN104282577A (zh) | 用于在半导体衬底上产生接触区的方法 | |
| CN102044478B (zh) | 金属插塞制作方法 | |
| WO2009066950A3 (en) | Heat-radiating substrate and method of manufacturing the same | |
| CN102522367A (zh) | 具有超厚顶层金属的集成电路的制作方法及集成电路 | |
| TW200405440A (en) | Dopant interface formation | |
| CN104022068A (zh) | 半导体结构及其形成方法 | |
| CN101764087A (zh) | 一种铜与低介电常数材料集成的方法 | |
| CN103337474A (zh) | 半导体器件的制造方法 | |
| CN104112702A (zh) | 在半导体制造中降低超低k介电层损伤的方法 | |
| CN106505036A (zh) | 硅通孔的形成方法 | |
| CN103426745B (zh) | 半导体结构的形成方法 | |
| CN104701251B (zh) | 有源硅基板的制作方法 | |
| US9780031B2 (en) | Wiring structures | |
| CN116960009B (zh) | 一种晶圆键合方法和键合结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |