CN103165483A - 一种减少铝衬垫表面缺陷的方法 - Google Patents

一种减少铝衬垫表面缺陷的方法 Download PDF

Info

Publication number
CN103165483A
CN103165483A CN2013100547485A CN201310054748A CN103165483A CN 103165483 A CN103165483 A CN 103165483A CN 2013100547485 A CN2013100547485 A CN 2013100547485A CN 201310054748 A CN201310054748 A CN 201310054748A CN 103165483 A CN103165483 A CN 103165483A
Authority
CN
China
Prior art keywords
aluminium
layer
aluminum
reaction chamber
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100547485A
Other languages
English (en)
Other versions
CN103165483B (zh
Inventor
赵万金
胡彬彬
刘睿
龙吟
倪棋梁
陈宏璘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310054748.5A priority Critical patent/CN103165483B/zh
Publication of CN103165483A publication Critical patent/CN103165483A/zh
Application granted granted Critical
Publication of CN103165483B publication Critical patent/CN103165483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明公开了一种减少铝衬垫表面缺陷的方法，将铝衬垫分为两层来分别沉积，第一层铝沉积在低温下用增大靶材直流电功率的方法生长薄的一层铝层，第二层铝沉积在高温下生长。较低的反应温度使得第一铝层的晶粒较小，表面平整，表面介质层也得到了有效的控制，在后续的金属线图形形成过程中容易被蚀刻掉；同时，在低温生长铝层时加大了靶材直流电功率，溅射出来的铝离子具有较大的动能，从而实现了很好的钝化层台阶覆盖能力，在高温环境下生长第二铝层时，由于有了冷却缓冲时间，晶圆表面温度会下降，而且下层第一铝层介质表面平整，从而容易释放应力，减少了须状缺陷。

Description

一种减少铝衬垫表面缺陷的方法
技术领域
本发明涉及一种生成铝衬垫的工艺方法，尤其涉及一种减少铝衬垫表面缺陷的方法。
背景技术
半导体制造过程中，在其后段的钝化层工艺中，需要一层铝垫，形成在金属互连层的上端，作为测试电性连接和封装的引线端。
目前业界制造铝垫，一般采用的工艺方法如图1所示，其中：201为半导体衬底，衬底表面是金属互连层，202为钝化层，钝化层一般由氧化硅、氮化硅、氮氧化硅等组成，作为阻止衬底金属扩散的阻挡层，203为铝层，沉积的铝与钝化层中被刻蚀掉露出基底的金属层连接。
业界一般采用物理气相淀积(Physical Vapor Deposition,简称PVD)一步沉积法来沉积铝层，因为考虑到铝层的台阶覆盖能力，其环境温度一般会选择270℃左右的高温。而随着集成电路的发展，半导体工艺从130nm到45nm，甚至进步到28nm，后段的钝化层---铝衬垫的厚度也发生了改变，从10000A到36000A，甚至有的产品铝衬垫的厚度超过40000A，随着厚度的增加，铝衬垫的应力也随之增加，再加上在如此高温环境中沉积铝衬垫后，晶片放置到室温环境中，由于温差原因，就会在铝衬垫中产生很大的应力，导致晶圆表面产生须状（whisker）缺陷，这种应力随着铝衬垫厚度的增加，就愈加明显，所以铝衬垫越厚，须状缺陷就越加严重；另外，铝衬垫表面须状缺陷受衬底表面状况的影响也较大。须状缺陷的尺寸足够大时，会导致相邻铝衬垫短路；而且在后续金属化图形蚀刻工艺过程中，导致蚀刻不干净，形成如图2所示的残留101，影响良率。因此，在沉积铝衬垫工艺时，减少须状缺陷的数量是一个关键的工艺参数。
中国专利（申请号：200910083469.5）公开了一种减少铝衬垫表面须状缺陷的方法，其方法是按照铝衬垫厚度的不同，在270℃的高温环境中，两次或者多次沉积较薄的铝衬垫，从而减小应力，减少须状缺陷。此方法的缺点是多次铝沉积的过程中，铝在高温下会迅速生成Al203的氧化物，从而在多次沉积的铝层界面都会形成表面介化层，从而不利于后续的铝刻蚀工艺，造成工艺繁琐，而且容易形成铝残留，从而影响良率。
中国专利（申请号：200810222115.X）公开了一种低温生长铝层的方法，其方法是通过增加等离子气体流量和降低靶材直流电功率的方法实现在低温环境下生长铝层，应用于MIM电容器件。此方法的缺陷是，铝金属的台阶覆盖能力不佳，常温生长的铝层不能较好的覆盖有台阶的钝化层，造成空隙（void），容易产生剥落（peeling）和影响电学性能，限制了其应用范围。
发明内容
针对上述存在的问题，本发明提供一种减少铝衬垫表面缺陷的方法，以减少须状缺陷且工艺简单、不产生其他缺陷。
为了实现上述目的，本发明采取的技术方案为：
一种减少铝衬垫表面缺陷的方法，应用于一具有半导体结构的衬底上，其特征在于，包括以下步骤：
步骤1：将所述衬底置入一第一反应腔中，同时启动设置在第一反应腔中的第一加热装置；
步骤2：向所述第一反应腔内通入气体，进行第一层铝沉积工艺，于所述衬底的上表面制备第一铝层；
步骤3：将所述上表面制备有第一铝层的衬底移入第二反应腔中，同时启动设置在第二反应腔内的第二加热装置；
步骤4：向所述第二反应腔内通入气体，进行第二层铝沉积工艺，于所述衬底的上表面制备第二铝层；
其中，所述第一铝层和所述第二铝层构成一铝衬垫。
上述的一种减少铝衬垫表面缺陷的方法，其特征在于，还包括制备所述具有半导体结构的衬底的工艺，该衬底的制备工艺包括：
于所述衬底的上表面沉积一金属连接层后，沉积一钝化层覆盖于所述金属连接层的上表面；
部分刻蚀所述钝化层至所述金属连接层的上表面，形成连接凹槽；
所述第一铝层覆盖于所述钝化层的上表面及所述连接凹槽的侧壁及底部。
上述的一种减少铝衬垫表面缺陷的方法，其特征在于，所述第一铝层的厚度是所述铝衬垫厚度的1/8~1/4，所述铝衬垫的厚度与现有工艺中一步沉积形成的铝衬垫的厚度相同。
上述的一种减少铝衬垫表面缺陷的方法，其特征在于，所述第一铝层的厚度为2000A~8000A。
上述的一种减少铝衬垫表面缺陷的方法，其特征在于，在所述第一层铝沉积工艺中，所述第一反应腔内的温度T1为100℃≤T1≤220℃。
上述的一种减少铝衬垫表面缺陷的方法，其特征在于，在所述第一层铝沉积工艺中，所述第一反应腔内的温度是200℃。
上述的一种减少铝衬垫表面缺陷的方法，其特征在于，在所述第二层铝沉积工艺中，所述第二反应腔内的温度T2为250℃≤T2≤300℃。
上述的一种减少铝衬垫表面缺陷的方法，其特征在于，在所述第二层铝沉积工艺中，所述第二反应腔内的温度是270℃。
上述的一种减少铝衬垫表面缺陷的方法，其特征在于，还包括利用第一铝靶材进行所述第一层铝沉积工艺，且施加在所述铝靶材上的直流电功率P1为28KW≤P1≤35KW。
上述的一种减少铝衬垫表面缺陷的方法，其特征在于，还包括利用第二铝靶材进行所述第二层铝沉积工艺，且施加在所述铝靶材上的直流电功率P2为20KW≤P2≤25KW。
上述技术方案具有如下优点或者有益效果：
在本发明的实施方案中，将铝衬垫分为两层来分别沉积，第一层铝沉积在低温下用增大靶材直流电功率的方法生长薄的一层铝层，第二层铝沉积在高温下生长。较低的反应温度使得第一铝层的晶粒较小，表面平整，表面介质层也得到了有效的控制，在后续的金属线图形形成过程中容易被蚀刻掉；同时，在低温生长铝层时加大了靶材直流电功率，溅射出来的铝离子具有较大的动能，从而实现了很好的钝化层台阶覆盖能力，在高温环境下生长第二铝层时，由于有了冷却缓冲时间，晶圆表面温度会下降，而且下层第一铝层介质表面平整，从而容易释放应力，减少了须状缺陷。
附图说明
图1是铝衬垫结构示意图；
图2是采用现有工艺后须状缺陷经过金属化刻蚀后的形貌示意图；
图3是本发明生成铝衬垫的流程示意图；
图4是采用现有工艺生成的铝衬垫的表面形貌示意图；
图5是采用本发明的工艺方法生成的铝衬垫的表面形貌示意图；
图6是采用现有工艺生成的铝衬垫表面用暗场扫描仪捕捉到的须状缺陷数量示意图；
图7是采用本发明的工艺方法生成的铝衬垫表面用暗场扫描仪捕捉到的须状缺陷数量示意图；
图8是采用本发明的工艺方法生成的36000A的铝衬垫失效分析（FailureAnalysis，简称FA）切片后的结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
图3是本发明沉积铝衬垫的流程示意图，如图3所示，
步骤301：将衬底置入第一反应腔，启动第一反应腔内的第一加热装置，控制第一反应腔内的温度T1在100℃≤T1≤220℃之间，如100℃、150℃、220℃等等，且最佳温度为200℃；
步骤302：向第一反应腔内通入气体，将施加在第一铝靶材上的直流电功率P1控制在28KW≤P1≤35KW之间，如28KW、32KW、35KW等等，且最佳直流电功率为30KW，进行第一层铝沉积工艺，在衬底的上表面制备第一铝层；
步骤303：将上表面制备有第一铝层的衬底移入第二反应腔，启动第二反应腔内的第二加热装置，控制第二反应腔内的温度T2在250℃≤T2≤300℃之间，如250℃、275℃、300℃等等，且最佳温度为270℃；
步骤304：向第二反应腔内通入气体，将施加在第二铝靶材上的直流电功率P2控制在20KW≤P2≤25KW之间，如20KW、22KW、25KW等等，进行第二层铝沉积工艺，在表面覆盖有第一铝层的衬底上制备第二铝层；
其中，第一铝层和第二铝层构成一铝衬垫。
在现有的铝衬垫沉积过程中，反应腔的温度通常选择为270℃，本实施例中，第一层铝淀积工艺中的反应温度优选为200℃，反应腔的温度越高，可以增加铝层的台阶覆盖能力，但是无疑会增大铝层的应力，从而造成须状缺陷，而反应腔的温度过低，铝层台阶覆盖能力极差，会产生void。实际应用中，综合考虑两方面的因素，选择有助于铝层生长的因素，将第一反应腔的温度T控制在100℃≤T≤220℃之间，生长出来的铝层晶粒较小，表面平整，表面介质层也得到了控制，在后续的金属层刻蚀过程中更容易被刻蚀。同时，现有的铝衬垫沉积过程中，施加在铝靶材上的直流电功率通常为22KW，在本实施例中，第一层铝淀积工艺中，施加在铝靶材上的直流电功率优选为30KW，选择较高的电功率，会产生较大的电场能量，可以加大对铝靶材的刻蚀，溅射出来的铝离子具有较大的动能，从而能满足即使在较低的温度下也能完全均匀地覆盖在钝化层表面，得到较好的台阶覆盖比。
在现有的铝衬垫沉积过程中，通常采用一步沉积法来生长铝衬垫，本实施例中采用两次铝沉积，第一铝层的厚度，根据所需铝衬垫厚度的不同，控制在铝衬垫厚度的1/8---1/4，优选为5000A。第一铝层的厚度增大无疑于可以减小第二铝层的应力，但是会减少铝层的台阶覆盖能力，结合试验数据，将第一铝层的厚度控制在铝衬垫厚度的1/8---1/4；第二层铝沉积采用的工艺与现有技术相同，第二铝层的厚度为铝衬垫厚度减去第一铝层的厚度，即如果第一铝层的厚度为铝衬垫厚度的1/4，那么第二铝层的厚度就为铝衬垫厚度的3/4。由于分为两步沉积，增加了冷却的缓冲时间，铝层表面温度下降，应力下降；而且因为第一铝层平整，有利于第二铝层的应力释放，减少了须状缺陷。
图4是采用现有工艺生成的铝衬垫的表面形貌示意图；如图所示，图中401表示，采用现有工艺淀积铝衬垫，铝衬垫表面产生的须状缺陷。
图5是采用本发明的工艺方法生成的铝衬垫的表面形貌示意图；如图所示，图中402表示，采用本发明提供的生成铝衬垫的工艺方法，形成的铝衬垫表面产生的须状缺陷。
对比图4和图5，不难发现，同样在以2um为单位的测量条件下，现有工艺生成的铝衬垫表面的须状缺陷的颗粒大小大于采用本发明的工艺方法生成的铝衬垫的表面的须状缺陷的颗粒大小，即采用本发明提供的生长铝衬垫的方法可以有效减小须状缺陷。
图6是采用现有工艺生成的铝衬垫表面用暗场扫描仪捕捉到的须状缺陷数量示意图；如图所示，图中501表示，采用现有工艺生成的铝衬垫表面产生的须状缺陷；根据图中显示可以知道，一张晶圆片中的很大部分芯片均产生了很多须状缺陷。
图7是采用本发明的工艺方法生成的铝衬垫表面用暗场扫描仪捕捉到的须状缺陷数量示意图；如图所示，图中502表示，采用本发明提供的生成铝衬垫的工艺方法，形成的铝衬垫的表面的须状缺陷；根据图中显示可以知道，一张晶圆片中的少部分芯片产生了少量的须状缺陷。
对比图6和图7，不难发现，采用本发明提供的生成铝衬垫的工艺方法，形成的铝衬垫的表面的须状缺陷比采用现有工艺生成的铝衬垫的表面的须状缺陷少，由此可以得出，采用本发明可以有效减少铝衬垫的表面的须状缺陷。
图8是采用本发明的工艺方法生成的36000A的铝衬垫失效分析切片后的结构示意图；如图所示，图中601是半导体衬底，602是金属层铜，603是铝衬垫，604是钝化层。钝化层604部分被刻蚀，从而露出金属互连层铜602，通过本发明提供的工艺方法生成的铝衬垫603，部分与金属互连层铜602接触，从而达到导电能力，部分与钝化层604接触，达到绝缘的效果。失效分析切片的结果表明，通过本发明提供的工艺方法生成的铝衬垫，台阶覆盖能力良好，且两层界面之间表面介质层也得到了控制。
综上所述，本发明通过将铝衬垫分为两层来分别沉积，第一层铝沉积在低温下用增大靶材直流电功率的方法生长薄的一层铝层，第二层铝沉积在高温下生长。较低的反应温度使得第一铝层的晶粒较小，表面平整，表面介质层也得到了有效的控制，在后续的金属线图形形成过程中容易被蚀刻掉；同时，在低温生长铝层时加大了靶材直流电功率，溅射出来的铝离子具有较大的动能，从而实现了很好的钝化层台阶覆盖能力，在高温环境下生长第二铝层时，由于有了冷却缓冲时间，晶圆表面温度会下降，而且下层第一铝层介质表面平整，从而容易释放应力，减少了须状缺陷。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的申请专利范围，所以凡运用本发明说明书及图示内容所作出的等效变化，均包含在本发明的保护范围内。

Claims (10)

1.一种减少铝衬垫表面缺陷的方法，应用于一具有半导体结构的衬底上，其特征在于，包括以下步骤：
步骤1：将所述衬底置入一第一反应腔中，同时启动设置在第一反应腔中的第一加热装置；
步骤2：向所述第一反应腔内通入气体，进行第一层铝沉积工艺，于所述衬底的上表面制备第一铝层；
步骤3：将所述上表面制备有第一铝层的衬底移入第二反应腔中，同时启动设置在第二反应腔内的第二加热装置；
步骤4：向所述第二反应腔内通入气体，进行第二层铝沉积工艺，于所述衬底的上表面制备第二铝层；
其中，所述第一铝层和所述第二铝层构成一铝衬垫。
2.如权利要求1所述的减少铝衬垫表面缺陷的方法，其特征在于，还包括制备所述具有半导体结构的衬底的工艺，该衬底的制备工艺包括：
于所述衬底的上表面沉积一金属连接层后，沉积一钝化层覆盖于所述金属连接层的上表面；
部分刻蚀所述钝化层至所述金属连接层的上表面，形成连接凹槽；
其中，所述第一铝层覆盖于所述钝化层的上表面及所述连接凹槽的侧壁及底部。
3.如权利要求1所述的减少铝衬垫表面缺陷的方法，其特征在于，所述第一铝层的厚度是所述铝衬垫厚度的1/8~1/4。
4.如权利要求1至3中任意一项所述的减少铝衬垫表面缺陷的方法，其特征在于，所述第一铝层的厚度为2000A~8000A。
5.如权利要求1所述的减少铝衬垫表面缺陷的方法，其特征在于，在所述第一层铝沉积工艺中，所述第一反应腔内的温度T1为100℃≤T1≤220℃。
6.如权利要求5所述的减少铝衬垫表面缺陷的方法，其特征在于，在所述第一层铝沉积工艺中，所述第一反应腔内的温度是200℃。
7.如权利要求1所述的减少铝衬垫表面缺陷的方法，其特征在于，在所述第二层铝沉积工艺中，所述第二反应腔内的温度T2为250℃≤T2≤300℃。
8.如权利要求7所述的减少铝衬垫表面缺陷的方法，其特征在于，在所述第二层铝沉积工艺中，所述第二反应腔内的温度是270℃。
9.如权利要求1所述的减少铝衬垫表面缺陷的方法，其特征在于，还包括利用第一铝靶材进行所述第一层铝沉积工艺，且施加在所述铝靶材上的直流电功率P1为28KW≤P1≤35KW。
10.如权利要求1所述的减少铝衬垫表面缺陷的方法，其特征在于，还包括利用第二铝靶材进行所述第二层铝沉积工艺，且施加在所述铝靶材上的直流电功率P2为20KW≤P2≤25KW。
CN201310054748.5A 2013-02-20 2013-02-20 一种减少铝衬垫表面缺陷的方法 Active CN103165483B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310054748.5A CN103165483B (zh) 2013-02-20 2013-02-20 一种减少铝衬垫表面缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310054748.5A CN103165483B (zh) 2013-02-20 2013-02-20 一种减少铝衬垫表面缺陷的方法

Publications (2)

Publication Number Publication Date
CN103165483A true CN103165483A (zh) 2013-06-19
CN103165483B CN103165483B (zh) 2015-08-19

Family

ID=48588463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310054748.5A Active CN103165483B (zh) 2013-02-20 2013-02-20 一种减少铝衬垫表面缺陷的方法

Country Status (1)

Country Link
CN (1) CN103165483B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280411A (zh) * 2013-05-23 2013-09-04 上海华力微电子有限公司 铝衬垫形成方法
CN103871842A (zh) * 2014-03-19 2014-06-18 武汉新芯集成电路制造有限公司 一种降低铝焊板突起的方法
CN106531637A (zh) * 2016-12-05 2017-03-22 武汉新芯集成电路制造有限公司 一种改善铝膜缺陷的方法
CN108389832A (zh) * 2018-02-07 2018-08-10 上海华虹宏力半导体制造有限公司 金属铝填孔的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786240A (zh) * 2019-01-22 2019-05-21 上海华虹宏力半导体制造有限公司 一种金属层的形成方法、半导体器件及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6083832A (en) * 1997-10-21 2000-07-04 Nec Corporation Method of manufacturing semiconductor device
CN101312154A (zh) * 2007-01-18 2008-11-26 三星电子株式会社 具有金属互连的半导体器件、制造方法及半导体集群设备
CN101882588A (zh) * 2009-05-06 2010-11-10 中芯国际集成电路制造(北京)有限公司 减少铝衬垫表面须状缺陷的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6083832A (en) * 1997-10-21 2000-07-04 Nec Corporation Method of manufacturing semiconductor device
CN101312154A (zh) * 2007-01-18 2008-11-26 三星电子株式会社 具有金属互连的半导体器件、制造方法及半导体集群设备
CN101882588A (zh) * 2009-05-06 2010-11-10 中芯国际集成电路制造(北京)有限公司 减少铝衬垫表面须状缺陷的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280411A (zh) * 2013-05-23 2013-09-04 上海华力微电子有限公司 铝衬垫形成方法
CN103871842A (zh) * 2014-03-19 2014-06-18 武汉新芯集成电路制造有限公司 一种降低铝焊板突起的方法
CN103871842B (zh) * 2014-03-19 2017-03-15 武汉新芯集成电路制造有限公司 一种降低铝焊板突起的方法
CN106531637A (zh) * 2016-12-05 2017-03-22 武汉新芯集成电路制造有限公司 一种改善铝膜缺陷的方法
CN108389832A (zh) * 2018-02-07 2018-08-10 上海华虹宏力半导体制造有限公司 金属铝填孔的方法
CN108389832B (zh) * 2018-02-07 2020-06-09 上海华虹宏力半导体制造有限公司 金属铝填孔的方法

Also Published As

Publication number Publication date
CN103165483B (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
CN100481380C (zh) 半导体元件中内连线结构的制造方法
CN103165483A (zh) 一种减少铝衬垫表面缺陷的方法
CN102222643B (zh) 集成电路制作过程中冗余金属填充的方法及半导体器件
CN102790009B (zh) 降低铜电镀工艺中边缘效应的方法及铜互连结构制造方法
CN102208363A (zh) 一种形成穿透硅通孔的方法
CN103219416A (zh) 一种晶体硅太阳电池局域背表面场的制备方法
CN103026466A (zh) 形成互连结构的方法
CN103972160A (zh) 一种降低在线wat测试对铜互连可靠性影响的方法
CN111276542B (zh) 沟槽型mos器件及其制造方法
US20120032339A1 (en) Integrated circuit structure with through via for heat evacuating
US7939421B2 (en) Method for fabricating integrated circuit structures
CN108766953B (zh) 半导体器件及其形成方法
CN102184868A (zh) 提高沟槽栅顶角栅氧可靠性的方法
EP3364454A1 (en) Semiconductor device
US20120273948A1 (en) Integrated circuit structure including a copper-aluminum interconnect and method for fabricating the same
CN104037118A (zh) 一种半导体器件的制备方法
CN102420173B (zh) 一种提高铜互连可靠性的表面处理方法
CN102437100A (zh) 一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法
US20150130064A1 (en) Methods of manufacturing semiconductor devices and a semiconductor structure
CN101882597A (zh) 降低连接孔接触电阻的方法
CN102005397B (zh) 提高芯片键合块抗腐蚀性的方法
CN103280411A (zh) 铝衬垫形成方法
CN101740467B (zh) 半导体制造铝金属线制程
CN105448644A (zh) 半导体结构的形成方法
TW200539354A (en) Low temperature method for metal deposition

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant