CN104037118A - 一种半导体器件的制备方法 - Google Patents

一种半导体器件的制备方法 Download PDF

Info

Publication number
CN104037118A
CN104037118A CN201310068220.3A CN201310068220A CN104037118A CN 104037118 A CN104037118 A CN 104037118A CN 201310068220 A CN201310068220 A CN 201310068220A CN 104037118 A CN104037118 A CN 104037118A
Authority
CN
China
Prior art keywords
layer
groove
aluminum material
dielectric layer
metallic aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310068220.3A
Other languages
English (en)
Other versions
CN104037118B (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310068220.3A priority Critical patent/CN104037118B/zh
Publication of CN104037118A publication Critical patent/CN104037118A/zh
Application granted granted Critical
Publication of CN104037118B publication Critical patent/CN104037118B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体器件的制备方法，包括：提供半导体衬底；在所述半导体衬底上依次形成阻挡层、金属铝材料层、停止层和掩膜层的叠层；图案化所述叠层，以形成第一沟槽；在所述第一沟槽的侧壁上形成第一介电层，并覆盖所述掩膜层；沉积导电材料，以填充所述第一沟槽，并平坦化至所述停止层；去除所述停止层和所述金属铝材料层，以形成第二沟槽；沉积第二介电层，以覆盖所述第二沟槽的侧壁；沉积第三介电层，以填充部分所述第二沟槽，并形成空气间隙。在本发明中选用金属铝材料层代替低K材料层作为牺牲层，可以大大的降低器件的制作成本，简化工艺过程，提高生产效率和器件的良率。

Description

一种半导体器件的制备方法
技术领域
本发明涉及半导体制造领域，具体地，本发明涉及一种半导体器件的制备方法。
背景技术
对超大规模集成电路制造产业而言，随着MOSFET(金属氧化物半导体场效应晶体管)装置尺寸的不断减小，半导体制作工艺已经进入深亚微米时代，且向超深亚微米发展，然而随着集成电路密度不断提高的结果，却造成各金属导线之间的时间延迟问题堆积成电路的运作效能的影响日益显著，尤其当制程线宽降到0.13微米以下的半导体制程时，时间延迟对组件运作效能所造成的影响更为明显。
半导体器件的时间延迟可以用金属导线的电阻和导线间的寄生电容的乘积表示，目前最有效地措施是降低电阻和/或降低金属导线之间的寄生电容，以增加金属内联机的传输速度同时减小电能消耗。
在现有技术中，降低金属导线之间寄生电容的主要方法为采用低K材料，所述低K材料具有低介电常数、低应力以及优异的机械强度和化学热稳定性被广泛的应用，例外，由于空气的理想介电常数接近于1，通常使用空气（air）作为金属内联机的绝缘物质，以降低金属导线间的寄生电容。
嵌入布线结构通常是在绝缘膜上形成的布线沟或者连接孔等布线沟槽，利用镶嵌技术的布线形成嵌入布线材料，现有技术中在形成空气间隙（airgap）时通常选用低K材料层作为牺牲层，但是由于低K材料不仅价格昂贵，而且其可靠度、稳定性等都存在隐患，使器件的生产成本提高，良率降低，给生产带来不利影响。
现有技术中还有通过使用旋转热降解聚合物（spin-on thermal degradablepolymer）和硬掩膜层来形成多层次（multi-level）的空气间隙（air gap），以解决现有技术中存在的生产成本高以及制备过程工艺复杂的问题，但是效果不够理想，仍需要进一步提高。
因此，随着半导体器件尺寸进一步降低，在降低器件寄生电容，提高器件性能的同时，如何降低生产成本、简化工艺过程成为亟需解决的问题，成为制约空气间隙（air gap）发展和应用的关键问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：
提供半导体衬底；
在所述半导体衬底上依次形成阻挡层、金属铝材料层、停止层和掩膜层的叠层；
图案化所述叠层，以形成第一沟槽；
在所述第一沟槽的侧壁上形成第一介电层，并覆盖所述掩膜层；
沉积导电材料，以填充所述第一沟槽，并平坦化至所述停止层；
去除所述停止层和所述金属铝材料层，以形成第二沟槽；
沉积第二介电层，以覆盖所述第二沟槽的侧壁；
沉积第三介电层，以填充部分所述第二沟槽，并形成空气间隙。
作为优选，所述阻挡层为含碳的氮化硅材料。
作为优选，所述停止层为BN，以作为平坦化停止层。
作为优选，所述掩膜层为TiN。
作为优选，所述第一沟槽的形成方法为：
在所述掩膜层上形成图案化的光刻胶层，以所述光刻胶为掩膜进行干法蚀刻至所述半导体衬底，以形成所述第一沟槽，然后去除所述光刻胶层。
作为优选，所述干法蚀刻中选用BCl3和Cl2。
作为优选，所述第一介电层包括SiC、SiN、BN中的一种或多种。
作为优选，所述方法还包括在所述第一介电层上沉积铜扩散阻挡层的步骤。
作为优选，所述铜扩散阻挡层为Ta或TaN。
作为优选，所述导电材料为Cu。
作为优选，所述沉积导电材料的步骤包括：先沉积金属Cu的种子层，之后通过电化学镀铜的方法形成金属Cu。
作为优选，所述金属铝材料层选用物理气相沉积法或化学气相沉积法形成。
作为优选，所述金属铝材料层选用电子束蒸发、等离子体喷射沉积和溅射沉积中的一种方法形成。
作为优选，所述金属铝材料层的厚度为100-8000埃。
作为优选，选用干法蚀刻或者湿法清洗的方法去除所述金属铝材料层。
作为优选，所述干法蚀刻选用Cl2和BCl3，所述湿法清洗选用HCl和NaOH以去除所述金属铝材料层。
作为优选，所述干法蚀刻中BCl3和Cl2的气体流量为10-2000sccm，所述蚀刻压力为30mTorr-0.15atm，蚀刻时间为5-1200s。
作为优选，所述第二介电层为SiN层，所述第二介电层通过低温ALD方法沉积。
作为优选，所述第三介电层为低K介电层、氧化物层、SiN和SiCN中的一种或多种。
作为优选，在形成所述第一沟槽后，还包括湿法清洗的步骤，以扩大所述第一沟槽的尺寸。
在本发明中选用金属铝材料层代替低K材料层作为牺牲层，不仅可以提高消除低K材料的不稳定带来的不利影响，而且所述金属铝材料层作为牺牲层可以大大降低器件的制作成本，简化工艺过程，提高生产效率和器件的良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为在衬底上形成阻挡层、金属铝材料层、停止层和掩膜层的叠层后的剖面示意图；
图2为形成第一沟槽后的剖面示意图；
图3为扩大所述第一沟槽开口尺寸后的剖面示意图；
图4为形成第一介电层后的剖面示意图；
图5为沉积导电材料后的剖面示意图；
图6为执行平坦化步骤后的剖面示意图；
图7为去除所述金属铝材料层后的剖面示意图；
图8为沉积第二介电层后的剖面示意图；
图9为沉积第三介电层后的剖面示意图；
图10制备所述半导体器件的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述半导体器件的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
在本发明中所述器件结构可以为单镶嵌或者双镶嵌结构器件，下面，参照图1-9和图10对所述半导体器件的制备方法进行详细的解释。
首先，提供半导体衬底，所述衬底在图中未示出；具体地，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。
为了形成金属互联结构，在所述衬底上形成层间介质材料层(interlayerdielectric,ILD)，用作集成电路封装中多层金属布线间的层间绝缘，可以选用先进封装用聚合物ILD材料，例如聚酰亚胺(PI)、聚苯并噁唑(PBO)以及苯并环丁烯(BCB)等材料，但不局限于上述示例。在该层间介质材料层中形成接触孔，具体形成方法为蚀刻所述层间介质材料层，形成沟道然后填充导电材料从而形成接触塞，用于后续过程中的电连接。作为优选，所述衬底和所述层间介质材料层之间形成停止层，以保护所述衬底以及衬底中的有源器件不被损坏，上述结构在图中均为示出。
然后参照图1，在所述半导体衬底上形成阻挡层101、金属铝材料层102、停止层103、掩膜层104，作为优选，还可以在所述掩膜层104上形成底部抗反射层（BARC）或氧化物层。
具体地，所述阻挡层101位于层间介质材料层(interlayer dielectric,ILD)（图中未示出）上方，在蚀刻过程中用于保护位于下方的各种有源器件以及衬底材料等，所述第一蚀刻停止层可以是SiN、SiC、含碳的氮化硅材料（NDC）中的一种，在一个实施例中使用CVD的方法来形成具有100-1000埃的NDC层。
然后在所述阻挡层上沉积介质层，现有技术中大都选用低K材料层，为了克服低K材料价格昂贵、生产成本高的问题，选用金属铝材料层，所述金属铝材料层作为后段制程中的内电层（internal layer），不仅可以消除低K材料的不稳定带来的不利影响，而且所述金属铝材料层作为牺牲层可以大大降低器件的制作成本，简化工艺过程，提高生产效率和器件的良率。
所述金属铝材料层102要选用物理气相沉积法和化学气相沉积法，具体地，可以选用蒸发、电子束蒸发、等离子体喷射沉积以及溅射，优选等离子体喷射沉积以及溅射法形成所述金属铝材料层102。作为优选，所述金属铝材料层102的厚度为100-8000埃，所述金属铝材料层102的厚度并不局限于某一数值或者范围内，可以根据需要进行调整。
其中，所述停止层103为平坦化停止层103，在所述第一沟槽中形成导电材料后进行平坦化时作为停止层103，以防止金属铝材料层102在平坦化过程中被腐蚀。作为优选，所述停止层103为BN。
所述掩膜层104为多个掩膜层形成的掩膜叠层，至少包含一金属硬掩膜层，所述金属硬掩膜层为TiN层，作为优选，在所述金属硬掩膜层和所述金属铝材料层102之间还可以进一步包含氧化物硬掩膜层，所述氧化物硬掩膜层可以为氮化物或氧化物，可以选用等离子增强氮化硅层（PESIN）层、等离子增强正硅酸乙酯（PETEOS）层、SiN层以及正硅酸乙酯（TEOS）层中的一种或多种的组合，在本发明的优选实施方式中，所述硬掩膜叠层优选为黑金刚石（BD）硬掩膜层和TEOS层的组合，所述BD硬掩膜层的厚度为400-2000埃，所述TEOS层的厚度为400-2000埃；作为优选，所述硬掩膜叠层的沉积方法可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种，优选化学气相沉积（CVD）法。
然后图案化所述叠层至所述阻挡层101，以形成第一沟槽。
参照图2，在所述掩膜层104上形成图案化的光刻胶层，以所述光刻胶层为掩膜进行干法蚀刻至所述衬底，以形成多个第一沟槽，然后去除所述光刻胶层，为了进一步提高蚀刻效果，在沉积光刻胶之前在所述掩膜层104上还可以进一步沉积有机分布层（Organic distribution layer,ODL）（图中未示出），含硅的底部抗反射涂层（Si-BARC）（图中未示出）。
该蚀刻过程选用干法蚀刻或者湿法蚀刻，优选干法蚀刻，在所述干法蚀刻中可以选用BCl3和Cl2，其中气体流量为5-2000sccm，优选为40-200sccm，所述蚀刻压力为20mTorr-0.20atm，蚀刻时间为5-1000s，但并不局限于所列举的数值范围。
蚀刻所述叠层至所述阻挡层101，以露出位于所述阻挡层101下的金属布线，形成金属互连结构，在该过程中所述蚀刻过程也可以分成多步进行，例如首先蚀刻所述叠层至金属铝材料层102，然后进一步选择蚀刻气体以及流量、时间蚀刻所述阻挡层101，以提高蚀刻选择比。
参照图3，湿法清洗，以去除所述掩膜层104并扩大所述第一沟槽的尺寸。
具体地，首先去除所述光刻胶层，可以选用氧化灰化法去除，本领域技术人员选择常用手段，在此不再赘述，然后进行湿法清洗（Wet clean），以去除所述掩膜层104至所述并扩大所述第一沟槽的关键尺寸。
具体地，选用H2SO4及H2O2溶液的混和液，其体积比为H2SO4:H2O2=10:14，所述H2SO4及H2O2溶液的质量分数为98%和30%，作为优选，所述清洗时间为1-200s，为了获得更好的清洗效果，所述湿法清洗进行加热，加热至50-150℃，并在清洗的过程中不断地补充H2O2。最终得到如图3所示的示意性图案。
参照图4，在所述第一沟槽的侧壁上形成第一介电层106，并覆盖所述停止层103。
具体地，在所述衬底上沉积第一介电层106，所述第一介电层106共形覆盖所述衬底，在所述沟槽的侧壁上、以及所述停止层103上面均沉积一层第一介电层106，以包覆所述沟槽水平面以及侧壁，同时覆盖所述导电材料的水平面，所述第一介电层106为SiC、SiN、BN层中的一种或多种，优选首先在所述衬底上沉积SiC层和SiN层，然后接着沉积BN层。
参照图5-6，沉积导电材料107，以填充所述第一沟槽，并平坦化至所述停止层103。
具体地，所述导电材料107可以选用铜、金、银、钨及其他类似材料，优选金属铜作为导电材料107，可以通过物理气相沉积（PVD）法或者电化学镀铜（ECP）的方法填充所述沟槽并覆盖所述氧化物层，优选电化学镀铜（ECP）的方法形成所述金属铜填充所述第一沟槽。
作为优选，为了防止后续步骤中沉积的导电材料铜在高温条件下的扩散，在所述第一介电层106上形成铜扩散阻挡层，所述铜扩散阻挡层包括Ta或TaN。
具体地，根据本发明的一具体实施方式，首先在所述铜扩散阻挡层上沉积金属铜的种子层，所述种子层的沉积方法可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等，然后选用电化学镀铜（ECP）的方法形成所述金属铜，选用电化学镀铜（ECP）的方法时铜镀层厚度（um）=电流密度(ASF)×电镀时间(min)×电镀效率×0.0202；一般电镀铜电流效率为90-100%，在本发明中需要填充所述沟槽，因此在电镀时需要使用添加剂，所述添加剂为平坦剂（LEVELER），加速剂（ACCELERATORE）和抑制剂（SUPPRESSOR）。
作为优选，在形成所述金属铜形成后还可以进一步包含退火的步骤，退火可以在80-160℃下进行2-4小时，以促使铜重新结晶，长大晶粒，降低电阻和提高稳定性。
接着平坦化所述金属铜材料至所述停止层103，参照图6，所述停止层103作为平坦化步骤中的停止层103，以防止该平坦化过程中对金属铝材料层102造成腐蚀。
参照图7，去除所述金属铝材料层102和剩余所述停止层103，以形成多个第二沟槽10和20。
具体地，选用干法或者湿法蚀刻去除所述金属铝材料层102和剩余所述停止层103，当选用干法蚀刻时，可以选用Cl2等离子体或Cl2和BCl3的组合，在本发明的一具体实施方式中，所述干法蚀刻可以选用BCl3和Cl2，其中气体流量为10-2000sccm，优选为50-200sccm，所述蚀刻压力为30mTorr-0.15atm，蚀刻时间为5-1200s，但并不局限于所列举的数值范围；当选用湿法蚀刻时，可以选用HCl和NaOH的组合，其中选用较稀的HCl和NaOH水溶液，HCl的浓度为9.5%-10.5%（质量分数），所述NaOH水溶液的浓度为0.1-1.2mol/L，但并不局限于所述浓度，所述金属铝材料层102和剩余所述停止层103的去除方法也并不局限于该实施例。
去除所述金属铝材料层102后，在阻挡层101上形成多个第二沟槽，例如沟槽10，沟槽20，根据器件的需要形成第二沟槽的数目以及沟槽的关键尺寸，并不局限于某一数值，所述沟槽部分用于形成空气隙，部分用于填充介电材料。
参照图8，在所述衬底上沉积第二介电层108，以在所述第二沟槽的侧壁上形成覆盖层。
具体地，在所述衬底上毯覆性的沉积第二介电层108，以覆盖所述衬底，在所述沟槽的侧壁以及导电材料107的水平方向的上方形成台阶式覆盖（stepcoverage），其中所述第一介电层106的形成可以进一步提高所述空气间隙（airgap）的机械强度，提高器件的稳定性，作为优选，所述第二介电层108为SiN层，所述SiN层通过低温原子层沉积（Low temperature atomic layerdeposition）的方法形成。
参照图9，在所述衬底上沉积第三介电层109，以填充部分所述第二沟槽，并形成多个空气间隙。
具体地，沉积第三介电层109，以填充部分所述沟槽，例如填充所述沟槽20，并在所述导电材料107形成的金属连线之间形成数个空气间隙（airgap），所述空气间隙（air gap）由沟槽10形成，作为优选，所述第三介电层109为低K介电层、氧化物层、SiN和SiCN中的一种或多种；进一步，首先在所述衬底上沉积低K材料层，然后沉积氧化物层以填充所述沟槽，所述氧化层的沉积，可以进一步的加强所述空气间隙（air gap）隔离结构的机械强度。作为进一步的优选，所述氧化物层为二氧化硅层。
参照图10，其中示出了本发明所述半导体器件的制造方法，具体地包括以下步骤：
步骤201提供半导体衬底；
步骤202在所述半导体衬底上依次形成阻挡层、金属铝材料层、停止层和掩膜层的叠层；
步骤203图案化所述叠层，以形成第一沟槽；
步骤204在所述第一沟槽的侧壁上形成第一介电层，并覆盖所述掩膜层；
步骤205沉积导电材料，以填充所述第一沟槽，并平坦化至所述停止层；
步骤206去除所述停止层和所述金属铝材料层，以形成第二沟槽；
步骤207沉积第二介电层，以覆盖所述第二沟槽的侧壁；
步骤208沉积第三介电层，以填充部分所述第二沟槽，并形成空气间隙。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (20)

1.一种半导体器件的制备方法，包括：
提供半导体衬底；
在所述半导体衬底上依次形成阻挡层、金属铝材料层、停止层和掩膜层的叠层；
图案化所述叠层，以形成第一沟槽；
在所述第一沟槽的侧壁上形成第一介电层，并覆盖所述掩膜层；
沉积导电材料，以填充所述第一沟槽，并平坦化至所述停止层；
去除所述停止层和所述金属铝材料层，以形成第二沟槽；
沉积第二介电层，以覆盖所述第二沟槽的侧壁；
沉积第三介电层，以填充部分所述第二沟槽，并形成空气间隙。
2.根据权利要求1所述的方法，其特征在于，所述阻挡层为含碳的氮化硅材料。
3.根据权利要求1所述的方法，其特征在于，所述停止层为BN，以作为平坦化停止层。
4.根据权利要求1所述的方法，其特征在于，所述掩膜层为TiN。
5.根据权利要求1所述的方法，其特征在于，所述第一沟槽的形成方法为：
在所述掩膜层上形成图案化的光刻胶层，以所述光刻胶层为掩膜进行干法蚀刻至所述半导体衬底，以形成所述第一沟槽，然后去除所述光刻胶层。
6.根据权利要求5所述的方法，其特征在于，所述干法蚀刻中选用BCl3和Cl2。
7.根据权利要求1所述的方法，其特征在于，所述第一介电层包括SiC、SiN、BN中的一种或多种。
8.根据权利要求1所述的方法，其特征在于，所述方法还包括在所述第一介电层上沉积铜扩散阻挡层的步骤。
9.根据权利要求8所述的方法，其特征在于，所述铜扩散阻挡层为Ta或TaN。
10.根据权利要求1所述的方法，其特征在于，所述导电材料为Cu。
11.根据权利要求1或10所述的方法，其特征在于，所述沉积导电材料的步骤包括：先沉积金属Cu的种子层，之后通过电化学镀铜的方法形成金属Cu。
12.根据权利要求1所述的方法，其特征在于，所述金属铝材料层选用物理气相沉积法或化学气相沉积法形成。
13.根据权利要求1或12所述的方法，其特征在于，所述金属铝材料层选用电子束蒸发、等离子体喷射沉积和溅射沉积中的一种方法形成。
14.根据权利要求1所述的方法，其特征在于，所述金属铝材料层的厚度为100-8000埃。
15.根据权利要求1所述的方法，其特征在于，选用干法蚀刻或者湿法清洗的方法去除所述金属铝材料层。
16.根据权利要求15所述的方法，其特征在于，所述干法蚀刻选用Cl2和BCl3，所述湿法清洗选用HCl和NaOH以去除所述金属铝材料层。
17.根据权利要求16所述的方法，其特征在于，所述干法蚀刻中BCl3和Cl2的气体流量为10-2000sccm，所述蚀刻压力为30mTorr-0.15atm，蚀刻时间为5-1200s。
18.根据权利要求1所述的方法，其特征在于，所述第二介电层为SiN层，所述第二介电层通过低温ALD方法沉积。
19.根据权利要求1所述的方法，其特征在于，所述第三介电层为低K介电层、氧化物层、SiN和SiCN中的一种或多种。
20.根据权利要求1所述的方法，其特征在于，在形成所述第一沟槽后，还包括湿法清洗的步骤，以扩大所述第一沟槽的尺寸。
CN201310068220.3A 2013-03-04 2013-03-04 一种半导体器件的制备方法 Active CN104037118B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310068220.3A CN104037118B (zh) 2013-03-04 2013-03-04 一种半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310068220.3A CN104037118B (zh) 2013-03-04 2013-03-04 一种半导体器件的制备方法

Publications (2)

Publication Number Publication Date
CN104037118A true CN104037118A (zh) 2014-09-10
CN104037118B CN104037118B (zh) 2017-02-01

Family

ID=51467839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310068220.3A Active CN104037118B (zh) 2013-03-04 2013-03-04 一种半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN104037118B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835908A (zh) * 2015-04-17 2015-08-12 上海华虹宏力半导体制造有限公司 用于3d amr的氮化钽刻蚀方法
CN105990094A (zh) * 2015-02-05 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种psm对准标记结构的制备方法
CN107240573A (zh) * 2016-03-28 2017-10-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN112582335A (zh) * 2019-09-29 2021-03-30 芯恩（青岛）集成电路有限公司 一种半导体器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110217838A1 (en) * 2010-03-05 2011-09-08 Asm Japan K.K. Method for forming interconnect structure having airgap
CN102364670A (zh) * 2011-09-15 2012-02-29 上海华力微电子有限公司 金属铜大马士革互联结构的制造方法
CN102683274A (zh) * 2012-06-05 2012-09-19 上海集成电路研发中心有限公司 应用于铜互连的空气间隔工艺
CN102881638A (zh) * 2012-09-17 2013-01-16 上海华力微电子有限公司 一种带有空气间隙的大马士革工艺
CN102931131A (zh) * 2012-09-17 2013-02-13 上海华力微电子有限公司 一种形成第一铜金属层的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110217838A1 (en) * 2010-03-05 2011-09-08 Asm Japan K.K. Method for forming interconnect structure having airgap
CN102364670A (zh) * 2011-09-15 2012-02-29 上海华力微电子有限公司 金属铜大马士革互联结构的制造方法
CN102683274A (zh) * 2012-06-05 2012-09-19 上海集成电路研发中心有限公司 应用于铜互连的空气间隔工艺
CN102881638A (zh) * 2012-09-17 2013-01-16 上海华力微电子有限公司 一种带有空气间隙的大马士革工艺
CN102931131A (zh) * 2012-09-17 2013-02-13 上海华力微电子有限公司 一种形成第一铜金属层的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990094A (zh) * 2015-02-05 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种psm对准标记结构的制备方法
CN105990094B (zh) * 2015-02-05 2019-03-12 中芯国际集成电路制造(上海)有限公司 一种psm对准标记结构的制备方法
CN104835908A (zh) * 2015-04-17 2015-08-12 上海华虹宏力半导体制造有限公司 用于3d amr的氮化钽刻蚀方法
CN107240573A (zh) * 2016-03-28 2017-10-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN107240573B (zh) * 2016-03-28 2020-06-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN112582335A (zh) * 2019-09-29 2021-03-30 芯恩（青岛）集成电路有限公司 一种半导体器件及其制备方法
CN112582335B (zh) * 2019-09-29 2023-08-11 芯恩（青岛）集成电路有限公司 一种半导体器件及其制备方法

Also Published As

Publication number Publication date
CN104037118B (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
US10177028B1 (en) Method for manufacturing fully aligned via structures having relaxed gapfills
US20160197038A1 (en) Self-aligned via interconnect structures
US9728504B2 (en) Interconnect structures and fabrication method thereof
US9576894B2 (en) Integrated circuits including organic interlayer dielectric layers and methods for fabricating the same
US9040417B2 (en) Semiconductor devices and methods of manufacture thereof
US9177858B1 (en) Methods for fabricating integrated circuits including barrier layers for interconnect structures
US10886169B2 (en) Airgap formation in BEOL interconnect structure using sidewall image transfer
CN107017225A (zh) 半导体结构及其形成方法
CN103811414B (zh) 铜蚀刻集成方法
US20150091172A1 (en) Pore sealing techniques for porous low-k dielectric interconnect
CN103730406A (zh) 一种双大马士革结构的制备方法
US9343435B2 (en) Semiconductor device and related manufacturing method
CN104037118A (zh) 一种半导体器件的制备方法
CN103050433A (zh) 半导体的接触孔结构及其制作方法
US20190311948A1 (en) Fully aligned via in ground rule region
US9831124B1 (en) Interconnect structures
US9613906B2 (en) Integrated circuits including modified liners and methods for fabricating the same
CN105244338A (zh) 用于半导体器件的接触及其形成方法
CN103956333A (zh) 基于中通孔制作方法的tsv、m1、ct金属层一次成型方法
CN104112701A (zh) 半导体结构及其制造方法
US9349608B2 (en) Methods of protecting a dielectric mask layer and related semiconductor devices
CN103681463A (zh) 一种双大马士革结构的制备方法
KR20110077964A (ko) 반도체 소자의 금속 배선 형성방법
KR20080002027A (ko) 반도체 소자의 제조방법
KR20080022383A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant