CN107240573B - 一种半导体器件及其制作方法和电子装置 - Google Patents

一种半导体器件及其制作方法和电子装置 Download PDF

Info

Publication number
CN107240573B
CN107240573B CN201610182177.7A CN201610182177A CN107240573B CN 107240573 B CN107240573 B CN 107240573B CN 201610182177 A CN201610182177 A CN 201610182177A CN 107240573 B CN107240573 B CN 107240573B
Authority
CN
China
Prior art keywords
gate structure
layer
forming
dielectric layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610182177.7A
Other languages
English (en)
Other versions
CN107240573A (zh
Inventor
韩秋华
吴端毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610182177.7A priority Critical patent/CN107240573B/zh
Publication of CN107240573A publication Critical patent/CN107240573A/zh
Application granted granted Critical
Publication of CN107240573B publication Critical patent/CN107240573B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种半导体器件及其制作方法和电子装置，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有若干栅极结构，在所述半导体衬底和所述栅极结构的侧壁上形成有接触孔蚀刻停止层，在所述接触孔蚀刻停止层上形成有第一介电层，以填充所述栅极结构之间的间隙；蚀刻去除所述栅极结构的侧壁上的所述接触孔蚀刻停止层，以在所述栅极结构和所述第一介电层之间形成沟槽；在所述沟槽中形成热降解聚合物，以填充所述沟槽；沉积第二介电层，以覆盖所述第一介电层、所述热降解聚合物和所述栅极结构；在所述栅极结构的外侧和/或所述栅极结构上形成接触插塞；执行加热步骤，以降解所述热降解聚合物，在所述栅极结构的外侧形成空气间隙。

Description

一种半导体器件及其制作方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法和电子装置。
背景技术
对于高容量的半导体存储装置需求的日益增加，这些半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，例如通过减小晶片尺寸和/或改变内结构单元而在单一晶片上形成多个存储单元。
随着半导体技术的发展，集成电路尤其是超大规模集成电路中的主要器件金属-氧化物-半导体场效应晶体管(简称MOSFET)的几何尺寸一直在不断缩小，器件关键尺寸的不断缩小使得栅介质等效氧化物厚度已小至纳米数量级，使器件制备面临极大的挑战。为此，现有技术已提出的解决方案是，采用金属栅和高介电常数(K)栅介质替代传统的重掺杂多晶硅栅和SiO2(或SiON)栅介质。
半导体器件尺寸的不断缩小使得器件中的寄生电容不断增加，例如在半导体器件中栅极与衬底之间的电容、栅极与源漏之间的电容、栅极与第一介电层之间的电容以及栅极与接触插塞之间的电容均不容程度的增加，特别是栅极与源漏之间的电容和栅极与接触插塞之间的电容严重影响了器件的性能。
因此需要对目前所述半导体器件的制作方法作进一步的改进，以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供了一种半导体器件的制作方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成有若干栅极结构，在所述半导体衬底和所述栅极结构的侧壁上形成有接触孔蚀刻停止层，在所述接触孔蚀刻停止层上形成有第一介电层，以填充所述栅极结构之间的间隙；
蚀刻去除所述栅极结构的侧壁上的所述接触孔蚀刻停止层，以在所述栅极结构和所述第一介电层之间形成沟槽；
在所述沟槽中形成热降解聚合物，以填充所述沟槽；
沉积第二介电层，以覆盖所述第一介电层、所述热降解聚合物和所述栅极结构；
在所述栅极结构的外侧和/或所述栅极结构上形成接触插塞；
执行加热步骤，以降解所述热降解聚合物，在所述栅极结构的外侧形成空气间隙。
可选地，所述热降解聚合物的分解温度小于400℃。
可选地，通过旋涂的方法在所述沟槽中形成所述热降解聚合物，以填充所述沟槽。
可选地，所述热降解聚合物的厚度为100～1000埃。
可选地，选用蚀刻选择比大于20:1的干法蚀刻或者湿法蚀刻去除所述栅极结构的侧壁上的所述接触孔蚀刻停止层。
可选地，所述沟槽的深度为5nm～50nm。
可选地，所述半导体衬底包括NMOS区域和PMOS区域，在所述NMOS区域中形成有NMOS金属栅极，在所述PMOS区域中形成有PMOS金属栅极。
可选地，在所述栅极结构的外侧和所述栅极结构上形成接触插塞的步骤包括：
在所述第二介电层上形成硬掩膜层和图案化的掩膜层；
以所述掩膜层为掩膜蚀刻所述硬掩膜层，以在所述硬掩膜层中形成若干接触孔开口图案；
以所述硬掩膜层为掩膜蚀刻所述第一介电层和第二介电层，以在所述栅极结构的外侧和/或所述栅极结构上形成接触孔开口，分别露出所述半导体衬底和/或所述栅极结构；
沉积导电材料以填充所述接触孔开口并平坦化，形成接触插塞；
去除所述硬掩膜层。
本发明还提供了一种半导体器件，所述半导体器件包括：
半导体衬底；
若干栅极结构，位于所述半导体衬底上方；
介电层，位于半导体衬底上方并且覆盖所述栅极结构；
空气间隙，位于所述栅极结构外侧的所述介电层中；
接触插塞，位于所述空气间隙的外侧和/或所述栅极结构的上方。
本发明还提供了一种电子装置，所述电子装置包括权利要求9所述的半导体器件。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件及其制作方法，在所述半导体器件的制备过程中在形成栅极结构之后在所述栅极结构的两侧形成接触孔蚀刻停止层，接着蚀刻所述栅极结构侧壁上的所述接触孔蚀刻停止层，以形成沟槽，接着在所述沟槽中形成热降解聚合物，以填充所述沟槽；接着在所述栅极结构的外侧和/或所述栅极结构上形成接触插塞；最后执行加热步骤，以降解所述热降解聚合物，在所述栅极结构的外侧形成空气间隙。通过形成热降解聚合物然后加热降解的方法在所述栅极结构的外侧形成空气间隙，所述空气间隙可以显著的减小栅极与源漏之间的电容和栅极与接触插塞之间的电容，进一步提高所述半导体器件的性能和良率，而且所述方法更加简洁，而且更加容易控制。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为本发明中所述半导体器件的制备工艺流程图；
图2a-2i为本发明中所述半导体器件的制备过程示意图；
图3为本发明中移动电话手机的示例的外部视图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制作方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成有若干栅极结构，在所述半导体衬底和所述栅极结构的侧壁上形成有接触孔蚀刻停止层，在所述接触孔蚀刻停止层上形成有第一介电层；
蚀刻去除所述栅极结构的侧壁上的所述接触孔蚀刻停止层，以在所述栅极结构和所述第一介电层之间形成沟槽；
在所述沟槽中形成热降解聚合物，以填充所述沟槽；
沉积第二介电层，以覆盖所述第一介电层、所述热降解聚合物和所述栅极结构；
在所述栅极结构的外侧和/或所述栅极结构上形成接触插塞；
执行加热步骤，以降解所述热降解聚合物，在所述栅极结构的外侧形成空气间隙。
其中，所述热降解聚合物是指在加热时所发生降解反应的聚合物，所述聚合物降解之后可以完全去除，从而形成空隙。
可选地，为了避免过高的温度对半导体器件，例如对金属栅极结构造成影响，所述热降解聚合物的分解温度小于400℃。
其中，所述热降解聚合物可以选用具有良好的填充的性能的材料，例如通过旋涂材料。
其中，所述热降解聚合物的厚度为100～1000埃。
在所述栅极结构的外侧形成所述空气间隙之后，从而避免了在所述栅极结构与所述源漏极以及接触插塞直接接触，形成了空气介质，所述空气间隙可以显著的减小栅极与源漏之间的电容和栅极与接触插塞之间的电容。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件及其制作方法，在所述半导体器件的制备过程中在形成栅极结构外侧的所述沟槽中形成热降解聚合物；然后在所述栅极结构的外侧和/或所述栅极结构上形成接触插塞；最后执行加热步骤，以降解所述热降解聚合物，在所述栅极结构的外侧形成空气间隙。通过形成热降解聚合物然后加热降解的方法在所述栅极结构的外侧形成空气间隙，所述空气间隙可以显著的减小栅极与源漏之间的电容和栅极与接触插塞之间的电容，进一步提高所述半导体器件的性能和良率，而且所述方法更加简洁，而且更加容易控制。
实施例一
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制作方法，下面结合附图对所述方法作进一步的说明。
其中，图2a-2i为本发明中所述半导体器件的制备过程示意图；图3为本发明中移动电话手机的示例的外部视图。
图1为本发明中所述半导体器件的制备工艺流程图，具体包括以下步骤：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干栅极结构，在所述半导体衬底和所述栅极结构的侧壁上形成有接触孔蚀刻停止层，在所述接触孔蚀刻停止层上形成有第一介电层，以填充所述栅极结构之间的间隙；
步骤S2：蚀刻去除所述栅极结构的侧壁上的所述接触孔蚀刻停止层，以在所述栅极结构和所述第一介电层之间形成沟槽；
步骤S3：在所述沟槽中形成热降解聚合物，以填充所述沟槽；
步骤S4：沉积第二介电层，以覆盖所述第一介电层、所述热降解聚合物和所述栅极结构；
步骤S5：在所述栅极结构的外侧和/或所述栅极结构上形成接触插塞；
步骤S6：执行加热步骤，以降解所述热降解聚合物，在所述栅极结构的外侧形成空气间隙。
下面以附图1中的工艺流程图为基础，对所述方法展开进行详细说明。
执行步骤一，提供半导体衬底201，在所述半导体衬底201上形成有若干栅极结构2041、2042，在所述半导体衬底和所述栅极结构的侧壁上形成有接触孔蚀刻停止202，在所述接触孔蚀刻停止层上形成有第一介电层203。
具体地，如图2a所示，所述半导体衬底201构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，半导体衬底201的构成材料选用单晶硅。
其中所述半导体衬底201具有第一器件类型区域和第二器件类型区域，并分别在所述第一器件类型区域和第二器件类型区域的所述半导体衬底上形成有第一伪栅极结构和第二伪栅极结构。
其中，所述第一器件类型区域为PMOS区域，所述第二器件类型区域为NMOS区域，或者，所述第一区域为NMOS区域，所述第二区域为PMOS区域。以下，主要以第一器件类型区域为PMOS区域，第二器件类型区域为NMOS区域的情况对本发明的制造方法进行阐述。
在半导体衬底201中形成有隔离结构，隔离结构可以为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，在本实施例中，隔离结构较佳地为浅沟槽隔离结构。
其中，所述栅极结构为金属栅极结构，在所述半导体衬底上形成有NMOS金属栅极和PMOS金属栅极，下面对所述NMOS金属栅极和PMOS金属栅极的形成方法做示例性的说明。
首先，在本发明的实施例中还可以包括在Si上的SiO2界面层，通过快速热氧化工艺(RTO)或原子层沉积工艺(ALD)来形成SiO2界面层。
在所述衬底上形成栅极材料层，在本发明中优选为硅或多晶硅层，作为优选，在所述半导体衬底上形成栅堆栈层，包括依次层叠的高K介电层、TiN覆盖层、多晶硅层，以及位于所述TiN覆盖层和多晶硅层之间的阻挡层；
具体地，在该衬底上形成栅极介电层，可以选用高K材料来形成所述栅极介电层，例如用在Hf02中引入Si、Al、N、La、Ta等元素并优化各元素的比率来得到的高K材料等。所述形成栅极介电层的方法可以是物理气相沉积工艺或原子层沉积工艺。
在本发明的实施例中，在所述SiO2界面层上形成HfAION栅极介电层，其厚度为15到60埃。之后，在栅极介电层上形成栅极堆栈结构的TiN覆盖层，然后在TiN层上沉积扩散阻挡层，可以是TaN层或AlN层。之后在扩散阻挡层上沉积包括多晶硅材料的栅极电极层。
蚀刻所述栅堆栈层以在所述衬底上形成虚设栅极结构；具体地，可以使用光刻工艺对以上步骤所形成的SiO2界面层高K介电层、TiN覆盖层、多晶硅层进行图案化处理，得到所述虚拟栅极结构。
可选地，进行形成偏移侧墙(offset spacer)的步骤。偏移侧墙的材料可以是氮化硅，氧化硅或者氮氧化硅等绝缘材料。偏移侧墙可以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。
作为优选，在该步骤中还可以包含以下步骤：
形成轻掺杂源极/漏极(LDD)于虚拟栅极结构任一侧的衬底中。所述形成LDD的方法可以是离子注入工艺或扩散工艺。所述LDD离子注入的离子类型根据将要形成的半导体器件的电性决定，在本发明中所述器件为NMOS器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合。根据所需的杂质离子的浓度，离子注入工艺可以一步或多步完成。
作为优选，在本发明中优选Halo Ldd离子注入的方法，所述Halo Ldd离子注入为选用一定角度的离子注入，在本发明中注入角度为25°～45°，优选为30°～35°，注入的能量以及剂量可以根据实际需要继续选择，在此不再赘述。
在衬底和上述步骤所形成的偏移侧墙上形成间隙壁(Spacer)，可以使用氮化硅、碳化硅、氮氧化硅或其组合的材料。可以在衬底上沉积第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁，所述间隙壁可以具有10-30nm的厚度。然后，用离子注入工艺或扩散工艺重掺杂源极和漏极(S/D)形成于栅极间隙壁任一侧的衬底中。还可以包括退火步骤、形成袋形注入区、NiSi沉积等步骤。
可选地，还可以执行应力记忆效应(Stress memorization technique，简称SMT)，以在所述器件制备工艺中引入应力，具体地，在器件源漏注入之后，沉积一层氮化硅薄膜保护层(cap layer)，紧接着进行源漏退火，在源漏退火过程中，会产生氮化硅薄膜保护层、多晶硅栅以及侧墙之间的热应力和内应力效应，所述应力会被记忆在多晶硅栅之中。然后，蚀刻去除所述氮化硅薄膜保护层，但记忆在多晶硅栅中的应力，仍然会传导到半导体器件的沟道之中。所述应力效果，对提高NMOS器件电子迁移率有益。
在本发明中为了证激活杂质又能抑制杂质的深度和横向扩散，执行完所述离子注入后还可以执行退火步骤，在本发明中可以选用快速热处理(RTP)退火工艺，包括均温退火(Soak Anneal)和尖峰退火(Spike Anneal)，所述均温退火可以同时完成激活掺杂元素并修复缺陷两项功能，所述尖峰退火主要用于激活掺杂元素。在实际操作中，可以根据需要对两种退火方式进行选择。
接着，在所述衬底上形成接触孔蚀刻停止层(CESL)，所述接触孔蚀刻停止层可包括一介电材料，如含硅材料、含氮材料、含碳材料、或相似物。
接触孔蚀刻停止层可包括数种蚀刻停止材料中的任意两种。非限制性示例包括导体蚀刻停止材料、半导体蚀刻停止材料和介电蚀刻停止材料。由于下面的额外描述中将变得更显而易见的原因，蚀刻停止层包括易受局部改变影响的蚀刻停止材料，其为蚀刻停止层提供区域特定的蚀刻选择性。
在本发明中所述接触孔蚀刻停止层可以选用氮化物层，其中所述氮化物可以选用SiCN、SiN、SiC、SiOF、SiON中的一种，但是所述接触孔蚀刻停止层并不局限于上述示例。
在该实施例中所述接触孔蚀刻停止层选用SiN层。
在所述接触孔蚀刻停止层上沉积第一介电层，覆盖所述虚设栅极结构并对第一介电层进行平坦化处理至所述虚设栅极结构的顶部。所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
然后去除所述虚设栅极结构的所述多晶硅层；
具体地，去除PMOS的虚设栅极，形成沟槽。所述去除的方法可以是光刻和蚀刻。在蚀刻过程中所用的气体包括HBr，其作为主要蚀刻气体；还包括作为刻蚀补充气体的O2或Ar，其可以提高刻蚀的品质。在该步骤之后，PMOS中的TaN或AlN层的最终厚度在10-30埃之间。
在所述阻挡层上形成金属栅极；具体地，进行形成PMOS金属栅极的步骤。所述金属栅极通过沉积多个薄膜堆栈形成。所述薄膜包括功函数金属层，阻挡层和金属铝材料层。所述阻挡层包括TaN、TiN、TaC、TaSiN、WN、TiAl、TiAlN或上述的组合。所述沉积阻挡层方法非限制性实例包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)。
在本发明的一个实施例中使用原子层沉积(ALD)、溅镀及物理气相沉积(PVD)的方法，所形成的阻挡层的厚度在10-100埃之间。所述功函数金属层包括一层或多层金属层。所述金属层可以是TiN、TaN、TiN和TaN、上述的组合。所述金属层可以用ALD、PVD或CVD的方法形成。优选地，所述功函数金属层的厚度在10-200埃之间。
所述金属铝材料层可以用CVD或PVD的方法进行沉积。在该导电层形成之后，在300-500摄氏度温度下进行退火。其在含氮环境中反应的时间为10-60分钟。最后进行导电层的平坦化，以除去沟槽以外的导电层而形成PMOS金属栅极。
然后去除所述NMOS区域中的虚设栅极结构并参照上述PMOS金属栅极的形成方法形成NMOS金属栅极，区别仅在于所述NMOS功函数层不同于PMOS功函数层。
其中，P型功函数层(PWF)的材料可以选择为但不限于TixN1-x、TaC、MoN、TaN或者其他适合的薄膜层。本实施例中，较佳地为TiN。可以采用CVD、ALD或者PVD等适合的工艺形成P型功函数层。P型功函数层的厚度范围为10埃至580埃所示。
N型功函数层(NWF)为NMOS功函数可调层，N型功函数层的材料可以选择为但不限于TaAlC、TaC、Ti、Al、TixAl1-x或者其他适合的薄膜层。
执行步骤二，蚀刻去除所述栅极结构的侧壁上的所述接触孔蚀刻停止层，以在所述栅极结构和所述第一介电层之间形成沟槽。
具体地，如图2b所示，所述接触孔蚀刻停止层为L形结构，如图2b所示，包括水平部分和竖直部分，在该步骤中进去出位于所述NMOS金属栅极结构和PMOS金属栅极结构侧壁上的竖直部分的所述接触孔蚀刻停止层，在该步骤中并非蚀刻至所述半导体衬底，而是蚀刻至水平厚度部分即停止，以在所述栅极结构和所述第一介电层之间形成沟槽。
可选地，所述沟槽的深度为5nm～50nm。
可选地，在该步骤中选用蚀刻选择比大于20:1的干法蚀刻或者湿法蚀刻去除所述栅极结构的侧壁上的所述接触孔蚀刻停止层。
具体地，当选用干法蚀刻时，可以选用CH3F和O2作为蚀刻气体，其中，所述CH3F的流量为20～200SCCM，O2的流量为2～200SCCM，蚀刻功率为100～1000w，蚀刻压力为2～50mt。
当选用湿法蚀刻时可以选用H3PO4作为蚀刻液进行蚀刻。
执行步骤三，在所述沟槽中形成热降解聚合物205，以填充所述沟槽。
具体地，如图2c所示，在该步骤中所述热降解聚合物(Thermal DegradablePolymer)是指在加热时所发生降解反应的聚合物，所述聚合物降解之后可以完全去除，从而形成空隙。
可选地，为了避免过高的温度对半导体器件，例如对金属栅极结构造成影响，所述热降解聚合物的分解温度小于400℃。
其中，所述热降解聚合物可以选用具有良好的填充的性能的材料，例如通过旋涂材料。
其中，所述热降解聚合物的厚度为100～1000埃。
在所述栅极结构的外侧形成所述空气间隙之后，从而避免了在所述栅极结构与所述源漏极以及接触插塞直接接触，形成了空气介质，所述空气间隙可以显著的减小栅极与源漏之间的电容和栅极与接触插塞之间的电容。
在所述半导体器件的制备过程中在形成栅极结构外侧的所述沟槽中形成热降解聚合物；然后在所述栅极结构的外侧和/或所述栅极结构上形成接触插塞；最后执行加热步骤，以降解所述热降解聚合物，在所述栅极结构的外侧形成空气间隙。通过形成热降解聚合物然后加热降解的方法在所述栅极结构的外侧形成空气间隙，所述空气间隙可以显著的减小栅极与源漏之间的电容和栅极与接触插塞之间的电容，进一步提高所述半导体器件的性能和良率，而且所述方法更加简洁，而且更加容易控制。
执行步骤四，沉积第二介电层206，以覆盖所述第一介电层、所述热降解聚合物和所述栅极结构。
具体地，如图2d所示，在该步骤中所述第二介电层206选用高纵深比(high aspectratio process，Harp)氧化物，以覆盖所述介电层、所述热降解聚合物和所述栅极结构。
其中，所述高纵深比(high aspect ratio process，Harp)氧化物的厚度可以为3K-5K埃，并不局限于所述范围。
执行步骤五，在所述栅极结构的外侧和/或所述栅极结构上形成接触插塞208。
具体地，在所述栅极结构的外侧和所述栅极结构上形成接触插塞208的步骤包括：
首先，在所述第二介电层上形成硬掩膜层207和图案化的掩膜层，如图2e所示，在该步骤中所述硬掩膜层可以选用氧化物、氮化物或者金属等，例如在该实施例中所述硬掩膜层207选用TiN或BN。
所述硬掩膜层的厚度为5～100nm，但并不局限于所述范围。
所述掩膜层选用容易去除的材料，例如可以选用光刻胶层等。
接着，以所述掩膜层为掩膜蚀刻所述硬掩膜层，以在所述硬掩膜层中形成若干接触孔开口图案，如图2f所示；
在该步骤中选用干法蚀刻所述硬掩膜层，例如可以选择N2中的作为蚀刻气氛，还可以同时加入其它少量气体例如CF4、CO2、O2，所述蚀刻压力可以为50-200mTorr，可选为100-150mTorr，功率为200-600W，在本发明中所述蚀刻时间为5-80s，可选为10-60s，同时在本发明中选用较大的气体流量，在本发明所述N2的流量为30-300sccm，可选为50-100sccm。
接着，以所述硬掩膜层为掩膜蚀刻所述第一介电层和第二介电层，以在所述栅极结构的外侧和所述栅极结构上形成接触孔开口图案，分别露出所述半导体衬底和所述栅极结构，如图2g所示；
在该步骤中在所述NMOS区域中，在所述NMOS金属栅极的外侧形成所述接触孔开口图案，所述开口同时位于所述热分解聚合物的外侧；同时在所述PMOS金属栅极的上方和一侧形成所述接触孔开口图案，如图2g所示。
接着，沉积导电材料并平坦化，以填充所述接触孔开口图案，形成接触插塞，如图2h所示；
具体地，所述金属材料可以选择为但不限于选自钨、银、金、锡中的一种或几种或者其他适合的薄膜层。本实施例中，较佳地金属材料的材料为钨。可以采用CVD、ALD或者PVD等适合的工艺形成金属材料。在采用上述工艺形成金属材料的过程中没有空洞的形成。
之后，执行化学机械研磨(CMP)工艺以平坦化NMOS区域和PMOS区域，以在NMOS区域和PMOS区域中分别形成金属电极，进而得到金属栅极。
采用CMP工艺去除多余的金属材料以露出第二介电层。还可以采用回刻蚀工艺去除多余的金属材料以露出第二介电层。
最后，去除所述硬掩膜层。
执行步骤六，执行加热步骤，以降解所述热降解聚合物，在所述栅极结构的外侧形成空气间隙。
具体地，在该步骤中执行加热步骤，加热的温度低于400℃，比如加热至所述热降解聚合物的分解温度能够使所述热降解聚合物分解即可，以防止对所述金属栅极造成损坏。
在降解所述热降解聚合物之后，即可以在所述栅极结构的外侧形成空气间隙，如图2i所示。通过形成热降解聚合物然后加热降解的方法在所述栅极结构的外侧形成空气间隙，所述空气间隙可以显著的减小栅极与源漏之间的电容和栅极与接触插塞之间的电容，进一步提高所述半导体器件的性能和良率，而且所述方法更加简洁，而且更加容易控制。
至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制作方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
实施例二
本发明为了解决现有技术中存在的问题，提供了一种半导体器件，下面结合附图对所述器件作进一步的说明。
所述半导体器件包括：
半导体衬底；
若干栅极结构，位于所述半导体衬底上方；
第二介电层，位于半导体衬底上方，并且覆盖所述栅极结构；
空气间隙，位于第二介电层中所述栅极结构的外侧；
接触插塞，位于所述空气间隙的外侧和/或所述栅极结构的上方。
首先提供半导体衬底，所述半导体衬底201构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，半导体衬底201的构成材料选用单晶硅。
其中所述半导体衬底201具有第一器件类型区域和第二器件类型区域，并分别在所述第一器件类型区域和第二器件类型区域的所述半导体衬底上形成有第一伪栅极结构和第二伪栅极结构。
其中，所述第一器件类型区域为PMOS区域，所述第二器件类型区域为NMOS区域，或者，所述第一区域为NMOS区域，所述第二区域为PMOS区域。以下，主要以第一器件类型区域为PMOS区域，第二器件类型区域为NMOS区域的情况对本发明的制造方法进行阐述。
在半导体衬底201中形成有隔离结构，隔离结构可以为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，在本实施例中，隔离结构较佳地为浅沟槽隔离结构。
在所述半导体衬底上形成有隔离材料层，以覆盖所述半导体衬底和所述鳍片，然后图案化所述隔离材料层，以在所述隔离材料层中形成开口，以露出所述鳍片。
在所述NMOS区域和所述PMOS区域中形成有NMOS金属栅极，在所述PMOS区域中形成有PMOS金属栅极。
其中，所述金属栅极包括高k介电层，所述高k介电层的k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，较佳地是氧化铪、氧化锆或氧化铝。可以采用CVD、ALD或者PVD等适合的工艺形成高K介电层。高K介电层的厚度范围为10埃至30埃。
可选地，还可以在所述高K介电层上形成有覆盖层，所述覆盖层的材料可以为La2O3、Al2O3、Ga2O3、In2O3、MoO、Pt、Ru、TaCNO、Ir、TaC、MoN、WN、TixN1-x或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺沉积形成覆盖层，较佳地，沉积形成所述覆盖层的方法为原子层沉积法。
其中，在所述NMOS金属栅极中形成有NMOS功函数层,N型功函数层(NWF)为NMOS功函数可调层，N型功函数层的材料可以选择为但不限于TaAlC、TaC、Ti、Al、TixAl1-x或者其他适合的薄膜层。
在所述PMOS金属栅极中形成有PMOS功函数层,P型功函数层(PWF)的材料可以选择为但不限于TixN1-x、TaC、MoN、TaN或者其他适合的薄膜层。本实施例中，第二功函数层较佳地为TiN。可以采用CVD、ALD或者PVD等适合的工艺形成P型功函数层。P型功函数层的厚度范围为10埃至580埃。
在所述功函数层上还形成有金属电极，所述金属电极可以选用钨、银、金、锡中的一种或几种。
在所述衬底上还形成有接触孔蚀刻停止层，所述接触孔蚀刻停止层可包括一介电材料，如含硅材料、含氮材料、含碳材料、或相似物。
蚀刻停止层可包括数种蚀刻停止材料中的任意两种。非限制性示例包括导体蚀刻停止材料、半导体蚀刻停止材料和介电蚀刻停止材料。由于下面的额外描述中将变得更显而易见的原因，蚀刻停止层包括易受局部改变影响的蚀刻停止材料，其为蚀刻停止层提供区域特定的蚀刻选择性。
在本发明中所述接触孔蚀刻停止层可以选用氮化物层，其中所述氮化物可以选用SiCN、SiN、SiC、SiOF、SiON中的一种，但是所述接触孔蚀刻停止层并不局限于上述示例。
在该实施例中所述接触孔蚀刻停止层选用SiN层。
在所述接触孔蚀刻停止层上形成有第一介电层，覆盖所述虚设栅极结构并对第一介电层进行平坦化处理至所述虚设栅极结构的顶部。
在所述栅极结构的外侧形成有所述空气间隙，从而避免了在所述栅极结构与所述源漏极以及接触插塞直接接触，形成了空气介质，从而降低了所述空气间隙可以显著的减小栅极与源漏之间的电容和栅极与接触插塞之间的电容。
在所述半导体器件的制备过程中在形成栅极结构外侧的所述沟槽中形成热降解聚合物；然后在所述栅极结构的外侧和/或所述栅极结构上形成接触插塞；最后执行加热步骤，以降解所述热降解聚合物，在所述栅极结构的外侧形成空气间隙。通过形成热降解聚合物然后加热降解的方法在所述栅极结构的外侧形成空气间隙，所述空气间隙可以显著的减小栅极与源漏之间的电容和栅极与接触插塞之间的电容，进一步提高所述半导体器件的性能和良率，而且所述方法更加简洁，而且更加容易控制。
所述接触插塞的材料可以选择为但不限于选自钨、银、金、锡中的一种或几种或者其他适合的薄膜层。本实施例中，较佳地金属材料的材料为钨。可以采用CVD、ALD或者PVD等适合的工艺形成金属材料。在采用上述工艺形成金属材料的过程中没有空洞的形成。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件，所述半导体器件根据实施例一所述方法制备得到。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的电路，因而具有更好的性能。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括实施例一所述的半导体器件，所述半导体器件包括：半导体衬底；若干栅极结构，位于所述半导体衬底上方；第二介电层，位于半导体衬底上方，并且覆盖所述栅极结构；空气间隙，位于第二介电层中所述栅极结构的外侧；接触插塞，位于所述空气间隙的外侧和/或所述栅极结构的上方。在本发明中通过形成热降解聚合物然后加热降解的方法在所述栅极结构的外侧形成空气间隙，所述空气间隙可以显著的减小栅极与源漏之间的电容和栅极与接触插塞之间的电容，进一步提高所述半导体器件的性能和良率，而且所述方法更加简洁，而且更加容易控制。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制作方法，其特征在于，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成有若干栅极结构，在所述半导体衬底和所述栅极结构的侧壁上形成有接触孔蚀刻停止层，所述接触孔蚀刻停止层包括水平部分和竖直部分，在所述接触孔蚀刻停止层上形成有第一介电层，以填充所述栅极结构之间的间隙；
蚀刻去除所述栅极结构的侧壁上的所述接触孔蚀刻停止层中的所述竖直部分，以在所述栅极结构和所述第一介电层之间形成沟槽；
在所述沟槽中形成热降解聚合物，以填充所述沟槽；
沉积第二介电层，以覆盖所述第一介电层、所述热降解聚合物和所述栅极结构；
在所述栅极结构的外侧和/或所述栅极结构上形成接触插塞；
执行加热步骤，以降解所述热降解聚合物，在所述栅极结构的外侧形成空气间隙，以减小所述栅极结构与源漏之间的电容和所述栅极结构与所述接触插塞之间的电容。
2.根据权利要求1所述的方法，其特征在于，所述热降解聚合物的分解温度小于400℃。
3.根据权利要求1所述的方法，其特征在于，通过旋涂的方法在所述沟槽中形成所述热降解聚合物，以填充所述沟槽。
4.根据权利要求1所述的方法，其特征在于，所述热降解聚合物的厚度为100～1000埃。
5.根据权利要求1所述的方法，其特征在于，选用蚀刻选择比大于20:1的干法蚀刻或者湿法蚀刻去除所述栅极结构的侧壁上的所述接触孔蚀刻停止层。
6.根据权利要求1所述的方法，其特征在于，所述沟槽的深度为5nm～50nm。
7.根据权利要求1所述的方法，其特征在于，所述半导体衬底包括NMOS区域和PMOS区域，在所述NMOS区域中形成有NMOS金属栅极，在所述PMOS区域中形成有PMOS金属栅极。
8.根据权利要求1或7所述的方法，其特征在于，在所述栅极结构的外侧和所述栅极结构上形成接触插塞的步骤包括：
在所述第二介电层上形成硬掩膜层和图案化的掩膜层；
以所述掩膜层为掩膜蚀刻所述硬掩膜层，以在所述硬掩膜层中形成若干接触孔开口图案；
以所述硬掩膜层为掩膜蚀刻所述第一介电层和第二介电层，以在所述栅极结构的外侧和/或所述栅极结构上形成接触孔开口，分别露出所述半导体衬底和/或所述栅极结构；
沉积导电材料以填充所述接触孔开口并平坦化，形成接触插塞；
去除所述硬掩膜层。
9.一种基于权利要求1至8之一所述方法制备的半导体器件，其特征在于，所述半导体器件包括：
半导体衬底；
若干栅极结构，位于所述半导体衬底上方；
介电层，位于半导体衬底上方并且覆盖所述栅极结构；
空气间隙，位于所述栅极结构外侧的所述介电层中；
接触插塞，位于所述空气间隙的外侧和/或所述栅极结构的上方。
10.一种电子装置，其特征在于，所述电子装置包括权利要求9所述的半导体器件。
CN201610182177.7A 2016-03-28 2016-03-28 一种半导体器件及其制作方法和电子装置 Active CN107240573B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610182177.7A CN107240573B (zh) 2016-03-28 2016-03-28 一种半导体器件及其制作方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610182177.7A CN107240573B (zh) 2016-03-28 2016-03-28 一种半导体器件及其制作方法和电子装置

Publications (2)

Publication Number Publication Date
CN107240573A CN107240573A (zh) 2017-10-10
CN107240573B true CN107240573B (zh) 2020-06-09

Family

ID=59983912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610182177.7A Active CN107240573B (zh) 2016-03-28 2016-03-28 一种半导体器件及其制作方法和电子装置

Country Status (1)

Country Link
CN (1) CN107240573B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1735945A (zh) * 2002-11-02 2006-02-15 霍尼韦尔国际公司 气体层形成材料
CN102163592A (zh) * 2010-02-18 2011-08-24 台湾积体电路制造股份有限公司 半导体结构及其制造方法、制备含气隙图案的光罩的方法
CN103681467A (zh) * 2012-09-20 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103855074A (zh) * 2012-12-04 2014-06-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104037118A (zh) * 2013-03-04 2014-09-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1735945A (zh) * 2002-11-02 2006-02-15 霍尼韦尔国际公司 气体层形成材料
CN102163592A (zh) * 2010-02-18 2011-08-24 台湾积体电路制造股份有限公司 半导体结构及其制造方法、制备含气隙图案的光罩的方法
CN103681467A (zh) * 2012-09-20 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103855074A (zh) * 2012-12-04 2014-06-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104037118A (zh) * 2013-03-04 2014-09-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法

Also Published As

Publication number Publication date
CN107240573A (zh) 2017-10-10

Similar Documents

Publication Publication Date Title
KR101027107B1 (ko) 완전 변환된 반도체 금속 합금에 의한 금속 게이트ｍｏｓｆｅｔ
US9373695B2 (en) Method for improving selectivity of epi process
US9704970B2 (en) Semiconductor device and fabricating method thereof
CN103022102B (zh) 用于超薄界面介电层的多层清除金属栅极堆叠件
US7067379B2 (en) Silicide gate transistors and method of manufacture
US8975672B2 (en) Metal oxide semiconductor transistor and manufacturing method thereof
US8871625B2 (en) Spacer structure of a field effect transistor with an oxygen-containing layer between two oxygen-sealing layers
US7517766B2 (en) Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device
CN102129978B (zh) 半导体元件的形成方法
US9437434B2 (en) Semiconductor device and fabrication method thereof
US8343872B2 (en) Method of forming strained structures with compound profiles in semiconductor devices
JP5569173B2 (ja) 半導体装置の製造方法及び半導体装置
US9230962B2 (en) Semiconductor device and fabrication method therefor
US10868133B2 (en) Semiconductor device structure and method for forming the same
US20110147810A1 (en) Method of fabricating strained structure in semiconductor device
US8785267B2 (en) Methods of manufacturing semiconductor devices including transistors
JP2006013270A (ja) 半導体装置およびその製造方法
CN106328591B (zh) 一种半导体器件及其制造方法、电子装置
CN107240573B (zh) 一种半导体器件及其制作方法和电子装置
CN108206160B (zh) 一种半导体器件及其制造方法和电子装置
US20230047598A1 (en) Semiconductor devices and methods of manufacture
US20240096630A1 (en) Semiconductor device and manufacturing method thereof
CN107275330B (zh) 一种半导体器件及其制备方法、电子装置
CN106992143B (zh) 一种半导体器件以及制备方法、电子装置
CN110649091A (zh) 一种半导体器件及其制造方法和电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant