CN105244338A - 用于半导体器件的接触及其形成方法 - Google Patents

用于半导体器件的接触及其形成方法 Download PDF

Info

Publication number
CN105244338A
CN105244338A CN201510389039.1A CN201510389039A CN105244338A CN 105244338 A CN105244338 A CN 105244338A CN 201510389039 A CN201510389039 A CN 201510389039A CN 105244338 A CN105244338 A CN 105244338A
Authority
CN
China
Prior art keywords
metal
adhesion promoter
layer
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510389039.1A
Other languages
English (en)
Other versions
CN105244338B (zh
Inventor
M·哈里森
M·斯波恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105244338A publication Critical patent/CN105244338A/zh
Application granted granted Critical
Publication of CN105244338B publication Critical patent/CN105244338B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请涉及用于半导体器件的接触及其形成方法。一种形成半导体器件的方法包括提供半导体衬底，所述半导体衬底具有与顶表面相对的底表面，在顶表面处布置有电路。所述方法进一步包括在所述半导体衬底的底表面之上形成具有第一金属的第一金属层。所述第一金属层通过在沉积粘合增进剂之后沉积第一金属来形成。

Description

用于半导体器件的接触及其形成方法
相关申请的交叉引用
本申请涉及下列共同未决并且共同转让的专利申请：序列号NO.13/932,851，代理档案号No.INF2010P50393US01，提交于2013年7月1日；序列号NO.12/833,755，代理档案号No.INF2010P50393，提交于2010年7月9日，美国专利8,487,440，所述申请通过引用合并于此。
技术领域
本发明大致涉及半导体器件，并且在具体实施例中涉及用于半导体器件的接触及其方法。
背景技术
半导体器件使用在很多电子设备以及其他应用中。半导体器件包括通过以下方式在半导体晶片之上形成的集成电路：在半导体晶片上沉积多种类型的材料薄膜并且对所述材料薄膜进行构图从而形成集成电路。
半导体器件通过前侧接触和背侧接触耦合到外部电路。形成具有低电阻和良好的机械性能的背侧接触是集成电路的挑战之一，尤其是随着封装尺寸按比例缩小更是如此。
发明内容
根据本发明的实施例，一种形成半导体器件的方法包括提供半导体衬底，所述半导体衬底具有与顶表面相对的底表面，在顶表面上布置有电路。所述方法进一步包括在所述半导体衬底的底表面之上形成包括第一金属的第一金属层。所述第一金属层通过在沉积粘合增进剂之后沉积第一金属而形成。
根据本发明的替代实施例，一种形成半导体器件的方法包括清洗半导体衬底从而暴露半导体衬底的半导体材料。所述半导体材料暴露在所述半导体衬底的基本上整个主表面之上。在不破坏真空的情况下，在引入粘合增进剂之后沉积金属层。在金属层中的金属与半导体衬底的半导体材料形成硅化物。
根据本发明的替代实施例，一种半导体器件包括布置在半导体衬底的顶表面之上的金属化层。所述半导体衬底具有与顶表面相对的底表面。在半导体衬底的底表面处布置粘合增进剂。在所述半导体衬底的底表面之上布置金属硅化物层。所述金属硅化物层围绕所述粘合增进剂形成。在所述金属硅化物层和粘合增进剂之上沉积第一金属层。所述第一金属层的金属与金属硅化物层的金属相同。
附图说明
为了对本发明及其优势有更为全面的理解，现结合附图参考下述描述，其中：
图1A-图1D描述了根据本发明实施例的半导体器件，其中图1A描述了横截面图，图1B描述了放大的横截面图，图1C描述了放大的顶视图，并且图1D描述了顶视图；
图2描述了根据本发明实施例的在前侧形成器件之后的半导体器件的横截面图；
图3描述了根据本发明实施例的在前侧处理之后的半导体器件的横截面图；
图4描述了根据本发明实施例的在清洗衬底的背侧从而去除自然氧化物和杂质之后的半导体器件的横截面图；
图5描述了根据本发明实施例的在形成背侧金属化层用于接触衬底之后的半导体器件的横截面图；
图6描述了根据本发明实施例的在衬底的背侧沉积第一金属层之前用于清洗背表面的等离子体蚀刻工具；
图7描述了根据本发明实施例的用于在衬底的背侧形成第一金属层的物理气相沉积系统；
图8描述了示出根据本发明实施例的连续粘合增进剂的背侧金属化层的放大的横截面图；
图9A描述了所加入的铝剂量比对在第一金属层和衬底之间的接触电阻的变化的示意图；
图9B描述了根据本发明实施例的硅化钛、铝以及钛的示意性剂量变化；以及
图10描述了示出本发明应用于与浅结的接触的本发明的替代实施例。
具体实施方式
下面详细描述各种实施例的实现和利用。然而应当理解的是，本发明提供了可以在多种特定的上下文中实施的多种可应用的发明概念。所讨论的特定实施例仅仅描述了实现和利用本发明的特定方式，并不限制本发明的范围。
将就特定上下文下的各种实施例来描述本发明，也就是用于半导体器件的背侧接触。然而本发明也可以应用于其他类型的器件和接触。
在晶片的背表面处形成机械上稳定的接触对于形成接触而言非常重要。传统上，在硅衬底和钛之间的界面处使用铝层用于接触形成。然而，铝容易被腐蚀并且易于受尖峰(金属尖峰)影响，因此无法用于小封装。此外，针对接触浅结而言，铝的表面粗糙度可能导致跨越结的短路。另外较之于例如钛的其他金属层而言，铝层增加接触电阻。
可替代地，为了避免这些问题，在清洗晶片表面之后沉积钛层。然而，当沉积钛层的厚层时，钛层可能不具有所需要的与衬底的机械粘合并且可能由于分层、剥离或其他而产生缺陷。
已经发现氢等离子体清洗用以改进硅化钛层的形成，尤其是当不执行接下来的高温退火时。然而，如果在钛沉积之后需要接下来的高温退火(例如，出于其他原因)，则氢等离子体清洗不足以产生具有与衬底的良好粘合的钛层。换句话说，如果在钛沉积之后接着进行了高温退火，那么钛层可能有时容易分层，即使在钛沉积之前预先进行了氢等离子体预清洗。例如，发明人已经发现如果执行了高温退火(例如，在375°或更高)，那么随着退火的热预算的增加，(例如利用胶带测试所测量的)粘合强度逐渐恶化。发明人利用透射电子显微镜法观察到在钛和硅之间形成有五到十个原子层的多晶TiSi层。发明人假定高温退火会使该多晶TiSi层降级从而导致不佳的粘合。
在各种实施例中，本发明通过利用粘合增进剂克服了这些以及其他的问题，所述粘合增进剂改善了例如钛层的厚金属层的机械粘合而不会使得接触电阻降级。换句话说，粘合增进剂被设计为不对接触的电气电阻产生影响。具有优势地，无需任何显著的成本增加或者前侧金属化或器件的降级就可以实现该改善。
正如将在本发明的各个实施例中所描述的，当在钛和硅之间使用了粘合增进剂(例如，薄铝层、碳、氧化硅)时，即使紧接着执行了高温退火，粘合也极大地得到改善。例如，当沉积的粘合增进剂的剂量非常低时，则粘合增进剂可以不再形成为连续的层而是可以形成岛状结构，这使得其不会在电气性能中发挥作用。
首先利用图1对本发明的结构性实施例进行描述。将利用图2-图5对用于制造半导体器件的方法进行描述。利用图6和图7对实现本发明实施例的工艺工具进行描述。利用图8-图10对附加的结构性实施例进行描述。
图1A-图1D描述了根据本发明实施例的半导体器件。图1A描述了横截面图，图1B描述了放大的横截面图，图1C描述了放大的顶视图，并且图1D描述了顶视图。
图1A描述了具有衬底200的半导体器件10的横截面图。所述衬底200包括顶表面202和相对的底表面203。在各种实施例中，衬底200包括硅或其他包括例如Ge、InSb、GaAs、GaN、InP、SiGe或SiC的复合半导体的半导体材料。衬底200还可以包括绝缘衬底上的半导体，例如绝缘体上硅(SOI)和异质外延层。在各种实施例中，所述衬底200可以包括一个或多个外延层。
衬底200包括与顶表面202相邻的器件区域204。所述器件区域204可以包括有源电路并且可以包括晶体管、电阻器、电容器、电感器或其他用于形成集成电路的组件。在各种实施例中，器件区域204可以包括多个器件(集成电路)或分立的器件。在器件区域204中的器件可以采用适当的方式进行分离，例如包括隔离槽以及诸如阱隔离的掺杂方案。
在一个或多个实施例中，器件区域204包括垂直晶体管。例如，衬底200可以包括一个或多个在顶表面202处具有源极接触和栅极接触并且在底表面203处具有漏极接触的功率晶体管。
多个金属化层布置在器件区域204之上并且形成后段制程(BEOL)层275。BEOL层275可以包括多层级的金属线和过孔，其共同将器件204之内的器件进行互连并且提供到外部电路或衬底200之上的相邻电路的电气连接。基于在半导体衬底200的器件区域中的器件类型来选择BEOL层275内的金属层级的数目。例如，在逻辑器件之上的BEOL层275可以包括很多铜层，例如，九层或更多层。在例如DRAM的存储器器件或模拟器件中，金属层级的数目可以更少并且可以是铝的。BEOL层275以及半导体衬底200的器件区域共同形成完整的功能性集成电路。换句话说，芯片的电气功能可以通过互连的有源电路来完成。
可以在BEOL层275之上形成钝化层290从而保护BEOL层275并且使BEOL层275钝化。钝化层290可以包括接合焊盘292从而将外部电路连接到BEOL层275。可代替地，可以形成其他类型的接触，包括凸点下金属化(UBM)以及/或者再分配线(RDL)，从而适当地将外部电路连接到BEOL层275。
参照图1A，衬底200还包括在底表面203之上的背侧金属化。所述背侧金属化可以用来形成焊料接触或扩散接合。背侧金属化可以用来创建到半导体衬底200的电气接触。所述接触可以用来通过UBM或RDL耦合到贯穿衬底的过孔(TSV)用于芯片堆叠，以及/或耦合到散热器。
在各种实施例中，衬底200的底表面203包括平滑表面。在各种实施例中，底表面203的表面粗糙度的均方根值小于约1nm。在底表面203之上布置第一金属层400。在各种实施例中，所述第一金属层400的厚度为约10nm到约200nm。
在各种实施例中，第一金属层400包括钛或钨。在一些实施例中，选择第一金属层400以提供良好的欧姆接触。
图1B描述了在第一金属层400和衬底200之间的界面处的如图1A中的圆圈所示的放大的横截面图。参照图1B，在衬底200的底表面203之上布置有金属硅化物层405。在各种实施例中，所述金属硅化物层405的厚度小于约五个原子层。在各种实施例中，所述金属硅化物层405的厚度小于约三个原子层。在各种实施例中，所述金属硅化物层405的厚度小于约2nm，并且在一个实施例中小于约1nm。在各种实施例中金属硅化物层405的存在改善欧姆接触。
进一步参照图1B，在衬底200的底表面203之上布置有粘合增进剂415。接下来形成的接触材料可能具有高的内应力或在产品的寿命期间或进一步的处理期间产生高的应力，使得接触可能从衬底200上剥离。在各种实施例中，粘合增进剂415通过与衬底200强力接合而改善机械属性。在一个或多个实施例中，粘合增进剂415不对底表面203处的接触电阻产生作用。
在各种实施例中，粘合增进剂415的厚度小于约五个原子层。在各种实施例中，粘合增进剂415的厚度小于约三个原子层。在各种实施例中，粘合增进剂415的厚度小于约2nm，并且在一个实施例中小于约1nm。
在各种实施例中，粘合增进剂415的厚度小于金属硅化物层405的厚度。此外，粘合增进剂415的厚度和金属硅化物层405的厚度都小于第一金属层400的厚度。
参照图1A，在一些实施例中，可以在第一金属层400之上布置第二金属层410。第二金属层410提供焊料层用于接触形成。在一些实施例中，第二金属层410可被选择为用于接下来的焊料层的种子层。在各种实施例中，第二金属层410厚度约为100nm到500nm。在一个实施例中，第二金属层410包括镍和/或钒，而在各种实施例中，第二金属层410可以包括任何适合的金属。
第三金属层420布置在第二金属层410之上。在各种实施例中，第三金属层420与第二金属层410焊接在一起并且也保护底层的金属免受环境影响。第三金属层420的例子包括Au、Ag、Au合金、Ag合金及其组合。在一些实施例中，铜可以用作第三金属层420。在各种实施例中，第三金属层420包括约为100nm到10000nm的厚度。
图1C描述了例如在图1B的横截面图中围绕粘合增进剂形成的金属硅化物层的放大的顶视图。
在各种实施例中，金属硅化物层405形成在未被粘合增进剂415覆盖的区域之上。然而，粘合增进剂415可以为表面提供纹理从而改善随后的层的机械粘合。
图1D描述了根据本发明实施例的半导体器件的底视图。如图1C所示，包括第一金属层400的背侧金属化层跨越半导体衬底200的完整或全部底侧203而施加。此外，第一金属层400的厚度非常厚，例如至少有经减薄的半导体衬底200的厚度的50％。相应地，第一金属层400容易受到剪切、分层以及通常针对薄层不会观测到的问题的影响。本发明的实施例通过具有优势地利用粘合增进剂415(图1B)增加第一金属层400到半导体衬底200的粘合而克服了这些问题，所述粘合增进剂415形成了在半导体衬底200之上的诸如岛状的非连续层从而改善了第一金属层400与半导体衬底200的粘合。
图2-图5描述了根据本发明实施例的用于制造半导体器件的方法。
图2描述了根据本发明实施例的在前侧形成器件之后的半导体器件的横截面图。
参照图2，在衬底200的顶表面202上形成器件区域。如图2所示，可以形成隔离各个器件的隔离区域201。还可以形成其他类型的隔离结构，例如，通过将掺杂物注入衬底200中。
具有至少一个器件205的器件区域形成在衬底200之内或衬底200之上。所述器件区域可以包括隔离区域201。与顶表面202相邻地形成的器件205可以包括很多类型的器件，例如双极型晶体管、p-n二极管、晶体管等。器件205可以形成为大的离散器件，其中衬底200仅包括单一器件。可替代地，在一些实施例中，器件205可以形成为在金属化层(如下所述)之内的无源器件。这种无源器件的例子包括电阻器、例如金属/绝缘体/金属电容器的电容器以及电感器。
在一个或多个实施例中，器件205可以包括微电子机械系统(MEMS)器件。通常，器件205可以为包括任何有源半导体器件或无源半导体器件的任何类型的器件以及其他非半导体器件。
器件205可以包含例如栅极电极206的特征，该特征可以控制器件205的操作。在各种实施例中，栅极电极206可以为场效应晶体管或诸如绝缘栅双极型晶体管(IGBT)的双极型晶体管的一部分。在各种实施例中，器件205可以通过利用掺杂剂对衬底200的区域进行掺杂从而使特定区域呈现n型或p型来形成。在一些实施例中，器件205可以不包括例如栅极电极206的这种特征。
接着，在器件区域之上形成金属化层从而电气接触并且互连器件区域。在前段处理期间形成的组件通过后段制程(BEOL)处理互连。在该处理期间，接触制成为到衬底200的顶表面202并且利用金属线和过孔进行互连。如上面所讨论的，现代集成电路并入了很多层的垂直堆叠的金属线和过孔(多层级的金属化层)，其将芯片中的各个组件进行互连。
在图2中，仅示出了三个层级的金属，然而，在其他实施例中可以形成更多或更少的金属化层级。第一金属化绝缘层211、第二金属化绝缘层212以及第三金属化绝缘层213形成在衬底200之上。第一金属化绝缘层211、第二金属化绝缘层212以及第三金属化绝缘层213中的每一个可以包括多层。所述第一金属化绝缘层211、第二金属化绝缘层212以及第三金属化绝缘层213可以通过蚀刻停止衬垫(未示出)隔开。
在一个实施例中，第一金属化绝缘层211包括例如正硅酸乙酯(TEOS)或氟化TEOS(FTEOS)的氧化物，但是各种实施例可包括半导体制造中通常用于层级间介电(ILD)层的绝缘材料。第一金属化绝缘层211可以例如包括约为500nm或更少的厚度，但可代替地，第一金属化绝缘层211可以包括其他的尺寸。
第二金属化绝缘层212和第三金属化绝缘层213包括半导体制造中通常用于层级间介电(ILD)层的绝缘材料，例如SiO2、正硅酸乙酯(TEOS)、或例如氟化TEOS(FTEOS)、掺杂玻璃(BPSG、PSG、BSG)、有机硅酸盐玻璃(OSG)、氟化硅酸盐玻璃(FSG)、或旋涂玻璃(SOG)的低介电常数材料。第二金属化绝缘层212和第三金属化绝缘层213还可以包括含有多孔介电材料的超低k材料。
第一过孔220或接触栓塞形成在第一金属化绝缘层211之内。类似地，第一金属线230形成在第二金属化绝缘层212之内。类似地，形成第二过孔240、第二金属线250、第三过孔260以及第三金属线270，直到完成所有的金属化层。在各种实施例中可以利用大马士革工艺或双大马士革工艺形成金属化层。
用合适的金属来形成所述过孔和金属线。在一些实施例中，第二过孔240和第三过孔260包括具有例如氮化钽和钽的外部衬垫的铜芯。在替代实施例中，第二过孔240和第三过孔260可以包括钨芯以及钛和氮化钛的外部衬垫或其他金属衬垫或衬垫组合。在又一个实施例中，第二过孔240和第三过孔260可以包括铝。
图3描述了根据本发明实施例的在前侧处理之后的半导体器件的横截面图。
在处理的这个阶段，后段工艺已完成，且因此所有的连接器件205的金属化层级都已被制造。在最后的金属层级之上沉积钝化层290(图3)。外部接触电路(未示出)可以在钝化层290之内形成从而与最后金属层级中的键合焊盘292进行接触。在各种实施例中，外部接触电路可以包括UBM和RDL。可以在钝化层290之上沉积保护层295从而在接下来的处理期间保护钝化层290。在一些实施例中，保护层295可以包括硬掩膜层或抗蚀剂材料。在一个实施例中，保护层295包括酰亚胺层。
接着，制备衬底200的背侧用于接触形成。在各种实施例中，将所述背侧接触形成为大的毯式接触。在一个或多个实施例中，背侧接触完全覆盖(或至少覆盖80％)衬底200(晶片)的背侧。尤其是利用WTi(钨-钛)和Ti(钛)形成良好接触很困难，因为与衬底200的不佳粘合。
在一些实施例中，衬底200可以被减薄。在这种实施例中，衬底200可以从背侧被减薄并且被钝化。为了在减薄工艺期间易于操控，保护层295可以被附着到承载带。通过研磨到希望的厚度，衬底200被减薄以暴露较低表面。衬底200在减薄之后的典型厚度为约20μm到约400μm。在不同的实施例中，也可以化学地完成或通过利用等离子体蚀刻来完成减薄。例如，经修改的等离子体蚀刻可以被用来从背侧减薄硅晶片。这种技术具有不会损害前侧的额外优势。
衬底200放置在等离子体蚀刻工具内部，并且生成等离子体用于从衬底200的底表面203蚀刻自然氧化物。根据本发明实施例的所述等离子体蚀刻工具在图6中描述。将对等离子体蚀刻工具进行简要描述从而清晰地描述接下来的处理步骤。
等离子体蚀刻工具包括夹具180，例如可以包括苯酚涂敷的夹具185，在夹具185之上可以放置晶片190(包括衬底200)。可代替地，晶片190可以被放置在沿着晶片的边沿的销上。在一个或多个实施例中，所述夹具180未接地并且电气绝缘。
等离子体蚀刻工具包括具有例如在支撑170之上的石英壁130的等离子体腔室110。所述等离子体腔室110包括入口150和出口(未示出)用于形成等离子体的气体。在各种实施例中，等离子体腔室110由包括例如铝的金属笼140围绕。
等离子体蚀刻工具包括感应线圈135，例如围绕石英壁130布置并且耦合到电源125的螺旋线圈。感应线圈135的功率约为200W到约1000W，并且在一个实施例中约为850W。感应线圈135耦合到中频电源125，例如在约100kHz到约600kHz之间，在一个实施例中约为400kHz。
在各种实施例中，利用微波点燃腔和点燃设备160对等离子体腔室110中的等离子体进行点燃。在一个或多个实施例中，通过首先连同少量的氢引入氩(Ar)进入等离子体腔室110来进行等离子体点燃。氩流率可以为约1sccm到约100sccm，并且在一个实施例中为约10sccm。
在可替代的实施例中，在将晶片190放置在等离子体腔室110内之后，仅引入处于第一流速的氩。在此阶段没有引入氢。在等离子体被点燃之后，引入处于第二流速的氢。在一个实施例中，在等离子体点燃之后，第一流速为约10sccm并且第二流速为约20sccm的氢，提供了约200％的氢氩比率。在各种实施例中，可以如本领域技术人员所熟知地来适当地选择第一流速和第二流速。
图4描述了根据本发明实施例的在对衬底背侧进行清洗从而去除自然氧化物之后的半导体器件的横截面图。
参照图4，使衬底200的底表面203暴露给这样创建的氢等离子体300。在蚀刻期间，衬底200可能要求自偏压电压。在各种实施例中，没有试图来控制该偏压。所述自偏压通常为30V到约40V并且响应于被放置在等离子体中未接地的晶片190而生成。所产生的电压略微变化并且取决于产品和等离子体环境。
具有优势地，氢等离子体蚀刻去除碳污染而没有将任何物质注入衬底200。进一步，污染物作为例如CH4、SiH2和H2O的挥发性气体而被去除，其不会产生任何颗粒污染。与此不同地，氩溅射在去除碳污染方面也不佳，并且可能实际上向表面注入氩和碳。HF同样在去除碳方面不佳并且留下氟端接悬挂键。
较之于其他类型的蚀刻工艺而言，氢等离子体的缓慢的蚀刻速度导致了优异的表面均匀性以及表面粗糙度。因此，在各种实施例中，氢等离子体蚀刻产生了具有优异均匀性以及良好的表面粗糙度的均匀的表面。在一个实施例中，氢等离子体蚀刻工艺保持了在例如湿蚀刻的在先工艺之后所获得的平滑表面。在一个或多个实施例中，在氢等离子体蚀刻之后的底表面的表面粗糙度的均方根值小于约1nm。
在各种实施例中，在等离子体腔室内的蚀刻时间可以定时为例如约10s到约100s。在一个实施例中，蚀刻执行约25s。
图5描述了根据本发明实施例的在形成背侧金属化层之后的半导体器件的横截面图。
接下来参照图5，在底表面203之上沉积第一金属层400。在各种实施例中，所沉积的第一金属层400的厚度为约10nm到约200nm。所述第一金属层400可以利用包括溅射、物理层沉积、化学气相沉积、蒸发以及/或者电化学沉积等适合的沉积工艺来沉积。在各种实施例中，通过在引入例如铝的粘合增进剂之后沉积钛或钨来形成所述第一金属层400。在各种实施例中，所述第一金属层400在氢等离子体之后未破坏真空地来沉积。这可以在例如具有多个腔室的集群行工具中完成。这有助于避免在金属沉积和去除自然氧化物的氢等离子蚀刻之间的自然氧化物的形成。
在各种实施例中，可以利用磁控管溅射工具来沉积第一金属层400。例如，可以利用DC溅射工艺，其中在低功率并且短时间内首先沉积或溅射粘合增进剂。
根据本发明实施例的物理气相沉积工具如图7所描述。将对物理气相沉积工具进行简要描述从而清楚地描述第一金属层的沉积。
图7描述了根据本发明实施例的用于形成第一金属层400的物理气相沉积系统。所述物理气相沉积系统包括物理气相沉积腔室115，所述物理气相沉积腔室115包括连接到电压源70(例如DC电压)的靶电极40(或阴极)、其上布置有晶片100并耦合到等势节点(接地节点)的阳极或底部电极50。靶电极40可以包括有待沉积的靶材料120。在沉积工艺的开始，靶材料120包括粘合增进剂415。在短时间后，靶材料120变化。相应地，靶材料120在将粘合增进剂415溅射到半导体晶片100上之后被替换。
惰性气体105通过入口20流进物理气相沉积腔室115并且通过出口25流出。所述惰性气体105在形成电离的惰性气体原子106的腔室内形成等离子体区域90。所述底部电极50可选地由加热器30进行加热从而促进经沉积的原子的表面反应或扩散。
电离的惰性气体原子106向着靶电极40加速，并且从靶电极40撞击出靶材料原子。所撞击出的靶材料原子沉积在晶片100的顶部上从而形成包括靶材料原子的第一金属层400。
惰性气体105可以是例如氩、氖、氙、氦的气体，但也可使用任何其他适合的气体。在各种实施例中，被沉积的靶材料120和粘合增进剂415可以包括相似的成分。例如，粘合增进剂415可包括例如铝、钽、钛、铂、钴、镍、钨、钼以及锰的金属。在一个特别的实施例中，当希望沉积硅化钛层时，粘合增进剂415包括铝。
然而，在不同的实施例中，利用物理气相沉积系统还可以沉积其他的合金或化合物。例如，在不同实施例中，粘合增进剂415可以包括各种金属的氧化物、氮化物和/或硅化物及其合金。这种金属的例子包括铝、钽、钛、铂、钴、镍、钨、钼、锰以及其组合。通过选择具有希望的膜成分的靶材料120，可以沉积化合物。可替代地，靶材料120和第一金属层400可以包括不同的成分。在这种情况下，可以将反应气体与惰性气体105组合。所述反应气体可以在靶材料120沉积在晶片之上之后在晶片100表面上形成化合物。可代替地，反应气体可以直接与靶电极40发生反应。所沉积的化合物可以接着从靶电极40进行溅射。例如，在沉积氮化钛的情况下，靶材料120包括钛，而氮与惰性气体105一起被引入并且进行反应从而在晶片100表面上或在靶表面上形成氮化钛。类似地，通过反应溅射可以沉积例如金属氧化物(例如，TiO2)的其他膜。
现在讨论利用所设计的溅射或等离子体气相沉积系统的实施例。针对300mm晶片工具，靶电极40约为16”到约20”宽。底部电极50可以类似地为约12”到约20”宽。例如通过经由入口20以约10sccm到约1000sccm流入氩来完成沉积。
在一个或多个实施例中，第一金属层400具有分等级的组分。在各种实施例中，在衬底200的底表面203和第一金属层400之间的界面处的第一金属层400的组分包括粘合增进剂415的增加的浓度。进一步远离底表面203，第一金属层400的组分变化为没有明显量的粘合增进剂415的块体金属组分。此外，在衬底200的底表面203和第一金属层400之间的界面处形成作为第一金属层400的块体金属的硅化物的金属硅化物层405。
例如，在各种实施例中，没有被粘合增进剂415覆盖的氢端接硅原子可以被形成具有硅化物的若干原子层的钛或钨所取代。在一个示例性实施例中，没有被包括铝的粘合增进剂415覆盖的氢端接硅原子可以被钛所取代。在各种实施例中，由此形成小于五个原子层的金属硅化物层405。在各种实施例中，金属硅化物层405改善机械和欧姆接触。
在一个或多个实施例中，在距离底表面203的非常短的距离内形成粘合增进剂415。在各种实施例中，沉积小于约五个原子层的粘合增进剂415。在各种实施例中，沉积小于约两个原子层的粘合增进剂415。例如，粘合增进剂可以在距离底表面203达1nm到约3nm之内。此外，粘合增进剂的剂量可以非常小使得不跨越底表面203的整个表面而形成连续的层。例如，粘合增进剂的剂量可以小于表面密度的1ppm。作为例示，在一个实施例中，粘合增进剂的剂量可以小于1014cm-2，并且在一个或多个实施例中为1010cm-2到1014cm-2之间。这样，可以在金属硅化物层405和底表面203之间也形成电气接触。
在各种实施例中粘合增进剂415的确切底层物理性质可以不同。例如，在各种实施例中，粘合增进剂415可以形成原子集群、台面或岛，或在衬底200的底表面203上均匀分布。可替代地，粘合增进剂415可以是防止脆性金属间相的形成的催化材料。
在各种实施例中，通过替换靶材料120而在相同的物理气相沉积腔室115中沉积包括粘合增进剂415的第一金属层400的所有层。可替代地，晶片100可以被转移到具有不同靶材料的相邻工具中。在可替代的实施例中，还可以通过注入工艺、等离子体掺杂工艺、分子注入以及其他来引入粘合增进剂415。
粘合可以利用例如刮擦测试来进行确认。虽然在传统的蚀刻之后沉积的金属层导致金属层的刮擦(剥离)，但第一金属层400能够对刮擦和剥离具有抵抗力。
在第一金属层400之上沉积第二金属层410。在各种实施例中，沉积100nm到约500nm的第二金属层410。所述第二金属层410提供用于接触形成的焊料层。
在第二金属层410之上沉积第三金属层420。在各种实施例中，沉积100nm到约10000nm的第三金属层420。在各种实施例中，第三金属层420与第二金属层410进行焊接并且还可以保护底层的金属免受环境的影响。第三金属层420的例子包括Au、Ag、Au合金、Ag合金及其组合。在一些实施例中，铜可以用作第三金属层420。接下来的处理可以跟随传统的半导体处理。
本发明的实施例可以与场停止注入一同使用。许多例如IGBT(绝缘栅极双极型晶体管)、二极管和晶闸管之类的器件都具有场停止带。场停止带在衬底200的减薄之后形成在衬底内。掺杂剂(在IGBT情况下例如磷或砷的n型掺杂剂)被注入到衬底的底表面中，之后进行高温退火(通常高于约800℃)从而激活掺杂剂并且使掺杂剂扩散。也可以执行多质子注入从而产生场停止带。在该工艺中，将氢注入到衬底的预定深度，此处氢原子结合注入损害起到n掺杂剂的作用。由于第一金属层在场停止退火之前沉积，在没有粘合增进剂的情况下，用来形成场停止带的高温退火使得背侧金属(即，第一金属层)降级。这是由于场停止退火还形成了金属硅化物层405并且改善了第一金属层400和衬底200之间的接触电阻。如在各种实施例中所描述的，当第一金属层400随同粘合增进剂一同沉积时，高温场停止退火对第一金属层的机械粘合不会产生负面影响。
图8描述了示出根据本发明实施例的连续粘合增进剂的背侧金属化层的放大的横截面图。
在本实施例中，粘合增进剂415形成为非常薄的层。例如，在一个实施例中粘合增进剂415小于5个原子层。在另一实施例中，粘合增进剂415小于3个原子层。在可替代的实施例中，粘合增进剂415约为1到3个原子层。结果是，由于可忽略的厚度，粘合增进剂415不会对接触电阻起到作用。换句话说，接触电阻由金属硅化物层405和第一金属层400设定。
在本实施例中，粘合增进剂415基本上覆盖衬底200的整个底表面203。在一些实施例中，粘合增进剂415可以防止金属原子和硅原子的传递。如果粘合增进剂415阻止金属原子和硅原子的扩散，则金属硅化物层405可能无法形成。
图9A描述了所加入的铝剂量比对在第一金属层和衬底之间的接触电阻的变化的示意图。
参照图9A，在界面处具有小剂量的铝的地方，接触的电阻类似于第一金属层的与块体金属的接触，在本例中为包括硅化钛的钛接触的电阻。随着铝含量的增加，接触电阻增加到指示着铝层的形成的铝和硅的接触电阻。然而，即使很小的铝剂量，机械粘合也显著地改善。相应地，在各种实施例中，可以使用很小量的铝作为粘合增进剂。
图9B描述了根据本发明实施例的硅化钛、铝以及钛的示意性浓度变化。
仅作为例示，图9B描述了铝、钛和硅化钛的一种可能的浓度/剂量分布图。y轴没有突出显示不同材料的相对浓度/剂量。在这个例示中，粘合增进剂415为铝，钛原子形成第一金属层400的块体，并且金属硅化物层405为硅化钛。
很明显，在距离界面很短的距离内，铝的剂量(图5中沿着衬底200的底表面203集成的浓度)下降。此外，硅化钛的厚度可以与铝层的厚度不同。在各种实施例中铝的剂量可以远远低于硅化钛的剂量。
图10描述了示出本发明应用于与浅结的接触的本发明的替代实施例。
在各种实施例中，粘合增进剂415可以用来产生与浅的掺杂区域310的良好接触。如果衬底200的底表面203的表面粗糙度高，则接触金属将由于例如尖峰的形成而穿通掺杂区域310。然而，如果表面粗糙度降低，例如通过利用氢等离子体清洗，则机械粘合降低。本发明的实施例通过使用粘合增进剂层使得接触具有良好的机械粘合而同时不会损害接触的电气完整性，所述粘合增进剂层改善机械接触而不会改变电气接触性能。
虽然参照所图示的实施例对本发明进行了描述，但是该描述并不意在于在限制性的意义上被诠释。所描述的实施例的各种修改和组合，以及本发明的其他实施例，在参考本描述的基础上对于本领域的技术人员来说将是明显的。因此其意在于所附的权利要求囊括任何这种修改或实施例。

Claims (27)

1.一种形成半导体器件的方法，所述方法包括：
提供半导体衬底，所述半导体衬底具有与顶表面相对的底表面，在所述顶表面处布置有电路；以及
在所述半导体衬底的底表面之上形成包括第一金属的第一金属层，其中形成所述第一金属层包括在沉积粘合增进剂之后沉积所述第一金属。
2.根据权利要求1所述的方法，进一步包括从第一底表面去除自然氧化物以暴露所述半导体衬底的第二底表面，其中在去除所述自然氧化物之后在不破坏真空的情况下沉积所述第一金属层。
3.根据权利要求1所述的方法，进一步包括在所述第一金属层和所述半导体衬底之间形成金属硅化物层。
4.根据权利要求3所述的方法，其中所述金属硅化物层的厚度小于约五个原子层。
5.根据权利要求1所述的方法，其中所述粘合增进剂在所述底表面之上为非连续的层。
6.根据权利要求1所述的方法，其中所述粘合增进剂在所述底表面之上形成为岛状。
7.根据权利要求1所述的方法，其中在所述第一金属层和所述半导体衬底之间的接触电阻独立于所述粘合增进剂。
8.根据权利要求1所述的方法，其中所述第一金属层作为毯状层沉积在所述半导体衬底的基本整个底表面之上。
9.根据权利要求1所述的方法，其中所述第一金属层包括钛或钨，并且其中所述粘合增进剂包括铝。
10.根据权利要求1所述的方法，其中形成所述第一金属层包括：
从第一靶材料溅射所述粘合增进剂；以及
从第二靶材料溅射所述第一金属。
11.根据权利要求1所述的方法，其中所述粘合增进剂和所述第一金属在同一腔室内在不破坏真空的情况下而被溅射沉积。
12.一种形成半导体器件的方法，所述方法包括：
清洗半导体衬底，以暴露所述半导体衬底的半导体材料，其中所述半导体材料暴露在所述半导体衬底的基本整个主表面之上；以及
在不破坏真空的情况下，在引入粘合增进剂之后沉积金属层，所述金属层中的金属和所述半导体衬底的半导体材料形成硅化物。
13.根据权利要求12所述的方法，其中所述粘合增进剂包括铝，并且其中所述金属层中的金属包括钛。
14.根据权利要求12所述的方法，其中引入粘合增进剂包括添加小于约1014cm-2的粘合增进剂。
15.根据权利要求12所述的方法，其中引入粘合增进剂包括添加1010cm-2到1014cm-2的粘合增进剂。
16.根据权利要求12所述的方法，其中引入粘合增进剂包括执行注入工艺。
17.根据权利要求12所述的方法，其中引入粘合增进剂包括利用溅射沉积工艺。
18.一种半导体器件，包括：
金属化层，布置在半导体衬底的顶表面之上，所述半导体衬底具有与所述顶表面相对的底表面；
粘合增进剂，布置在所述半导体衬底的底表面处；
金属硅化物层，布置在所述半导体衬底的底表面之上，其中所述金属硅化物层围绕所述粘合增进剂形成；以及
第一金属层，布置在所述金属硅化物层和所述粘合增进剂之上，其中所述第一金属层的金属与所述金属硅化物层的金属相同。
19.根据权利要求18所述的半导体器件，其中所述金属硅化物层的厚度小于约五个原子层。
20.根据权利要求18所述的半导体器件，其中接近所述半导体衬底的顶表面而布置功能性元件。
21.根据权利要求18所述的半导体器件，其中所述底表面的表面粗糙度的均方根值小于约1nm。
22.根据权利要求18所述的半导体器件，其中所述金属硅化物层被布置在所述半导体衬底的底表面的至少80％之上。
23.根据权利要求18所述的半导体器件，其中所述金属包括钛，并且其中所述粘合增进剂包括铝。
24.根据权利要求18所述的半导体器件，其中所述金属包括钛和钨。
25.根据权利要求18所述的半导体器件，进一步包括布置在所述第一金属层之上的第二金属层以及布置在所述第二金属层之上的第三金属层。
26.根据权利要求25所述的半导体器件，其中所述第二金属层包括镍-钒。
27.根据权利要求26所述的半导体器件，其中所述第三金属层包括银。
CN201510389039.1A 2014-07-07 2015-07-03 用于半导体器件的接触及其形成方法 Active CN105244338B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/324,890 US9553016B2 (en) 2010-07-09 2014-07-07 Contacts for semiconductor devices and methods of forming thereof
US14/324,890 2014-07-07

Publications (2)

Publication Number Publication Date
CN105244338A true CN105244338A (zh) 2016-01-13
CN105244338B CN105244338B (zh) 2020-04-17

Family

ID=54866369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510389039.1A Active CN105244338B (zh) 2014-07-07 2015-07-03 用于半导体器件的接触及其形成方法

Country Status (3)

Country Link
US (2) US9553016B2 (zh)
CN (1) CN105244338B (zh)
DE (1) DE102015110957A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553016B2 (en) * 2010-07-09 2017-01-24 Infineon Technologies Ag Contacts for semiconductor devices and methods of forming thereof
US9899484B1 (en) 2016-12-30 2018-02-20 Texas Instruments Incorporated Transistor with source field plates under gate runner layers

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451544A (en) * 1993-10-15 1995-09-19 International Rectifier Corporation Method of manufacturing a back contact for semiconductor die
US20030132522A1 (en) * 2002-01-11 2003-07-17 Alie Susan A. TiW platinum interconnect and method of making the same
US20050186784A1 (en) * 2002-08-23 2005-08-25 Park Hee-Sook Methods for forming a metal contact in a semiconductor device in which an ohmic layer is formed while forming a barrier metal layer
US20050189616A1 (en) * 2004-02-27 2005-09-01 Brennan John M. Techniques for reducing bowing in power transistor devices
CN1957510A (zh) * 2005-05-19 2007-05-02 松下电器产业株式会社 氮化物半导体装置及其制造方法
US20080296627A1 (en) * 2007-05-30 2008-12-04 Nichia Corporation Nitride semiconductor device and method of manufacturing the same
JP2011054698A (ja) * 2009-09-01 2011-03-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20120007244A1 (en) * 2010-07-09 2012-01-12 Mark Harrison Backside Processing of Semiconductor Devices

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404235A (en) * 1981-02-23 1983-09-13 Rca Corporation Method for improving adhesion of metal film on a dielectric surface
FR2670693B1 (fr) 1990-12-20 1993-04-16 Dutartre Didier Procede pour nettoyer la surface d'un substrat par plasma.
US5376223A (en) 1992-01-09 1994-12-27 Varian Associates, Inc. Plasma etch process
US5442200A (en) 1994-06-03 1995-08-15 Advanced Technology Materials, Inc. Low resistance, stable ohmic contacts to silcon carbide, and method of making the same
US5833758A (en) 1995-02-07 1998-11-10 Harris Corporation Method for cleaning semiconductor wafers to improve dice to substrate solderability
KR100281979B1 (ko) 1997-03-19 2001-03-02 황철주 반도체웨이퍼세정방법및산화막형성방법
US6706334B1 (en) 1997-06-04 2004-03-16 Tokyo Electron Limited Processing method and apparatus for removing oxide film
US6365516B1 (en) 2000-01-14 2002-04-02 Advanced Micro Devices, Inc. Advanced cobalt silicidation with in-situ hydrogen plasma clean
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US7169704B2 (en) 2002-06-21 2007-01-30 Samsung Electronics Co., Ltd. Method of cleaning a surface of a water in connection with forming a barrier layer of a semiconductor device
US6992011B2 (en) 2003-01-15 2006-01-31 Tokyo Electron Limited Method and apparatus for removing material from chamber and wafer surfaces by high temperature hydrogen-containing plasma
US20070111519A1 (en) * 2003-10-15 2007-05-17 Applied Materials, Inc. Integrated electroless deposition system
JP2005175028A (ja) 2003-12-09 2005-06-30 Canon Inc プラズマ処理方法およびプラズマ処理装置
US7767563B2 (en) 2007-03-21 2010-08-03 Intel Corporation Method of forming a silicide layer on a thinned silicon wafer, and related semiconducting structure
WO2008123116A1 (en) 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008144543A2 (en) 2007-05-18 2008-11-27 Alltech, Inc. Compositions and methods for establishing and/or maintaining pregnancy
US7709903B2 (en) 2007-05-25 2010-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Contact barrier structure and manufacturing methods
US8304324B2 (en) 2008-05-16 2012-11-06 Corporation For National Research Initiatives Low-temperature wafer bonding of semiconductors to metals
US9553016B2 (en) * 2010-07-09 2017-01-24 Infineon Technologies Ag Contacts for semiconductor devices and methods of forming thereof
US8927910B2 (en) * 2011-04-29 2015-01-06 Board Of Regents Of The Nevada System Of Higher Education, On Behalf Of The University Of Nevada, Reno High power-density plane-surface heating element

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451544A (en) * 1993-10-15 1995-09-19 International Rectifier Corporation Method of manufacturing a back contact for semiconductor die
US20030132522A1 (en) * 2002-01-11 2003-07-17 Alie Susan A. TiW platinum interconnect and method of making the same
US20050186784A1 (en) * 2002-08-23 2005-08-25 Park Hee-Sook Methods for forming a metal contact in a semiconductor device in which an ohmic layer is formed while forming a barrier metal layer
US20050189616A1 (en) * 2004-02-27 2005-09-01 Brennan John M. Techniques for reducing bowing in power transistor devices
CN1957510A (zh) * 2005-05-19 2007-05-02 松下电器产业株式会社 氮化物半导体装置及其制造方法
US20080296627A1 (en) * 2007-05-30 2008-12-04 Nichia Corporation Nitride semiconductor device and method of manufacturing the same
JP2011054698A (ja) * 2009-09-01 2011-03-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20120007244A1 (en) * 2010-07-09 2012-01-12 Mark Harrison Backside Processing of Semiconductor Devices

Also Published As

Publication number Publication date
US20160005647A1 (en) 2016-01-07
CN105244338B (zh) 2020-04-17
US9553016B2 (en) 2017-01-24
US20170098614A1 (en) 2017-04-06
DE102015110957A1 (de) 2016-01-07
US9824972B2 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
CN102881675B (zh) 用于高性能互连的结构和方法
US10373910B2 (en) Metal alloy capping layers for metallic interconnect structures
US8487440B2 (en) Backside processing of semiconductor devices
US9761528B2 (en) Interconnection structure
KR100218728B1 (ko) 반도체 소자의 금속 배선 제조방법
US9824972B2 (en) Contacts for semiconductor devices and methods of forming thereof
US20080157375A1 (en) Semiconductor device having a metal interconnection and method of fabricating the same
CN110896063B (zh) 包括金属粘附和阻挡结构的半导体器件及其形成方法
CN104037118A (zh) 一种半导体器件的制备方法
US9853025B1 (en) Thin film metallic resistors formed by surface treatment of insulating layer
KR100652317B1 (ko) 반도체 소자의 금속 패드 제조 방법
KR100771549B1 (ko) 반도체 소자의 금속컨택 형성방법
US10446489B2 (en) Interconnect structure
CN105097655B (zh) 一种半导体器件的制作方法
KR20050009616A (ko) 반도체소자의 금속배선 형성방법
KR101029105B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100353534B1 (ko) 반도체 소자의 금속배선 형성방법
KR20030096829A (ko) 반도체 소자의 금속 배선 형성 방법
KR100924557B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR101029107B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100462763B1 (ko) 반도체 소자의 알루미늄 배선 형성 방법
KR20110020484A (ko) 반도체 소자의 금속배선 형성방법
CN108695237A (zh) 一种半导体器件及其制作方法
KR20020032699A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant