KR20050009616A - 반도체소자의 금속배선 형성방법 - Google Patents
반도체소자의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR20050009616A KR20050009616A KR1020030049416A KR20030049416A KR20050009616A KR 20050009616 A KR20050009616 A KR 20050009616A KR 1020030049416 A KR1020030049416 A KR 1020030049416A KR 20030049416 A KR20030049416 A KR 20030049416A KR 20050009616 A KR20050009616 A KR 20050009616A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- film
- copper
- forming
- alloy
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 43
- 239000002184 metal Substances 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000010949 copper Substances 0.000 claims abstract description 29
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052802 copper Inorganic materials 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 13
- 229910052796 boron Inorganic materials 0.000 claims abstract description 8
- -1 boron ions Chemical class 0.000 claims abstract description 8
- 239000007769 metal material Substances 0.000 claims abstract description 8
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 7
- 239000000956 alloy Substances 0.000 claims abstract description 7
- 150000002500 ions Chemical class 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229910001092 metal group alloy Inorganic materials 0.000 claims abstract description 5
- 238000000206 photolithography Methods 0.000 claims abstract description 3
- 230000004888 barrier function Effects 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims 1
- 229910000881 Cu alloy Inorganic materials 0.000 abstract description 9
- 239000000463 material Substances 0.000 abstract description 5
- 230000005012 migration Effects 0.000 description 5
- 238000013508 migration Methods 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 본 발명의 사상은 금속배선이 형성된 반도체기판에 층간절연막을 형성하고 상기 층간절연막에 사진식각공정을 수행하여 비아홀 및 금속배선 트렌치를 형성하는 단계, 상기 형성된 비아홀 및 금속배선 트렌치에 금속물질을 매립하는 단계 및 상기 매립된 금속물질에 합금이온을 주입하여 금속합금막을 형성하는 단계를 포함한다. 따라서 비아 및 금속배선을 매립하는 구리물질에 보론 이온을 주입하여 구리합금을 형성함으로써, 이후 형성되는 층간 절연막과의 접착력을 향상시키게 한다.
Description
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 더욱 상세하게는 듀얼다마신공정을 통해 형성하는 금속배선 형성방법에 관한 것이다.
일반적으로 듀얼 다마신 공정을 통해 형성하는 금속배선에는 알루미늄을 주로 사용하였는데, 소자가 점차적으로 고집적화 및 고밀도화됨에 따라 알루미늄에서 저항이 작은 구리로 전환되고 있다.
종래 기술에 따른 듀얼 다마신 공정은 비아홀 및 금속배선 트렌치에 구리물질을 매립하여 비아 및 금속배선의 형성을 완료한다.
이때 매립되는 순수구리는 이후 공정을 통해 상부에 형성될 층간절연막과의 접착력을 감소시켜 소자의 특성을 열화시키는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 듀얼다마신공정을 통해 형성하는 비아 및 금속배선에 매립되는 구리와 그 상부에 형성되는 층간절연막 상의 접착력을 증대시킬 수 있도록 하는 반도체소자의 금속배선 형성방법을 제공함에 있다.
도 1 내지 도 5는 본 발명의 바람직한 실시예인 반도체소자의 금속배선 형성방법을 설명하기 위한 단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
10: 층간절연막 12: 금속배선
14: 제1 캡핑막 16: 층간절연막
18: 베리어 금속막 20: 구리막
22: 구리합금 24: 제2 캡핑막
상술한 목적을 해결하기 위한 본 발명의 사상은 금속배선이 형성된 반도체기판에 층간절연막을 형성하고 상기 층간절연막에 사진식각공정을 수행하여 비아홀 및 금속배선 트렌치를 형성하는 단계, 상기 형성된 비아홀 및 금속배선 트렌치에 금속물질을 매립하는 단계 및 상기 매립된 금속물질에 합금이온을 주입하여 금속합금막을 형성하는 단계를 포함한다.
상기 금속물질은 구리인 것이 바람직하다.
상기 합금이온은 고에너지 방식으로 주입되는 보론 이온인 것이 바람직하다.
상기 금속 합금막은 상기 합금이온의 주입공정이 완료된 후 150~ 400℃ 정도의 온도에서 열공정을 수행하는 단계를 더 포함하는 것이 바람직하다.
상기 비아홀 및 금속배선 트렌치의 측벽에 IMP(Ionized metal plasma) 스퍼터링 방식으로 베리어 금속막 및 구리 시드막(Cu seed layer)을 각각 형성하는 단계를 더 포함하는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있지만 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되어지는 것이다. 따라서, 도면에서의 막의 두께 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 또는 접촉하고 있다 라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.
도 1 내지 도 5는 본 발명의 바람직한 실시예인 반도체소자의 금속배선 형성방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 금속배선(12)이 상부에 형성된 반도체 기판(10) 전면에제1 캡핑막(14) 및 층간 절연막(16)을 순차적으로 형성한다. 한편, 금속배선(12)은 구리 또는 알루미늄을 형성할 수 있다. 제1 캡핑막(14)은 돌출 형성된 구리금속배선 및 반도체기판의 프로파일을 따라 형성한다. 이 층간 절연막(16)은 상하부막간의 커패시턴스를 줄이기 위해 실리콘 산화막 또는 저유전막질을 형성한다.
도 2를 참조하면, 구리금속배선이 노출되도록 층간 절연막(16) 상부의 소정영역에 제1 포토레지스트 패턴(미도시)을 형성한 후 이를 식각마스크로 캡핑막(14)까지 식각공정을 수행하여 비아홀(VH)을 형성하고, 제1 포토레지스트 패턴(미도시)을 제거한 후 층간 절연막(16)의 또 다른 소정영역에 제2 포토레지스트 패턴(미도시)을 형성한 후 이를 식각마스크로 층간 절연막(16)의 소정깊이까지 식각공정을 수행하여 금속배선 트렌치(ML)를 형성한다.
도 3을 참조하면, 형성된 비아홀(VH)과 금속배선 트렌치(ML)에 IMP(Ionized metal plasma) 스퍼터링방법으로 베리어 금속막(18) 및 구리시드막(Cu seed layer)을 순차적으로 형성한 후 구리막(20)을 형성한다. 한편, 베리어 금속막(18) 및 구리시드막을 형성하는 IMP 스퍼터링 방법은 일반적인 스퍼터링 방법보다 스텝 커버리지를 향상시킬 수 있다. 구리막(20)은 CVD(chemical vapor deposition) 방식이나 전해도금방식으로 5000~ 6000Å 정도의 두께로 형성한다. 한편, 비아홀(VH) 및 금속배선 트렌치(ML)에 베리어 금속막(18) 및 구리 시드막을 형성하기 전에, 노출된 금속배선(12)의 표면을 세정하는 수소 환원 세정공정 및 RF 스퍼터링 공정을 수행하는 단계를 더 수행한다.
도 4를 참조하면, 형성된 구리막(20)에 고에너지 방식으로 보론(boron)원자를 이온 주입하는 공정을 수행하여 구리합금(22)을 형성한 후, 150~ 400℃ 정도의 온도에서 열공정을 수행한다. 이때, 이온주입을 통해 주입되는 보론 이온의 양은 구리 전체의 1.5~ 2%가 되도록 하는 데, 이로 인해 형성된 구리합금(22)은 구리의 비저항을 크게 증가시키지 않고 배선의 신뢰성과 내식성을 크게 증가시킬 수 있도록 한다. 다시 말해, 구리막(20)에 주입된 보론 이온은 구리막의 그레인(grain) 경계에 위치하여, 전자 이동도(electromigration)특성을 향상시키고 스트레스 마이그레이션(stress migration)특성을 얻을 수 있어, 구리의 비저항을 크게 증가시키지 않고 배선의 신뢰성과 내식성을 크게 증가시킨다. 따라서 구리합금(22)은 내식성 특성이 향상되고 이후 형성되는 층간 절연막과의 접착력을 향상시키게 한다. 또한, 열공정은 주입된 보론 이온이 구리막(20)내로 균일하게 분포하게 하고, 구리막(20)의 그레인 크기를 증가시켜 전자이동도 특성이 향상되도록 한다.
도 5를 참조하면, 이온주입공정이 완료된 결과물에 CMP 공정을 수행하여 구리물질로 매립된 비아(V)와 금속배선(ML)을 형성한다. 이 결과물 상부에 제2 캡핑막(24)을 증착함으로써, 본 공정을 완료한다. 한편, 제2 캡핑막(24)은 확산계수가 큰 구리가 이후 형성될 상부막질로 확산되는 것을 방지하기 위함이고, SiC 또는 SiN 막을 사용하여 형성한다.
본 발명에 의하면, 비아 및 금속배선을 매립하는 구리물질에 보론이온을 주입하여 구리합금을 형성함으로써, 이후 형성되는 층간 절연막과의 접착력을 향상시키게 한다.
또한, 본 발명에 의하면, 구리합금을 형성함으로써, 전자이동도특성을 향상시키고 스트레스 마이그레이션 특성을 얻을 수 있게 된다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 비아 및 금속배선을 매립하는 구리물질에 보론 이온을 주입하여 구리합금을 형성함으로써, 이후 형성되는 층간 절연막과의 접착력을 향상시키게 하는 효과가 있다.
또한, 본 발명에 의하면 전자 이동도(electromigration)특성을 향상시키고 스트레스 마이그레이션(stress migration)특성을 얻을 수 있는 효과가 있다.
본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.
Claims (5)
- 금속배선이 형성된 반도체기판에 층간절연막을 형성하고 상기 층간절연막에 사진식각공정을 수행하여 비아홀 및 금속배선 트렌치를 형성하는 단계;상기 형성된 비아홀 및 금속배선 트렌치에 금속물질을 매립하는 단계; 및상기 매립된 금속물질에 합금이온을 주입하여 금속합금막을 형성하는 단계를 포함하는 반도체소자의 금속배선 형성방법.
- 제1 항에 있어서, 상기 금속물질은구리인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제1 항에 있어서, 상기 합금이온은고에너지 방식으로 주입되는 보론 이온인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제1 항에 있어서, 상기 금속 합금막은상기 합금이온의 주입공정이 완료된 후 150~ 400℃도의 온도에서 열공정을수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제1 항에 있어서,상기 비아홀 및 금속배선 트렌치의 측벽에 IMP(Ionized metal plasma) 스퍼터링 방식으로 베리어 금속막 및 구리 시드막(Cu seed layer)을 각각 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030049416A KR20050009616A (ko) | 2003-07-18 | 2003-07-18 | 반도체소자의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030049416A KR20050009616A (ko) | 2003-07-18 | 2003-07-18 | 반도체소자의 금속배선 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050009616A true KR20050009616A (ko) | 2005-01-25 |
Family
ID=37222322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030049416A KR20050009616A (ko) | 2003-07-18 | 2003-07-18 | 반도체소자의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050009616A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100712358B1 (ko) * | 2005-12-28 | 2007-05-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 다마신 배선 형성 방법 및 그에 의해 형성된다마신 배선 구조체 |
| KR100739255B1 (ko) * | 2005-05-23 | 2007-07-12 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| US11018054B2 (en) * | 2017-04-12 | 2021-05-25 | Intel Corporation | Integrated circuit interconnects |
-
2003
- 2003-07-18 KR KR1020030049416A patent/KR20050009616A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100739255B1 (ko) * | 2005-05-23 | 2007-07-12 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| KR100712358B1 (ko) * | 2005-12-28 | 2007-05-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 다마신 배선 형성 방법 및 그에 의해 형성된다마신 배선 구조체 |
| US11018054B2 (en) * | 2017-04-12 | 2021-05-25 | Intel Corporation | Integrated circuit interconnects |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3955386B2 (ja) | 半導体装置及びその製造方法 | |
| CN100470787C (zh) | 半导体器件及其制造方法 | |
| KR100215846B1 (ko) | 반도체장치의 배선형성방법 | |
| US6987059B1 (en) | Method and structure for creating ultra low resistance damascene copper wiring | |
| KR100790452B1 (ko) | 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 | |
| KR20010078207A (ko) | 반도체 디바이스 밀착층 구조 및 구조를 형성하기 위한 공정 | |
| JP4169950B2 (ja) | 半導体装置の製造方法 | |
| KR100939773B1 (ko) | 반도체 소자의 금속배선 및 그의 형성방법 | |
| US6518648B1 (en) | Superconductor barrier layer for integrated circuit interconnects | |
| KR20050009616A (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100652317B1 (ko) | 반도체 소자의 금속 패드 제조 방법 | |
| KR101090372B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR20080114056A (ko) | 반도체 소자의 배선 및 그의 형성방법 | |
| KR100221656B1 (ko) | 배선 형성 방법 | |
| KR100424714B1 (ko) | 반도체소자의 구리 배선 형성 방법 | |
| KR100386628B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100720401B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| KR20000044849A (ko) | 반도체 소자의 구리 합금 배선 형성 방법 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| KR101185853B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20100036008A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20070046376A (ko) | 반도체 소자의 구리 금속배선 형성방법 | |
| KR20020090441A (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR20020002911A (ko) | 반도체소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |