DE102015110957A1 - Kontakte für Halbleitervorrichtungen und Verfahren zu deren Bildung - Google Patents

Kontakte für Halbleitervorrichtungen und Verfahren zu deren Bildung Download PDF

Info

Publication number
DE102015110957A1
DE102015110957A1 DE102015110957.3A DE102015110957A DE102015110957A1 DE 102015110957 A1 DE102015110957 A1 DE 102015110957A1 DE 102015110957 A DE102015110957 A DE 102015110957A DE 102015110957 A1 DE102015110957 A1 DE 102015110957A1
Authority
DE
Germany
Prior art keywords
metal
adhesion promoter
metal layer
layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015110957.3A
Other languages
English (en)
Inventor
Mark Harrison
Martin Sporn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015110957A1 publication Critical patent/DE102015110957A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Verfahren für ein Verfahren zum Bilden einer Halbleitervorrichtung enthält das Bereitstellen eines Halbleitersubstrats, das eine Unterseite entgegengesetzt einer Oberseite aufweist, wobei eine Schaltungsanordnung an der Oberseite angeordnet ist. Das Verfahren enthält ferner das Bilden einer ersten Metallschicht, die ein erstes Metall aufweist, über der Unterseite des Halbleitersubstrats. Die erste Metallschicht wird durch Aufbringen eines Adhäsionspromoters, gefolgt von dem ersten Metall gebildet.

Description

  • Die vorliegende Erfindung bezieht sich im Allgemeinen auf Halbleitervorrichtungen und in speziellen Ausführungsformen auf Kontakte für Halbleitervorrichtungen und Verfahren hierfür.
  • Diese Anmeldung bezieht sich auf die folgenden ebenfalls angemeldeten und gemeinsam übertragenen Patentanmeldungen: Aktenzeichen 13/932,851, Anwaltsaktenzeichen: INF 2010 P 50393 US01, eingereicht am 1. Juli 2013; Aktenzeichen 12/833,755, Anwaltsaktenzeichen: INF 2010 P 50393, eingereicht am 9. Juli 2010, US Patent 8,487,440 , wobei diese Anmeldungen hier durch Bezugnahme vollständig mit aufgenommen sind.
  • Halbleitervorrichtungen werden in vielen elektronischen und anderen Anwendungen verwendet. Halbleitervorrichtungen umfassen integrierte Schaltungen, die auf Halbleiter-Wafern durch Aufbringen vieler Typen von dünnen Materialschichten über die Halbleiter-Wafer und Strukturieren dieser dünnen Materialschichten gebildet werden, um die integrierten Schaltungen zu bilden.
  • Halbleitervorrichtungen werden mit externen Schaltungen über vorderseitige und rückseitige Kontakte gekoppelt. Das Bilden von rückseitigen Kontakten mit niedrigem Widerstand und guten mechanischen Eigenschaften ist eine der Herausforderungen für integrierte Schaltungen, insbesondere da die Paketabmessungen verkleinert werden.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Bilden einer Halbleitervorrichtung das Bereitstellen eines Halbleitersubstrats, das eine Unterseite entgegengesetzt der Oberseite aufweist, wobei eine Schaltungsanordnung an der Oberseite angeordnet ist. Das Verfahren umfasst ferner das Bilden einer ersten Metallschicht, die ein erstes Metall umfasst, über der Unterseite des Halbleitersubstrats. Die erste Metallschicht wird durch Aufbringen eines Adhäsionspromoters gefolgt von dem Aufbringen des ersten Metalls gebildet.
  • In einer Ausgestaltung kann das Verfahren ferner das Entfernen eines natürlichen Oxids von der ersten Unterseite umfassen, um eine zweite Unterseite des Halbleitersubstrats freizulegen, wobei die erste Metallschicht ohne Unterbrechen des Vakuums nach dem Entfernen des natürlichen Oxids aufgebracht wird. In noch einer Ausgestaltung kann das Verfahren ferner das Bilden einer Metallsilizidschicht zwischen der ersten Metallschicht und dem Halbleitersubstrat umfassen. In noch einer Ausgestaltung kann die Metallsilizidschicht weniger als ungefähr fünf Atomlagen dick sein. In noch einer Ausgestaltung kann der Adhäsionspromoter keine kontinuierliche Schicht über der Unterseite sein. In noch einer Ausgestaltung kann der Adhäsionspromoter in Form von Inseln über der Unterseite gebildet werden. In noch einer Ausgestaltung kann der Kontaktwiderstand zwischen der ersten Metallschicht und dem Halbleitersubstrat unabhängig von dem Adhäsionspromoter sein. In noch einer Ausgestaltung kann die erste Metallschicht als eine Deckenschicht über im Wesentlichen der gesamten Unterseite des Halbleitersubstrats aufgebracht werden. In noch einer Ausgestaltung kann die erste Metallschicht Titan oder Wolfram umfassen und der Adhäsionspromoter kann Aluminium umfassen. In noch einer Ausgestaltung kann das Bilden der ersten Metallschicht Folgendes umfassen: Aufdampfen des Adhäsionspromoters aus einem ersten Targetmaterial; und Aufdampfen des ersten Metalls von einem zweiten Targetmaterial. In noch einer Ausgestaltung können der Adhäsionspromoter und das erste Metall durch Aufdampfen in derselben Kammer ohne Unterbrechen des Vakuums aufgebracht werden.
  • Gemäß einer alternativen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Bilden einer Halbleitervorrichtung das Reinigen eines Halbleitersubstrats, um ein Halbleitermaterial des Halbleitersubstrats freizulegen. Das Halbleitermaterial wird über eine im Wesentlichen vollständige Hauptoberfläche des Halbleitersubstrats freigelegt. Ohne das Vakuum zu unterbrechen, wird ein Adhäsionspromoter eingeführt, gefolgt von dem Aufbringen einer Metallschicht. Das Metall in der Metallschicht bildet ein Silizid mit dem Halbleitermaterial des Halbleitersubstrats.
  • In einer Ausgestaltung kann der Adhäsionspromoter Aluminium umfassen und das Metall in der Metallschicht kann Titan umfassen. In noch einer Ausgestaltung kann das Einführen eines Adhäsionspromoters das Hinzufügen des Adhäsionspromoters von weniger als ungefäh 1014 cm–2 umfassen. In noch einer Ausgestaltung kann das Einführen eines Adhäsionspromoters das Hinzufügen des Adhäsionspromoters im Bereich von 1010 cm–2 bis 1014 cm–2 umfassen. In noch einer Ausgestaltung kann das Einführen eines Adhäsionspromoters das Ausführen eines Implantierungsprozesses umfassen. In noch einer Ausgestaltung kann das Einführen eines Adhäsionspromoters das Verwenden eines Aufdampfungs-Aufbringprozesses umfassen.
  • Gemäß einer alternativen Ausführungsform der vorliegenden Erfindung umfasst eine Halbleitervorrichtung Metallisierungsschichten, die über einer Oberseite eines Halbleitersubstrats angeordnet sind. Das Halbleitersubstrat weist eine Unterseite entgegengesetzt der Oberseite auf. Ein Adhäsionspromoter ist auf der Oberseite des Halbleitersubstrats angeordnet. Eine Metallsilizidschicht ist über der Unterseite des Halbleitersubstrats angeordnet. Die Metallsilizidschicht ist um den Adhäsionspromoter gebildet. Eine erste Metallschicht wird ist der Metallsilizidschicht und dem Adhäsionspromoter angeordnet. Das Metall der ersten Metallschicht ist dasselbe wie ein Metall der Metallsilizidschicht.
  • In einer Ausgestaltung kann die Metallsilizidschicht weniger als ungefähr fünf Atomlagen dick sein. In noch einer Ausgestaltung kann ein Funktionselement in der Nähe der Oberseite des Halbleitersubstrats angeordnet sein. In noch einer Ausgestaltung kann der quadratische Mittelwert der Oberflächenrauigkeit der Unterseite weniger als etwa 1 nm sein. In noch einer Ausgestaltung kann die Metallsilizidschicht über wenigstens 80% der Unterseite des Halbleitersubstrats angeordnet sein. In noch einer Ausgestaltung kann das Metall Titan umfassen und der Adhäsionspromoter kann Aluminium umfassen. In noch einer Ausgestaltung kann das Metall Titan und Wolfram umfassen. In noch einer Ausgestaltung kann die Halbleitervorrichtung ferner eine zweite Metallschicht, die über der ersten Metallschicht angeordnet ist, und eine dritte Metallschicht, die über der zweiten Metallschicht angeordnet ist, umfassen. In noch einer Ausgestaltung kann die zweite Metallschicht Nickel-Vanadium umfassen. In noch einer Ausgestaltung kann die dritte Metallschicht Silber umfassen.
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird jetzt Bezug genommen auf die folgenden Beschreibungen zusammen mit den begleitenden Zeichnungen, in denen:
  • 1A–1D eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung darstellen, wobei 1A eine Querschnittsansicht darstellt und 1B eine vergrößerte Querschnittsansicht darstellt und 1C eine vergrößerte Draufsicht darstellt, während 1D eine Draufsicht darstellt;
  • 2 eine Querschnittsansicht einer Halbleitervorrichtung nach dem Bilden von Vorrichtungen an der Vorderseite gemäß einer Ausführungsform der vorliegenden Erfindung darstellt;
  • 3 eine Querschnittsansicht einer Halbleitervorrichtung einer Vorderseitenbearbeitung gemäß einer Ausführungsform der vorliegenden Erfindung darstellt;
  • 4 eine Querschnittsansicht einer Halbleitervorrichtung nach dem Reinigen der Rückseite des Substrats, um natürliche Oxide und Verunreinigungen zu entfernen, gemäß einer Ausführungsform der vorliegenden Erfindung darstellt;
  • 5 eine Querschnittsansicht einer Halbleitervorrichtung nach dem Bilden von rückseitigen Metallisierungsschichten zum Kontaktieren mit dem Substrat gemäß einer Ausführungsform der vorliegenden Erfindung darstellt;
  • 6 ein Plasmaätzwerkzeug, das zum Reinigen der Rückseite vor dem Aufbringen der ersten Metallschicht an der Rückseite des Substrats verwendet wird, gemäß Ausführungsformen der vorliegenden Erfindung darstellt;
  • 7 ein System zur physikalischen Gasphasenabscheidung, das verwendet wird, um die erste Metallschicht an der Rückseite des Substrats zu bilden, gemäß Ausführungsformen der vorliegenden Erfindung darstellt;
  • 8 eine vergrößerte Querschnittsansicht einer rückseitigen Metallisierungsschicht darstellt, die einen kontinuierlichen Adhäsionspromoter gemäß einer alternativen Ausführungsform der vorliegenden Erfindung darstellt;
  • 9A ein Schema der Variation der Dosis von eingebautem Aluminium gegen den Kontaktwiderstand zwischen der ersten Metallschicht und dem Substrat darstellt;
  • 9B eine schematische Dosisvariation von Titansilizid, Aluminium und Titan gemäß einer Ausführungsform der vorliegenden Erfindung darstellt; und
  • 10 eine alternative Ausführungsform der vorliegenden Erfindung darstellt, die eine Anwendung der Erfindung auf Kontakt mit oberflächlichen Übergängen darstellt.
  • Das Herstellen und das Verwenden verschiedener Ausführungsformen sind nachstehend genau beschrieben. Es wird jedoch darauf hingewiesen, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte bereitstellt, die in einer großen Vielzahl spezifischer Kontexte ausgeführt werden können. Die spezifischen Ausführungsformen, die diskutiert sind, dienen lediglich der Erläuterung spezifischer Arten, die Erfindung herzustellen und zu verwenden, und schränken den Schutzbereich der Erfindung nicht ein.
  • Die vorliegende Erfindung wird mit Bezug auf verschiedene Ausführungsformen in einem spezifischen Kontext beschrieben, nämlich rückseitige Kontakte für Halbleitervorrichtungen. Die Erfindung kann jedoch auch auf andere Typen von Vorrichtungen und Kontakte angewandt werden.
  • Das Bilden von mechanisch stabilen Kontakten an der Rückseite eines Wafers ist wichtig zum Bilden von Kontakten. Herkömmlicherweise wurde eine Aluminiumschicht an der Grenzfläche zwischen dem Siliziumsubstrat und Titan zur Kontaktbildung verwendet. Aluminium korrodiert jedoch leicht und ist empfindlich gegen Spitzenbildung (Metallspitzen) und kann somit nicht für kleine Pakete verwendet werden. Ferner kann, zum Kontaktieren von oberflächlichen Übergängen, die Oberflächenrauigkeit des Aluminiums zu Kurzschlüssel über den Übergang führen. Ferner erhöhen Aluminiumschichten den Kontaktwiderstand im Vergleich zu anderen Metallschichten wie z. B. Titan.
  • Alternativ, um diese Probleme zu vermeiden, wird nach dem Reinigen der Wafer-Oberfläche eine Titanschicht aufgebracht. Wenn jedoch dicke Schichten der Titanschicht aufgebracht werden, kann die Titanschicht nicht die erforderliche mechanische Adhäsion an dem Substrat aufweisen und kann zu Defekten aufgrund von Delaminierung, Ablösen und anderem führen.
  • Es wurde erkannt, dass Wasserstoffplasmareinigung die Bildung einer Titansilizidschicht verbessert, insbesondere wenn kein nachfolgendes Hochtemperaturtempern ausgeführt wird. Wasserstoffplasmareinigung ist jedoch nicht ausreichend, um Titanschichten mit guter Adhäsion an dem Substrat zu bilden, falls ein nachfolgendes Hochtemperaturtempern nach dem Aufbringen des Titans (z. B. aus anderen Gründen) erforderlich ist. Mit anderen Worten, falls ein Hochtemperaturtempern nach dem Aufbringen von Titan ausgeführt wird, dann kann die Titanschicht manchmal leicht delaminieren, selbst wenn vorher Wasserstoffplasmavorreinigung vor dem Aufbringen von Titan ausgeführt worden ist. Beispielsweise haben die Erfinder erkannt, dass, falls ein Hochtemperaturtempern (z. B. 375 °C oder höher) ausgeführt wird, sich dann die Adhäsionsstärke (z. B. wie unter Verwendung eines Klebebandtests gemessen) zunehmend mit dem Ansteigen der Wärmebilanz des Temperns verschlechtert. Die Erfinder haben unter Verwendung von Transmissionselektronenmikroskopie beobachtet, dass fünf bis zehn Atomlagen der polykristallinen TiSi-Schicht zwischen dem Titan und dem Silizium gebildet werden. Die Erfinder postulieren, dass das Hochtemperaturtempern diese polykristalline TiSi-Schicht abbauen kann, was zu schlechter Adhäsion führt.
  • In verschiedenen Ausführungsformen überwindet die vorliegende Erfindung diese und andere Probleme durch Verwenden eines Adhäsionspromoters, der die mechanische Adhäsion einer dicken Metallschicht wie z. B. der Titanschicht verbessert, ohne den Kontaktwiderstand herabzusetzen. Mit anderen Worten ist der Adhäsionspromoter konstruiert, nicht zum elektrischen Widerstand des Kontakts beizutragen. Vorteilhafterweise werden die Verbesserungen ohne irgendwelche signifikanten Kostensteigerungen oder Verschlechterung der Vorderseitenmetallisierung oder Vorrichtungen erreicht.
  • Wie in verschiedenen Ausführungsformen der vorliegenden Erfindung beschrieben wird, wird die Adhäsion, wenn ein Adhäsionspromoter (z. B. eine dünne Aluminiumschicht, Kohlenstoff, Siliziumoxid) zwischen dem Titan und dem Silizium verwendet wird, außerordentlich verbessert, selbst wenn nachfolgend Hochtemperaturtempern ausgeführt wird. Wenn beispielsweise die Dosis des aufgebrachten Adhäsionspromoters sehr gering ist, kann der Adhäsionspromoter nicht mehr als eine kontinuierliche Schicht gebildet sein, sondern kann inselartige Strukturen bilden, was dazu führen kann, dass er keine Rolle im elektrischen Verhalten spielt.
  • Strukturelle Ausführungsformen der Erfindung werden zuerst unter Verwendung von 1 beschrieben. Ein Verfahren zum Herstellen einer Halbleitervorrichtung wird unter Verwendung der 2–5 beschrieben. Ein Prozesswerkzeug, das Ausführungsformen der Erfindung implementiert, wird unter Verwendung der 6 und 7 beschrieben. Zusätzliche strukturelle Ausführungsformen werden unter Verwendung der 8–10 beschrieben.
  • Die 1A–1D stellen eine Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung dar. 1A stellt eine Querschnittsansicht dar, und 1B stellt eine vergrößerte Querschnittsansicht dar, und 1C stellt eine vergrößerte Draufsicht dar, während 1D eine Draufsicht darstellt.
  • 1A stellt eine Querschnittsansicht einer Halbleitervorrichtung 10, die ein Substrat 200 aufweist, dar. Das Substrat 200 enthält eine Oberseite 202 und eine entgegengesetzte Unterseite 203. In verschiedenen Ausführungsformen umfasst das Substrat 200 Silizium oder andere Halbleitermaterialien, die Verbindungshalbleiter wie z. B. Ge, InSb, GaAs, GaN, InP, SiGe oder SiC, als Beispiele enthalten. Das Substrat 200 kann außerdem ein Halbleiter- oder Isolatorsubstrat wie z. B. Silizium-auf-Isolator (SOI) und Hetero-Epitaxieschichten umfassen. Das Substrat 200 kann in verschiedenen Ausführungsformen eine oder mehrere Epitaxieschichten umfassen.
  • Das Substrat 200 enthält Vorrichtungsbereiche 204 benachbart der Oberseite 202. Die Vorrichtungsbereiche 204 können eine aktive Schaltungsanordnung umfassen und können Transistoren, Widerstände, Kondensatoren, Induktoren oder andere Komponenten, die verwendet werden, um integrierte Schaltungen zu bilden, enthalten. Die Vorrichtungsbereiche 204 können in verschiedenen Ausführungsformen mehrere Vorrichtungen (integrierte Schaltungen) oder eine diskrete Vorrichtung enthalten. Die Vorrichtungen in den Vorrichtungsbereichen 204 können durch geeignete Mittel getrennt sein, die als Beispiele Isolationsgräben und Dotierungsschemas wie z. B. Wannenisolierungen enthalten.
  • In einer oder mehreren Ausführungsformen umfassen die Vorrichtungsbereiche 204 vertikale Transistoren. Beispielsweise kann das Substrat 200 einen oder mehrere Leistungstransistoren enthalten, die einen Source-Kontakt und einen Gate-Kontakt an der Oberseite 202 und einen Drain-Kontakt an der Unterseite 203 aufweisen.
  • Mehrere Metallisierungsschichten sind über den Vorrichtungsbereichen 204 angeordnet und bilden die Schicht des hinteren Endes der Leitung (BEOL-Schicht) 275. Die BEOL-Schicht 275 kann viele Ebenen von Metallleitungen und Durchkontaktierungen enthalten, die zusammen die Vorrichtungen innerhalb der Vorrichtungen 204 miteinander verbinden und außerdem elektrische Verbindungen mit einer externen Schaltungsanordnung oder benachbarten Schaltungen auf dem Substrat 200 bereitstellen. Die Anzahl von Metallebenen innerhalb der BEOL-Schicht 275 wird basierend auf dem Typ der Vorrichtungen in den Vorrichtungsbereichen des Halbleitersubstrats 200 ausgewählt. Beispielsweise kann die BEOL-Schicht 275 über Logikvorrichtungen viele Schichten, z. B. neun oder mehr, aus Kupfer umfassen. In Speichervorrichtungen, wie z. B. DRAMs, oder analogen Vorrichtungen kann die Anzahl von Metallebenen geringer sein und kann Aluminium sein. Die BEOL-Schicht 275 und die Vorrichtungsbereiche des Halbleitersubstrats 200 bilden zusammen eine fertiggestellte funktionierende integrierte Schaltung. Mit anderen Worten können die elektrischen Funktionen des Chips durch die untereinander verbundene aktive Schaltungsanordnung ausgeführt werden.
  • Eine Passivierungsschicht 290 kann über der BEOL-Schicht 275 gebildet sein, um die BEOL-Schicht 275 zu schützen und zu passivieren. Die Passivierungsschicht 290 kann Bond-Kontaktstellen 292 enthalten, um eine externe Schaltungsanordnung mit der BEOL-Schicht 275 zu verbinden. Alternativ können andere Typen von Kontakten, die Unterkontaktmetallisierung (UBM) und/oder Umverteilungsleitungen (RDL) enthalten, gebildet werden, um auf geeignete Weise die externe Schaltungsanordnung mit der BEOL-Schicht 275 zu verbinden.
  • Bezug nehmend auf 1A enthält das Substrat 200 außerdem rückseitige Metallisierung über der Unterseite 203. Die rückseitige Metallisierung kann verwendet werden, um einen Lötkontakt oder einen Diffusionsbond zu bilden. Die rückseitige Metallisierung kann verwendet werden, um einen elektrischen Kontakt zu dem Halbleitersubstrat 200 zu erzeugen. Der Kontakt kann verwendet werden, um sich mit einer Substratdurchkontaktierung (TSV) mit einer UBM oder RDL zum Chip-Stapeln und/oder mit einer Wärmesenke zu koppeln.
  • Die Unterseite 203 des Substrats 200 umfasst in verschiedenen Ausführungsformen eine glatte Oberfläche. In verschiedenen Ausführungsformen ist quadratische Mittelwert der Oberflächenrauigkeit der Unterseite 203 kleiner als etwa 1 nm. Eine erste Metallschicht 400 ist über der Unterseite 203 angeordnet. In verschiedenen Ausführungsformen ist die erste Metallschicht 400 etwa 10 nm bis etwa 200 nm dick.
  • In verschiedenen Ausführungsformen umfasst die erste Metallschicht 400 Titan oder Wolfram. Die erste Metallschicht 400 ist in einigen Ausführungsformen so gewählt, dass sie guten Ohmschen Kontakt bereitstellt.
  • 1B stellt eine vergrößerte Querschnittsansicht dar, wie in dem Kreis in 1A an der Grenzfläche zwischen der ersten Metallschicht 400 und dem Substrat 200 gezeigt ist. Bezug nehmend auf 1B ist die Metallsilizidschicht 405 über der Unterseite 203 des Substrats 200 angeordnet. In verschiedenen Ausführungsformen ist die Metallsilizidschicht 405 weniger als etwa fünf Atomlagen dick. In verschiedenen Ausführungsformen ist die Metallsilizidschicht 405 weniger als etwa drei Atomlagen dick. In verschiedenen Ausführungsformen ist die Metallsilizidschicht 405 weniger als etwa 2 nm dick, und in einer Ausführungsform weniger als 1 nm dick. Das Vorhandensein der Metallsilizidschicht 405 in verschiedenen Ausführungsformen verbessert den Ohmschen Kontakt.
  • Weiter Bezug nehmend auf 1B ist ein Adhäsionspromoter 415 an der Unterseite 203 des Substrats 200 angeordnet. Die Kontaktmaterialien, die nachfolgend gebildet werden, können hohe Eigenleitungsbelastung aufweisen oder können hohe Belastungen während der Lebensdauer des Produkts oder weiterer Verarbeitung entwickeln, so dass sich der Kontakt von dem Substrat 200 ablösen kann. In verschiedenen Ausführungsformen verbessert der Adhäsionspromoter 415 die mechanischen Eigenschaften durch starkes Bonden mit dem Substrat 200. In einer oder mehreren Ausführungsformen trägt der Adhäsionspromoter 415 nicht zum Kontaktwiderstand an der Unterseite 203 bei.
  • In verschiedenen Ausführungsformen ist der Adhäsionspromoter 415 weniger als etwa fünf Atomlagen dick. In verschiedenen Ausführungsformen ist der Adhäsionspromoter 415 weniger als etwa drei Atomlagen dick. In verschiedenen Ausführungsformen ist der Adhäsionspromoter 415 weniger als etwa 2 nm dick und in einer Ausführungsform weniger als 1 nm dick.
  • In verschiedenen Ausführungsformen ist die Dicke des Adhäsionspromoters 415 kleiner als die Dicke der Metallsilizidschicht 405. Ferner ist sowohl die Dicke des Adhäsionspromoters 415 als auch die Dicke der Metallsilizidschicht 405 kleiner als die Dicke der ersten Metallschicht 400.
  • Bezug nehmend auf 1A kann in einigen Ausführungsformen eine zweite Metallschicht 410 über der ersten Metallschicht 400 angeordnet sein. Die zweite Metallschicht 410 stellt eine Lötschicht zur Kontaktbildung bereit. In einigen Ausführungsformen kann die zweite Metallschicht 410 als eine Startschicht für nachfolgende Lötschichten gewählt sein. In verschiedenen Ausführungsformen ist die zweite Metallschicht 410 etwa 100 nm bis etwa 500 nm dick. In einer Ausführungsform umfasst die zweite Metallschicht 410 Nickel und/oder Vanadium, während in verschiedenen Ausführungsformen die zweite Metallschicht 410 irgendein geeignetes Metall umfassen kann.
  • Eine dritte Metallschicht 420 wird über der zweiten Metallschicht 410 angeordnet. In verschiedenen Ausführungsformen ist die dritte Metallschicht 420 mit der zweiten Metallschicht 410 verlötet und schützt außerdem die darunter liegenden Metalle vor der Umgebung. Beispiele der dritten Metallschicht 420 enthalten Au, Ag, Au-Legierungen, Ag-Legierungen und Kombinationen daraus. In einigen Ausführungsformen kann Kupfer als die dritte Metallschicht 420 verwendet sein. In verschiedenen Ausführungsformen umfasst die dritte Metallschicht 420 eine Dicke von etwa 100 bis etwa 10000 nm.
  • 1C stellt eine vergrößerte Draufsicht einer Metallsilizidschicht, beispielsweise in der Querschnittsansicht von 1B, die um die Adhäsionspromoter gebildet ist, dar.
  • In verschiedenen Ausführungsformen ist die Metallsilizidschicht 405 über Bereichen gebildet, die nicht durch den Adhäsionspromoter 415 bedeckt sind. Der Adhäsionspromoter 415 kann jedoch eine Textur für die Oberfläche bereitstellen und so die mechanische Adhäsion der nachfolgenden Schichten verbessern.
  • 1D stellt eine Unteransicht der Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung dar. Wie in 1C dargestellt ist, umfasst die rückseitige Metallisierungsschicht, dass die erste Metallschicht 400 über die vollständige und lückenlose Unterseite 203 des Halbleitersubstrats 200 aufgebracht ist. Ferner ist die Dicke der ersten Metallschicht 400 sehr dick, beispielsweise wenigstens 50 % der Dicke des dünner gemachten Halbleitersubstrats 200. Dementsprechend ist die erste Metallschicht 400 empfindlich gegen Abscheren, Delaminierung und andere Probleme, die für dünne Schichten im Allgemeinen nicht beobachtet werden. Ausführungsformen der vorliegenden Erfindung überwinden diese Probleme durch vorteilhaftes Erhöhen der Adhäsion der ersten Metallschicht 400 an dem Halbleitersubstrat 200 durch das Verwenden des Adhäsionspromoters 415 (1B), der eine nichtkontinuierliche Schicht wie z. B. Inseln über dem Halbleitersubstrat 200 bildet und dadurch die Adhäsion der ersten Metallschicht 400 an dem Halbleitersubstrat 200 verbessert.
  • Die 2–5 stellen ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Ausführungsformen der Erfindung dar.
  • 2 stellt eine Querschnittsansicht einer Halbleitervorrichtung nach dem Bilden von Vorrichtungen an der Vorderseite gemäß einer Ausführungsform der vorliegenden Erfindung dar.
  • Bezug nehmend auf 2 werden Vorrichtungsbereiche auf einer Oberseite 202 eines Substrats 200 gebildet. Wie in 2 dargestellt, können Isolationsbereiche 201 gebildet werden, die verschiedene Vorrichtungen isolieren. Andere Typen von Isolationsstrukturen können außerdem gebildet werden, beispielsweise durch Implantieren von Dotanden in das Substrat 200.
  • Die Vorrichtungsbereiche, die wenigstens eine Vorrichtung 205 aufweisen, werden innerhalb des oder über dem Substrat 200 gebildet. Die Vorrichtungsbereiche können Isolationsbereiche 201 enthalten. Die Vorrichtung 205, die in der Nähe der Oberseite 202 gebildet wird, kann viele Typen von Vorrichtungen wie z. B. Bipolartransistoren, p-n-Dioden, Transistoren usw. enthalten. Die Vorrichtung 205 kann als eine große diskrete Vorrichtung gebildet werden, wobei das Substrat 200 nur eine einzelne Vorrichtung umfasst. Alternativ kann in einigen Ausführungsformen die Vorrichtung 205 als eine passive Vorrichtung innerhalb der Metallisierungsschichten gebildet werden (nachstehend beschrieben). Beispiele solcher passiven Vorrichtungen enthalten Widerstand, Kondensatoren wie z. B. Metall/Isolator/Metall-Kondensatoren, und Induktoren.
  • In einer oder mehreren Ausführungsformen kann die Vorrichtung 205 Mikroelektromechaniksystem-Vorrichtungen (MEMS-Vorrichtungen) umfassen. Im Allgemeinen kann die Vorrichtung 205 von jedem Vorrichtungstyp sein, der irgendeine aktive oder passive Halbleitervorrichtung und außerdem andere Nicht-Halbleitervorrichtungen enthält.
  • Die Vorrichtung 205 kann Merkmale enthalten wie z. B. eine Gate-Elektrode 206, die den Betrieb der Vorrichtung 205 steuern kann. In verschiedenen Ausführungsformen kann die Gate-Elektrode 206 Teil eines Feldeffekttransistors oder eines Bipolartransistors wie z. B. eines Bipolartransistors mit isoliertem Gate (IGBT) sein. In verschiedenen Ausführungsformen kann die Vorrichtung 205 durch Dotieren von Bereichen des Substrats 200 mit Dotanden, um bestimmte Bereiche zum n-Typ oder p-Typ zu machen, gebildet werden. In einigen Ausführungsformen kann die Vorrichtung 205 solche Merkmale wie die Gate-Elektrode 205 nicht enthalten.
  • Als Nächstes wird die Metallisierung über den Vorrichtungsbereichen gebildet, um die Vorrichtungsbereiche elektrisch zu kontaktieren und miteinander zu verbinden. Die Komponenten, die während der Vorderseitenbearbeitung gebildet werden, werden durch Verarbeitung des hinteren Endes der Leitung (BEOL-Verarbeitung) miteinander verbunden. Während dieses Prozesses werden Kontakte mit der Oberseite 202 des Substrats 200 hergestellt und unter Verwendung von Metallleitungen und Durchkontaktierungen miteinander verbunden. Wie vorstehend diskutiert enthalten moderne integrierte Schaltungen viele Schichten aus vertikal gestapelten Metallleitungen und Durchkontaktierungen (Mehrebenenmetallisierung), die die verschiedenen Komponenten in dem Chip miteinander verbinden.
  • In 2 sind nur drei Ebenen aus Metall dargestellt, es können jedoch in anderen Ausführungsformen mehr oder weniger Metallisierungsebenen gebildet sein. Die erste, zweite und dritte Metallisierungsisolationsschicht 211, 212 und 213 werden oberhalb eines Substrats 200 gebildet. Jede der ersten, zweiten und dritten Metallisierungsisolationsschichten 211, 212 und 213 kann mehrere Schichten umfassen. Die erste, zweite und dritte Metallisierungsisolationsschicht 211, 212 und 213 können durch Ätzstopummantelungen (nicht gezeigt) getrennt sein.
  • In einer Ausführungsform umfasst die erste Metallisierungsisolationsschicht 211 ein Oxid wie z. B. Tetraethoxysilan (TEOS) oder fluoriertes TEOS (FTEOS), aber verschiedene Ausführungsformen können isolierende Materialen umfassen, die typischerweise zur Halbleiterherstellung für dielektrische Zwischenebenenschichten (ILD-Schichten) verwendet werden. Die erste Metallisierungsisolationsschicht 211 kann beispielsweise eine Dicke von etwa 500 nm oder weniger umfassen, obwohl alternativ die erste Metallisierungsisolationsschicht 211 andere Abmessungen umfassen kann.
  • Die zweite und die dritte Metallisierungsisolationsschicht 212 und 213 umfassen Isoliermaterialien, die typischerweise zur Halbleiterherstellung für dielektrische Zwischenebenenschichten (ILD-Schichten) verwendet werden, wie z. B. SiO2, Tetraethoxysilan (TEOS), oder ein Material mit niedrigerer Dielektrizitätskonstante wie z. B. fluoriertes TEOS (FTEOS), dotiertes Glas (BPSG, PSG, BSG), Organosilikatglas (OSG), fluoriertes Silikatglas (FSG) oder Aufschleuderglas (SOG). Die zweite und die dritte Metallisierungsisolationsschicht 212 und 213 können außerdem Materialien mit ultraniedriger Dielektrizitätskonstanten umfassen, die poröse dielektrische Materialien enthalten.
  • Erste Durchkontaktierungen 220 oder Kontaktstecker werden innerhalb der ersten Metallisierungsisolationsschicht 211 gebildet. Ähnlich werden erste Metallleitungen 230 innerhalb der zweiten Metallisierungsisolationsschicht 212 gebildet. Ähnlich werden zweite Durchkontaktierungen 240, zweite Metallleitungen 250, dritte Durchkontaktierungen 260 und dritte Metallleitungen 270 gebildet, bis alle Metallisierungsschichten vollständig sind. Die Metallisierungsschichten können in verschiedenen Ausführungsformen unter Verwendung von entweder Damascene- oder Dual-Damascene-Prozessen gebildet werden.
  • Die Durchkontaktierungen und Metallleitungen werden aus geeigneten Metallen gebildet. In einigen Ausführungsformen umfassen die zweite und die dritte Durchkontaktierung 240 und 260 einen Kupferkern mit einer äußeren Ummantelung z. B. aus Tantalnitrid und Tantal. In alternativen Ausführungsformen können die zweite und die dritte Durchkontaktierung 240 und 260 einen Wolframkern und äußere Ummantelungen aus Titan und Titannitrid oder andere Metallummantelungen oder Ummantelungskombinationen umfassen. In wiederum einer anderen Ausführungsform können die zweite und die dritte Durchkontaktierung 240 und 260 Aluminium umfassen.
  • 3 stellt eine Querschnittsansicht einer Halbleitervorrichtung einer Vorderseitenbearbeitung gemäß einer Ausführungsform der vorliegenden Erfindung dar.
  • An dieser Stufe der Verarbeitung sind auch die rückseitigen Prozesse fertiggestellt, und somit sind alle Metallisierungsebenen, die die Vorrichtung 205 verbinden, hergestellt. Eine Passivierungsschicht 290 wird über die letzte Metallschicht aufgebracht (3). Eine externe Kontaktschaltungsanordnung (nicht gezeigt) kann innerhalb der Passivierungsschicht 290 gebildet werden, um die Bond-Kontaktstellen 292 in der letzten Metallebene zu kontaktieren. Die externe Kontaktschaltungsanordnung kann in verschiedenen Ausführungsformen UBMs und RDLs enthalten. Eine Schutzschicht 295 kann über der Passivierungsschicht 290 aufgebracht werden, um die Passivierungsschicht 290 während nachfolgender Verarbeitung zu schützen. Die Schutzschicht 295 kann in einigen Ausführungsformen eine Hartmaskenschicht oder ein Resistmaterial umfassen. In einer Ausführungsform umfasst die Schutzschicht 295 eine Imidschicht.
  • Als Nächstes wird die Rückseite des Substrats 200 zur Kontaktbildung vorbereitet. Der Rückseitenkontakt wird in verschiedenen Ausführungsformen als ein großer Deckenkontakt gebildet. In einer oder mehreren Ausführungsformen bedeckt der Rückseitenkontakt vollständig die (oder bedeckt wenigstens 80 % der) Rückseite des Substrats 200 (Wafer). Das Bilden guter Kontakte insbesondere mit WTi (Wolfram-Titan) und Ti (Titan) ist wegen der schlechten Adhäsion mit dem Substrat 200 schwierig.
  • In einigen Ausführungsformen kann das Substrat 200 dünner gemacht werden. In solchen Ausführungsformen kann das Substrat 200 von der Rückseite dünner gemacht und passiviert werden. Um die Handhabung während des Prozesses des Dünnens zu vereinfachen, kann die Schutzschicht 295 an einem Trägerband angebracht werden. Das Substrat 200 wird durch Schleifen auf eine gewünschte Dicke gedünnt und dadurch eine tiefere Oberfläche freigelegt. Die typische Dicke des Substrats 200 nach dem Dünnen ist etwa 20 µm bis etwa 400 µm. In verschiedenen Ausführungsformen kann das Dünnen auch chemisch oder durch Verwenden eines Plasmaätzens ausgeführt werden. Beispielsweise kann ein modifiziertes Plasmaätzen verwendet werden, um den Silizium-Wafer von der Rückseite zu dünnen. Solche Techniken weisen den zusätzlichen Vorteil auf, dass sie die Vorderseite nicht beschädigen.
  • Das Substrat 200 wird innerhalb eines Plasmaätzwerkzeugs platziert, und ein Plasma zum Ätzen des natürlichen Oxids von der Unterseite 203 des Substrats 200 wird erzeugt. Das Plasmaätzwerkzeug ist in 6 gemäß Ausführungsformen der Erfindung dargestellt. Das Plasmaätzwerkzeug wird kurz beschrieben, um die nachfolgenden Verarbeitungsschritte klar zu beschreiben.
  • Das Plasmaätzwerkzeug umfasst ein Spannfutter 180, das beispielsweise ein phenolüberzogenes Spannfutter 185 enthalten kann, auf dem ein Wafer 190 (der das Substrat 200 enthält) platziert werden kann. Alternativ kann der Wafer 190 auf Stiften entlang den Kanten des Wafers platziert sein. Das Spannfutter 180 ist in einer oder mehreren Ausführungsformen nicht geerdet und elektrisch isoliert.
  • Das Plasmaätzwerkzeug umfasst eine Plasmakammer 110, die beispielsweise Quarzwände 130 über einem Träger 170 aufweist. Die Plasmakammer 110 enthält Einlässe 150 und Auslässe (nicht gezeigt) für Gase zum Bilden des Plasmas. In verschiedenen Ausführungsformen ist die Plasmakammer 110 von einem Metallkäfig 140, der z. B. Aluminium umfasst, umgeben.
  • Das Plasmaätzwerkzeug umfasst Induktionsspulen 135 wie z. B. spiralförmige Spulen, die um die Quarzwände 130 angeordnet sind und mit einer Stromquelle 125 verbunden sind. Die Leistung der Induktionsspulen 135 ist etwa 200 W bis etwa 1000 W, und in einer Ausführungsform etwa 850 W. Die Induktionsspulen 135 sind mit einer Mittelfrequenzstromquelle 125 verbunden, beispielsweise zwischen etwa 100 kHz bis etwa 600 kHz, und in einer Ausführungsform etwa 400 kHz.
  • In verschiedenen Ausführungsformen wird das Plasma in der Plasmakammer 110 unter Verwendung von Mikrowellenzündungshohlraum und Zündungsvorrichtung 160 gezündet. In einer oder mehreren Ausführungsformen wird die Plasmazündung durch zuerst Einleiten von Argon (Ar) in die Plasmakammer 110 zusammen mit einer kleinen Menge Wasserstoff erreicht. Das Argondurchflussverhältnis kann etwa 1 sccm bis etwa 100 sccm sein, und in einer Ausführungsform etwa 10 sccm.
  • In einer alternativen Ausführungsform wird, nachdem der Wafer 190 in der Plasmakammer 110 platziert ist, zuerst nur Argon mit einem ersten Durchflussverhältnis eingeleitet. In dieser Stufe wird kein Wasserstoff eingeleitet. Nachdem das Plasma gezündet ist, wird Wasserstoff mit einem zweiten Durchflussverhältnis eingeleitet. In einer Ausführungsform ist nach der Plasmazündung das erste Durchflussverhältnis etwa 10 sccm, und das zweite Durchflussverhältnis von Wasserstoff ist etwa 20 sccm, was ein Verhältnis von etwa 200 % von Wasserstoff zu Argon bereitstellt. In verschiedenen Ausführungsformen können das erste und das zweite Durchflussverhältnis geeignet ausgewählt sein, wie Fachleuten bekannt ist.
  • 4 stellt eine Querschnittsansicht einer Halbleitervorrichtung nach dem Reinigen der Rückseite des Substrats, um natürliches Oxid zu entfernen, gemäß einer Ausführungsform der vorliegenden Erfindung dar.
  • Bezug nehmend auf 4 wird eine Unterseite 203 des Substrats 200 dem so erzeugten Wasserstoffplasma 300 ausgesetzt. Während des Ätzens kann das Substrat 200 eine Eigenvorspannung annehmen. In verschiedenen Ausführungsformen wird kein Versuch unternommen, diese Vorspannung zu steuern. Die Eigenvorspannung ist typischerweise 30 V bis etwa 40 V und wird in Reaktion darauf erzeugt, dass der Wafer 190 in dem Plasma ohne Erdung platziert ist. Die erzeugte Spannung variiert leicht und ist von dem Produkt und der Plasmaumgebung abhängig.
  • Vorteilhafterweise entfernt Wasserstoffplasmaätzen Kohlenstoffverunreinigung, ohne irgendetwas in das Substrat 200 zu implantieren. Ferner werden die Verunreinigungen wie flüchtige Gase wie z. B. CH4, SiH2 und H2O entfernt, die nicht zu irgendeiner Partikelverunreinigung führen. Im Gegensatz dazu ist Argonbedampfung schlecht bei der Entfernung von Kohlenstoffverunreinigung und kann tatsächlich Argon und Kohlenstoff in die Oberfläche implantieren. HF ist ebenfalls schlecht bei der Entfernung von Kohlenstoff und hinterlässt durch Fluor abgeschlossene offene Bindungen.
  • Die langsamen Ätzraten des Wasserstoffplasmas führen zu ausgezeichneter Oberflächengleichmäßigkeit und Oberflächenrauigkeit im Vergleich zu anderen Typen von Ätzprozessen. Deshalb produziert in verschiedenen Ausführungsformen Wasserstoffplasmaätzen eine gleichmäßige Oberfläche, die eine ausgezeichnete Gleichmäßigkeit und gute Oberflächenrauigkeit aufweist. In einer Ausführungsform erhält der Wasserstoffplasmaätzprozess eine glatte Oberfläche, die nach einem früheren Prozess wie z. B. Nassätzen erhalten wird. In einer oder mehreren Ausführungsformen ist der quadratische Mittelwert der Oberflächenrauigkeit der Unterseite nach dem Wasserstoffplasmaätzen kleiner als etwa 1 nm.
  • In verschiedenen Ausführungsformen kann die Ätzzeit innerhalb der Plasmakammer beispielsweise zeitlich so eingestellt sein, dass sie etwa 10 s bis etwa 100 s ist. In einer Ausführungsform wird das Ätzen in etwa 25 s ausgeführt.
  • 5 stellt eine Querschnittsansicht einer Halbleitervorrichtung nach dem Bilden der rückseitigen Metallisierungsschichten gemäß einer Ausführungsform der vorliegenden Erfindung dar.
  • Als Nächstes Bezug nehmend auf 5 wird eine erste Metallschicht 400 über der Unterseite 203 aufgebracht. In verschiedenen Ausführungsformen ist die Dicke der aufgebrachten ersten Metallschicht 400 etwa 10 nm bis etwa 200 nm. Die erste Metallschicht 400 kann unter Verwendung eines geeigneten Aufbringprozesses, der Aufdampfen, physikalische Schichtabscheidung, chemische Gasphasenabscheidung, Bedampfen und/oder elektrochemisches Aufbringen enthält, aufgebracht werden. In verschiedenen Ausführungsformen wird die erste Metallschicht 400 durch Aufbringen von Titan oder Wolfram nach dem Einführen eines Adhäsionspromoters wie z. B. Aluminium gebildet. In verschiedenen Ausführungsformen wird die erste Metallschicht 400 ohne Unterbrechen des Vakuums nach dem Wasserstoffplasma aufgebracht. Das kann beispielsweise in einem Clusterline-Werkzeug, das mehrere Kammern aufweist, erreicht werden. Das hilft das Bilden eines natürlichen Oxids zwischen der Metallaufbringen und dem Wasserstoffplasmaätzen, die das natürliche Oxid entfernt hat, zu vermeiden.
  • In verschiedenen Ausführungsformen kann die erste Metallschicht 400 unter Verwendung eines Magnetron-Bedampfungswerkzeugs aufgebracht werden. Beispielsweise kann ein Gleichstrom-Bedampfungsprozess verwendet werden, in dem der Adhäsionspromoter zuerst mit einer niedrigen Leistung und für eine kurze Zeitspanne aufgebracht oder aufgedampft wird.
  • Ein Werkzeug zur physikalischen Gasphasenabscheidung ist in 7 gemäß Ausführungsformen der Erfindung dargestellt. Das Werkzeug zur physikalischen Gasphasenabscheidung wird kurz beschrieben, um das Aufbringen der ersten Metallschicht klar zu beschreiben.
  • 7 stellt ein System zur physikalischen Gasphasenabscheidung, das verwendet wird, um die erste Metallschicht 400 zu bilden, gemäß Ausführungsformen der vorliegenden Erfindung dar. Das System zur physikalischen Gasphasenabscheidung enthält eine Kammer 115 zur physikalischen Gasphasenabscheidung, die eine Targetelektrode 40 (oder Kathode) umfasst, die mit einer Spannungsquelle 70 (z. B. einer Gleichspannung) verbunden ist, eine Anode oder Bodenelektrode 50, die mit einem Äquipotentialknoten (Erdungsknoten) gekoppelt ist, auf der der Wafer 100 platziert ist. Die Targetelektrode 40 kann ein Targetmaterial 120 umfassen, das aufgebracht werden soll. Am Anfang des Aufbringprozesses umfasst das Targetmaterial 120 den Adhäsionspromotor 415. Nach einer kurzen Zeit wird das Targetmaterial 120 verändert. Dementsprechend wird das Targetmaterial 120 nach dem Aufdampfen des Adhäsionspromotors 415 auf den Halbleiterwafer 100 ersetzt.
  • Ein inertes Gas 105 strömt durch den Einlass 20 in die Kammer 115 zur physikalischen Gasphasenabscheidung und strömt durch den Auslass 25 aus. Das inerte Gas 105 bildet einen Plasmabereich 90 innerhalb der Kammer, der ionisierte Atome 106 des inerten Gases bildet. Die Bodenelektrode 50 kann optional durch das Heizelement 30 erwärmt werden, um Oberflächenreaktionen oder die Diffusion der aufgebrachten Atome zu fördern.
  • Die ionisierten Atome 106 des inerten Gases werden zu der Targetelektrode 40 beschleunigt und schlagen Atome des Targetmaterials aus der Targetelektrode 40 heraus. Die herausgeschlagenen Atome des Targetmaterials werden oben auf den Wafer 100 aufgebracht, um die erste Metallschicht 400 zu bilden, die die Atome des Targetmaterials umfasst.
  • Das inerte Gas 105 kann ein Gas wie z. B. Argon, Neon, Xenon, Helium sein, obwohl andere geeignete Gase verwendet werden können. In verschiedenen Ausführungsformen können das Targetmaterial 120 und der Adhäsionspromoter 415, die aufgebracht werden, eine ähnliche Zusammensetzung umfassen. Beispielsweise kann der Adhäsionspromoter 415 Metalle wie z. B. Aluminium, Tantal, Titan, Platin, Kobalt, Nickel, Wolfram, Molybdän und Mangan umfassen. In einer speziellen Ausführungsform umfasst der Adhäsionspromoter 415 Aluminium, wenn erwünscht ist, eine Titansilizidschicht aufzubringen.
  • In unterschiedlichen Ausführungsformen können jedoch auch andere Legierungen oder Verbindungen unter Verwendung des Systems zur physikalischen Gasphasenabscheidung aufgebracht werden. Beispielsweise kann in unterschiedlichen Ausführungsformen der Adhäsionspromoter 415 Oxide, Nitride und/oder Silizide verschiedener Metalle und ihrer Legierungen umfassen. Beispiele solcher Metalle enthalten Aluminium, Tantal, Titan, Platin, Kobalt, Nickel, Wolfram, Molybdän, Mangan und Kombinationen davon. Verbindungen können beispielsweise durch Wählen eines Targetmaterials 120 aus der gewünschten Schichtzusammensetzung aufgebracht werden. Alternativ können das Targetmaterial 120 und die erste Metallschicht 400 eine unterschiedliche Zusammensetzung umfassen. In solchen Fällen kann ein reaktives Gas mit dem inerten Gas 105 kombiniert werden. Das reaktive Gas kann die Verbindung auf der Oberfläche des Wafers 100 bilden, nachdem das Targetmaterial 120 auf dem Wafer aufgebracht ist. Alternativ kann das reaktive Gas direkt mit den Targetelektroden 40 reagieren. Die aufgebrachte Verbindung kann nachfolgend von den Targetelektroden 40 aufgedampft werden. Beispielsweise umfasst im Fall der Aufbringung von Titannitrid das Targetmaterial 120 Titan, während Stickstoff zusammen mit dem inerten Gas 105 eingeleitet wird und reagiert, um Titannitrid entweder auf der Oberfläche des Wafers 100 oder auf der Targetoberfläche zu bilden. Ähnlich können andere dünne Schichten wie z. B. Metalloxide (z. B. TiO2) durch reaktives Aufdampfen aufgebracht werden.
  • Eine Ausführungsform zum Verwenden des bezeichneten Systems zum Aufdampfen oder Plasma-Gasphasenabscheidung wird jetzt diskutiert. Für ein 300-mm-Wafer-Werkzeug ist die Elektrode 40 etwa 16'' bis etwa 20'' breit. Die Bodenelektrode 50 kann ähnlich etwa 12'' bis 20'' breit sein. Das Aufbringen kann beispielsweise durch Strömen von Argon durch den Einlass 20 mit etwa 10 sccm bis etwa 1000 sccm ausgeführt werden.
  • In einer oder mehreren Ausführungsformen weist die erste Metallschicht 400 eine gradierte Zusammensetzung auf. In verschiedenen Ausführungsformen umfasst die Zusammensetzung der ersten Metallschicht 400 an der Grenzfläche zwischen der Unterseite 203 des Substrats 200 und der ersten Metallschicht 400 eine erhöhte Konzentration eines Adhäsionspromoters 415. Weiter entfernt von der Unterseite 203 ändert sich die Zusammensetzung der ersten Metallschicht 400 zu einer Grundmetallzusammensetzung ohne signifikante Mengen des Adhäsionspromoters 415. Ferner ist eine Metallsilizidschicht 405, die ein Silizid des Grundmetalls der ersten Metallschicht 400 ist, an der Grenzfläche zwischen der Unterseite 203 des Substrats 200 und der ersten Metallschicht 400 gebildet.
  • Beispielsweise können in verschiedenen Ausführungsformen die durch Wasserstoff abgeschlossenen Siliziumatome, die nicht durch den Adhäsionspromoter 415 bedeckt sind, durch Titan oder Wolfram ersetzt werden, was einige wenige Atomlagen bildet, die das Silizid aufweisen. In einer Beispielausführungsform können die durch Wasserstoff abgeschlossenen Siliziumatome, die nicht durch den Adhäsionspromoter 415, der Aluminium umfasst, bedeckt sind, durch Titan ersetzt werden. In verschiedenen Ausführungsformen werden dadurch weniger als fünf Atomlagen aus der Metallsilizidschicht 405 gebildet. Die Metallsilizidschicht 405 verbessert in verschiedenen Ausführungsformen den mechanischen und Ohmschen Kontakt.
  • In einer oder mehreren Ausführungsformen wird der Adhäsionspromoter 415 innerhalb eines sehr kurzen Abstands von der Unterseite 203 gebildet. In verschiedenen Ausführungsformen werden weniger als etwa fünf Atomlagen des Adhäsionspromoters 415 aufgebracht. In verschiedenen Ausführungsformen werden weniger als etwa zwei Atomlagen des Adhäsionspromoters 415 aufgebracht. Beispielsweise kann der Adhäsionspromoter innerhalb 1 nm bis etwa 3 nm von der Unterseite 203 sein. Zusätzlich kann die Dosis des Adhäsionspromoters so klein sein, dass keine kontinuierliche Schicht über die gesamte Oberfläche der Unterseite 203 gebildet wird. Beispielsweise kann die Dosis des Adhäsionspromoters kleiner als 1 ppm der Oberflächendichte sein. Als eine Erläuterung kann in einer Ausführungsform die Dosis des Adhäsionspromoters kleiner als 1014 cm–2 sein, und in einer oder mehreren Ausführungsformen im Bereich von 1010 cm–2 bis 1014 cm–2 sein. Somit kann der elektrische Kontakt zwischen der Metallsilizidschicht 405 und der Unterseite 203 ebenfalls gebildet werden.
  • Die exakt zugrunde liegende Physik des Adhäsionspromoters 415 kann in verschiedenen Ausführungsformen unterschiedlich sein. Beispielsweise kann in verschiedenen Ausführungsformen der Adhäsionspromoter 415 Atom-Cluster, Mesas oder Inseln bilden oder kann homogen auf der Unterseite 203 des Substrats 200 verteilt sein. Alternativ kann der Adhäsionspromoter 415 ein katalytisches Material sein, das das Bilden von spröden Zwischenmetallphasen verhindert.
  • In verschiedenen Ausführungsformen werden alle Schichten der ersten Metallschicht 400 einschließlich des Adhäsionspromotors 415 in derselben Kammer 115 zur physikalischen Gasphasenabscheidung durch Ersetzen des Targetmaterials 120 aufgebracht. Alternativ kann der Wafer 100 zu einem benachbarten Werkzeug mit einem unterschiedlichen Targetmaterial verlagert werden. In alternativen Ausführungsformen kann der Adhäsionspromotor 415 außerdem durch einen Implantierungsprozess, Plasmadotierungsprozess, Molekularimplantierungen und andere eingeführt werden.
  • Die Adhäsion kann beispielsweise unter Verwendung eines Ritzversuchs bestätigt werden. Während eine Metallschicht, die nach herkömmlichen Ätzen aufgebracht wird, zu Zerkratzen (Ablösen) der Metallschicht führt, ist die erste Metallschicht 400 widerstandsfähig gegen Zerkratzen und Ablösen.
  • Eine zweite Metallschicht 410 wird über der ersten Metallschicht 400 aufgebracht. In verschiedenen Ausführungsformen werden 100 nm bis etwa 500 nm einer zweiten Metallschicht 410 aufgebracht. Die zweite Metallschicht 410 stellt eine Lötschicht zur Kontaktbildung bereit.
  • Eine dritte Metallschicht 420 wird über der zweiten Metallschicht 410 aufgebracht. In verschiedenen Ausführungsformen werden 100 nm bis etwa 10000 nm einer dritten Metallschicht 420 aufgebracht. In verschiedenen Ausführungsformen ist die dritte Metallschicht 420 mit der zweiten Metallschicht 410 verlötet und kann außerdem die darunter liegenden Metalle vor der Umgebung schützen. Beispiele der dritten Metallschicht 420 enthalten Au, Ag, Au-Legierungen, Ag-Legierungen und Kombinationen daraus. In einigen Ausführungsformen kann Kupfer als die dritte Metallschicht 420 verwendet werden. Nachfolgende Verarbeitung kann herkömmlicher Halbverarbeitung folgen.
  • Ausführungsformen der vorliegenden Erfindung können zusammen mit Feldblendenimplantierungen verwendet werden. Viele Vorrichtungen wie z. B. IGBTs (Bipolartransistoren mit isoliertem Gate), Dioden und Thyristoren weisen eine Feldblendenzone auf. Eine Feldblendenzone wird innerhalb eines Substrats nach dem Dünnen des Substrats 200 gebildet. Ein Dotand (n-Typ-Dotand wie z. B. Phosphor oder Arsen im Fall von IGBTs) wird in die Unterseite des Substrats implantiert, gefolgt durch Hochtemperaturtempern (normalerweise höher als etwa 800 °C), um den Dotanden zu aktivieren und zu diffundieren. Mehrere Protonenimplantierungen können auch ausgeführt werden, um eine Feldblendenzone zu produzieren. In einem solchen Prozess wird Wasserstoff in eine vorbestimmte Tiefe des Substrats implantiert, wobei die Wasserstoffatome als n-Dotanden im Zusammenhang mit dem Implantationsverlust funktionieren. In der Abwesenheit des Adhäsionspromoters verringert das Hochtemperaturtempern, das verwendet wird, um die Feldblendenzone zu bilden, das rückseitige Metall (d. h. die erste Metallschicht), weil die erste Metallschicht vor dem Feldblendentempern aufgebracht wird. Das dient dazu, dass das Feldblendentempern auch die Metallsilizidschicht 405 bildet, und um den Kontaktwiderstand zwischen der ersten Metallschicht 400 und dem Substrat 200 zu verbessern. Wenn die erste Metallschicht 400 zusammen mit dem Adhäsionspromoter aufgebracht wird, wie in verschiedenen Ausführungsformen beschrieben ist, hat das Hochtemperaturfeldblendentempern keinen negativen Effekt auf die mechanische Adhäsion der ersten Metallschicht.
  • 8 stellt eine vergrößerte Querschnittsansicht einer rückseitigen Metallisierungsschicht dar, die einen kontinuierlichen Adhäsionspromoter gemäß einer alternativen Ausführungsform der vorliegenden Erfindung darstellt.
  • In dieser Ausführungsform ist der Adhäsionspromoter 415 als eine sehr dünne Schicht gebildet. Beispielsweise ist in einer Ausführungsform der Adhäsionspromoter 415 weniger als 5 Atomlagen. In einer weiteren Ausführungsform ist der Adhäsionspromoter 415 weniger als 3 Atomlagen. In einer alternativen Ausführungsform ist der Adhäsionspromoter 415 etwa eine bis drei Atomlagen. Als eine Konsequenz, wegen der vernachlässigbaren Dicke, trägt der Adhäsionspromoter 415 nicht zu dem Kontaktwiderstand bei. Mit anderen Worten wird der Kontaktwiderstand durch die Metallsilizidschicht 405 und die erste Metallschicht 400 eingestellt.
  • In dieser Ausführungsform bedeckt der Adhäsionspromoter im Wesentlichen die gesamte Unterseite 203 des Substrats 200. In einigen Ausführungsformen kann der Adhäsionspromoter 415 den Transport von Metallatomen und Siliziumatomen verhindern. Falls der Adhäsionspromoter 415 die Diffusion von Metallatomen und Siliziumatomen sperrt, dann kann sich die Metallsilizidschicht 405 möglicherweise nicht bilden.
  • 9A stellt ein Schema der Variation der Dosis von eingebautem Aluminium gegen den Kontaktwiderstand zwischen der ersten Metallschicht und dem Substrat dar.
  • Bezug nehmend auf 9A ist bei kleinen Dosen von Aluminium an der Grenzfläche der Widerstand des Kontakts ähnlich einem Kontakt mit dem Grundmetall der ersten Metallschicht, was in diesem Beispiel der eines Titankontakts ist, der Titansilizid enthält. Wenn die Menge von Aluminium ansteigt, steigt der Kontaktwiderstand zu dem von Aluminium und Silizium an und zeigt das Bilden einer Aluminiumschicht an. Die mechanische Adhäsion verbessert sich jedoch sogar bei kleinen Dosen von Aluminiumebenen signifikant. Dementsprechend kann in verschiedenen Ausführungsformen eine sehr kleine Menge von Aluminium als Adhäsionspromoter verwendet werden.
  • 9B stellt eine schematische Konzentrationsvariation von Titansilizid, Aluminium und Titan gemäß einer Ausführungsform der vorliegenden Erfindung dar.
  • Lediglich als eine Erläuterung stellt 9B ein mögliches Konzentrations-/Dosisprofil von Aluminium, Titan und Titansilizid dar. Die y-Achse hebt relative Konzentrationen/Dosen unterschiedlicher Materialien nicht hervor. In dieser Darstellung ist der Adhäsionspromoter 415 Aluminium, Titanatome bilden die Grundmenge der ersten Metallschicht 400, und die Metallsilizidschicht 405 ist Titansilizid.
  • Wie deutlich ist, fällt innerhalb eines kurzen Abstands von der Grenzfläche die Dosis (Konzentration integriert entlang der Unterseite 203 des Substrats 200 in 5) von Aluminium ab. Ferner kann die Dicke des Titansilizids von der Dicke der Aluminiumschicht verschieden sein. Die Aluminiumdosis kann in verschiedenen Ausführungsformen viel niedriger sein als die Titansiliziddosis.
  • 10 stellt eine alternative Ausführungsform der vorliegenden Erfindung dar, die eine Anwendung der Erfindung auf Kontakt mit oberflächlichen Übergängen darstellt.
  • In verschiedenen Ausführungsformen kann der Adhäsionspromoter 415 verwendet werden, um gute Kontakte mit dotieren Bereichen 310, die oberflächlich sind, herzustellen. Falls die Oberflächenrauigkeit der Unterseite 203 des Substrats 200 hoch ist, kann das Kontaktmetall beispielsweise durch den dotierten Bereich 310 aufgrund der Bildung von Spitzen durchgreifen. Falls jedoch die Oberflächenrauigkeit erniedrigt wird, beispielsweise mit der Verwendung einer Wasserstoffplasmareinigung, dann wird die mechanische Adhäsion erniedrigt. Ausführungsformen der vorliegenden Erfindung ermöglichen Kontakte mit guter mechanischer Adhäsion, ohne einen Kompromiss für die elektrische Integrität der Kontakte finden zu müssen, durch das Verwenden einer Adhäsionspromoterschicht, die den mechanischen Kontakt verbessert, ohne das Verhalten des elektrischen Kontakts zu ändern.
  • Obwohl diese Erfindung mit Bezug auf erläuternde Ausführungsformen beschrieben worden ist, ist nicht beabsichtigt, dass diese Beschreibung in einem einschränkenden Sinn gedeutet werden soll. Verschiedene Modifikationen und Kombinationen der erläuternden Ausführungsformen und außerdem andere Ausführungsformen der Erfindung werden für Fachleute nach Bezugnahme auf die Beschreibung offensichtlich. Deshalb ist vorgesehen, dass die beigefügten Ansprüche alle solchen Modifikationen oder Ausführungsformen einschließen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 8487440 [0002]

Claims (24)

  1. Verfahren zum Bilden einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Halbleitersubstrats, das eine Unterseite entgegengesetzt einer Oberseite aufweist, wobei eine Schaltungsanordnung an der Oberseite angeordnet ist; und Bilden einer ersten Metallschicht, die ein erstes Metall umfasst, über der Unterseite des Halbleitersubstrats, wobei das Bilden der ersten Metallschicht das Aufbringen eines Adhäsionspromoters gefolgt vom Aufbringen des ersten Metalls umfasst.
  2. Verfahren nach Anspruch 1, das ferner das Entfernen eines natürlichen Oxids von der ersten Unterseite umfasst, um eine zweite Unterseite des Halbleitersubstrats freizulegen, wobei die erste Metallschicht ohne Unterbrechen des Vakuums nach dem Entfernen des natürlichen Oxids aufgebracht wird.
  3. Verfahren nach Anspruch 1 oder 2, das ferner das Bilden einer Metallsilizidschicht zwischen der ersten Metallschicht und dem Halbleitersubstrat umfasst, wobei optional die Metallsilizidschicht weniger als ungefähr fünf Atomlagen dick ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei der Adhäsionspromoter keine kontinuierliche Schicht über der Unterseite ist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei der Adhäsionspromoter in Form von Inseln über der Unterseite gebildet wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei der Kontaktwiderstand zwischen der ersten Metallschicht und dem Halbleitersubstrat unabhängig von dem Adhäsionspromoter ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die erste Metallschicht als eine Deckenschicht über im Wesentlichen der gesamten Unterseite des Halbleitersubstrats aufgebracht wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei die erste Metallschicht Titan oder Wolfram umfasst und wobei der Adhäsionspromoter Aluminium umfasst.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei das Bilden der ersten Metallschicht Folgendes umfasst: Aufdampfen des Adhäsionspromoters aus einem ersten Targetmaterial; und Aufdampfen des ersten Metalls von einem zweiten Targetmaterial.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei der Adhäsionspromoter und das erste Metall durch Aufdampfen in derselben Kammer ohne Unterbrechen des Vakuums aufgebracht werden.
  11. Verfahren zum Bilden einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: Reinigen eines Halbleitersubstrats, um ein Halbleitermaterial des Halbleitersubstrats freizulegen, wobei das Halbleitermaterial über eine im Wesentlichen vollständige Hauptoberfläche des Halbleitersubstrats freigelegt wird; und ohne Unterbrechen des Vakuums Einführen eines Adhäsionspromoters gefolgt durch Aufbringen einer Metallschicht, wobei das Metall in der Metallschicht ein Silizid mit dem Halbleitermaterial des Halbleitersubstrats bildet.
  12. Verfahren nach Anspruch 11, wobei der Adhäsionspromoter Aluminium umfasst und wobei das Metall in der Metallschicht Titan umfasst.
  13. Verfahren nach Anspruch 11 oder 12, wobei das Einführen eines Adhäsionspromoters das Hinzufügen des Adhäsionspromoters von weniger als ungefähr 1014 cm–2 umfasst.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei das Einführen eines Adhäsionspromoters das Hinzufügen des Adhäsionspromoters im Bereich von 1010 cm–2 bis 1014 cm–2 umfasst.
  15. Verfahren nach einem der Ansprüche 11 bis 14, wobei das Einführen eines Adhäsionspromoters das Ausführen eines Implantierungsprozesses umfasst.
  16. Verfahren nach einem der Ansprüche 11 bis 15, wobei das Einführen eines Adhäsionspromoters das Verwenden eines Aufdampfungs-Aufbringprozesses umfasst.
  17. Halbleitervorrichtung, die Folgendes umfasst: Metallisierungsschichten, die über eine Oberseite eines Halbleitersubstrats angeordnet sind, wobei das Halbleitersubstrat eine Unterseite entgegengesetzt der Oberseite aufweist; einen Adhäsionspromoter, der auf der Unterseite des Halbleitersubstrats angeordnet ist; eine Metallsilizidschicht, die über der Unterseite des Halbleitersubstrat angeordnet ist, wobei die Metallsilizidschicht um den Adhäsionspromoter gebildet ist; und eine erste Metallschicht, die über der Metallsilizidschicht und dem Adhäsionspromoter angeordnet ist, wobei ein Metall der ersten Metallschicht dasselbe wie ein Metall der Metallsilizidschicht ist.
  18. Halbleitervorrichtung nach Anspruch 17, wobei die Metallsilizidschicht weniger als ungefähr fünf Atomlagen dick ist.
  19. Halbleitervorrichtung nach Anspruch 17 oder 18, wobei ein Funktionselement in der Nähe der Oberseite des Halbleitersubstrats angeordnet ist.
  20. Halbleitervorrichtung nach einem der Ansprüche 17 bis 19, wobei der quadratische Mittelwert der Oberflächenrauigkeit der Unterseite weniger als etwa 1 nm ist.
  21. Halbleitervorrichtung nach einem der Ansprüche 17 bis 20, wobei die Metallsilizidschicht über wenigstens 80 % der Unterseite des Halbleitersubstrats angeordnet ist.
  22. Halbleitervorrichtung nach einem der Ansprüche 17 bis 21, wobei das Metall Titan umfasst und wobei der Adhäsionspromoter Aluminium umfasst.
  23. Halbleitervorrichtung nach einem der Ansprüche 17 bis 22, wobei das Metall Titan und Wolfram umfasst.
  24. Halbleitervorrichtung nach einem der Ansprüche 17 bis 23, die ferner eine zweite Metallschicht, die über der ersten Metallschicht angeordnet ist, und eine dritte Metallschicht, die über der zweiten Metallschicht angeordnet ist, umfasst, wobei optional die zweite Metallschicht Nickel-Vanadium umfasst, wobei weiter optional die dritte Metallschicht Silber umfasst.
DE102015110957.3A 2014-07-07 2015-07-07 Kontakte für Halbleitervorrichtungen und Verfahren zu deren Bildung Pending DE102015110957A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/324,890 2014-07-07
US14/324,890 US9553016B2 (en) 2010-07-09 2014-07-07 Contacts for semiconductor devices and methods of forming thereof

Publications (1)

Publication Number Publication Date
DE102015110957A1 true DE102015110957A1 (de) 2016-01-07

Family

ID=54866369

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015110957.3A Pending DE102015110957A1 (de) 2014-07-07 2015-07-07 Kontakte für Halbleitervorrichtungen und Verfahren zu deren Bildung

Country Status (3)

Country Link
US (2) US9553016B2 (de)
CN (1) CN105244338B (de)
DE (1) DE102015110957A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553016B2 (en) 2010-07-09 2017-01-24 Infineon Technologies Ag Contacts for semiconductor devices and methods of forming thereof
US9899484B1 (en) 2016-12-30 2018-02-20 Texas Instruments Incorporated Transistor with source field plates under gate runner layers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487440B2 (en) 2010-07-09 2013-07-16 Infineon Technologies Ag Backside processing of semiconductor devices

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404235A (en) * 1981-02-23 1983-09-13 Rca Corporation Method for improving adhesion of metal film on a dielectric surface
FR2670693B1 (fr) 1990-12-20 1993-04-16 Dutartre Didier Procede pour nettoyer la surface d'un substrat par plasma.
US5376223A (en) 1992-01-09 1994-12-27 Varian Associates, Inc. Plasma etch process
US5451544A (en) * 1993-10-15 1995-09-19 International Rectifier Corporation Method of manufacturing a back contact for semiconductor die
US5442200A (en) 1994-06-03 1995-08-15 Advanced Technology Materials, Inc. Low resistance, stable ohmic contacts to silcon carbide, and method of making the same
US5833758A (en) 1995-02-07 1998-11-10 Harris Corporation Method for cleaning semiconductor wafers to improve dice to substrate solderability
KR100281979B1 (ko) 1997-03-19 2001-03-02 황철주 반도체웨이퍼세정방법및산화막형성방법
US6706334B1 (en) 1997-06-04 2004-03-16 Tokyo Electron Limited Processing method and apparatus for removing oxide film
US6365516B1 (en) 2000-01-14 2002-04-02 Advanced Micro Devices, Inc. Advanced cobalt silicidation with in-situ hydrogen plasma clean
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US6956274B2 (en) * 2002-01-11 2005-10-18 Analog Devices, Inc. TiW platinum interconnect and method of making the same
US7169704B2 (en) 2002-06-21 2007-01-30 Samsung Electronics Co., Ltd. Method of cleaning a surface of a water in connection with forming a barrier layer of a semiconductor device
KR100459717B1 (ko) * 2002-08-23 2004-12-03 삼성전자주식회사 반도체 소자의 금속 콘택 형성 방법
US6992011B2 (en) 2003-01-15 2006-01-31 Tokyo Electron Limited Method and apparatus for removing material from chamber and wafer surfaces by high temperature hydrogen-containing plasma
US20070111519A1 (en) * 2003-10-15 2007-05-17 Applied Materials, Inc. Integrated electroless deposition system
JP2005175028A (ja) 2003-12-09 2005-06-30 Canon Inc プラズマ処理方法およびプラズマ処理装置
US7164200B2 (en) * 2004-02-27 2007-01-16 Agere Systems Inc. Techniques for reducing bowing in power transistor devices
WO2006123580A1 (ja) * 2005-05-19 2006-11-23 Matsushita Electric Industrial Co., Ltd. 窒化物半導体装置及びその製造方法
US7767563B2 (en) 2007-03-21 2010-08-03 Intel Corporation Method of forming a silicide layer on a thinned silicon wafer, and related semiconducting structure
WO2008123116A1 (en) 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008144543A2 (en) 2007-05-18 2008-11-27 Alltech, Inc. Compositions and methods for establishing and/or maintaining pregnancy
US7709903B2 (en) 2007-05-25 2010-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Contact barrier structure and manufacturing methods
US8299501B2 (en) 2007-05-30 2012-10-30 Nichia Corporation Nitride semiconductor device
US8304324B2 (en) 2008-05-16 2012-11-06 Corporation For National Research Initiatives Low-temperature wafer bonding of semiconductors to metals
JP5448652B2 (ja) * 2009-09-01 2014-03-19 三菱電機株式会社 半導体装置およびその製造方法
US9553016B2 (en) 2010-07-09 2017-01-24 Infineon Technologies Ag Contacts for semiconductor devices and methods of forming thereof
US8927910B2 (en) * 2011-04-29 2015-01-06 Board Of Regents Of The Nevada System Of Higher Education, On Behalf Of The University Of Nevada, Reno High power-density plane-surface heating element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487440B2 (en) 2010-07-09 2013-07-16 Infineon Technologies Ag Backside processing of semiconductor devices

Also Published As

Publication number Publication date
US20170098614A1 (en) 2017-04-06
CN105244338B (zh) 2020-04-17
US9553016B2 (en) 2017-01-24
US20160005647A1 (en) 2016-01-07
CN105244338A (zh) 2016-01-13
US9824972B2 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
DE102011050934B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102009012594B4 (de) Durch-Substrat-Via-Halbleiterkomponenten
EP1678746B1 (de) Verfahren zum Ausbilden eines Dielektrikums auf einer kupferhaltigen Metallisierung
DE102016119799B4 (de) Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
DE102011006454B4 (de) Hochspannungs-Halbleiterbauelemente und Verfahren zu deren Herstellung
DE202016000166U1 (de) Dreidimensionale integrierte Schaltung
US6521977B1 (en) Deuterium reservoirs and ingress paths
DE102015108537B4 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE102022100207B4 (de) Struktur, die einen Poly-Widerstand unter flacher Grabenisolation und über Polysiliziumschicht mit hohem Widerstand bereitstellt und Verfahren zu deren Herstellung
DE102017212653A1 (de) IC-Struktur mit einem Grenzflächen-Liner und Verfahren zum Bilden selbiger
DE102017118292A1 (de) Sperrschichtbildung unter Verwendung einer thermischen Bearbeitung
DE102013105631A1 (de) Träger für einen optoelektronischen Halbleiterchip und optoelektronisches Bauteil
DE102014101283A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102019117894A1 (de) Ätzstoppschicht mit hoher durchbruchspannung
DE69931656T2 (de) VERFAHREN ZUR HERSTELLUNG EINER SiON/SiO2 DIELEKTRISCHEN ZWISCHENSCHICHT MIT EINER NACHBEHANDLUNG DER CVD SILIZIUM OXYNITRIDSCHICHT
DE102015110957A1 (de) Kontakte für Halbleitervorrichtungen und Verfahren zu deren Bildung
DE10224160A1 (de) Eine Diffusionsbarrierenschicht in Halbleitersubstraten zur Reduzierung der Kupferkontamination von der Rückseite her
DE102009043740B4 (de) Rückseitenmetallisierung mit besserer Haftung in Hochleistungshalbleiterbauelementen
DE10339990B4 (de) Verfahren zur Herstellung einer Metallleitung mit einer erhöhten Widerstandsfähigkeit gegen Elektromigration entlang einer Grenzfläche einer dielektrischen Barrierenschicht mittels Implantieren von Material in die Metalleitung
DE10210044A1 (de) Integrierte monolithische SOI-Schaltung mit Kondensator
DE102022101533B9 (de) Polysilizium-Widerstand mit durchgehenden U-förmigen Polysilizium-Widerstandselementen und zugehöriges Verfahren
DE102005052053B4 (de) Verfahren zur Herstellung einer Ätzstoppschicht für eine Metallisierungsschicht mit verbesserter Ätzselektivität und besserem Einschlussverhalten
DE102015105816A1 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE102008026214B3 (de) Verringerung der Metallsiliziddiffusion in einem Halbleiterbauelement durch Schützen von Seitenwänden eines aktiven Gebiets
DE102019123296B4 (de) Metall-isolator-metall-kondensatoren mit einer hohen durchschlagsspannung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication