JP5448652B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5448652B2
JP5448652B2 JP2009201246A JP2009201246A JP5448652B2 JP 5448652 B2 JP5448652 B2 JP 5448652B2 JP 2009201246 A JP2009201246 A JP 2009201246A JP 2009201246 A JP2009201246 A JP 2009201246A JP 5448652 B2 JP5448652 B2 JP 5448652B2
Authority
JP
Japan
Prior art keywords
semiconductor device
barrier film
sic substrate
metal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009201246A
Other languages
English (en)
Other versions
JP2011054698A (ja
Inventor
政良 多留谷
丈晴 黒岩
晃 前田
朗 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009201246A priority Critical patent/JP5448652B2/ja
Publication of JP2011054698A publication Critical patent/JP2011054698A/ja
Application granted granted Critical
Publication of JP5448652B2 publication Critical patent/JP5448652B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化珪素基板を用いた半導体装置およびその製造方法に関し、特に、基板の裏面に設ける電極(裏面電極)の形成技術に関するものである。
従来、炭化珪素(SiC)基板を用いた半導体装置(SiC半導体装置)において、基板の裏面に電極(裏面電極)を形成する際、基板の裏面上に直接、電極材料としてのニッケル膜を形成し、その後、ニッケル膜と基板との間でオーミック特性を得るために、高温の熱処理を行ってニッケル膜と基板との反応層を形成している。
この反応層は、ニッケルシリサイドの他に、ニッケルの炭化物や炭素粒子などの中間生成物を含んでいる。反応層に中間生成物が含まれると、当該反応層の膜質が荒くなり、構造的に脆いものとなる。その結果、反応層上に形成する電極や配線のための金属膜と反応層との密着強度が低下し、金属膜が剥離する問題があった。そのため、この問題を解決するための手法が提案されている。
例えば下記の特許文献1では、上記の熱処理により裏面電極に発生した中間生成物を、電極や配線となる金属膜の形成前に、酸素アッシングやアルゴンスパッタなどの物理的手段で除去することが示されている。
他にも、例えば特許文献2では、SiC基板の裏面に第1の金属としてニッケル膜を形成した後、その上を第2の金属としてチタン、タンタルもしくはタングステンで覆ってから、高温の熱処理をする技術が開示されている。この技術によれば、炭素成分は第2の金属と反応して炭化物を形成するため、炭素成分が表面(第2の金属の表面)に析出してこない。これにより、第2の金属層上に形成する電極や配線となる金属層の剥がれを防止することができる。
特許第3871607号公報 特開2006−344688号公報
特許文献1のSiC半導体装置では、中間生成物を完全には除去できるわけではない上、酸素アッシング時に裏面電極が酸化されたり、アルゴンスパッタ時のイオン照射により裏面電極に損傷層が生じたりすることで、裏面電極のオーミック特性が劣化する可能性がある。
また特許文献2のSiC半導体装置において、熱処理で生じた炭素成分が第2の金属と反応して炭化物層を形成したとしても、中間生成物は裏面電極の全面に発生するため、裏面電極の脆化を充分に抑えることができない場合がある。特に、中間生成物が全面に残留していると、裏面電極の付着強度(密着性)および耐久性において、充分に良好な特性を得ることは困難である。また、裏面電極を構成する第1の金属と第2の金属との間に炭化物層が介在するため、裏面電極のオーミック特性が低下する懸念もある。
本発明は以上のような課題を解決するためになされたものであり、炭化珪素(SiC)半導体装置において、SiC基板との良好なオーミック特性が得られると共に、密着性および耐久性に優れた裏面電極を提供することを目的とする。
本願発明に係る半導体装置は、SiC基板と、前記SiC基板の裏面に形成された第1金属の電極と、前記SiC基板と前記電極との間の一部に介在するバリア膜とを備え、前記SiC基板と前記電極との間における前記バリア膜以外の部分に、前記第1金属のシリサイドが形成されているものである。
本願発明に係る半導体装置の製造方法は、SiC基板の裏面の一部に選択的にバリア膜を形成する工程と、前記バリア膜上に第1金属の電極を形成する工程と、前記SiC基板を熱処理することで、前記SiC基板と前記第1金属の電極との間における前記バリア膜以外の部分で、前記SiC基板と前記第1金属の電極とを反応させて、前記第1金属のシリサイドを形成する工程とを備えるものである。
本発明によれば、良好なオーミック特性が得られるとともに、特に密着性に優れたSiC基板の裏面電極を得ることができる
実施の形態1に係るSiC半導体装置の製造工程図である。 実施の形態1に係るSiC半導体装置のバリア膜のパターンを示す図である。 実施の形態2に係るSiC半導体装置の製造工程図である。 実施の形態3に係るSiC半導体装置の断面図である。 本発明に係るSiC半導体装置の評価試験に用いたサンプルの構成図である。 ダイシェアー強度試験の結果を示すグラフである。 ヒートサイクル強度試験の結果を示すグラフである。
<実施の形態1>
図1は、本発明の実施の形態1に係るSiC半導体装置の製造方法を示す工程図である。上記のとおり本発明は、SiC基板の裏面に設けられる電極(裏面電極)の構造およびその形成手法に関するものであるため、本明細書では特に裏面電極の形成を説明し、SiC基板の上面側に形成される半導体デバイスについての説明は省略する。
以下、本実施の形態に係るSiC半導体装置の製造方法を説明する。まずSiC基板1を用意し、当該SiC基板1の上面側に、イオン注入等による通常の方法で所定の半導体デバイス構造(不図示)を形成する。半導体デバイスとしては、例えばショットキーバリアダイオードや電界効果型トランジスタ(MOSFET)等があり、その形成手法は、例えば特開2008−130811号公報、特開2008−210938号公報等に開示されている。
SiC基板1の裏面は、上記の上面の反対側の面、すなわち半導体デバイス構造を形成するためのイオン注入等が施されていない側の面として定義される。本実施の形態では、SiC(000−1)面が裏面となるSiC基板1を用いた。また本実施の形態では、裏面電極形成の前処理として、有機溶剤と酸による有機物除去およびフッ酸浸漬による表面酸化層の除去などにより、SiC基板1の裏面の清浄化処理を行った。
前処理の後、図1(a)の如く、SiC基板1の裏面全面にバリア膜2を形成する。本実施の形態では、バリア膜2として100nm程度の窒化珪素(SiN)膜を用い、その形成は珪素(Si)ターゲットを窒素雰囲気中で放電させるスパッタリング法で行った。
バリア膜2の上にリソグラフィー法により所定形状にパターニングしたレジスト6aを形成し、それをマスクとするリアクティブイオンエッチング(RIE)によりバリア膜2の一部を選択的に除去することで、当該バリア膜2に開口部2aを形成する(図1(b))。
バリア膜2に形成する開口部2aの形状およびパターンは任意でよいが、図2にその例を示す。図2の各図では、SiC半導体装置の1つのチップの裏面が示されている。例えば図2(a)は、1つのチップに対して1つ、円形の開口部2aを設けた例である。図2(b)は、複数の矩形の開口部2aを行列状に配設した例である。図2(c)は、六角形の開口部2aを蜂の巣構造に配設した例である。例えば、チップの大きさを3mm角程度とすると、0.5mm径程度の開口部2aを1つ以上設けるとよい。より好ましくは、100μm径程度の開口部2aを多数設けるとよい。
個々の開口部2aの形状は、これらの例のように鋭角な部分を含まないことが好ましい。複数の開口部2aを設ける場合に、大きさ・形態の異なるものが混在していてもよい。なお、裏面全体に対する開口部2aの面積率は、オーミック特性の確保の観点からは50%以上であることが望ましく、密着性を向上させる観点からは90%以下であることが望ましい。
またここでは開口部2aをリアクティブイオンエッチングで形成したが、開口部2aの形成手法はそれに限られず、例えばフッ酸によるウェットエッチングなどでもよい。またレジスト6aの形成方法も、リソグラフィー法に限られず、例えばスクリーン印刷法やシール転写法などを用いてもよい。またメタルマスクを用いたエッチングにより開口部2aを形成してもよい。
続いて、レジスト6aを除去し、再びSiC基板1の裏面の清浄化処理を行った後、図1(c)の如く、SiC基板1の裏面全面にニッケル(Ni)膜3を形成する。本実施の形態では裏面電極となるニッケル膜3(第1金属)を、Ar雰囲気中でのスパッタリング法により、100nm〜1μm程度の膜厚で形成した。ニッケル膜3は、ニッケルの合金であってもよい。
次に、オーミック特性を得るために、高温(600〜1100℃)での熱処理を行う。ここではランプアニール装置を用いて真空中で1000℃、1分間の高温加熱処理を行った。このとき開口部2aの部分(バリア膜2以外の部分)では、ニッケル膜3とSiC基板1とが接触しているため、図1(d)に示すように反応層4が形成される。反応層4は主に、ニッケルとSiC基板1に含まれる珪素とが反応してできたニッケルシリサイドである。
これらニッケル膜3および反応層4により、裏面電極11が構成される。SiC半導体装置の特徴は、裏面電極11が、SiC基板1との間でオーミック特性が得られる反応層4(ニッケルシリサイド)を備えていることである。つまりニッケル膜3とSiC基板1との間に反応層4が介在することにより、良好なオーミック特性が得られる。
また上記の高温加熱処理の際、反応層4が形成される過程で、裏面電極11(反応層4およびニッケル膜3)の内部に、中間生成物5が発生する。中間生成物5はニッケルの炭化物(炭化ニッケル(NiC))や炭素粒子(グラファイト(C))など、炭素を主成分とする物質である。
本実施の形態では、反応層4は、裏面電極11の全面でなく、バリア膜2の開口部2aおよびその近傍に選択的に形成される(バリア膜2が存する部分には、ニッケル膜3が合金化による浸食を受けずにそのまま残る)。従って、反応層4が形成される反応の過程で生じる中間生成物5も同様に、開口部2aの近傍にのみ発生する。
この構成によれば、開口部2aの近傍において、ニッケル膜3とSiC基板1との間に反応層4(ニッケルシリサイド)が形成されているため、裏面電極11の良好なオーミック特性が得られる。また、それ以外の領域では中間生成物5が生成されないため、裏面電極11は密着性および耐久性に優れたものとなる。つまり、オーミック特性と密着性および耐久性の両方に優れた裏面電極11が得られる。
なお本実施の形態では、バリア膜2として、窒化珪素(SiN)を用いたが、反応層4を形成するための高温(1000℃程度)の熱処理が行われても構造が安定し、ニッケル膜3を劣化させる酸化作用のない材料であれば、他のものを用いてもよい。その例としては、窒化ホウ素、窒化アルミニウム、窒化チタン、窒化タンタル、窒化ジルコニウム、窒化ハフニウム、窒化セリウム等の窒化物や、炭化アルミニウム、炭化チタン、炭化タンタル、炭化ジルコニウム、炭化ハフニウム、炭化セリウム等の炭化物などが挙げられる。
またバリア膜2の膜厚が不足すると1000℃程度の加熱に耐えられないため、ある程度の厚さを確保することが好ましい。逆に、バリア膜2が厚過ぎると各プロセスに要する時間が長くなる問題が生じる。本実施の形態ではバリア膜2の膜厚は10nm〜200nm程度が好適であった。
<実施の形態2>
実施の形態2では、本発明に係る裏面電極11の他の形成手法を示す。図3は、本発明の実施の形態2に係るSiC半導体装置の製造方法を示す工程図である。
まず実施の形態1と同様に、SiC基板1を用意し、当該SiC基板1の上面側に、通常の方法で所定の半導体デバイス構造(不図示)を形成し、前処理としてSiC基板1の裏面の洗浄化処理を行う。
次に、SiC基板1の裏面上にリソグラフィー法により所定形状にパターニングしたレジスト6bを形成する。実施の形態1で用いたレジスト6bは、開口部2aの形成領域を除去した形状であったが、本実施の形態で用いるレジスト6bは逆に、開口部2aの形成領域以外を除去した形状にする。
そして、SiC基板1の裏面全面にバリア膜2を形成する(図3(a))。本実施の形態でも、バリア膜2として100nm程度の窒化珪素(SiN)膜を用い、その形成は珪素(Si)ターゲットを窒素雰囲気中で放電させるスパッタリング法で行った。
その後、レジスト6bを除去することで、レジスト6b上のバリア膜2の部分をリフトオフにより除去する。その結果、バリア膜2に開口部2aが形成される(図3(b))。そして再びSiC基板1の裏面の清浄化処理を行う。
バリア膜2に形成する開口部2aの形状およびパターンは、実施の形態1と同様でよい。またレジスト6aの形成方法は、リソグラフィー法に限られず、例えばスクリーン印刷法やシール転写法などを用いてもよい。
以下、実施の形態1と同様に、SiC基板1の裏面全面にニッケル膜3を形成し(図3(c))、高温加熱処理を行って反応層4を形成することで、裏面電極11を形成する(図3(d))。
以上の工程で形成された裏面電極11は、実施の形態1と同様の構造となる。つまり、オーミック特性と密着性および耐久性の両方に優れた裏面電極11が得られる。
本実施の形態においても、バリア膜2として窒化珪素(SiN)を用いたが、反応層4を形成するための高温(例えば1000℃程度)の熱処理が行われても構造が安定し、ニッケル膜3を劣化させる酸化作用のない材料であれば、他のものを用いてもよい。
<実施の形態3>
図4は、実施の形態3に係るSiC半導体の構造を示す断面図である。実施の形態3の当該SiC半導体装置は、実施の形態1または2で作成したSiC半導体装置の裏面電極11に、これに接続させる配線や半田との接合用の電極として、さらに金属層7(第2金属)および保護膜8を設けたものである。
金属層7は、裏面電極11上に形成され、ここではニッケル(Ni)膜を用いた。金属層7は、厚過ぎると膜応力により剥離しやすいため、1500nm以下の厚さが望ましい。また、バリア膜2と開口部2aとの段差や、反応層4(ニッケルシリサイド)形状の凹凸の影響をなくして表面を平坦化するために、金属層7は500nm以上の厚さが望ましい。ここでは金属層7の厚さを700nmとした。金属層7の材料はニッケルの他、アルミニウム(Al)や銅(Cu)、およびこれらの合金を用いてもよい。
保護膜8は、金属層7上に形成され、当該金属層7の酸化を防止する目的で設けられている。よってその材料は、金(Au)や銀(Ag)などの貴金属を用いることができる。ここでは厚さ100nmの金を用いた。
本発明者は、図4の構造のSiC半導体装置を用いて、裏面電極11の密着性の評価試験を行った。以下、この評価試験について説明する。
図5は評価試験に用いられたサンプルの構成を示す図である。図5の如く、当該サンプルは、大きさが10mm角、厚さが1mmの銅片に、ニッケル(Ni)膜17および金(Au)膜18を順次スパッタ法で形成した固定用電極を備える。この固定用電極上に、4mm角程度の面積で塗布された金属接着剤15を介して、大きさ3mm角のSiC半導体装置23が固定されることで、サンプルが完成する。なお、SiC半導体装置23を固定電極に固定する際には、金属接着剤15を硬化させるために、200℃で2時間の加熱処理を行った。
まず第1の評価試験として、ダイシェアー強度試験機を用いて、裏面電極の密着性評価試験を行った。ダイシェアー強度試験とは、SiC半導体素子23に対し、横方向から剥ぎ取るように荷重ストレスを掛け、剥離が生じる荷重を測定する試験である。
図6は、300℃で高温保存したサンプルのダイシェアー強度の測定結果であり、SiC半導体装置23として、従来のものを用いた場合と、本発明に係るものを用いた場合の測定結果を示している。具体的には、300℃大気中にて200時間〜1400時間保存した複数のサンプルのダイシェアー強度を測定した結果を、300℃加熱していないサンプルのダイシェアー強度で規格化して示している。
従来のSiC半導体装置23では、高温保存時間が1000時間を越えるとダイシェアー強度が大きく低下したが、本発明のSiC半導体装置23では、1400時間までの間に大きな強度低下は観察されなかった。
また第2の評価試験として、ヒートサイクル試験を行った。図7はその測定結果であり、−50℃から200℃の温度負荷を繰り返しかけて、ダイシェアー強度測定を測定した結果を、ヒートサイクル前のダイシェアー強度で規格化して示している。ここでもSiC半導体装置23として、従来のものを用いた場合と、本発明に係るものを用いた場合との比較を行ったが、特に、本発明に係るSiC半導体装置23では、0.5mm径の開口部2aを1つ設けた場合(図2(a))と、100μm径の開口部2aを複数配置した場合(図2(b))との比較も行った。
図7に示すように、従来のSiC半導体装置23を用いたサンプルでは、試験回数(ヒートサイクル)が500回程度で、ダイシェアー強度が大きく低下した。これに対し、本発明のSiC半導体装置23を用いたサンプルでは、開口部2aが1つの場合は、試験回数1000回程度までダイシェアー強度が維持され、開口部2aが複数の場合はさらにその寿命が延びた。
以上、第1および第2の評価試験から、本発明に係るSiC半導体装置では、裏面電極11の密着性および耐久性が、従来例に比べて飛躍的に向上することが確認できた。
1 SiC基板、2 バリア膜、2a 開口部、3 ニッケル膜、4 反応層、5 中間生成物、6a レジスト、6b レジスト、7 金属層、8 保護膜、11 裏面電極。

Claims (13)

  1. SiC基板と、
    前記SiC基板の裏面に形成された第1金属の電極と、
    前記SiC基板と前記電極との間の一部に介在するバリア膜とを備え、
    前記SiC基板と前記電極との間における前記バリア膜以外の部分に、前記第1金属のシリサイドが形成されている
    ことを特徴とする半導体装置。
  2. 前記バリア膜は、少なくとも1つの開口部を有する形状である
    請求項1に記載の半導体装置。
  3. 前記第1金属は、ニッケルまたはその合金である
    請求項1または請求項2に記載の半導体装置。
  4. 前記電極上に、第2金属による金属層をさらに備える
    請求項1から請求項3のいずれか1つに記載の半導体装置。
  5. 前記第2金属は、ニッケル、アルミニウム、銅およびこれらの合金のいずれかである
    請求項4記載の半導体装置。
  6. 前記バリア膜は、
    窒化物または炭化物である
    請求項1から請求項5のいずれか1つに記載の半導体装置。
  7. 前記窒化物は、窒化珪素、窒化ホウ素、窒化アルミニウム、窒化チタン、窒化タンタル、窒化ジルコニウム、窒化ハフニウムおよび窒化セリウムのいずれかであり、
    前記炭化物は、炭化アルミニウム、炭化チタン、炭化タンタル、炭化ジルコニウム、炭化ハフニウム、炭化セリウムのいずれかである
    請求項6記載の半導体装置。
  8. 前記バリア膜の厚さは、10nm以上200nm以下である
    請求項1から請求項7のいずれか1つに記載の半導体装置。
  9. SiC基板の裏面の一部に選択的にバリア膜を形成する工程と、
    前記バリア膜が形成された前記SiC基板の裏面に第1金属の電極を形成する工程と、
    前記SiC基板を熱処理することで、前記SiC基板と前記第1金属の電極との間における前記バリア膜以外の部分で、前記SiC基板と前記第1金属の電極とを反応させて、前記第1金属のシリサイドを形成する工程とを備える
    ことを特徴とする半導体装置の製造方法。
  10. 前記第1金属は、ニッケルまたはその合金であり、
    前記熱処理の温度は、600℃以上1100℃未満である
    請求項9記載の半導体装置の製造方法。
  11. 前記バリア膜は、1つ以上の開口部を有する形状に形成される
    請求項9または請求項10記載の半導体装置の製造方法。
  12. 前記バリア膜を形成する工程は、
    前記SiC基板の裏面全面にバリア膜を形成する工程と、
    当該バリア膜の一部をエッチングにより選択的に除去する工程とを含む
    請求項9から請求項11のいずれか1つに記載の半導体装置の製造方法。
  13. 前記バリア膜を形成する工程は、
    レジストを前記SiC基板の裏面の一部に選択的に形成する工程と、
    前記レジストマスクが形成された前記SiC基板の裏面全面にバリア膜を形成する工程と、
    前記レジストマスクとその上に形成された当該バリア膜を除去する工程とを含む
    請求項9から請求項11のいずれか1つに記載の半導体装置の製造方法。
JP2009201246A 2009-09-01 2009-09-01 半導体装置およびその製造方法 Active JP5448652B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009201246A JP5448652B2 (ja) 2009-09-01 2009-09-01 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009201246A JP5448652B2 (ja) 2009-09-01 2009-09-01 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011054698A JP2011054698A (ja) 2011-03-17
JP5448652B2 true JP5448652B2 (ja) 2014-03-19

Family

ID=43943431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009201246A Active JP5448652B2 (ja) 2009-09-01 2009-09-01 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5448652B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553016B2 (en) * 2010-07-09 2017-01-24 Infineon Technologies Ag Contacts for semiconductor devices and methods of forming thereof
EP2993690A4 (en) 2013-11-22 2017-01-18 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device
JP6395299B2 (ja) * 2014-09-11 2018-09-26 国立研究開発法人産業技術総合研究所 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法
JP2016184632A (ja) * 2015-03-26 2016-10-20 豊田合成株式会社 半導体装置の製造方法およびレジスト剥離装置
JP6566812B2 (ja) * 2015-09-25 2019-08-28 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP6076548B1 (ja) * 2015-12-11 2017-02-08 新電元工業株式会社 炭化珪素半導体装置の製造方法、半導体基体の製造方法、炭化珪素半導体装置及び炭化珪素半導体装置の製造装置
JP6639922B2 (ja) * 2016-01-20 2020-02-05 国立大学法人広島大学 炭化珪素半導体装置及びその製造方法
JP2017224694A (ja) * 2016-06-15 2017-12-21 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
DE102016125030A1 (de) * 2016-12-20 2018-06-21 Infineon Technologies Ag Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur
JP7143730B2 (ja) * 2018-11-09 2022-09-29 株式会社デンソー 半導体モジュールとその製造方法
JP7292977B2 (ja) * 2019-05-28 2023-06-19 京セラ株式会社 配線基板、電子装置及び電子モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4179492B2 (ja) * 2000-09-01 2008-11-12 日産自動車株式会社 オーミック電極構造体、その製造方法、及びオーミック電極を用いた半導体装置
JP2003158259A (ja) * 2001-09-07 2003-05-30 Toshiba Corp 半導体装置及びその製造方法
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
GB2424312B (en) * 2005-03-14 2010-03-03 Denso Corp Method of forming an ohmic contact in wide band semiconductor
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2011054698A (ja) 2011-03-17

Similar Documents

Publication Publication Date Title
JP5448652B2 (ja) 半導体装置およびその製造方法
JP6430007B2 (ja) 半導体装置および半導体装置の製造方法
JP2006332358A (ja) 炭化珪素半導体装置およびその製造方法
JP5518211B2 (ja) 半導体素子、半導体装置及び半導体素子の製造方法
JP5415650B2 (ja) 炭化珪素半導体装置及びその製造方法
US8623752B2 (en) Ohmic electrode for SiC semiconductor, method of manufacturing ohmic electrode for SiC semiconductor, semiconductor device, and method of manufacturing semiconductor device
JP5369581B2 (ja) 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
JP2007194514A5 (ja)
Gross et al. Heavy copper wire-bonding on silicon chips with aluminum-passivated Cu bond-pads
Ho et al. Direct gold and copper wires bonding on copper
JP6060476B2 (ja) 電極形成方法
CN107615463A (zh) 半导体装置的制造方法
US8237170B2 (en) Schottky diamond semiconductor device and manufacturing method for a Schottky electrode for diamond semiconductor device
JP5482441B2 (ja) 化合物半導体素子の製造方法
Chuang Increasing bondability and bonding strength of gold stud bumps onto copper pads with a deposited titanium barrier layer
JP6501044B1 (ja) 半導体装置、及び半導体装置の製造方法
JP2006237374A (ja) 半導体集積回路装置及びその製造方法
JP5375497B2 (ja) 半導体装置、及び、半導体装置の製造方法
EP2913846A1 (en) Electrode provided with UBM structure and method for producing same
JP4137719B2 (ja) 半導体装置の製造方法
JP5462032B2 (ja) 金属被膜Si基板ならびに接合型発光素子およびその製造方法
JP2001313295A (ja) パターン形成方法
Gross et al. Aluminum-capped copper bond pads for ultrasonic heavy copper wire-bonding on power devices
JP2009099613A (ja) 半導体装置の製造方法
JPS5944777B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131224

R150 Certificate of patent or registration of utility model

Ref document number: 5448652

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250