JP2006237374A - 半導体集積回路装置及びその製造方法 - Google Patents
半導体集積回路装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006237374A JP2006237374A JP2005051362A JP2005051362A JP2006237374A JP 2006237374 A JP2006237374 A JP 2006237374A JP 2005051362 A JP2005051362 A JP 2005051362A JP 2005051362 A JP2005051362 A JP 2005051362A JP 2006237374 A JP2006237374 A JP 2006237374A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- semiconductor integrated
- back surface
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 電極膜が剥がれにくく高信頼性が得られる半導体集積回路装置を提供することができる。
【解決手段】 Siを含む半導体ウエハーの裏面を除去する工程と、Siよりも酸化されやすい金属膜を成膜する工程と、250℃以下の温度範囲で熱処理し、金属膜とSiとの間に金属膜とSiとの化合物を形成する工程と、を有することを特徴とする半導体集積回路装置の製造方法。
【選択図】 図1
【解決手段】 Siを含む半導体ウエハーの裏面を除去する工程と、Siよりも酸化されやすい金属膜を成膜する工程と、250℃以下の温度範囲で熱処理し、金属膜とSiとの間に金属膜とSiとの化合物を形成する工程と、を有することを特徴とする半導体集積回路装置の製造方法。
【選択図】 図1
Description
本発明は、半導体集積回路装置及びその製造方法に関するものである。
トランジスタやダイオード等のディスクリート系半導体装置では半導体基板の裏面から電極をとっているので、半導体基板における抵抗値を低下させるためにウエハーの厚さをできるだけ薄くすることが望ましい。さらに、ディスクリート系半導体装置ではウエハーの裏面からの良好なオーミックコンタクトが必要となる。
このような、裏面電極を有する半導体集積回路装置としては、例えば、特許文献1のようなものがある。
特許文献1には、半導体ウエハーの第1の主面(表面)に半導体素子が形成され、前記半導体ウエハーの第2の主面(裏面)に電極膜が形成された半導体ウエハーにおいて、前記電極膜は前記半導体ウエハーの第2の主面(裏面)側にチタン(Ti)層を介して金(Au)層が形成された構造になっている半導体装置が開示されている。
しかしながら、上記の半導体装置では、半導体ウエハーとチタン層との界面を起点として電極膜に剥がれが生じやすくなる。電極膜が剥がれると、半導体装置の信頼性が低下する。
また、半導体ウエハーの裏面にTiを形成し、Ti上のAuと半導体ウエハーとがオーミック接続を得るためには、Tiと半導体ウエハーとがオーミック接続されていることが望ましい。
特開2004−103919号公報
本発明は、電極膜が剥がれにくく、高信頼性が得られる半導体集積回路装置を提供することを目的とする。
本発明の一態様の半導体集積回路装置の製造方法は、Siを含む半導体ウエハーの裏面を除去する工程と、Siよりも酸化されやすい金属膜を成膜する工程と、250℃以下の温度範囲で熱処理し、金属膜とSiとの間に金属膜とSiとの化合物を形成する工程と、を有することを特徴としている。
また、本発明の一態様の半導体集積回路装置は、上面に半導体素子が設けられたSiを含む半導体ウエハーと、前記半導体ウエハーの裏面上に形成されたチタンシリサイド層と、前記チタンシリサイド上に形成されたチタン層とを有し、前記チタンシリサイド層の酸素の不純物濃度が、20重量%以下であることを特徴としている。
本発明によれば、電極膜が剥がれにくく高信頼性が得られる半導体集積回路装置を提供することができる。
以下、本発明の実施例について、図面を参照して説明する。
本発明の実施例に係る半導体集積回路装置の製造方法を図1乃至図3を用いて説明する。図1は、本実施例に係る半導体集積回路装置の製造方法の工程断面図である。
図1(a)に示すように、上面に半導体素子などが形成されている半導体ウエハー(シリコンウエハー)1の下面(裏面)の全面を、ドライエッチングにより除去する。このとき、ドライエッチングは、30Å〜50Å程度除去する。これは、シリコンウエハー裏面の表面(ひょうめん)は、酸化されているため、SiCやSiO2等の有機物が形成されている。この有機物を除去するためにエッチングを施す。この有機物が形成されている様子を図2に示す。図2は、本発明の発明者らが行なった実験の解析結果を示す図である。図2(a)は、0.7Paでスパッタリングした後の濃度分布図であり、図2(b)は、3.0Paでスパッタリングした後の濃度分布図である。図2(a)及び図2(b)に示されているように、シリコンウエハー1の裏面には、110Åの有機物や、240Åの有機物が形成されている。なお、図2(a)(b)においては、横軸はスパッタ時間となっているが、これは、距離に対応するものである。
次に、図1(a)に示すように、シリコンウエハー1の裏面に、300Å〜3000Å程度のチタン(Ti)膜2をスパッタリングにより形成する。続いて、チタン(Ti)膜2上に、2000Å〜8000Å程度のニッケル(Ni)層3をスパッタリングにより形成する。この後、ニッケル層3上に、300〜1000Å程度の金(Au)層4をスパッタリングにより形成する。
つづいて、図1(b)に示すように、以上のような工程を経てシリコンウエハー上に金属膜を形成した後、150℃〜200℃の雰囲気で30分保つ熱処理を施す。これにより、シリコンウエハー1とチタン層2との界面にチタンシリサイド(TiSi)層5が形成される。
このチタンシリサイド層5が形成される様子を図3に示した。図3に、本実施例に係る半導体集積回路装置の濃度分布図である。図3(a)は、熱処理によりチタンシリサイド形成を行なう前の不純物濃度である。図3(b)は、熱処理を行なった後の、Si,Ti,Niの濃度分布である。図3(a)、図3(b)ともに、縦軸を原子比、横軸をニッケル層からの距離としている。図3(a)に示すように、熱処理前は、Tiは、シリコンウエハー1の表面に集中して形成されるが、熱処理をすることにより、Ti原子がシリコンウエハー1方向に拡散し、チタンシリサイド層5が形成される。そして、チタンシリサイド層5が形成されることにより、シリコンウエハー1とチタンシリサイド層5、チタン層2、ニッケル層3及びAu層4からなる裏面電極6とがオーミック接続される。このようにして、本実施例に係る半導体集積回路装置が形成される。
なお、チタン層2及びチタンシリサイド層5は、シリコンウエハー1と裏面電極6との接触をオーミック接触とするために設けられた層であり、ニッケル層3は、裏面電極6の下面と接続される半田と接続されたときに、半田中のSnと合金化して接着するための層であり、金層4は、ニッケル層3が酸化されるのを防止する酸化防止膜である。
本実施例では、裏面電極6とシリコンウエハー1とをオーミック接触するための金属膜として、Tiを一例として説明したが、Al,Mg等のSiよりも酸化されにくい金属及びTi合金、Al合金、Mg合金等のSiよりも酸化されにくい合金でもよい。
また、酸化防止膜としては、金層4のほか、銀層、金銀合金などを用いてもよい。
本実施例の半導体集積回路装置の製造方法では、チタンシリサイド層5を形成する際に、250℃以下の低温で形成することが可能となる。熱処理する際には、シリコンウエハー1の上面に形成されている半導体素子も加熱されるため、高温例えば、400℃で熱処理すると、半導体素子にストレスなどのダメージを与え、半導体素子の特性の悪化や、破壊されやすくなる。そのため、なるべく低い温度で熱処理をすることが好ましい。しかしながら、チタンシリサイド層5は、高温で熱処理されたほうが形成されやすく、低温で熱処理を施した場合には、シリコンウエハー1とチタン層2の界面にチタンシリサイド5が十分に形成されず、金層4等とシリコンウエハー1とをオーミック接続できなくなる。チタンシリサイド層5が十分に形成されないと、シリコンウエハー1とチタンシリサイド5との界面で剥がれ生じる。
この低温の熱処理ではチタンシリサイドが形成されない原因が、シリコンウエハー1の裏面の表面に有機物が形成されているためであるということを本発明の発明者らが見出した。図3に示すように、シリコンウエハー1とチタン層2との界面、つまり、シリコンウエハー1の裏面の表面には、シリコンウエハー1が大気に晒されることによる自然酸化や、シリコンウエハー1の上面の絶縁膜形成工程などにより、シリコンウエハー1の裏面の表面には有機物が形成される。図2(a)、図2(b)に示すように、シリコンウエハー1の表面付近の有機物濃度が、裏面の表面から離れた部分のシリコンウエハー1内部と比べて高い。この有機物が形成されていると、シリコンウエハー1内のSi原子と、チタン層2内のTiとが結合する際に、化学結合の妨げとなり、TiSiが形成されにくくなる。そこで、この有機物が含まれている部分のシリコンウエハー1をドライエッチングにより除去し、有機物濃度が低いところまでシリコンウエハー1の裏面の表面から除去すると、SiとTiとが接触するため、低温であっても、十分な厚さのチタンシリサイド層5が形成される。
ここで、シリコンウエハー1の裏面の表面の一部を除去する工程では、シリコンウエハー1の不純物濃度(例えば酸素原子濃度)が20重量%になる程度まで除去することが望ましい。また、シリコンウエハー1の裏面の表面のシリコン濃度が70重量%以上であればよい。
また、シリコンウエハー1の裏面の一部を除去する工程では、シリコンウエハー1に不純物を残留させないような方法で除去することが望ましい。その不純物を残留させないような方法の一例として、ドライエッチングを用いて本実施例の説明を行なった。
以上のように、本実施例では、シリコンウエハーの裏面の表面を除去した後にシリコンウエハー上にチタン膜を成膜しているので、低温であってもチタンシリサイドが形成される。そのため、半導体素子に与えるストレスなどのダメージを小さくすることができ、パッシベーション膜などの変質・劣化等の特性の悪化を抑えることが可能となる。
また、低温で熱処理できるので、熱処理に必要な時間を低減することができる。これは、必要な温度雰囲気にまで炉の内部を昇音させるのに必要な時間及び、炉の温度を低下させるのに要する時間を短縮することが可能となり、半導体集積回路装置の製造に要する時間を低減できる。
なお、本実施例においては、ニッケル層3上に金層4を形成した後、熱処理を行なってチタンシリサイド層5を形成しているが、熱処理を行いチタンシリサイド5を形成するのは、シリコンウエハー1上にチタン層2をスパッタリングにより、成膜した後であれば、金層4を形成した後に限られず、チタン層2形成後であっても、ニッケル層3形成後であってもよい。
1 半導体ウエハー(シリコンウエハー)
2 チタン層
3 ニッケル層
4 金層
5 チタンシリサイド膜
6 裏面電極
2 チタン層
3 ニッケル層
4 金層
5 チタンシリサイド膜
6 裏面電極
Claims (6)
- Siを含む半導体ウエハーの裏面を除去する工程と、
Siよりも酸化されやすい金属膜を成膜する工程と、
250℃以下の温度範囲で熱処理し、金属膜とSiとの間に金属膜とSiとの化合物を形成する工程と、
を有することを特徴とする半導体集積回路装置の製造方法。 - 前記金属膜は、Tiであることを特徴とする請求項1記載の半導体集積回路装置の製造方法。
- 前記Siを含む半導体ウエハーの裏面を除去する工程は、ドライエッチングにより除去することを特徴とする請求項1または2に記載の半導体集積回路装置の製造方法。
- 前記熱処理工程が、150℃〜200℃の間の温度範囲で行なうことを特徴とする請求項1乃至3に記載の半導体集積回路装置の製造方法。
- Siを含む半導体ウエハーの裏面を除去する工程は、半導体ウエハー内の裏面の酸素原子濃度が、20重量%以下になるまで前記半導体ウエハーの裏面を除去することを特徴とする請求項1乃至4のいずれか1項に記載の半導体集積回路装置の製造方法。
- 上面に半導体素子が設けられたSiを含む半導体ウエハーと、
前記半導体ウエハーの裏面上に形成されたチタンシリサイド層と、
前記チタンシリサイド上に形成されたチタン層とを有し、
前記チタンシリサイド層の酸素の不純物濃度が、20重量%以下であることを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005051362A JP2006237374A (ja) | 2005-02-25 | 2005-02-25 | 半導体集積回路装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005051362A JP2006237374A (ja) | 2005-02-25 | 2005-02-25 | 半導体集積回路装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006237374A true JP2006237374A (ja) | 2006-09-07 |
Family
ID=37044682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005051362A Pending JP2006237374A (ja) | 2005-02-25 | 2005-02-25 | 半導体集積回路装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006237374A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009049144A (ja) * | 2007-08-17 | 2009-03-05 | Ulvac Japan Ltd | 半導体基板及び半導体基板の製造方法 |
JP2010021171A (ja) * | 2008-07-08 | 2010-01-28 | Renesas Technology Corp | 半導体装置の製造方法およびそれに用いる半導体製造装置 |
JP2011029608A (ja) * | 2009-06-23 | 2011-02-10 | Shindengen Electric Mfg Co Ltd | 半導体装置およびその製造方法 |
JP2011102429A (ja) * | 2009-08-25 | 2011-05-26 | Rohm & Haas Electronic Materials Llc | ケイ化ニッケルの向上した形成方法 |
-
2005
- 2005-02-25 JP JP2005051362A patent/JP2006237374A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009049144A (ja) * | 2007-08-17 | 2009-03-05 | Ulvac Japan Ltd | 半導体基板及び半導体基板の製造方法 |
JP2010021171A (ja) * | 2008-07-08 | 2010-01-28 | Renesas Technology Corp | 半導体装置の製造方法およびそれに用いる半導体製造装置 |
JP2011029608A (ja) * | 2009-06-23 | 2011-02-10 | Shindengen Electric Mfg Co Ltd | 半導体装置およびその製造方法 |
JP2011102429A (ja) * | 2009-08-25 | 2011-05-26 | Rohm & Haas Electronic Materials Llc | ケイ化ニッケルの向上した形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2967743B2 (ja) | n型窒化ガリウム系半導体のコンタクト電極及びその形成方法 | |
JP4699812B2 (ja) | 半導体装置およびその製造方法 | |
KR0179822B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
TW517334B (en) | Method of forming barrier layers for solder bumps | |
JP7035223B2 (ja) | Iii-v族電界効果トランジスタのゲート構造を形成する方法 | |
JP2006332358A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JPS61142739A (ja) | 半導体装置の製造方法 | |
EP2079101B1 (en) | OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, METHOD FOR MANUFACTURE OF OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURE OF SEMICONDUCTOR DEVICE | |
JP2003243323A (ja) | 半導体素子およびその製造方法 | |
JPH10270552A (ja) | 半導体デバイス | |
TWI643272B (zh) | 接觸墊 | |
US20070173045A1 (en) | Method of manufacturing semiconductor device | |
JP3625652B2 (ja) | 半導体装置の製造方法 | |
JP2006237374A (ja) | 半導体集積回路装置及びその製造方法 | |
JP2000357699A (ja) | 半導体装置 | |
JP2007180408A (ja) | 半導体装置およびその製造方法 | |
JPS62113421A (ja) | 半導体装置の製造方法 | |
IE54310B1 (en) | Multilayer electrode of a semiconductor device | |
JP5375497B2 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
JP2005026612A (ja) | 半導体装置 | |
JP5037095B2 (ja) | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 | |
JP3033803B2 (ja) | 半導体装置の製造方法 | |
JPH01166556A (ja) | n型GaAsオーム性電極およびその形成方法 | |
JP3823826B2 (ja) | 半導体素子の製造方法 | |
KR100575332B1 (ko) | 반도체 소자의 메탈 콘택 형성 방법 |