JP2011029608A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2011029608A JP2011029608A JP2010132190A JP2010132190A JP2011029608A JP 2011029608 A JP2011029608 A JP 2011029608A JP 2010132190 A JP2010132190 A JP 2010132190A JP 2010132190 A JP2010132190 A JP 2010132190A JP 2011029608 A JP2011029608 A JP 2011029608A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- nickel
- semiconductor device
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】半導体装置の製造方法は、n型半導体層の一方の表面近傍に、微小電流が流れる領域で電圧降下が生じるように濃度設定されたp型半導体層を形成してpn接合を形成し、p型半導体層の表面に、アルミニウムの膜を形成し、アルミニウムとp型半導体層のシリコンを、焼結処理により反応させてアルミニウム・シリサイド膜を生成し、アルミニウム・シリサイド膜の上部に存在するアルミニウムであって、シリコンとは未反応のアルミニウムを、エッチングにより除去して表面を粗面化し、粗面化されたアルミニウム・シリサイド膜の上に、ニッケル膜を形成する。
【選択図】図1
Description
本願は、2009年6月23日に、日本に出願された特願2009−149101号に基づき優先権を主張し、その内容をここに援用する。
その後、粗面化された高濃度p型層103上にニッケルめっき104を形成し、そのニッケルめっき104上に半田膜105を形成することにより、オーミック接触となるニッケル電極110を形成している(特許文献1参照)。
図9において、半導体装置100の紙面上方向はアノード(A)を示しており、紙面下方向はカソード(K)を示している。
また、特許文献1の半導体装置100では、サンドブラストを行うことにより、高濃度p型層103上の粗面化処理を行う。そのため、サンドブラストによる粗面化処理によって低濃度p型層102の結晶構造が破壊されることにより、低濃度p型層102にダメージ部106が発生し、リーク電流が大きくなるという課題があった。
微小電流を扱う半導体装置の構造例を、メサ型ダイオード1を例として、図1の断面構成図を用いて説明する。図1において、本実施形態のメサ型ダイオード1では、下層n型半導体層11上に、上層n型半導体層12が形成されている。
下層n型半導体層11は、高濃度となるように形成されている。下層n型半導体層11の濃度は、例えば、2×1019cm−3である。下層n型半導体層11の厚みは、例えば、180μmである。
上層n型半導体層12上には、低濃度p型半導体層13が形成されている。低濃度p型半導体層13は、微小電流が流れる領域で低い電圧降下が生じるように、低濃度に濃度設定されている。低濃度p型半導体層13の濃度は、例えば、2×1016cm−3である。低濃度p型半導体層13の厚さは、例えば厚み8μmである。
また、低濃度p型半導体層13の表面には、アノード電極40が形成されている。また、メサ型ダイオード1のメサ溝には、保護膜としてガラス膜17が形成されている。また、下層n型半導体層11下には、カソード電極41が形成されている。
アルミニウム・シリサイド膜23は、ニッケルめっきを行うために最適に粗面化されており、低濃度p型半導体層13表面に形成されている。
図1では、アルミニウム・シリサイド膜23が、最適に粗面化された状態を、アルミニウム・シリサイド膜23中に、15個の三角形を並べることにより模式的に図示している。これらの三角形の高さ、つまり、最適に粗面化されたアルミニウム・シリサイド膜23の最上部と最下部との高さの差は、例えば、0.3μm〜1.5μmである。アルミニウム・シリサイド膜23を最適に粗面化することにより、図1に示すように、アルミニウム・シリサイド膜23の表面には、凹凸が生じる。
Ni−P膜35は、ニッケル・シリサイド膜33上に形成されている。Ni−P膜35は、リン(P)を含むニッケルからなる。なお、本実施形態では、Ni−P膜35が、リン(P)を含む場合について説明するが、Ni−P膜35は、リン(P)を含まなくてもよい。
半田膜36は、Ni−P膜35上に形成されている。
ニッケル膜32は、下層n型半導体層11下に形成される。なお、本実施形態では、ニッケル膜32が、リン(P)を含んでいない場合について説明しているが、ニッケル膜32は、リン(P)を含んでいてもよい。
半田膜37は、ニッケル膜32下に形成される。
なお、図1において、メサ型ダイオード1の紙面上方向はアノード(A)を示しており、紙面下方向はカソード(K)を示している。
まず、低濃度p型半導体層13上にアルミニウム・シリサイド膜23を形成した。そして、形成されたアルミニウム・シリサイド膜23上にニッケルめっきを行うことで、ニッケル・シリサイド膜33およびNi−P膜35を形成した。そして、Ni−P膜35上に半田膜36を形成した。これにより、アノード電極40を形成した。このため、低濃度p型半導体層13と、アルミニウム・シリサイド膜23とによりオーミック接触が確保される。
また、本実施形態のメサ型ダイオード1では、アルミニウム・シリサイド膜23を形成することにより、オーミック接触が形成されるため、微小電流が流れる領域で電圧降下を低くすることができる。そのため、メサ型ダイオード1発熱量を抑えることができる。
本実施形態によれば、アルミニウム・シリサイド膜23を形成するため、シリコンの表面濃度が低い低濃度p型半導体層13を用いる場合であっても、ニッケル・シリサイド膜33と低濃度p型半導体層13との間で、オーミック接触を実現することができる。
なお、リーク電流とは、図1のメサ型ダイオード1のアノード(A)とカソード(K)との間に、逆方向電圧を印加した場合に、流れる逆方向電流である。
図2Aに示すように、半導体基板は、下層n型半導体層11と、上層n型半導体層12とを備える。
下層n型半導体層11は、n型の半導体層である。下層n型半導体層11は、高濃度となるように形成されている。下層n型半導体層11の濃度は、例えば、2×1019cm−3である。
この上層n型半導体層12上に、微小電流が流れる領域で低い電圧降下(VF)を実現するために、不純物濃度の低い(例えば5×1015cm−3〜2×1016cm−3)p型半導体を拡散させ、低濃度p型半導体層13を形成する。また、拡散により形成された低濃度p型半導体層13上に、SiO2からなるシリコン酸化膜14を形成する。また、下層n型半導体層11下に、SiO2からなるシリコン酸化膜15を形成する。
エッチング後、アルミニウム膜21上のレジストを除去する。図3Bは、レジスト除去後の状態を示す図である。
このエッチング処理により、アルミニウム・シリサイド膜22表面から不要なアルミニウムが除去される。さらに、後述するニッケル膜のめっきを行うために、上述したように、表面が最適に粗面化(例えば0.3μm〜1.5μm)されたアルミニウム・シリサイド膜23が得られる。
ニッケル・シリサイド膜33の厚さは、例えば、約0.7μmである。
Ni−P膜34の厚さは、例えば、約0.3μmである。
Ni−P膜35上に、半田印刷を行うことで半田膜36を形成する。また、ニッケル膜32下に、半田印刷を行うことで半田膜37を形成する。
このように、本実施形態におけるアノード電極40は、表面が粗面化されたアルミニウム・シリサイド膜23を備えている。また、アノード電極40は、アルミニウム・シリサイド膜23上に形成されたニッケル・シリサイド膜33を備えている。また、アノード電極40は、ニッケル・シリサイド膜33上に形成されたNi−P膜35および半田膜36を備えている。また、カソード電極41は、ニッケル膜32と、半田膜37とを備えている。
以上により、微小電流を扱う半導体装置の製造工程を終了する。
曲線g11は、本発明の実施形態に係る半導体装置(図1)を用いた場合の特性を示している。
曲線g12は、特許文献1の半導体装置100(図9)を用いた場合の特性を示している。
直線g13は、特許文献1の半導体装置100(図9)において、低濃度p型層102上に、高濃度p型層103を形成せず、ニッケルめっき104を直接形成した場合の特性を示している。
図5の曲線g11およびg12では、順方向電流を増加させるに従って、順方向電圧の増加率が大きくなっており、ダイオードとしての特性を示す。
曲線g11は、曲線g12に比べて、同じ順方向電流を流した場合の順方向電圧が小さく、半導体装置の発熱量を、より抑えることができる。
図6は、図4Aで説明したように、アルミニウム・シリサイド膜23上にNi−P膜31を形成する場合に行われるニッケルめっきの特性を示している。
曲線g21は、ニッケルめっきのめっき時間を1分とし、ニッケルめっき後に行う焼鈍の温度を500度とした場合の特性を示している。曲線g22は、ニッケルめっきのめっき時間を2分とし、ニッケルめっき後に行う焼鈍の温度を500度とした場合の特性を示している。曲線g23は、ニッケルめっきのめっき時間を3分とし、ニッケルめっき後に行う焼鈍の温度を500度とした場合の特性を示している。
図7は、図4Aで説明したように、Ni−P膜31をニッケルめっきにより形成した後に行われる焼鈍工程の特性を示している。なお、図7では、図4Aで、ニッケルめっきにより形成したNi−P膜31の厚みを、0.2μmとした場合の特性を示している。
曲線g31は、Ni−P膜31の焼鈍温度を450度とした場合の特性を示している。曲線g32は、Ni−P膜31の焼鈍温度を500度とした場合の特性を示している。曲線g33は、Ni−P膜31の焼鈍温度を550度とした場合の特性を示している。
図8は、図4Aで説明したように、アルミニウム・シリサイド膜23上にNi−P膜31を形成する場合に行われるニッケルめっきの特性を示している。
なお、図8の表において、空欄の部分は、順方向電圧の測定ができなかったことを示している。
例えば、焼鈍温度が500度である場合であって、12.5(A)の順方向電流を流す場合、めっき時間が2分のときの順方向電圧の値は約2.982(V)であり、めっき時間が1分のときの順方向電圧の値は約0.871(V)である。
つまり、ニッケルめっき後の焼鈍温度が同じである場合には、ニッケルめっきのめっき時間が短い方が、同じ順方向電圧を流したときの順方向電圧の値が小さく、半導体装置の発熱量を小さくすることができる。
例えば、ニッケルめっきのめっき時間が1分の場合であって、12.5(A)の順方向電流を流す場合、焼鈍温度が550度のときの順方向電圧の値は1.735(V)であり、焼鈍温度が500度のときの順方向電圧の値は1.287(V)であり、焼鈍温度が450度のときの順方向電圧の値は0.871(V)である。
つまり、ニッケルめっきのめっき時間が同じである場合には、ニッケルめっき後の焼鈍温度が低い方が、同じ順方向電圧を流したときの順方向電圧の値が小さく、半導体装置の発熱量を小さくすることができる。
そして、低濃度p型半導体層13の表面に、アルミニウム膜21(図3A)を形成する。
そして、アルミニウム膜21のアルミニウムと、低濃度p型半導体層13のシリコンとを、焼結処理により反応させてアルミニウム・シリサイド膜22(図3C)を生成する。
そして、アルミニウム・シリサイド膜22の上部に存在するアルミニウムであって、低濃度p型半導体層13のシリコンとは未反応のアルミニウムを、エッチングにより除去して表面を粗面化する。
そして、粗面化されたアルミニウム・シリサイド膜23(図3D)の上に、Ni−P膜31(図4A)及び35(図4D)(ニッケル膜)を形成する。
そして、Ni−P膜31の形成後に、焼鈍によりニッケル・シリサイド膜33(図4B)を生成してもよい。
そして、ニッケル・シリサイド膜33の生成後に、未反応のNi−P膜31を除去した後、ニッケル・シリサイド膜33上に、Ni−P膜35(図4D)(第2ニッケル膜)を形成してもよい。
これにより、Ni−P膜31(図4A)と、Ni−P膜35(図4D)とを形成してもよい。
また、メサ型ダイオード1は、上層n型半導体層12の一方の表面近傍に形成され、上層n型半導体層12とpn接合を形成し、微小電流が流れる領域で電圧降下が生じるように濃度設定された低濃度p型半導体層13を備える。
また、メサ型ダイオード1は、低濃度p型半導体層13の表面に、アルミニウムを焼結処理して生成されたアルミニウム・シリサイドの表面に残った未反応のアルミニウムを、エッチングにより除去することにより粗面化されたアルミニウム・シリサイド膜23を備える。
また、メサ型ダイオード1は、粗面化されたアルミニウム・シリサイド膜23の上に形成されたニッケル膜であるニッケル・シリサイド膜33及びNi−P膜35を備える。
このため、アルミニウム・シリサイド膜23の表面は、未反応のアルミニウムをエッチングによって除去することにより粗面化される。よって、p型層である低濃度p型半導体層13へのダメージを防ぎつつ、ニッケルめっきの密着性を向上することができる。また、アルミニウム・シリサイド膜23、とp型層である低濃度p型半導体層13とによるオーミック接触を実現することができる。このように、低濃度p型半導体層13と、アルミニウム・シリサイド膜23と、ニッケル膜(ニッケル・シリサイド膜33、Ni−P膜)との3層構造にした。これにより、アルミニウム・シリサイド膜23上でオーミック接触を確保しつつ、微小電流が流れる領域で電圧降下(VF)を低くすることができる。上記によりニッケルめっきを用いたアノード電極40を備え、リーク電流を抑え、さらに低い電圧降下(VF)の特性を兼ね備えた半導体装置を実現することができる。
11・・・下層n型半導体層、
12・・・上層n型半導体層、
13・・・低濃度p型半導体層、
15・・・シリコン酸化膜、
17・・・ガラス膜、
23・・・粗面化されたアルミニウム・シリサイド膜、
32・・・ニッケル膜、
33・・・ニッケル・シリサイド膜、
35・・・Ni−P膜、
36、37・・・半田膜、
40・・・アノード電極部、
41・・・カソード電極
Claims (14)
- n型半導体層の一方の表面近傍に、微小電流が流れる領域で電圧降下が生じるように濃度設定されたp型半導体層を形成してpn接合を形成し、
前記p型半導体層の表面に、アルミニウムの膜を形成し、
前記アルミニウムと前記p型半導体層のシリコンを、焼結処理により反応させてアルミニウム・シリサイド膜を生成し、
前記アルミニウム・シリサイド膜の上部に存在するアルミニウムであって、前記シリコンとは未反応のアルミニウムを、エッチングにより除去して表面を粗面化し、
前記粗面化されたアルミニウム・シリサイド膜の上に、ニッケル膜を形成する半導体装置の製造方法。 - 前記アルミニウムの膜の厚さは、
前記焼結処理後にシリコンとは未反応のアルミニウムが表面に残る厚さである請求項1に記載の半導体装置の製造方法。 - 前記アルミニウムの膜の厚さは、6μm以下である請求項2に記載の半導体装置の製造方法。
- ニッケル蒸着により前記ニッケル膜を形成する請求項1に記載の半導体装置の製造方法。
- ニッケルめっきにより前記ニッケル膜を形成する請求項1に記載の半導体装置の製造方法。
- 前記ニッケルめっきを1分以上行なうことにより前記ニッケル膜を形成する請求項5に記載の半導体装置の製造方法。
- 前記粗面化されたアルミニウム・シリサイド膜の上に、第1ニッケル膜を形成し、
前記第1ニッケル膜の形成後に、焼鈍によりニッケル・シリサイド膜を生成し、
前記ニッケル・シリサイド膜の生成後に、未反応の前記第1ニッケル膜を除去した後、前記ニッケル・シリサイド膜上に、第2ニッケル膜を形成することにより前記ニッケル膜を形成する請求項1に記載の半導体装置の製造方法。 - 400度以上の温度の焼鈍により前記ニッケル・シリサイド膜を生成する請求項7に記載の半導体装置の製造方法。
- 前記p型半導体層の濃度は、5×1015〜2×1016cm−3の範囲内にある請求項1に記載の半導体装置の製造方法。
- 前記第1ニッケル膜又は第2ニッケル膜の厚みは、1μm以下である請求項7に記載の半導体装置の製造方法。
- 前記ニッケル膜上に、半田膜を更に形成する請求項1に記載の半導体装置の製造方法。
- 前記アルミニウムと前記p型半導体層のシリコンを、350度〜550度の焼結処理により反応させて前記アルミニウム・シリサイド膜を生成する請求項1に記載の半導体装置の製造方法。
- 前記アルミニウム・シリサイド膜の最上部と最下部の高さの差が、0.1μm〜1.5μmとなるように、前記アルミニウム・シリサイド膜を粗面化する請求項1に記載の半導体装置の製造方法。
- n型半導体層と、
前記n型半導体層の一方の表面近傍に形成され、前記n型半導体層とpn接合を形成し、微小電流が流れる領域で電圧降下が生じるように濃度設定されたp型半導体層と、
前記p型半導体層の表面に、アルミニウムを焼結処理して生成されたアルミニウム・シリサイドの表面に残った未反応のアルミニウムを、エッチングにより除去することにより粗面化されたアルミニウム・シリサイド膜と、
前記粗面化されたアルミニウム・シリサイド膜の上に形成されたニッケル膜と、
を備える半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010132190A JP5683139B2 (ja) | 2009-06-23 | 2010-06-09 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009149101 | 2009-06-23 | ||
JP2009149101 | 2009-06-23 | ||
JP2010132190A JP5683139B2 (ja) | 2009-06-23 | 2010-06-09 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011029608A true JP2011029608A (ja) | 2011-02-10 |
JP5683139B2 JP5683139B2 (ja) | 2015-03-11 |
Family
ID=43370001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010132190A Expired - Fee Related JP5683139B2 (ja) | 2009-06-23 | 2010-06-09 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5683139B2 (ja) |
CN (1) | CN101930919B (ja) |
TW (1) | TWI421921B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160115016A1 (en) * | 2014-09-11 | 2016-04-28 | Invensense, Inc. | Film induced interface roughening and method of producing the same |
WO2024157665A1 (ja) * | 2023-01-25 | 2024-08-02 | タカノ株式会社 | シリコンの表面処理方法、及び、シリコン構造体の製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103887169A (zh) * | 2013-11-29 | 2014-06-25 | 杭州恩能科技有限公司 | 一种具有提高抗浪涌电流能力的半导体装置的制备方法 |
DE112014005031B4 (de) * | 2014-11-13 | 2019-04-25 | Shindengen Electric Manufacturing Co., Ltd. | Verfahren zur Herstellung eines Halbleiter-Bauelements und Vorrichtung zur Herstellung einer Glasschicht |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49115275A (ja) * | 1973-02-28 | 1974-11-02 | ||
JPS5263068A (en) * | 1975-11-19 | 1977-05-25 | Mitsubishi Electric Corp | Formation of electrode of semiconductor device |
JPS56160078A (en) * | 1980-05-15 | 1981-12-09 | Matsushita Electric Ind Co Ltd | Forming method of electrode of solar battery |
JP2006237374A (ja) * | 2005-02-25 | 2006-09-07 | Toshiba Corp | 半導体集積回路装置及びその製造方法 |
JP2008244312A (ja) * | 2007-03-28 | 2008-10-09 | Sanyo Electric Co Ltd | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH638641A5 (de) * | 1978-11-17 | 1983-09-30 | Univ Bern Inst Fuer Angewandte | Halbleiterbauelement, verfahren zu dessen herstellung und verwendung des halbleiterbauelements. |
US4478881A (en) * | 1981-12-28 | 1984-10-23 | Solid State Devices, Inc. | Tungsten barrier contact |
JPH01184942A (ja) * | 1988-01-20 | 1989-07-24 | Toshiba Corp | トリミング素子とその電気短絡方法 |
JP4022113B2 (ja) * | 2002-08-28 | 2007-12-12 | 新電元工業株式会社 | 半導体装置の製造方法及び半導体装置 |
TWI449183B (zh) * | 2007-06-13 | 2014-08-11 | Schott Solar Ag | 半導體元件及製造金屬半導體接點之方法 |
-
2010
- 2010-06-09 JP JP2010132190A patent/JP5683139B2/ja not_active Expired - Fee Related
- 2010-06-18 TW TW99119950A patent/TWI421921B/zh not_active IP Right Cessation
- 2010-06-23 CN CN 201010213490 patent/CN101930919B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49115275A (ja) * | 1973-02-28 | 1974-11-02 | ||
JPS5263068A (en) * | 1975-11-19 | 1977-05-25 | Mitsubishi Electric Corp | Formation of electrode of semiconductor device |
JPS56160078A (en) * | 1980-05-15 | 1981-12-09 | Matsushita Electric Ind Co Ltd | Forming method of electrode of solar battery |
JP2006237374A (ja) * | 2005-02-25 | 2006-09-07 | Toshiba Corp | 半導体集積回路装置及びその製造方法 |
JP2008244312A (ja) * | 2007-03-28 | 2008-10-09 | Sanyo Electric Co Ltd | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160115016A1 (en) * | 2014-09-11 | 2016-04-28 | Invensense, Inc. | Film induced interface roughening and method of producing the same |
US9611133B2 (en) * | 2014-09-11 | 2017-04-04 | Invensense, Inc. | Film induced interface roughening and method of producing the same |
WO2024157665A1 (ja) * | 2023-01-25 | 2024-08-02 | タカノ株式会社 | シリコンの表面処理方法、及び、シリコン構造体の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201120948A (en) | 2011-06-16 |
CN101930919A (zh) | 2010-12-29 |
CN101930919B (zh) | 2013-01-02 |
JP5683139B2 (ja) | 2015-03-11 |
TWI421921B (zh) | 2014-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5835309B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2011091100A (ja) | 炭化珪素半導体装置の製造方法 | |
JP6029771B2 (ja) | 半導体装置の製造方法及びガラス被膜形成装置 | |
JP2007335431A (ja) | 半導体装置とその製造方法 | |
TW201310686A (zh) | 具有選擇性射極結構之太陽能電池及其製造方法 | |
US20230282713A1 (en) | Trench type power device and manufacturing method thereof | |
TW200947726A (en) | Buried insulator isolation for solar cell contacts | |
JP5683139B2 (ja) | 半導体装置およびその製造方法 | |
TW201312779A (zh) | 太陽能電池之製造方法及太陽能電池 | |
CN102832121B (zh) | 快恢复二极管制造方法 | |
JP2018082050A (ja) | 炭化珪素半導体素子およびその製造方法 | |
JP5600985B2 (ja) | 電力半導体装置の製造方法 | |
JP5920275B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2011040431A (ja) | 半導体装置およびその製造方法 | |
CN104347375B (zh) | 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法 | |
JP2010141028A (ja) | 半導体装置の製造方法 | |
WO2014125565A1 (ja) | 半導体装置とその製造方法 | |
JP5047596B2 (ja) | ショットキバリア半導体装置 | |
CN105990134B (zh) | 一种制作二极管的方法 | |
CN104425243B (zh) | 一种肖特基二极管的制造工艺方法 | |
TWI458114B (zh) | 太陽能電池之製造方法 | |
JP2011238846A (ja) | 太陽電池セルの製造方法 | |
JP5452535B2 (ja) | 太陽電池の製造方法 | |
JP2009010421A (ja) | 半導体装置を回路基板に実装する方法 | |
JP6012172B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150113 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5683139 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |