JP2011029608A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】リーク電流を抑え、微小電流が流れる領域で電圧降下を低くすることができる半導体装置およびその製造方法を提供することを目的としている。
【解決手段】半導体装置の製造方法は、ｎ型半導体層の一方の表面近傍に、微小電流が流れる領域で電圧降下が生じるように濃度設定されたｐ型半導体層を形成してｐｎ接合を形成し、ｐ型半導体層の表面に、アルミニウムの膜を形成し、アルミニウムとｐ型半導体層のシリコンを、焼結処理により反応させてアルミニウム・シリサイド膜を生成し、アルミニウム・シリサイド膜の上部に存在するアルミニウムであって、シリコンとは未反応のアルミニウムを、エッチングにより除去して表面を粗面化し、粗面化されたアルミニウム・シリサイド膜の上に、ニッケル膜を形成する。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関する。
本願は、２００９年６月２３日に、日本に出願された特願２００９−１４９１０１号に基づき優先権を主張し、その内容をここに援用する。

低濃度アノード構造を用いて、微小電流が流れる領域の電圧降下（ＶＦ）を低くした半導体装置が知られている。ここで、微小電流が流れる領域とは、例えば、電流密度が１０Ａ／ｃｍ^２の領域である。この半導体装置では、低濃度アノードとのオーミック接触を取るために、アルミニウム電極を採用している。ところが、ニッケル電極を使用する場合、低濃度アノード構造とニッケル電極とはオーミック接触にならない。

そのため、ニッケル電極を使用するために、図９のような半導体装置１００が提案されている。図９では、低濃度ｎ型層１０１の上に、低濃度ｐ型層１０２が形成されている。そして、低濃度ｐ型層１０２の上に、ニッケルとのオーミック接触を実現するために、高濃度ｐ型層１０３を形成している。そして、高濃度ｐ型層１０３の表面に、サンドブラストを行うことにより、粗面化処理を行っている。サンドブラストを行うことにより、高濃度ｐ型層１０３の表面が粗面化され、高濃度ｐ型層１０３上に形成する層が、高濃度ｐ型層１０３に付着し易くなる。
その後、粗面化された高濃度ｐ型層１０３上にニッケルめっき１０４を形成し、そのニッケルめっき１０４上に半田膜１０５を形成することにより、オーミック接触となるニッケル電極１１０を形成している（特許文献１参照）。
図９において、半導体装置１００の紙面上方向はアノード（Ａ）を示しており、紙面下方向はカソード（Ｋ）を示している。

特許第４０２２１１３号公報

特許文献１の半導体装置１００では、ニッケル電極１１０とオーミック接触を実現するために、高濃度ｐ型層１０３を用いている。そのため、ｐ型半導体とｎ型半導体との間の電位差であるビルトイン・ポテンシャルが上昇する。これにより、低濃度ｐ型層１０２による効果が薄れ、低濃度ｐ型層１０２と高濃度ｐ型層１０３との間の電圧降下（ＶＦ）が大きくなるという課題があった。
また、特許文献１の半導体装置１００では、サンドブラストを行うことにより、高濃度ｐ型層１０３上の粗面化処理を行う。そのため、サンドブラストによる粗面化処理によって低濃度ｐ型層１０２の結晶構造が破壊されることにより、低濃度ｐ型層１０２にダメージ部１０６が発生し、リーク電流が大きくなるという課題があった。

本発明は、上記の問題点に鑑みてなされたものであって、サンドブラストを行わないため、リーク電流を抑えることができ、アルミニウム・シリサイド膜を形成することによりオーミック接触が形成されるため、微小電流が流れる領域で電圧降下を低くすることができ、発熱量を抑えることができる半導体装置およびその製造方法を提供することを目的としている。

（１） 本発明の一態様による半導体装置の製造方法は、ｎ型半導体層の一方の表面近傍に、微小電流が流れる領域で電圧降下が生じるように濃度設定されたｐ型半導体層を形成してｐｎ接合を形成し、前記ｐ型半導体層の表面に、アルミニウムの膜を形成し、前記アルミニウムと前記ｐ型半導体層のシリコンを、焼結処理により反応させてアルミニウム・シリサイド膜を生成し、前記アルミニウム・シリサイド膜の上部に存在するアルミニウムであって、前記シリコンとは未反応のアルミニウムを、エッチングにより除去して表面を粗面化し、前記粗面化されたアルミニウム・シリサイド膜の上に、ニッケル膜を形成する。

（２） 本発明の一態様による半導体装置の製造方法では、前記アルミニウムの膜の厚さは、前記焼結処理後にシリコンとは未反応のアルミニウムが表面に残る厚さとしてもよい。

（３） 本発明の一態様による半導体装置の製造方法では、前記アルミニウムの膜の厚さは、６μｍ以下としてもよい。

（４） 本発明の一態様による半導体装置の製造方法では、ニッケル蒸着により前記ニッケル膜を形成してもよい。

（５） 本発明の一態様による半導体装置の製造方法では、ニッケルめっきにより前記ニッケル膜を形成してもよい。

（６） 本発明の一態様による半導体装置の製造方法では、前記ニッケルめっきを１分以上行なうことにより前記ニッケル膜を形成してもよい。

（７） 本発明の一態様による半導体装置の製造方法では、前記粗面化されたアルミニウム・シリサイド膜の上に、第１ニッケル膜を形成し、前記第１ニッケル膜の形成後に、焼鈍によりニッケル・シリサイド膜を生成し、前記ニッケル・シリサイド膜の生成後に、未反応の前記第１ニッケル膜を除去した後、前記ニッケル・シリサイド膜上に、第２ニッケル膜を形成することにより前記ニッケル膜を形成してもよい。

（８） 本発明の一態様による半導体装置の製造方法では、４００度以上の温度の焼鈍により前記ニッケル・シリサイド膜を生成してもよい。

（９） 本発明の一態様による半導体装置の製造方法では、前記ｐ型半導体層の濃度は、５×１０^１５〜２×１０^１６ｃｍ^−３の範囲内にあってもよい。

（１０） 本発明の一態様による半導体装置の製造方法では、前記第１ニッケル膜又は第２ニッケル膜の厚みは、１μｍ以下としてもよい。

（１１） 本発明の一態様による半導体装置の製造方法では、前記ニッケル膜上に、半田膜を更に形成してもよい。

（１２） 本発明の一態様による半導体装置の製造方法では、前記アルミニウムと前記ｐ型半導体層のシリコンを、３５０度〜５５０度の焼結処理により反応させて前記アルミニウム・シリサイド膜を生成してもよい。

（１３） 本発明の一態様による半導体装置の製造方法では、前記アルミニウム・シリサイド膜の最上部と最下部の高さの差が、０．１μｍ〜１．５μｍとなるように、前記アルミニウム・シリサイド膜を粗面化してもよい。

（１４） 本発明の一態様による半導体装置は、ｎ型半導体層と、前記ｎ型半導体層の一方の表面近傍に形成され、前記ｎ型半導体層とｐｎ接合を形成し、微小電流が流れる領域で電圧降下が生じるように濃度設定されたｐ型半導体層と、前記ｐ型半導体層の表面に、アルミニウムを焼結処理して生成されたアルミニウム・シリサイドの表面に残った未反応のアルミニウムを、エッチングにより除去することにより粗面化されたアルミニウム・シリサイド膜と、前記粗面化されたアルミニウム・シリサイド膜の上に形成されたニッケル膜と、を備える。

本発明の半導体装置およびその製造方法によれば、サンドブラストを行わないため、リーク電流を抑えることができ、アルミニウム・シリサイド膜を形成することによりオーミック接触が形成されるため、微小電流が流れる領域で電圧降下を低くすることができ、発熱量を抑えることができる。

本発明の実施形態に係る半導体装置の断面構成図である。 同実施形態に係る半導体装置の製造工程を示す半導体装置の断面構成図である。 同実施形態に係る半導体装置の図２Ａ後の製造工程を示す半導体装置の断面構成図である。 同実施形態に係る半導体装置の図２Ｂ後の製造工程を示す半導体装置の断面構成図である。 同実施形態に係る半導体装置の図２Ｃ後の製造工程を示す半導体装置の断面構成図である。 同実施形態に係る半導体装置の図２Ｄ後の製造工程を示す半導体装置の断面構成図である。 同実施形態に係る半導体装置の図３Ａ後の製造工程を示す半導体装置の断面構成図である。 同実施形態に係る半導体装置の図３Ｂ後の製造工程を示す半導体装置の断面構成図である。 同実施形態に係る半導体装置の図３Ｃ後の製造工程を示す半導体装置の断面構成図である。 同実施形態に係る半導体装置の図３Ｄ後の製造工程を示す半導体装置の断面構成図である。 同実施形態に係る半導体装置の図４Ａ後の製造工程を示す半導体装置の断面構成図である。 同実施形態に係る半導体装置の図４Ｂ後の製造工程を示す半導体装置の断面構成図である。 同実施形態に係る半導体装置の図４Ｃ後の製造工程を示す半導体装置の断面構成図である。 同実施形態に係る半導体装置を用いた場合の効果を示すグラフである。 同実施形態に係るニッケルめっき工程でのめっき時間を変化させた場合の順方向電流と順方向電圧の特性を示したグラフである。 同実施形態に係るニッケルめっき工程後の焼鈍温度を変化させた場合の順方向電流と順方向電圧の特性を示したグラフである。 同実施形態に係るニッケルめっき工程でのめっき時間または焼鈍温度を変化させた場合の順方向電流と順方向電圧の特性を示した表である。 従来の実施形態に係る半導体装置の断面構成図である。

以下、図１〜図８を用いて、本発明の実施形態について詳細に説明する。なお、本発明は係る実施形態に限定されず、その技術思想の範囲内で種々の変更が可能である。
微小電流を扱う半導体装置の構造例を、メサ型ダイオード１を例として、図１の断面構成図を用いて説明する。図１において、本実施形態のメサ型ダイオード１では、下層ｎ型半導体層１１上に、上層ｎ型半導体層１２が形成されている。
下層ｎ型半導体層１１は、高濃度となるように形成されている。下層ｎ型半導体層１１の濃度は、例えば、２×１０^１９ｃｍ^−３である。下層ｎ型半導体層１１の厚みは、例えば、１８０μｍである。

上層ｎ型半導体層１２は、下層ｎ型半導体層１１より不純物濃度が低くなるように形成されている。上層ｎ型半導体層１２の濃度は、例えば、１×１０^１４ｃｍ^−３である。上層ｎ型半導体層１２の厚みは、例えば、５０μｍである。
上層ｎ型半導体層１２上には、低濃度ｐ型半導体層１３が形成されている。低濃度ｐ型半導体層１３は、微小電流が流れる領域で低い電圧降下が生じるように、低濃度に濃度設定されている。低濃度ｐ型半導体層１３の濃度は、例えば、２×１０^１６ｃｍ^−３である。低濃度ｐ型半導体層１３の厚さは、例えば厚み８μｍである。
また、低濃度ｐ型半導体層１３の表面には、アノード電極４０が形成されている。また、メサ型ダイオード１のメサ溝には、保護膜としてガラス膜１７が形成されている。また、下層ｎ型半導体層１１下には、カソード電極４１が形成されている。

アノード電極４０は、アルミニウム・シリサイド膜２３と、ニッケル・シリサイド膜３３と、Ｎｉ（ニッケル）−Ｐ膜３５と、半田膜３６とを備えている。
アルミニウム・シリサイド膜２３は、ニッケルめっきを行うために最適に粗面化されており、低濃度ｐ型半導体層１３表面に形成されている。
図１では、アルミニウム・シリサイド膜２３が、最適に粗面化された状態を、アルミニウム・シリサイド膜２３中に、１５個の三角形を並べることにより模式的に図示している。これらの三角形の高さ、つまり、最適に粗面化されたアルミニウム・シリサイド膜２３の最上部と最下部との高さの差は、例えば、０．３μｍ〜１．５μｍである。アルミニウム・シリサイド膜２３を最適に粗面化することにより、図１に示すように、アルミニウム・シリサイド膜２３の表面には、凹凸が生じる。

ニッケル・シリサイド膜３３は、アルミニウム・シリサイド膜２３上に形成されている。
Ｎｉ−Ｐ膜３５は、ニッケル・シリサイド膜３３上に形成されている。Ｎｉ−Ｐ膜３５は、リン（Ｐ）を含むニッケルからなる。なお、本実施形態では、Ｎｉ−Ｐ膜３５が、リン（Ｐ）を含む場合について説明するが、Ｎｉ−Ｐ膜３５は、リン（Ｐ）を含まなくてもよい。
半田膜３６は、Ｎｉ−Ｐ膜３５上に形成されている。

アノード電極４０の各膜の厚みは、例えば、以下の厚みとなるように形成される。つまり、アルミニウム・シリサイド膜２３は０．５μｍの厚さに形成される。また、ニッケル・シリサイド膜３３は約０．７μｍの厚さに形成される。また、Ｎｉ−Ｐ膜３５は約１μｍの厚さに形成される。

カソード電極４１は、シリサイド化された膜を有するニッケル膜３２と、半田膜３７とを備えている。
ニッケル膜３２は、下層ｎ型半導体層１１下に形成される。なお、本実施形態では、ニッケル膜３２が、リン（Ｐ）を含んでいない場合について説明しているが、ニッケル膜３２は、リン（Ｐ）を含んでいてもよい。
半田膜３７は、ニッケル膜３２下に形成される。
なお、図１において、メサ型ダイオード１の紙面上方向はアノード（Ａ）を示しており、紙面下方向はカソード（Ｋ）を示している。

次に、微小電流が流れる領域において低い電圧降下（ＶＦ）の特性が得られ、リーク電流を抑え、さらにオーミック接触が得られる構造的な理由について説明する。
まず、低濃度ｐ型半導体層１３上にアルミニウム・シリサイド膜２３を形成した。そして、形成されたアルミニウム・シリサイド膜２３上にニッケルめっきを行うことで、ニッケル・シリサイド膜３３およびＮｉ−Ｐ膜３５を形成した。そして、Ｎｉ−Ｐ膜３５上に半田膜３６を形成した。これにより、アノード電極４０を形成した。このため、低濃度ｐ型半導体層１３と、アルミニウム・シリサイド膜２３とによりオーミック接触が確保される。

また、アルミニウム・シリサイド膜２３に対して、後述するエッチング工程により、ニッケルめっきを行なうために、前述したように、最適な粗面化を行なった。その後、アルミニウム・シリサイド膜２３上に、ニッケルめっきを行うようにした。そのため、低濃度ｐ型半導体層１３に、図９のようなダメージ部１０６が発生することを防ぐことができるため、リーク電流を抑えることができる。

つまり、本実施形態のメサ型ダイオード１を製造する際に、サンドブラストの工程を行わない。そのため、低濃度ｐ型半導体層１３にダメージ部１０６（図９）が生じることを防ぐことができる。そのため、ダメージ部１０６（図９）を介して、リーク電流が流れることを防ぐことができる。
また、本実施形態のメサ型ダイオード１では、アルミニウム・シリサイド膜２３を形成することにより、オーミック接触が形成されるため、微小電流が流れる領域で電圧降下を低くすることができる。そのため、メサ型ダイオード１発熱量を抑えることができる。
本実施形態によれば、アルミニウム・シリサイド膜２３を形成するため、シリコンの表面濃度が低い低濃度ｐ型半導体層１３を用いる場合であっても、ニッケル・シリサイド膜３３と低濃度ｐ型半導体層１３との間で、オーミック接触を実現することができる。
なお、リーク電流とは、図１のメサ型ダイオード１のアノード（Ａ）とカソード（Ｋ）との間に、逆方向電圧を印加した場合に、流れる逆方向電流である。

また、低濃度ｐ型半導体層１３上にアルミニウム・シリサイド膜２３を介して、ニッケルを含むニッケル・シリサイド膜３３およびＮｉ−Ｐ膜３５を形成する。そのため、微小電流が流れる領域において、０．７Vの電圧降下（ＶＦ）が得られる。ここで、微小電流が流れる領域とは、例えば、電流密度１０Ａ／ｃｍ^２の領域である。これにより、例えば、高濃度のｐ型半導体層上に、ニッケルを用いたアノード電極を形成した場合と比較して、約０．１５V低い電圧降下（ＶＦ）を実現した。

次に、図２Ａ〜図４Ｄを用いて、本実施形態の微小電流を扱う半導体装置の製造方法の工程を説明する。本実施形態では、微小電流を扱う半導体装置の例として、メサ型ダイオード１を製造する工程について説明する。
図２Ａに示すように、半導体基板は、下層ｎ型半導体層１１と、上層ｎ型半導体層１２とを備える。
下層ｎ型半導体層１１は、ｎ型の半導体層である。下層ｎ型半導体層１１は、高濃度となるように形成されている。下層ｎ型半導体層１１の濃度は、例えば、２×１０^１９ｃｍ^−３である。

上層ｎ型半導体層１２は、下層ｎ型半導体層１１より不純物濃度が低くなるように、下層ｎ型半導体層１１上に形成されている。上層ｎ型半導体層１２の濃度は、例えば、例えば２×１０^１４ｃｍ^−３である。
この上層ｎ型半導体層１２上に、微小電流が流れる領域で低い電圧降下（ＶＦ）を実現するために、不純物濃度の低い（例えば５×１０^１５ｃｍ^−３〜２×１０^１６ｃｍ^−３）ｐ型半導体を拡散させ、低濃度ｐ型半導体層１３を形成する。また、拡散により形成された低濃度ｐ型半導体層１３上に、ＳｉＯ_２からなるシリコン酸化膜１４を形成する。また、下層ｎ型半導体層１１下に、ＳｉＯ_２からなるシリコン酸化膜１５を形成する。

次に、図２Ｂに示すように、形成されたシリコン酸化膜１４をマスクとして使用して、エッチングを行い、メサ溝１６を形成する。このエッチングとしては、ドライエッチングまたはウェットエッチングなどを用いることができる。

次に、図２Ｃに示すように、形成されたメサ溝１６およびシリコン酸化膜１４を覆うように、ガラス膜１７による保護膜を形成する。

次に、図２Ｄに示すように、電極を作製するために、形成されたシリコン酸化膜１４およびガラス膜１７上に、エッチングにより開口部１８を形成する。このエッチングとしては、ドライエッチングまたはウェットエッチングなどを用いることができる。開口部１８は、低濃度ｐ型半導体層１３に届くように開口されている。

次に、図３Ａに示すように、ガラス膜１７および開口部１８上に、アルミニウム膜２１を蒸着またはスパッタリング等により形成する。形成されるアルミニウム膜２１の厚さは、後述する焼結処理後にシリコンとは未反応のアルミニウムが、アルミニウム・シリサイド膜２２（図３Ｃ）の表面に残る厚さに形成する。アルミニウム膜２１の厚さは、例えば、６μｍに形成する。

次に、形成されたアルミニウム膜２１上の電極形成に必要な部分に、レジストを形成する。その後、ガラス膜１７上等に形成されたアルミニウム膜２１の不要な部分を、エッチングにより除去する。このエッチングには、例えば、燐酸が用いられる。また、このエッチングとしては、ドライエッチングまたはウェットエッチングなどを用いることができる。
エッチング後、アルミニウム膜２１上のレジストを除去する。図３Ｂは、レジスト除去後の状態を示す図である。

次に、図３Ｃに示すように、アルミニウム膜２１上のレジストを除去後、焼結工程を行う。この焼結工程は、例えば、４００度〜５００度の温度で行なわれる。これにより、低濃度ｐ型半導体層１３内のシリコンと、アルミニウム膜２１とによりアルミニウム・シリサイド膜２２を形成する。この工程により、低濃度ｐ型半導体層１３と、ニッケルを含むアノード電極４０を形成するアルミニウム・シリサイド膜２２とが、オーミック接触を実現する。

次に、図３Ｄに示すように、アルミニウム・シリサイド膜２２表面のアルミニウムであって、シリコンとは未反応のアルミニウムを、エッチングにより除去する。このエッチングとしては、ドライエッチングまたはウェットエッチングなどを用いることができる。
このエッチング処理により、アルミニウム・シリサイド膜２２表面から不要なアルミニウムが除去される。さらに、後述するニッケル膜のめっきを行うために、上述したように、表面が最適に粗面化（例えば０．３μｍ〜１．５μｍ）されたアルミニウム・シリサイド膜２３が得られる。

次に、図４Ａに示すように、表面が粗面化されたアルミニウム・シリサイド膜２３上と、下層ｎ型半導体層１１下とに、それぞれニッケルめっきを行う。なお、前述したニッケルめっきには、リン（Ｐ）が含まれている。アルミニウム・シリサイド膜２３上に形成されるニッケルめっきであるＮｉ−Ｐ膜３１の厚みは、例えば１μｍである。

次に、アルミニウム・シリサイド膜２３上にニッケル・シリサイド膜３３を形成するために、焼鈍工程を行う。焼鈍工程により、図４Ｂに示すように、アルミニウム・シリサイド膜２３上に、ニッケル・シリサイド膜３３が形成される。また、ニッケル・シリサイド膜３３上に、Ｎｉ−Ｐ膜３４が形成される。
ニッケル・シリサイド膜３３の厚さは、例えば、約０．７μｍである。
Ｎｉ−Ｐ膜３４の厚さは、例えば、約０．３μｍである。

次に、図４Ｃに示すように、焼鈍工程でアルミニウム・シリサイド膜２３中のシリコンとは未反応であったＮｉ−Ｐ膜３４を、硝酸等を用いたエッチングにより除去する。このエッチングとしては、ドライエッチングまたはウェットエッチングなどを用いることができる。

次に、図４Ｄに示すように、ニッケル・シリサイド膜３３上に、ニッケルめっきを行うことで、Ｎｉ−Ｐ膜３５を形成する。Ｎｉ−Ｐ膜３５の厚さは、例えば、約１μｍである。
Ｎｉ−Ｐ膜３５上に、半田印刷を行うことで半田膜３６を形成する。また、ニッケル膜３２下に、半田印刷を行うことで半田膜３７を形成する。
このように、本実施形態におけるアノード電極４０は、表面が粗面化されたアルミニウム・シリサイド膜２３を備えている。また、アノード電極４０は、アルミニウム・シリサイド膜２３上に形成されたニッケル・シリサイド膜３３を備えている。また、アノード電極４０は、ニッケル・シリサイド膜３３上に形成されたＮｉ−Ｐ膜３５および半田膜３６を備えている。また、カソード電極４１は、ニッケル膜３２と、半田膜３７とを備えている。
以上により、微小電流を扱う半導体装置の製造工程を終了する。

以上のように、微小電流が流れる領域について低い電圧降下（ＶＦ）の特性が得られるように濃度設定された低濃度のｐ型の不純物拡散層である低濃度ｐ型半導体層１３の表面に、アルミニウムの膜を形成する。次に、形成されたアルミニウム膜と、低濃度ｐ型半導体層１３のシリコンとを焼結処理により反応させて、アルミニウム・シリサイド膜２３を生成する。次に、生成されたアルミニウム・シリサイド膜２３の上部に存在するアルミニウムであって、低濃度ｐ型半導体層１３のシリコンとは未反応のアルミニウムを、エッチングにより除去して、アルミニウム・シリサイド膜２３の表面を粗面化する。さらに、粗面化されたアルミニウム・シリサイド膜２３の上に、ニッケルを含むニッケル・シリサイド膜３３やＮｉ−Ｐ膜３５などを形成することにより、アノード電極４０を形成する。このため、低濃度ｐ型半導体層１３とアルミニウム・シリサイド膜２３との間で、オーミック接触を実現し、リーク電流を抑え、さらに低い電圧降下の特性（ＶＦ）を兼ね備えたメサ型ダイオード１を実現することが可能になる。

図５は、本発明の実施形態に係る半導体装置を用いた場合の効果を示すグラフである。図５において、横軸は順方向電圧（Ｖ）を示しており、縦軸は順方向電流（Ａ）を示している。
曲線ｇ１１は、本発明の実施形態に係る半導体装置（図１）を用いた場合の特性を示している。
曲線ｇ１２は、特許文献１の半導体装置１００（図９）を用いた場合の特性を示している。
直線ｇ１３は、特許文献１の半導体装置１００（図９）において、低濃度ｐ型層１０２上に、高濃度ｐ型層１０３を形成せず、ニッケルめっき１０４を直接形成した場合の特性を示している。

図５の直線ｇ１３は、順方向電流を増加させると、順方向電圧が直線的に増加しており、ダイオードとしての特性を示さない。
図５の曲線ｇ１１およびｇ１２では、順方向電流を増加させるに従って、順方向電圧の増加率が大きくなっており、ダイオードとしての特性を示す。
曲線ｇ１１は、曲線ｇ１２に比べて、同じ順方向電流を流した場合の順方向電圧が小さく、半導体装置の発熱量を、より抑えることができる。

本実施形態によれば、微小電流が流れる領域で、高濃度のｐ型半導体層上にニッケルを用いたアノード電極を形成した場合と比べて、約０．１５V低い電圧降下（ＶＦ）を実現した。これにより、回路の電力損出を減少させると共に、メサ型ダイオード１の発熱を抑えることができる。このため、本実施形態におけるメサ型ダイオード１は、整流用のダイオード、ブリッジダイオードなどにも使用可能である。

なお、本実施形態では、Ｎｉ−Ｐ膜３１、ニッケル膜３２、Ｎｉ−Ｐ膜３５の形成をめっきで行う例について説明したが、ニッケル蒸着により形成しても同様の効果が得られる。

また、本実施形態では、メサ型ダイオードについて説明したが、プレーナ型ダイオードでも同様の効果が得られる。

また、本実施形態では、微小電流を扱う半導体装置およびその製造方法として、ダイオードを用いて説明したが、本発明はこれに限られるものではない。例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）などの場合であっても同様の効果が得られる。

また、本実施形態では、メサ型ダイオード１の単体の構成について説明したが、半導体集積回路上の電極を形成する場合にも、本実施形態によるニッケルを含む電極の製造工程を用いることが可能である。

また、本実施形態で説明した各領域の不純物濃度および深さに限られるものではなく、本実施形態におけるオーミック接触およびニッケルめっきを実現できる不純物濃度および深さであれば良い。

図６は、本発明の実施形態に係るニッケルめっき工程でのめっき時間を変化させた場合の順方向電流と順方向電圧の特性を示したグラフである。図６において、横軸は順方向電圧（Ｖ）を示しており、縦軸は順方向電流（Ａ）を示している。
図６は、図４Ａで説明したように、アルミニウム・シリサイド膜２３上にＮｉ−Ｐ膜３１を形成する場合に行われるニッケルめっきの特性を示している。
曲線ｇ２１は、ニッケルめっきのめっき時間を１分とし、ニッケルめっき後に行う焼鈍の温度を５００度とした場合の特性を示している。曲線ｇ２２は、ニッケルめっきのめっき時間を２分とし、ニッケルめっき後に行う焼鈍の温度を５００度とした場合の特性を示している。曲線ｇ２３は、ニッケルめっきのめっき時間を３分とし、ニッケルめっき後に行う焼鈍の温度を５００度とした場合の特性を示している。

曲線ｇ２３は、順方向電流を１（Ａ）以上に増加させた場合に、順方向電圧の値が急速に増加している。そのため、Ｎｉ−Ｐ膜３１を形成する際のニッケルめっきのめっき時間を、３分とした場合（曲線ｇ２３）の半導体装置を、ダイオードとして用いることができる。

曲線ｇ２２は、曲線ｇ２３と比較して、同じ順方向電流を流した場合の順方向電圧の値が小さい。そのため、Ｎｉ−Ｐ膜３１を形成する際のニッケルめっきのめっき時間を、３分とする場合（曲線ｇ２３）よりも、２分とする場合（曲線ｇ２２）の方が、同じ順方向電流を流したときの順方向電圧を小さくすることができ、半導体装置の発熱量を小さくすることができる。

曲線ｇ２１は、曲線ｇ２２と比較して、同じ順方向電流を流した場合の順方向電圧の値が小さい。そのため、Ｎｉ−Ｐ膜３１を形成する際のニッケルめっきのめっき時間を、２分とする場合（曲線ｇ２２）よりも、１分とする場合（曲線ｇ２１）の方が、同じ順方向電流を流したときの順方向電圧を小さくすることができ、半導体装置の発熱量を小さくすることができる。

図７は、本発明の実施形態に係るニッケルめっき工程後の焼鈍温度を変化させた場合の順方向電流と順方向電圧の特性を示した他のグラフである。図７において、横軸は順方向電圧（Ｖ）を示しており、縦軸は順方向電流（Ａ）を示している。
図７は、図４Ａで説明したように、Ｎｉ−Ｐ膜３１をニッケルめっきにより形成した後に行われる焼鈍工程の特性を示している。なお、図７では、図４Ａで、ニッケルめっきにより形成したＮｉ−Ｐ膜３１の厚みを、０．２μｍとした場合の特性を示している。
曲線ｇ３１は、Ｎｉ−Ｐ膜３１の焼鈍温度を４５０度とした場合の特性を示している。曲線ｇ３２は、Ｎｉ−Ｐ膜３１の焼鈍温度を５００度とした場合の特性を示している。曲線ｇ３３は、Ｎｉ−Ｐ膜３１の焼鈍温度を５５０度とした場合の特性を示している。

図７の曲線ｇ３３は、順方向電流を１（Ａ）以上に増加させた場合に、順方向電圧の値が急速に増加している。そのため、Ｎｉ−Ｐ膜３１を形成する際のニッケルめっきの焼鈍温度を、５５０度とした場合（曲線ｇ３３）の半導体装置を、ダイオードとして用いることができる。

曲線ｇ３２は、曲線ｇ３３と比較して、同じ順方向電流を流した場合の順方向電圧の値が小さい。そのため、Ｎｉ−Ｐ膜３１を形成する際のニッケルめっきの焼鈍温度を、５５０度とする場合（曲線ｇ３３）よりも、５００度とする場合（曲線ｇ３２）の方が、同じ順方向電流を流したときの順方向電圧を小さくすることができ、半導体装置の発熱量を小さくすることができる。

曲線ｇ３１は、曲線ｇ３２と比較して、同じ順方向電流を流した場合の順方向電圧の値が小さい。そのため、Ｎｉ−Ｐ膜３１を形成する際のニッケルめっきの焼鈍温度を、５００度とする場合（曲線ｇ３２）よりも、４５０度とする場合（曲線ｇ３１）の方が、同じ順方向電流を流したときの順方向電圧を小さくすることができ、半導体装置の発熱量を小さくすることができる。

図８は、本発明の実施形態に係るニッケルめっき工程でのめっき時間（分）または焼鈍温度（℃）を変化させた場合の順方向電流と順方向電圧の特性を示した表である。図８では、順方向電流をＩＦ（単位：Ａ）で示しており、順方向電圧をＶＦ（単位：Ｖ）で示している。
図８は、図４Ａで説明したように、アルミニウム・シリサイド膜２３上にＮｉ−Ｐ膜３１を形成する場合に行われるニッケルめっきの特性を示している。

図８では、ニッケルめっき時のめっき時間とめっき後に行う焼鈍温度とが、めっき時間が１分であって焼鈍温度が４５０度である場合、めっき時間が１分であって焼鈍温度が５００度である場合、めっき時間が２分であって焼鈍温度が５００度である場合、めっき時間が３分であって焼鈍温度が５００度である場合、めっき時間が１分であって焼鈍温度が５５０度である場合、めっき時間が２分であって焼鈍温度が５５０度である場合、めっき時間が３分であって焼鈍温度が５５０度である場合、めっき時間が１分であって焼鈍温度が６００度である場合、めっき時間が２分であって焼鈍温度が６００度ある場合、めっき時間が３分であって焼鈍温度が６００度である場合における順方向電流が、０．００１（Ａ）、０．００２（Ａ）、０．００５（Ａ）、０．０１（Ａ）、０．０２（Ａ）、０．０５（Ａ）、０．１（Ａ）、０．２（Ａ）、０．５（Ａ）、１（Ａ）、２（Ａ）、５（Ａ）、１０（Ａ）、１２．５（Ａ）、２０（Ａ）となる場合の順方向電圧（Ｖ）の値を、それぞれ示している。
なお、図８の表において、空欄の部分は、順方向電圧の測定ができなかったことを示している。

図８において、ニッケルめっきのめっき時間が１分であって焼鈍温度が４５０度である場合は、図５の曲線ｇ１１に対応する。また、図８において、ニッケルめっきのめっき時間が１分であって焼鈍温度が５００度である場合は、図６の曲線ｇ２１に対応する。また、図８において、ニッケルめっきのめっき時間が２分であって焼鈍温度が５００度である場合は、図６の曲線ｇ２２に対応する。また、図８において、ニッケルめっきのめっき時間が３分であって焼鈍温度が５００である場合は、図６の曲線ｇ２３に対応する。

ニッケルめっき後の焼鈍温度が同じである場合には、同じ大きさの順方向電流を流す場合には、ニッケルめっき時間が短い方が、順方向電圧の値は小さくなる傾向にある。
例えば、焼鈍温度が５００度である場合であって、１２．５（Ａ）の順方向電流を流す場合、めっき時間が２分のときの順方向電圧の値は約２．９８２（Ｖ）であり、めっき時間が１分のときの順方向電圧の値は約０．８７１（Ｖ）である。
つまり、ニッケルめっき後の焼鈍温度が同じである場合には、ニッケルめっきのめっき時間が短い方が、同じ順方向電圧を流したときの順方向電圧の値が小さく、半導体装置の発熱量を小さくすることができる。

また、ニッケルめっきのめっき時間が同じである場合には、同じ大きさの順方向電流を流す場合には、ニッケルめっき後の焼鈍温度が低い方が、順方向電圧の値は小さくなる傾向にある。
例えば、ニッケルめっきのめっき時間が１分の場合であって、１２．５（Ａ）の順方向電流を流す場合、焼鈍温度が５５０度のときの順方向電圧の値は１．７３５（Ｖ）であり、焼鈍温度が５００度のときの順方向電圧の値は１．２８７（Ｖ）であり、焼鈍温度が４５０度のときの順方向電圧の値は０．８７１（Ｖ）である。
つまり、ニッケルめっきのめっき時間が同じである場合には、ニッケルめっき後の焼鈍温度が低い方が、同じ順方向電圧を流したときの順方向電圧の値が小さく、半導体装置の発熱量を小さくすることができる。

上述したように、本発明の実施形態によるメサ型ダイオード１（半導体装置）の製造方法では、上層ｎ型半導体層１２（ｎ型半導体層）の一方の表面近傍に、微小電流が流れる領域で電圧降下が生じるように濃度設定された低濃度ｐ型半導体層１３（ｐ型半導体層）を形成してｐｎ接合を形成する。
そして、低濃度ｐ型半導体層１３の表面に、アルミニウム膜２１（図３Ａ）を形成する。
そして、アルミニウム膜２１のアルミニウムと、低濃度ｐ型半導体層１３のシリコンとを、焼結処理により反応させてアルミニウム・シリサイド膜２２（図３Ｃ）を生成する。
そして、アルミニウム・シリサイド膜２２の上部に存在するアルミニウムであって、低濃度ｐ型半導体層１３のシリコンとは未反応のアルミニウムを、エッチングにより除去して表面を粗面化する。
そして、粗面化されたアルミニウム・シリサイド膜２３（図３Ｄ）の上に、Ｎｉ−Ｐ膜３１（図４Ａ）及び３５（図４Ｄ）（ニッケル膜）を形成する。

また、本発明の実施形態によるメサ型ダイオード１の製造方法では、アルミニウム膜２１（図３Ａ）の厚さは、焼結処理後にシリコンとは未反応のアルミニウムが表面に残る厚さとしてもよい。

また、本発明の実施形態によるメサ型ダイオード１の製造方法では、アルミニウム膜２１（図３Ａ）の厚さは、６μｍ以下としてもよい。

また、本発明の実施形態によるメサ型ダイオード１の製造方法では、ニッケル蒸着によりＮｉ−Ｐ膜３１（図４Ａ）及び３５（図４Ｄ）を形成してもよい。

また、本発明の実施形態によるメサ型ダイオード１の製造方法では、ニッケルめっきによりＮｉ−Ｐ膜３１（図４Ａ）及び３５（図４Ｄ）を形成してもよい。

また、本発明の実施形態によるメサ型ダイオード１の製造方法では、ニッケルめっきを１分以上行なうことによりＮｉ−Ｐ膜３１（図４Ａ）及び３５（図４Ｄ）を形成してもよい。

また、本発明の実施形態によるメサ型ダイオード１の製造方法では、粗面化されたアルミニウム・シリサイド膜２３（図３Ｄ）の上に、Ｎｉ−Ｐ膜３１（第１ニッケル膜）（図４Ａ）を形成してもよい。
そして、Ｎｉ−Ｐ膜３１の形成後に、焼鈍によりニッケル・シリサイド膜３３（図４Ｂ）を生成してもよい。
そして、ニッケル・シリサイド膜３３の生成後に、未反応のＮｉ−Ｐ膜３１を除去した後、ニッケル・シリサイド膜３３上に、Ｎｉ−Ｐ膜３５（図４Ｄ）（第２ニッケル膜）を形成してもよい。
これにより、Ｎｉ−Ｐ膜３１（図４Ａ）と、Ｎｉ−Ｐ膜３５（図４Ｄ）とを形成してもよい。

また、本発明の実施形態によるメサ型ダイオード１の製造方法では、４００度以上の温度、より好ましくは、４５０度以上の温度の焼鈍によりニッケル・シリサイド膜３３（図４Ｂ）を生成してもよい。

また、本発明の実施形態によるメサ型ダイオード１の製造方法では、低濃度ｐ型半導体層１３（図１）の濃度を、５×１０^１５〜２×１０^１６ｃｍ^−３の範囲内にあってもよい。

また、本発明の実施形態によるメサ型ダイオード１の製造方法では、Ｎｉ−Ｐ膜３１（図４Ａ）又はＮｉ−Ｐ膜３５（図４Ｄ）の厚みは、１μｍ以下としてもよい。

また、本発明の実施形態によるメサ型ダイオード１の製造方法では、Ｎｉ−Ｐ膜３５上に、半田膜３６（図４Ｄ）を更に形成してもよい。

また、本発明の実施形態によるメサ型ダイオード１の製造方法では、アルミニウム膜２１（図３Ａ）のアルミニウムと、低濃度ｐ型半導体層１３（図３Ａ）のシリコンとを、３５０度〜５５０度の焼結処理、より好ましくは、４００度〜５００度の焼結処理により反応させてアルミニウム・シリサイド膜２２（図３Ｃ）を生成してもよい。

また、本発明の実施形態によるメサ型ダイオード１の製造方法では、アルミニウム・シリサイド膜２２（図３Ｃ）の最上部と最下部の高さの差が、０．１μｍ〜１．５μｍ、より好ましくは、０．３μｍ〜１．５μｍとなるように、アルミニウム・シリサイド膜２２を粗面化してもよい。

なお、本発明の実施形態によるメサ型ダイオード１は、図１に示すように、上層ｎ型半導体層１２を備える。
また、メサ型ダイオード１は、上層ｎ型半導体層１２の一方の表面近傍に形成され、上層ｎ型半導体層１２とｐｎ接合を形成し、微小電流が流れる領域で電圧降下が生じるように濃度設定された低濃度ｐ型半導体層１３を備える。
また、メサ型ダイオード１は、低濃度ｐ型半導体層１３の表面に、アルミニウムを焼結処理して生成されたアルミニウム・シリサイドの表面に残った未反応のアルミニウムを、エッチングにより除去することにより粗面化されたアルミニウム・シリサイド膜２３を備える。
また、メサ型ダイオード１は、粗面化されたアルミニウム・シリサイド膜２３の上に形成されたニッケル膜であるニッケル・シリサイド膜３３及びＮｉ−Ｐ膜３５を備える。

本実施形態では、低濃度ｐ型半導体層１３の上に、アルミニウムを焼結処理してアルミニウム・シリサイド膜２３を生成する。そして、アルミニウム・シリサイド膜２３の表面に残った未反応のアルミニウムを、エッチングにより除去する。そのため、本実施形態によるメサ型ダイオード１は、粗面化されたアルミニウム・シリサイド膜２３と、粗面化されたアルミニウム・シリサイド膜の上に、ニッケルめっきを行うことで形成されたニッケル膜（ニッケル・シリサイド膜３３、Ｎｉ−Ｐ膜）を備える。
このため、アルミニウム・シリサイド膜２３の表面は、未反応のアルミニウムをエッチングによって除去することにより粗面化される。よって、ｐ型層である低濃度ｐ型半導体層１３へのダメージを防ぎつつ、ニッケルめっきの密着性を向上することができる。また、アルミニウム・シリサイド膜２３、とｐ型層である低濃度ｐ型半導体層１３とによるオーミック接触を実現することができる。このように、低濃度ｐ型半導体層１３と、アルミニウム・シリサイド膜２３と、ニッケル膜（ニッケル・シリサイド膜３３、Ｎｉ−Ｐ膜）との３層構造にした。これにより、アルミニウム・シリサイド膜２３上でオーミック接触を確保しつつ、微小電流が流れる領域で電圧降下（ＶＦ）を低くすることができる。上記によりニッケルめっきを用いたアノード電極４０を備え、リーク電流を抑え、さらに低い電圧降下（ＶＦ）の特性を兼ね備えた半導体装置を実現することができる。

１・・・メサ型ダイオード、
１１・・・下層ｎ型半導体層、
１２・・・上層ｎ型半導体層、
１３・・・低濃度ｐ型半導体層、
１５・・・シリコン酸化膜、
１７・・・ガラス膜、
２３・・・粗面化されたアルミニウム・シリサイド膜、
３２・・・ニッケル膜、
３３・・・ニッケル・シリサイド膜、
３５・・・Ｎｉ−Ｐ膜、
３６、３７・・・半田膜、
４０・・・アノード電極部、
４１・・・カソード電極

Claims (14)

1. ｎ型半導体層の一方の表面近傍に、微小電流が流れる領域で電圧降下が生じるように濃度設定されたｐ型半導体層を形成してｐｎ接合を形成し、
   前記ｐ型半導体層の表面に、アルミニウムの膜を形成し、
   前記アルミニウムと前記ｐ型半導体層のシリコンを、焼結処理により反応させてアルミニウム・シリサイド膜を生成し、
   前記アルミニウム・シリサイド膜の上部に存在するアルミニウムであって、前記シリコンとは未反応のアルミニウムを、エッチングにより除去して表面を粗面化し、
   前記粗面化されたアルミニウム・シリサイド膜の上に、ニッケル膜を形成する半導体装置の製造方法。
2. 前記アルミニウムの膜の厚さは、
   前記焼結処理後にシリコンとは未反応のアルミニウムが表面に残る厚さである請求項１に記載の半導体装置の製造方法。
3. 前記アルミニウムの膜の厚さは、６μｍ以下である請求項２に記載の半導体装置の製造方法。
4. ニッケル蒸着により前記ニッケル膜を形成する請求項１に記載の半導体装置の製造方法。
5. ニッケルめっきにより前記ニッケル膜を形成する請求項１に記載の半導体装置の製造方法。
6. 前記ニッケルめっきを１分以上行なうことにより前記ニッケル膜を形成する請求項５に記載の半導体装置の製造方法。
7. 前記粗面化されたアルミニウム・シリサイド膜の上に、第１ニッケル膜を形成し、
   前記第１ニッケル膜の形成後に、焼鈍によりニッケル・シリサイド膜を生成し、
   前記ニッケル・シリサイド膜の生成後に、未反応の前記第１ニッケル膜を除去した後、前記ニッケル・シリサイド膜上に、第２ニッケル膜を形成することにより前記ニッケル膜を形成する請求項１に記載の半導体装置の製造方法。
8. ４００度以上の温度の焼鈍により前記ニッケル・シリサイド膜を生成する請求項７に記載の半導体装置の製造方法。
9. 前記ｐ型半導体層の濃度は、５×１０^１５〜２×１０^１６ｃｍ^−３の範囲内にある請求項１に記載の半導体装置の製造方法。
10. 前記第１ニッケル膜又は第２ニッケル膜の厚みは、１μｍ以下である請求項７に記載の半導体装置の製造方法。
11. 前記ニッケル膜上に、半田膜を更に形成する請求項１に記載の半導体装置の製造方法。
12. 前記アルミニウムと前記ｐ型半導体層のシリコンを、３５０度〜５５０度の焼結処理により反応させて前記アルミニウム・シリサイド膜を生成する請求項１に記載の半導体装置の製造方法。
13. 前記アルミニウム・シリサイド膜の最上部と最下部の高さの差が、０．１μｍ〜１．５μｍとなるように、前記アルミニウム・シリサイド膜を粗面化する請求項１に記載の半導体装置の製造方法。
14. ｎ型半導体層と、
    前記ｎ型半導体層の一方の表面近傍に形成され、前記ｎ型半導体層とｐｎ接合を形成し、微小電流が流れる領域で電圧降下が生じるように濃度設定されたｐ型半導体層と、
    前記ｐ型半導体層の表面に、アルミニウムを焼結処理して生成されたアルミニウム・シリサイドの表面に残った未反応のアルミニウムを、エッチングにより除去することにより粗面化されたアルミニウム・シリサイド膜と、
    前記粗面化されたアルミニウム・シリサイド膜の上に形成されたニッケル膜と、
    を備える半導体装置。

Images