CN101930919A

CN101930919A - 半导体装置及其制造方法

Info

Publication number: CN101930919A
Application number: CN 201010213490
Authority: CN
Inventors: 小笠原淳; 神山徹; 远藤恭介
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2009-06-23
Filing date: 2010-06-23
Publication date: 2010-12-29
Anticipated expiration: 2030-06-23
Also published as: JP2011029608A; TW201120948A; CN101930919B; JP5683139B2; TWI421921B

Abstract

本发明提供了一种抑制漏电流，可以在流通微小电流的区域降低电压降的半导体装置及其制造方法。半导体装置的制造方法如下：在n型半导体层的一侧表面附近，形成浓度设定成在流通微小电流的区域产生电压降的p型半导体层，形成pn结；在p型半导体层的表面形成铝的膜；使铝与p型半导体层的硅通过烧结处理进行反应生成铝-硅化物膜；将存在于铝-硅化物膜的上部的、没有与硅发生反应的铝通过蚀刻除去，从而使表面粗糙表面化；在粗糙表面化的铝-硅化物膜上形成镍膜。

Description

半导体装置及其制造方法

技术领域

本发明涉及半导体装置及其制造方法。

本申请基于2009年6月23日在日本申请的特愿2009-149101号主张优先权，并将其内容合并于此。

背景技术

已知有利用低浓度阳极结构，使流通微小电流的区域的电压降(VF)降低的半导体装置。在此，流通微小电流的区域是指，例如，电流密度为10A/cm²的区域。在该半导体装置中，为了取得与低浓度阳极的欧姆接触，采用铝电极。但是，在使用镍电极时，低浓度阳极结构与镍电极无法形成欧姆接触。

因此，为了使用镍电极，提出了如图9所示的半导体装置100。在图9中，在低浓度n型层101上形成有低浓度p型层102。而且，为了实现与镍的欧姆接触，在低浓度p型层102上形成有高浓度p型层103。然后，通过喷砂，对高浓度p型层103的表面进行粗糙表面化处理。通过进行喷砂，高浓度p型层103的表面被粗糙表面化，从而形成在高浓度p型层103上的层容易附着在高浓度p型层103上。

之后，在被粗糙表面化的高浓度p型层103上形成电镀镍层104，在该电镀镍层104上形成焊料膜105，由此形成成为欧姆接触的镍电极110(参照专利文献1)。

在图9中，半导体装置100的纸面上方向表示阳极(A)，纸面下方向表示阴极(K)。

专利文献1：日本专利第4022113号公报

专利文献1的半导体装置100中，为了实现与镍电极110的欧姆接触，而使用高浓度p型层103。因此，作为p型半导体与n型半导体之间的电位差的内电势升高。由此，由低浓度p型层102带来的效果小，存在低浓度p型层102与高浓度p型层103之间的电压降(VF)增大的问题。

另外，在专利文献1的半导体装置100中，通过进行喷砂，进行高浓度p型层103上的粗糙表面化处理。因此，由于利用喷砂进行的粗糙表面化处理，低浓度p型层102的结晶结构被破坏，由此低浓度p型层102产生损伤部106，存在漏电流增大的问题。

发明内容

有鉴于此，本发明的目的在于，提供由于不进行喷砂而可以抑制漏电流，由于通过形成铝-硅化物膜来形成欧姆接触而可以在流通微小电流的区域降低电压降，可以抑制放热量的半导体装置及其制造方法。

(1)本发明的一方案涉及的半导体装置的制造方法中，在n型半导体层的一侧表面附近，形成浓度设定成在流通微小电流的区域产生电压降的p型半导体层，形成pn结，在所述p型半导体层的表面形成铝的膜，使所述铝与所述p型半导体层的硅通过烧结处理进行反应生成铝-硅化物膜，将存在于所述铝-硅化物膜的上部的、没有与所述硅发生反应的铝通过蚀刻除去，从而使表面粗糙表面化，在所述粗糙表面化的铝-硅化物膜上形成镍膜。

(2)在本发明的一方案涉及的半导体装置的制造方法中，所述铝的膜厚可以为在所述烧结处理后没有与硅发生反应的铝残留在表面的厚度。

(3)在本发明的一方案涉及的半导体装置的制造方法中，所述铝的膜厚可以为6μm以下。

(4)在本发明的一方案涉及的半导体装置的制造方法中，可以通过镍气相沉积来形成所述镍膜。

(5)在本发明的一方案涉及的半导体装置的制造方法中，可以通过电镀镍来形成所述镍膜。

(6)在本发明的一方案涉及的半导体装置的制造方法中，可以通过进行1分钟以上的所述电镀镍来形成所述镍膜。

(7)在本发明的一方案涉及的半导体装置的制造方法中，在所述粗糙表面化的铝-硅化物膜上，形成第一镍膜，在形成所述第一镍膜之后，通过退火生成镍-硅化物膜，在生成所述镍-硅化物膜之后，除去未反应的所述第一镍膜，然后，在所述镍-硅化物膜上形成第二镍膜，从而形成所述镍膜。

(8)在本发明的一方案涉及的半导体装置的制造方法中，可以通过400度以上温度的退火来生成所述镍-硅化物膜。

(9)在本发明的一方案涉及的半导体装置的制造方法中，所述p型半导体层的浓度可以在5×10¹⁵cm^-3～2×10¹⁶cm^-3范围内。

(10)在本发明的一方案涉及的半导体装置的制造方法中，所述第一镍膜或第二镍膜的厚度可以为1μm以下。

(11)在本发明的一方案涉及的半导体装置的制造方法中，可以在所述镍膜上进一步形成焊料膜。

(12)在本发明的一方案涉及的半导体装置的制造方法中，可以通过350度～550度的烧结处理，使所述铝与所述p型半导体层的硅发生反应，生成所述铝-硅化物膜。

(13)在本发明的一方案涉及的半导体装置的制造方法中，可以将所述铝-硅化物膜粗糙表面化以使所述铝-硅化物膜的最上部与最下部的高度之差为0.1μm～1.5μm。

(14)本发明的一方案涉及的半导体装置，具备：n型半导体层；p型半导体层，形成在所述n型半导体层的一侧表面附近，与所述n型半导体层形成pn结，浓度设定成在流通微小电流的区域产生电压降；被粗糙表面化的铝-硅化物膜，通过蚀刻来除去残留于铝-硅化物的表面的未反应的铝而被粗糙表面化，所述铝-硅化物通过在所述p型半导体层的表面对铝进行烧结处理而生成；和镍膜，形成在所述被粗糙表面化的铝-硅化物膜上。

根据本发明的半导体装置及其制造方法，由于不进行喷砂而可以抑制漏电流，由于通过形成铝-硅化物膜来形成欧姆接触而可以在流通微小电流的区域降低电压降，可以抑制放热量。

附图说明

图1为本发明实施方式的半导体装置的剖面结构图；

图2A为表示本发明实施方式的半导体装置的制造工序的半导体装置的剖面结构图；

图2B为表示本发明实施方式的半导体装置的图2A后的制造工序的半导体装置的剖面结构图；

图2C为表示本发明实施方式的半导体装置的图2B后的制造工序的半导体装置的剖面结构图；

图2D为表示本发明实施方式的半导体装置的图2C后的制造工序的半导体装置的剖面结构图；

图3A为表示本发明实施方式的半导体装置的图2D后的制造工序的半导体装置的剖面结构图；

图3B为表示本发明实施方式的半导体装置的图3A后的制造工序的半导体装置的剖面结构图；

图3C为表示本发明实施方式的半导体装置的图3B后的制造工序的半导体装置的剖面结构图；

图3D为表示本发明实施方式的半导体装置的图3C后的制造工序的半导体装置的剖面结构图；

图4A为表示本发明实施方式的半导体装置的图3D后的制造工序的半导体装置的剖面结构图；

图4B为表示本发明实施方式的半导体装置的图4A后的制造工序的半导体装置的剖面结构图；

图4C为表示本发明实施方式的半导体装置的图4B后的制造工序的半导体装置的剖面结构图；

图4D为表示本发明实施方式的半导体装置的图4C后的制造工序的半导体装置的剖面结构图；

图5为表示使用本发明实施方式的半导体装置时的效果的图；

图6为表示对本发明实施方式的电镀镍工序中的电镀时间进行改变时的正向电流与正向电压的特性的图；

图7为表示对本发明实施方式的电镀镍工序后的退火温度进行改变时的正向电流与正向电压的特性的图；

图8为表示对本发明实施方式的电镀镍工序中的电镀时间或退火温度进行改变时的正向电流与正向电压的特性的表；

图9为以往的实施方式中的半导体装置的剖面结构图。

符号说明

1台面型二极管

11下层n型半导体层

12上层n型半导体层

13低浓度p型半导体层

15硅氧化膜

17玻璃膜

23被粗糙表面化的铝-硅化物膜

32镍膜

33镍-硅化物膜

35Ni-P膜

36，37焊料膜

40阳极电极部

41阴极电极

具体实施方式

以下，利用图1～图8，对本发明的实施方式进行详细说明。而且，本发明不被相关实施方式所限定，在其技术思想范围之内可以进行各种变更。

以台面型二极管1为例，使用图1的剖面构成图对处理微小电流的半导体装置的结构例进行说明。在图1中，本实施方式的台面型二极管1中，在下层n型半导体层11上形成有上层n型半导体层12。

下层n型半导体层11形成为高浓度。下层n型半导体层11的浓度例如为2×10¹⁹cm^-3。下层n型半导体层11的厚度例如为180μm。

上层n型半导体层12形成为杂质浓度比下层n型半导体层11低。上层n型半导体层12的浓度例如为1×10¹⁴cm^-3。上层n型半导体层12的厚度例如为50μm。

上层n型半导体层12上形成有低浓度p型半导体层13。低浓度p型半导体层13浓度设定为低浓度以在流通微小电流的区域产生低的电压降。低浓度p型半导体层13的浓度例如为2×10¹⁶cm^-3。低浓度p型半导体层13的厚度例如为8μm。

另外，低浓度p型半导体层13的表面上形成有阳极电极40。并且，台面型二极管1的台面槽中形成有玻璃膜17作为保护膜。此外，下层n型半导体层11下形成有阴极电极41。

阳极电极40具备铝-硅化物膜23、镍-硅化物膜33、Ni(镍)-P膜35和焊料膜36。

铝-硅化物膜23为了进行电镀镍而最适地被粗糙表面化，形成在低浓度p型半导体层13表面。

在图1中，通过在铝-硅化物膜23中排列15个三角形来示意铝-硅化物膜23最适地被粗糙表面化的状态。这些三角形的高度，即最适地被粗糙表面化的铝-硅化物膜23的最上部与最下部之间的高度差例如为0.3μm～1.5μm。通过将铝-硅化物膜23最适的粗糙表面化，如图1所示，在铝-硅化物膜23的表面产生凹凸。

镍-硅化物膜33形成在铝-硅化物膜23上。

Ni-P膜35形成在镍-硅化物膜33上。Ni-P膜35由含磷(P)的镍构成。而且，在本实施方式中，对Ni-P膜35含磷(P)的情况进行说明，但Ni-P膜35也可以不含有磷(P)。

焊料膜36形成在Ni-P膜35上。

阳极电极40的各膜的厚度例如形成为以下的厚度。即，铝-硅化物膜23形成为0.5μm厚度。另外，镍-硅化物膜33形成为约0.7μm厚度。另外，Ni-P膜35形成为约1μm厚度。

阴极电极41具备具有被硅化的膜的镍膜32和焊料膜37。

镍膜32形成在下层n型半导体层11下。而且，在本实施方式中，对镍膜32不含有磷(P)的情况进行说明，但镍膜32也可以含有磷(P)。

焊料膜37形成在镍膜32下。

而且，在图1中，台面型二极管1的纸面上方向表示阳极(A)，纸面下方向表示阴极(K)。

接着，对在流通微小电流的区域得到低的电压降(VF)的特性，抑制漏电流，进而得到欧姆接触的结构上的原因进行说明。

首先，在低浓度p型半导体层13上形成铝-硅化物膜23。然后，通过在所形成的铝-硅化物膜23上进行电镀镍，从而形成镍-硅化物膜33和Ni-P膜35。然后，在Ni-P膜35上形成焊料膜36。从而形成阳极电极40。因此，通过低浓度p型半导体层13和铝-硅化物膜23来确保欧姆接触。

另外，对铝-硅化物膜23，为了通过后述的蚀刻工序进行电镀镍，如前所述进行了最适的粗糙表面化。然后，在铝-硅化物膜23上进行了电镀镍。因此，可以防止在低浓度p型半导体层13上产生如图9所示的损伤部106，从而可以抑制漏电流。

即，在制造本实施方式的台面型二极管1时，不进行喷砂工序。因此，可以防止在低浓度p型半导体层13上产生损伤部106(图9)。因此，可以防止通过损伤部106(图9)流通漏电流。

另外，在本实施方式的台面型二极管1中，通过形成铝-硅化物膜23，形成欧姆接触，因此可以在流通微小电流的区域降低电压降。因此，可以抑制台面型二极管1的放热量。

根据本实施方式，由于形成铝-硅化物膜23，即使在使用硅的表面浓度低的低浓度p型半导体层13的情况下，也可以在镍-硅化物膜33与低浓度p型半导体层13之间实现欧姆接触。

而且，漏电流是指，在图1的台面型二极管1的阳极(A)与阴极(K)之间施加反向电压时流通的反向电流。

另外，低浓度p型半导体层13上通过铝-硅化物膜23形成含镍的镍-硅化物膜33和Ni-P膜35。因此，在流通微小电流的区域，得到0.7V的电压降(VF)。在此，流通微小电流的区域是指例如电流密度为10A/cm²的区域。从而，例如与在高浓度的p型半导体层上形成使用镍的阳极电极的情况相比较，实现了约低0.15V的电压降(VF)。

接着，使用图2A～图4D，对本实施方式的处理微小电流的半导体装置的制造方法的工序进行说明。在本实施方式中，作为处理微小电流的半导体装置的例子，对制造台面型二极管1的工序进行说明。

如图2A所示，半导体基板具备下层n型半导体层11和上层n型半导体层12。

下层n型半导体层11为n型的半导体层。下层n型半导体层11形成为高浓度。下层n型半导体层11的浓度例如为2×10¹⁹cm^-3。

上层n型半导体层12以杂质浓度低于下层n型半导体层11的方式形成在下层n型半导体层11上。上层n型半导体层12的浓度例如为2×10¹⁴cm^-3。

在该上层n型半导体层12上，为了在流通微小电流的区域实现低的电压降(VF)，使杂质浓度低(例如为5×10¹⁵cm^-3～2×10¹⁶cm^-3)的p型半导体扩散，形成低浓度p型半导体层13。另外，在通过扩散形成的低浓度p型半导体层13上形成由SiO₂构成的硅氧化膜14。另外，在下层n型半导体层11下，形成由SiO₂构成的硅氧化膜15。

接着，如图2B所示，将形成的硅氧化膜14用作掩模，进行蚀刻，形成台面槽16。该蚀刻可以使用干法蚀刻或湿法蚀刻等。

接着，如图2C所示，形成由玻璃膜17形成的保护膜以覆盖形成的台面槽16和硅氧化膜14。

接着，如图2D所示，为了制作电极，在形成的硅氧化膜14和玻璃膜17上通过蚀刻形成开口部18。该蚀刻可以使用干法蚀刻或湿法蚀刻等。开口部18以到达低浓度p型半导体层13的形态被开口。

接着，如图3A所示，在玻璃膜17和开口部18上，通过气相沉积或溅射等形成铝膜21。所形成的铝膜21的厚度形成为，在后述的烧结处理后没有与硅反应的铝残留在铝-硅化物膜22(图3C)的表面的厚度。铝膜21的厚度形成为例如6μm。

接着，在形成的铝膜21上的需要形成电极的部分形成抗蚀剂。然后，通过蚀刻除去形成在玻璃膜17上等的铝膜21的不需要部分。该蚀刻使用例如磷酸。另外，该蚀刻可以使用干法蚀刻或湿法蚀刻等。

蚀刻后，除去铝膜21上的抗蚀剂。图3B为表示除去抗蚀剂后的状态的图。

接着，如图3C所示，在除去铝膜21上的抗蚀剂后，进行烧结工序。该烧结工序在例如400度～500度的温度下进行。从而，通过低浓度p型半导体层13内的硅和铝膜21，形成铝-硅化物膜22。通过该工序，低浓度p型半导体层13和形成含镍的阳极电极40的铝-硅化物膜22实现欧姆接触。

接着，如图3D所示，将铝-硅化物膜22表面的、没有与硅反应的铝通过蚀刻来除去。该蚀刻可以使用干法蚀刻或湿法蚀刻等。

通过该蚀刻处理，从铝-硅化物膜22表面除去不需要的铝。进一步地，为了进行后述的镍膜的电镀，如上所述，得到表面被最适地粗糙表面化(例如0.3μm～1.5μm)的铝-硅化物膜23。

接着，如图4A所示，在表面被粗糙表面化的铝-硅化物膜23上和下层n型半导体层11下，分别进行电镀镍。而且，所述的电镀镍层含有磷(P)。形成在铝-硅化物膜23上的镀镍层，即Ni-P膜31的厚度例如为1μm。

接着，为了在铝-硅化物膜23上形成镍-硅化物膜33，进行退火工序。通过退火工序，如图4B所示，在铝-硅化物膜23上形成镍-硅化物膜33。另外，在镍-硅化物膜33上形成Ni-P膜34。

镍-硅化物膜33的厚度例如为约0.7μm。

Ni-P膜34的厚度例如为约0.3μm。

接着，如图4C所示，通过使用硝酸等的蚀刻除去在退火工序中没有与铝-硅化物膜23中的硅反应的Ni-P膜34。该蚀刻可以使用干法蚀刻或湿法蚀刻等。

接着，如图4D所示，通过在镍-硅化物膜33上进行电镀镍，形成Ni-P膜35。Ni-P膜35的厚度例如为约1μm。

在Ni-P膜35上，通过进行焊料印刷形成焊料膜36。另外，在镍膜32下，通过进行焊料印刷形成焊料膜37。

这样，本实施方式的阳极电极40具备表面被粗糙表面化的铝-硅化物膜23。另外，阳极电极40具备形成在铝-硅化物膜23上的镍-硅化物膜33。另外，阳极电极40具备形成在镍-硅化物膜33上的Ni-P膜35和焊料膜36。另外，阳极电极41具备镍膜32和焊料膜37。

由此，结束处理微小电流的半导体装置的制造工序。

如上所述，在浓度设定为在流通微小电流的区域得到低的电压降(VF)的特性的低浓度p型杂质扩散层，即低浓度p型半导体层13的表面形成铝膜。接着，通过烧结处理使所形成的铝膜与低浓度p型半导体层13的硅反应，生成铝-硅化物膜23。接着，将存在于所生成的铝-硅化物膜23的上部的、与低浓度p型半导体层13的硅没有反应的铝通过蚀刻除去，将铝-硅化物膜23的表面粗糙表面化。进一步地，通过在粗糙表面化的铝-硅化物膜23上形成含镍的镍-硅化物膜33、Ni-P膜35等，形成阳极电极40。因此，在低浓度p型半导体层13与铝-硅化物膜23之间实现欧姆接触，抑制漏电流，进而能够实现兼具低的电压降特性(VF)的台面型二极管1。

图5为表示使用本发明实施方式的半导体装置时的效果的图。图5中，横轴表示正向电压(V)，纵轴表示正向电流(A)。

曲线g11表示使用本发明实施方式的半导体装置(图1)时的特性。

曲线g12表示使用专利文献1的半导体装置100(图9)时的特性。

直线g13表示在专利文献1的半导体装置100(图9)中，在低浓度p型层102上不形成高浓度p型层103，而是直接形成电镀镍层104时的特性。

对于图5的直线g13，在增加正向电流时，正向电压直线增加，不显示作为二极管的特性。

在图5的曲线g11和g12中，随着增加正向电流，正向电压的增加率增大，显示作为二极管的特性。

曲线g11与曲线g12相比，流通相同正向电流时的正向电压小，可以进一步抑制半导体装置的放热量。

根据本实施方式，在流通微小电流的区域，与在高浓度的p型半导体层上形成使用镍的阳极电极的情况相比，实现了约低0.15V的电压降(VF)。由此，减少电路的功耗的同时，可以抑制台面型二极管1的放热。因此，本实施方式的台面型二极管1还可以用于整流用二极管、桥式二极管等。

而且，在本实施方式中，对用电镀的方式形成Ni-P膜31、镍膜32和Ni-P膜35的例子进行了说明，但通过镍气相沉积来形成也能得到同样的效果。

另外，在本实施方式中，对台面型二极管进行了说明，但在平面型二极管也能得到同样的效果。

另外，在本实施方式中，作为处理微小电流的半导体装置及其制造方法，使用二极管进行了说明，但本发明不限于此。例如，绝缘栅双极型晶体管(IGBT：Insulated Gate Bipolar Transistor)等的情况下也能得到同样的效果。

另外，在本实施方式中，对台面型二极管1单个的结构进行了说明，但在形成半导体集成电路上的电极时，也能利用本实施方式的含镍电极的制造工序。

另外，不限定于本实施方式中说明的各区域的杂质浓度和深度，可以实现本实施方式的欧姆接触和电镀镍的杂质浓度和深度即可。

图6为表示对本发明实施方式的电镀镍工序中的电镀时间进行改变时的正向电流与正向电压的特性的图。在图6中，横轴表示正向电压(V)，纵轴表示正向电流(A)。

图6表示如图4A中所述地在铝-硅化物膜23上形成Ni-P膜31时进行的电镀镍的特性。

曲线g21表示电镀镍的电镀时间设为1分钟，电镀镍后进行的退火温度为500度时的特性。曲线g22表示电镀镍的电镀时间设为2分钟，电镀镍后进行的退火温度为500度时的特性。曲线g23表示电镀镍的电镀时间设为3分钟，电镀镍后进行的退火温度为500度时的特性。

曲线g23，将正向电流增加到1(A)以上时，正向电压的值急速增加。因此，可以将形成Ni-P膜31时的电镀镍的电镀时间设定为3分钟时(曲线g23)的半导体装置用作二极管。

曲线g22与曲线g23相比较，流通相同的正向电流时的正向电压的值小。因此，与将形成Ni-P膜31时的电镀镍的电镀时间设定为3分钟时(曲线g23)相比，设定为2分钟时(曲线g22)能够减小流通相同的正向电流时的正向电压，能够减少半导体装置的放热量。

曲线g21与曲线g22相比，流通相同的正向电流时的正向电压的值小。因此，与将形成Ni-P膜31时的电镀镍的电镀时间设定为2分钟时(曲线g22)相比，设定为1分钟时(曲线g21)能够减小流通相同的正向电流时的正向电压，能够减少半导体装置的放热量。

图7为表示对本发明实施方式的电镀镍工序后的退火温度进行改变时的正向电流与正向电压的特性的另一图。在图7中，横轴表示正向电压(V)，纵轴表示正向电流(A)。

图7表示如图4A中所述地通过电镀镍形成Ni-P膜31后进行的退火工序的特性。而且，图7中表示在图4A中将通过电镀镍形成Ni-P膜31的厚度设为0.2μm时的特性。

曲线g31表示将Ni-P膜31的退火温度设为450度时的特性。曲线g32表示将Ni-P膜31的退火温度设为500度时的特性。曲线g33表示将Ni-P膜31的退火温度设为550度时的特性。

图7的曲线g33，将正向电流增加到1(A)以上时，正向电压的值急速增加。因此，可以将形成Ni-P膜31时的电镀镍的退火温度设定为550度时(曲线g33)的半导体装置用作二极管。

曲线g32与曲线g33相比较，流通相同的正向电流时的正向电压的值小。因此，与将形成Ni-P膜31时的电镀镍的退火温度设定为550度时(曲线g33)相比，设定为500度时(曲线g32)能够减小流通相同的正向电流时的正向电压，能够减少半导体装置的放热量。

曲线g31与曲线g32相比较，流通相同的正向电流时的正向电压的值小。因此，与将形成Ni-P膜31时的电镀镍的退火温度设定为500度时(曲线g32)相比，设定为450度时(曲线g31)能够减小流通相同的正向电流时的正向电压，能够减少半导体装置的放热量。

图8为表示对本发明实施方式的电镀镍工序中的电镀时间(分钟)或退火温度(℃)进行改变时的正向电流与正向电压的特性的表。在图8中，用IF(单位：A)表示正向电流，用VF(单位：V)表示正向电压。

图8表示如图4A中所述地在铝-硅化物膜23上形成Ni-P膜31时进行的电镀镍的特性。

在图8中表示电镀镍时的电镀时间和电镀后进行的退火温度分别是电镀时间为1分钟且退火温度为450度、电镀时间为1分钟且退火温度为500度、电镀时间为2分钟且退火温度为500度、电镀时间为3分钟且退火温度为500度、电镀时间为1分钟且退火温度为550度、电镀时间为2分钟且退火温度为550度、电镀时间为3分钟且退火温度为550度、电镀时间为1分钟且退火温度为600度、电镀时间为2分钟且退火温度为600度、电镀时间为3分钟且退火温度为600度时，正向电流分别为0.001(A)、0.002(A)0.005(A)、0.01(A)、0.02(A)、0.05(A)、0.1(A)、0.2(A)、0.5(A)、1(A)、2(A)、5(A)、10(A)、12.5(A)、20(A)时的正向电压(V)的值。

而且，在图8的表中，空白部分表示无法测定正向电压。

在图8中，电镀镍的电镀时间为1分钟且退火温度为450度的情况对应于图5的曲线g11。另外，在图8中，电镀镍的电镀时间为1分钟且退火温度为500度的情况对应于图6的曲线g21。另外，在图8中，电镀镍的电镀时间为2分钟且退火温度为500度的情况对应于图6的曲线g22。另外，在图8中，电镀镍的电镀时间为3分钟且退火温度为500度的情况对应于图6的曲线g23。

在电镀镍后的退火温度相同的情况下，流通相同大小的正向电流时，存在电镀镍时间短则正向电压的值减小的趋势。

例如，退火温度为500度，流通12.5(A)的正向电流时，电镀时间为2分钟时的正向电压的值约为2.982(V)，电镀时间为1分钟时的正向电压的值约为0.871(V)。

即，在电镀镍后的退火温度相同时，电镀镍的电镀时间短，则流通相同的正向电流时的正向电压的值小，能够减少半导体装置的放热量。

另外，电镀镍的电镀时间相同的情况下，流通相同大小的正向电流时，存在电镀镍后的退火温度低，则正向电压的值减小的趋势。

例如，电镀镍的电镀时间为1分钟的情况下，流通12.5(A)的正向电流时，退火温度为550度时的正向电压的值为1.735(V)，退火温度为500度时的正向电压的值为1.287(V)，退火温度为450度时的正向电压的值为0.871(V)。

即，在电镀镍后的电镀时间相同时，电镀镍后的退火温度低，则流通相同的正向电流时的正向电压的值小，能够减少半导体装置的放热量。

如上所述，在本发明实施方式的台面型二极管1(半导体装置)的制造方法中，在上层n型半导体层12(n型半导体层)的一侧表面附近浓度设定成在流通微小电流的区域产生电压降的低浓度p型半导体层13(p型半导体层)，形成pn结。

然后，在低浓度p型半导体层13的表面形成铝膜21(图3A)。

然后，通过烧结处理使铝膜21的铝与低浓度p型半导体层13的硅发生反应，生成铝-硅化物膜22(图3C)。

然后，通过蚀刻除去存在于铝-硅化物膜22上部的、没有与低浓度p型半导体层13的硅发生反应的铝，将表面粗糙表面化。

然后，在被粗糙化表面的铝-硅化物膜23(图3D)上形成Ni-P膜31(图4A)和Ni-P膜35(图4D)(镍膜)。

另外，在本发明实施方式的台面型二极管1的制造方法中，铝膜21(图3A)的厚度也可以为烧结处理后与硅没有反应的铝残留在表面的厚度。

另外，在本发明实施方式的台面型二极管1的制造方法中，铝膜21(图3A)的厚度也可以为6μm以下。

另外，在本发明实施方式的台面型二极管1的制造方法中，也可以通过镍气相沉积来形成Ni-P膜31(图4A)和Ni-P膜35(图4D)。

另外，在本发明实施方式的台面型二极管1的制造方法中，也可以通过电镀镍来形成Ni-P膜31(图4A)和Ni-P膜35(图4D)。

另外，在本发明实施方式的台面型二极管1的制造方法中，也可以通过进行1分钟以上的电镀镍来形成Ni-P膜31(图4A)和Ni-P膜35(图4D)。

另外，在本发明实施方式的台面型二极管1的制造方法中，也可以在被粗糙表面化的铝-硅化物膜23(图3D)上形成Ni-P膜31(第一镍膜)(图4A)。

然后，可以在形成Ni-P膜31之后，通过退火生成镍-硅化物膜33(图4B)。

然后，可以在生成镍-硅化物膜33之后，除去未反应的Ni-P膜31，之后，在镍-硅化物膜33上形成Ni-P膜35(图4D)(第二镍膜)。

由此，也可以形成Ni-P膜31(图4A)和Ni-P膜35(图4D)。

另外，在本发明实施方式的台面型二极管1的制造方法中，也可以通过400度以上的温度、更优选为450度以上温度的退火来生成镍-硅化物膜33(图4B)。

另外，在本发明实施方式的台面型二极管1的制造方法中，可以使低浓度p型半导体层13(图1)的浓度为5×10¹⁵cm^-3～2×10¹⁶cm^-3。

另外，在本发明实施方式的台面型二极管1的制造方法中，Ni-P膜31(图4A)或Ni-P膜35(图4D)的厚度也可以为1μm以下。

另外，在本发明实施方式的台面型二极管1的制造方法中，可以进一步在Ni-P膜35上形成焊料膜36(图4D)。

另外，在本发明实施方式的台面型二极管1的制造方法中，通过350度～550度、更优选为400度～500度的烧结处理，使铝膜21(图3A)的铝与低浓度p型半导体层13(图3A)的硅发生反应来生成铝-硅化物膜22(图3C)。

另外，在本发明实施方式的台面型二极管1的制造方法中，使铝-硅化物膜22的表面粗糙表面化，以使铝-硅化物膜22(图3C)的最上部与最下部的高度之差为0.1μm～1.5μm、更优选为0.3μm～1.5μm。

而且，本发明实施方式的台面型二极管1如图1所示，具备上层n型半导体层12。

另外，台面型二极管1具备形成在上层n型半导体层12的一侧表面附近，并与上层n型半导体层12形成pn结，浓度设定成在流通微小电流的区域产生电压降的低浓度p型半导体层13。

另外，台面型二极管1在低浓度p型半导体层13的表面具备将残留在对铝进行烧结处理生成的铝-硅化物的表面的未反应的铝，通过蚀刻除去而进行粗糙表面化的铝-硅化物膜23。

另外，台面型二极管1具备作为形成在铝-硅化物膜23上的镍膜的镍-硅化物膜33和Ni-P膜35。

在本实施方式中，在低浓度p型半导体层13上通过对铝进行烧结处理生成铝-硅化物膜23。然后，通过蚀刻除去残留在铝-硅化物膜23表面的未反应的铝。因此，本实施方式的台面型二极管1具备被粗糙表面化的铝-硅化物膜23和在被粗糙表面化的铝-硅化物膜上通过电镀镍形成的镍膜(镍-硅化物膜33、Ni-P膜)。

因此，铝-硅化物膜23的表面通过蚀刻除去未反应的铝而被粗糙表面化。由此，可以防止对作为p型层的低浓度p型半导体层13的损伤的同时，提高电镀镍的密合性。另外，可以通过铝-硅化物膜23与作为p型层的低浓度p型半导体层13实现欧姆接触。如此，形成了低浓度p型半导体层13、铝-硅化物膜23和镍膜(镍-硅化物膜33、Ni-P膜)的三层结构。由此，可以在铝-硅化物膜23上确保欧姆接触的同时，在流通微小电流的区域降低电压降(VF)。通过以上所述，可以实现具备使用电镀镍的阳极电极40，并抑制漏电流，进而兼具低的电压降(VF)特性的半导体装置。

Claims

1.一种半导体装置的制造方法，

在n型半导体层的一侧表面附近，形成浓度设定成在流通微小电流的区域产生电压降的p型半导体层，形成pn结，

在所述p型半导体层的表面形成铝的膜，

使所述铝与所述p型半导体层的硅通过烧结处理进行反应生成铝-硅化物膜，

将存在于所述铝-硅化物膜的上部的、没有与所述硅发生反应的铝通过蚀刻除去，从而使表面粗糙表面化，

在所述粗糙表面化的铝-硅化物膜上形成镍膜。

2.根据权利要求1所述的半导体装置的制造方法，其中，所述铝的膜厚为在所述烧结处理后没有与硅发生反应的铝残留在表面的厚度。

3.根据权利要求2所述的半导体装置的制造方法，其中，所述铝的膜厚为6μm以下。

4.根据权利要求1所述的半导体装置的制造方法，其中，通过镍气相沉积来形成所述镍膜。

5.根据权利要求1所述的半导体装置的制造方法，其中，通过电镀镍来形成所述镍膜。

6.根据权利要求5所述的半导体装置的制造方法，其中，通过进行1分钟以上的所述电镀镍来形成所述镍膜。

7.根据权利要求1所述的半导体装置的制造方法，其中，

在所述粗糙表面化的铝-硅化物膜上，形成第一镍膜，

在形成所述第一镍膜之后，通过退火生成镍-硅化物膜，

在生成所述镍-硅化物膜之后，除去未反应的所述第一镍膜，然后，在所述镍-硅化物膜上形成第二镍膜，从而形成所述镍膜。

8.根据权利要求7所述的半导体装置的制造方法，其中，通过400度以上温度的退火来生成所述镍-硅化物膜。

9.根据权利要求1所述的半导体装置的制造方法，其中，所述p型半导体层的浓度在5×10¹⁵cm^-3～2×10¹⁶cm^-3范围内。

10.根据权利要求7所述的半导体装置的制造方法，其中，所述第一镍膜或第二镍膜的厚度为1μm以下。

11.根据权利要求1所述的半导体装置的制造方法，其中，在所述镍膜上进一步形成焊料膜。

12.根据权利要求1所述的半导体装置的制造方法，其中，通过350度～550度的烧结处理，使所述铝与所述p型半导体层的硅发生反应，生成所述铝-硅化物膜。

13.根据权利要求1所述的半导体装置的制造方法，其中，将所述铝-硅化物膜粗糙表面化以使所述铝-硅化物膜的最上部与最下部的高度之差为0.1μm～1.5μm。

14.一种半导体装置，具备：

n型半导体层；

p型半导体层，形成在所述n型半导体层的一侧表面附近，与所述n型半导体层形成pn结，浓度设定成在流通微小电流的区域产生电压降；

被粗糙表面化的铝-硅化物膜，通过蚀刻来除去残留于铝-硅化物的表面的未反应的铝而被粗糙表面化，所述铝-硅化物通过在所述p型半导体层的表面对铝进行烧结处理而生成；和

镍膜，形成在所述被粗糙表面化的铝-硅化物膜上。