CN104285285B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN104285285B
CN104285285B CN201380024686.1A CN201380024686A CN104285285B CN 104285285 B CN104285285 B CN 104285285B CN 201380024686 A CN201380024686 A CN 201380024686A CN 104285285 B CN104285285 B CN 104285285B
Authority
CN
China
Prior art keywords
polysilicon layer
gettering
thickness
type
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380024686.1A
Other languages
English (en)
Other versions
CN104285285A (zh
Inventor
胁本博树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN104285285A publication Critical patent/CN104285285A/zh
Application granted granted Critical
Publication of CN104285285B publication Critical patent/CN104285285B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明提供的半导体装置的制造方法是反向阻断MOS型半导体装置的制造方法，首先在FZ硅基板(101)的背面形成吸杂用多晶硅层(103)。接着，形成用于得到反向耐压的p+型分离层(106)。接着，在FZ硅基板(101)的正面(102b)上形成包含MOS栅结构的正面结构。接着，对FZ硅基板(101)的背面进行磨削而减小FZ硅基板(101)的厚度。在形成吸杂用多晶硅层(103)时，将吸杂用多晶硅层(103)的厚度设为：在形成包含MOS栅结构的正面结构的工序结束之前吸杂用多晶硅层不会因为单晶化而消失，还残留有吸杂用多晶硅层的厚度。由此，即使在分离扩散工序以后的热处理工序中，也能够充分地维持吸杂用多晶硅层(103)的吸杂功能，所述吸杂用多晶硅层(103)为了消除高温长时间的分离扩散处理所引起的晶格缺陷而形成。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法。
背景技术
现有技术下，作为功率用半导体元件之一的IGBT(Insulated Gate BipolarTransistor：绝缘栅双极晶体管)是具有MOSFET(Metal Oxide Semiconductor FieldEffect Transistor：金属氧化物半导体场效应晶体管)的高速开关特性及电压驱动特性、和双极晶体管的低导通电压特性的功率元件。其应用范围已从通用变频器、AC伺服器、无停电电源(UPS)或者开关电源等工业领域扩大至微波炉、电饭锅或者闪光灯等民用设备领域。另外，最近为了进行AC(交流)/AC转换，正在研究在直联式转换电路等的矩阵转换器中搭载双向开关元件，从而实现电路的小型化、轻量化、高效率化、高速响应化以及低成本化。
该双向开关元件能够通过反向并联连接具有与正向耐压同等程度的高可靠性的反向耐压的反向阻断型IGBT(RB-IGBT：Reverse Blocking-IGBT)而容易地构成，因而较为理想。但是，现有的IGBT虽然具有高可靠性的正向耐压，但是，关于反向耐压，通常在制造时无需将其可靠性设计为与正向耐压同等级别。因此，希望能够开发出构成上述双向开关元件所需的、具有与正向耐压同等程度的高可靠性的反向耐压的IGBT(以下称为“反向阻断型IGBT)。以下，对于现有的反向阻断型IGBT的结构进行说明。图2是表示现有普通的反向阻断型IGBT的主要部分的剖面图。
图2中表示反向阻断型IGBT的器件结构的主要部分剖面图。在图2的反向阻断型IGBT中，为了使高可靠性的反向耐压有效地发挥作用而其层结构具备p型分离层2，其利用与n-型基板1不同导电型的扩散层连接相对的两个主面，这一点与通常的IGBT的层结构不同。通过使pn结(以下称为“集电极结8a”)的终端朝向基板正面侧弯曲并延伸至耐压结构部30的基板正面侧的表面处，从而能够形成与基板正面相交叉的集电极结8a，其中，该pn结用于承担反向耐压，并且通过包围活性部20及耐压结构部30的外周的p型分离层2，平坦地形成于基板背面侧的p型集电极层8与n-型漂移层(n-型基板1)之间。在耐压结构部30的基板正面侧的表面上，通过使用基于场氧化膜14的结终端面保护、和场限环15及场板16等的电场缓和机构，能够有效地将正向耐压和反向耐压均确保为高可靠性的耐压。在图2中，标号3a是p型基极层，标号4是n型发射极层，标号5是栅氧化膜，标号6是栅电极，标号7是发射极电极，标号8-1是集电极电极。
另一方面，非反向阻断型的普通IGBT使用于直流电源的电路中，因而不需要反向耐压。因此，普通的IGBT也不需要p型分离层，从而晶片加工变简单，从成本方面来看具有好处。另外，普通的IGBT中承担反向耐压的集电极结的终端通常维持从芯片的切断面露出。因此，可以说普通的IGBT是最初针对反向耐压利用没有可靠性的结构及制造方法进行制造的器件。
接着，参照图3～图8对于上述图2中的现有反向阻断型IGBT的整体制造方法简单进行说明。图3～图8是表示现有普通反向阻断型IGBT的制造期间的状态下的一个元件部分的剖面图。以下说明中所参照的剖面图是硅基板(以下有时简称为“基板”)中的、相当于IGBT的一个元件(单元)部分的位置和芯片端的概略剖面，而省略活性部的多个单元和耐压结构部的图示记载。首先，通过CVD(化学气相沉积：Chemical Vapor Deposition)法在n型硅基板1a的背面堆积1.5μm以下的吸杂用多晶硅层1b，并在形成于基板正面9上的初始氧化膜11上设置开口部12(图3)。通过涂敷扩散法或者离子注入等在开口部12处形成硼沉积区13(图4)。在耐压为1200V的情况下，在1300℃的高温、氧气氛的条件下进行长时间的硼(B)的主扩散，将硼沉积区13形成为200μm深的p型分离层2(图5)。
接着，在将初始氧化膜11除去之后，在基板正面侧隔着栅氧化膜5形成多晶硅栅电极6。接着，将形成于基板正面侧的栅氧化膜5和多晶硅栅电极6作为掩膜，通过硼的离子注入及所需要的主热扩散来形成p基极层3a。通过该阶段的热处理工艺，上述分离扩散时导入的高浓度氧所引起的晶格缺陷被基板背面侧的吸杂用多晶硅层1b吸收，从而使IGBT的工作区域内的晶格缺陷的密度变小。接着，在p基极层3a的内部分别形成n+发射极层4及p+集电极层3b。接着，在上述多晶硅栅电极6上，隔着层间绝缘膜形成发射极电极7，并在n+发射极层4及p+集电极层3b的表面上，分别以欧姆接触的方式形成所需要的图案(图6)。
接着，对n型硅基板1a的背面进行磨削，将n型硅基板1a形成为与耐压相对应的晶片厚度(200μm)。进而，对n型硅基板1a的背面实施机械研磨或者化学蚀刻，使p型分离层2从其磨削后的背面10露出(图7)。在该阶段，通过背面磨削而将包含有大量被基板背面吸收的晶格缺陷的层全部除去。对背面磨削后的n型硅基板赋以标号1。
接着，通过在n型硅基板1的背面10上形成p+集电极层8，从而将p+集电极层8与p型分离层2导电连接。在形成与p+集电极层8连接的集电极电极8-1之后，通过切割在p型分离层2的中央2-1处将n型硅基板切断(图8)，从而制成现有的反向阻断型IGBT。
作为如此利用吸杂的半导体装置的制造方法，提出了下述方法，即：在包含1000℃以上的热处理在内的任一个半导体功能区域的形成工艺之前，实施在基板背面形成包含通过稀有气体元素的离子注入而形成的晶格缺陷的层作为吸杂层的工序，从而减少随着高温长时间的分离扩散而导入硅基板的高浓度氧所引起的晶格缺陷对于耐压特性的影响(例如参照下述专利文献1)。
另外，作为另一种利用吸杂的半导体装置的制造方法，提出了下述方法，即：通过同时扩散从n型硅基板的上表面选择性地形成p型分离层，并从n型硅基板的整个底面形成p型杂质扩散层，将被p型分离层包围的硅基板作为元件形成区域，从而能够保持双向的耐压，并且使上述p型杂质扩散层作为晶格缺陷的吸杂层发挥作用，从而能够形成高可靠性的IGBT等的半导体装置(例如参照下述专利文献2)。
另外，在利用吸杂的半导体装置的制造方法中，提出了下述方法，即：为了即使在氢退火等的还原性气氛下进行高温热处理，也不会使吸杂能力降低，从而能够可靠地消除晶格缺陷，优选在晶片背面形成0.5μm～1.5μm厚(膜厚)的吸杂用多晶硅层(例如参照下述专利文献3)。
进而，关于现有使用多晶硅背封的吸杂方法，吸杂功能并不充分，尚无法防止MOS晶体管的栅氧化膜被破坏的情况已被公开(例如参照下述专利文献4)。
现有技术文献
专利文献
专利文献1：日本专利特开2006-140309号公报(说明书摘要)
专利文献2：日本专利特开2006-147739号公报(第0004段落)
专利文献3：日本专利特开2000-31153号公报(第0006、0017段落)
专利文献4：日本专利特开2000-21887号公报(第0006段落)
发明内容
发明所要解决的技术问题
如上所述，在现有的反向阻断型IGBT的制造方法中，在投入晶片加工之前(MOS栅结构及p型分离层的形成工艺前)，在硅基板的一面(以下称为“背面”)上形成厚度在1.5μm以下的吸杂用多晶硅层作为吸杂部位。然后，从硅基板的相反侧的正面侧进行反向阻断型IGBT所需的p型分离层的形成工艺。该吸杂用多晶硅层通过吸杂而吸收通过该p型分离层的形成工艺中的高温、长时间的扩散处理而导入的重金属杂质或氧掺杂所引起的晶格缺陷，并将其固定在吸杂用多晶硅层内，从而缩小硅基板内的重金属浓度及晶格缺陷的密度。进而，在形成MOS栅(由金属氧化膜半导体构成的绝缘栅)结构时的热处理时，只要吸收重金属杂质和晶格缺陷的功能有效，便有望抑制发生栅特性异常或者漏电流异常等的不良情况。
但是，实际上即使作为上述吸杂层而形成了吸杂用多晶硅层，合格率仍然较低，因此该吸杂功能的效果差，难以对栅特性异常或者漏电流异常等不良情况的发生具有充分效果。为此，目前研究了通过在晶片加工期间追加形成吸杂层来抑制合格率低下、或者通过喷砂法形成吸杂层的方法或者其他不同的吸杂方法，但是仍然难以抑制合格率的降低。
本发明的目的在于，提供一种半导体装置的制造方法，用以解决上述现有技术中的问题，在该半导体装置的制造方法中，即使在分离扩散工序以后的热处理工序中，也能够充分维持用于消除高温长时间的分离扩散处理所引起的晶格缺陷而形成的多晶硅层的吸杂功能。
解决技术问题所采用的技术方案
为了解决上述问题从而达成目的，本发明涉及的半导体装置的制造方法是用于制造反向阻断型半导体装置的方法，其中，该反向阻断型半导体装置在具有相对的第1主面及第2主面的第1导电型半导体基板上，设有深度从所述第1主面达到所述第2主面的第2导电型分离层，从而具有正向耐压及反向耐压，该半导体装置的制造方法具有下述特征。首先，进行在所述第1导电型半导体基板的所述第2主面上形成吸杂用多晶硅层的第1工序。接着，进行在将配置于所述第1主面侧的中央部的活性部包围的外周处，形成深度从所述第1主面达到所述第2主面的所述第2导电型分离层的第2工序。接着，进行在所述活性部的所述第1导电型半导体基板的所述第1主面上形成包含绝缘栅结构的正面半导体区域的第3工序。接着，进行对所述第1导电型半导体基板的所述第2主面进行磨削，将其厚度变为根据规定的耐压而确定的所述第1导电型半导体基板的厚度的第4工序。而且，在所述第1工序中，将所述吸杂用多晶硅层的厚度设为：在所述第3工序结束之前所述吸杂用多晶硅层不会因为单晶化而消失，还残留有吸杂用多晶硅层的厚度。
另外，本发明涉及的半导体装置的制造方法是在上述发明中，优选所述吸杂用多晶硅层的厚度在2μm以上。
另外，本发明涉及的半导体装置的制造方法是在上述发明中，优选所述第1工序包括：搭载工序，将所述第1导电型半导体基板搭载到化学气相沉积装置的晶片船上；成膜工序，在所述搭载工序之后，通过化学气相沉积法在所述第1导电型半导体基板的所述第2主面上形成厚度在1.5μm以下的所述吸杂用多晶硅层；以及拆除工序，在所述成膜工序之后，将所述第1导电型半导体基板从所述晶片船上拆下来。而且，反复进行以所述搭载工序、所述成膜工序以及所述拆除工序为一组的工序，不断堆积所述吸杂用多晶硅层，从而使所述吸杂用多晶硅层的厚度达到所需要的厚度。
另外，本发明涉及的半导体装置的制造方法是在上述发明中，在所述第3工序中，也可以在所述第1导电型半导体基板的所述第1主面上，在形成所述活性部的所述正面半导体区域的同时形成构成所述活性部与所述第2导电型分离层之间的耐压结构部的正面半导体区域。
发明效果
根据本发明涉及的半导体装置的制造方法，能够实现下述效果，即：即使在分离扩散工序以后的热处理工序中，也能够充分维持为了消除高温长时间的分离扩散处理所引起的晶格缺陷而形成的多晶硅层的吸杂功能。
附图说明
图1是表示本发明涉及的吸杂用多晶硅层的最初形成厚度与反向阻断型IGBT的合格率的关系的特性图。
图2是表示现有普通反向阻断型IGBT的主要部分的剖面图。
图3是表示现有普通反向阻断型IGBT的制造期间的状态下的一个元件部分的剖面图(其1)。
图4是表示现有普通反向阻断型IGBT的制造期间的状态下的一个元件部分的剖面图(其2)。
图5是表示现有普通反向阻断型IGBT的制造期间的状态下的一个元件部分的剖面图(其3)。
图6是表示现有普通反向阻断型IGBT的制造期间的状态下的一个元件部分的剖面图(其4)。
图7是表示现有普通反向阻断型IGBT的制造期间的状态下的一个元件部分的剖面图(其5)。
图8是表示现有普通反向阻断型IGBT的制造期间的状态下的一个元件部分的剖面图(其6)。
图9是表示本发明涉及的反向阻断型IGBT的制造期间的状态下的一个元件部分的剖面图(其1)。
图10是表示本发明涉及的反向阻断型IGBT的制造期间的状态下的一个元件部分的剖面图(其2)。
图11是表示本发明涉及的反向阻断型IGBT的制造期间的状态下的一个元件部分的剖面图(其3)。
图12是表示本发明涉及的反向阻断型IGBT的制造期间的状态下的一个元件部分的剖面图(其4)。
图13是表示本发明涉及的反向阻断型IGBT的制造期间的状态下的一个元件部分的剖面图(其5)。
图14是表示本发明涉及的反向阻断型IGBT的制造期间的状态下的一个元件部分的剖面图(其6)。
图15是表示本发明涉及的反向阻断型IGBT的制造期间的状态下的一个元件部分的剖面图(其7)。
图16是表示本发明涉及的反向阻断型IGBT的制造期间的状态下的一个元件部分的剖面图(其8)。
图17是表示本发明涉及的反向阻断型IGBT的制造期间的状态下的一个元件部分的剖面图(其9)。
图18是表示本发明涉及的反向阻断型IGBT的制造期间的状态下的一个元件部分的剖面图(其10)。
图19是表示本发明涉及的反向阻断型IGBT的制造期间的状态下的一个元件部分的剖面图(其11)。
具体实施方式
以下，以反向阻断型IGBT的制造方法为例，并参照附图对本发明涉及的半导体装置的制造方法的适宜实施方式详细进行说明。在本说明书及附图中，冠以n或者p的层或区域分别表示电子或者空穴为多数载流子。另外，附在n或p后的+及-分别表示杂质浓度与未附有+及-的层或区域相比相对较高或者较低。另外，在以下的实施方式的说明及附图中，对于相同的构成赋予相同的标号，并省略重复的说明。另外，将第1主面设为正面、第2主面设为背面进行说明。另外，有时将半导体基板仅记载为基板。进而，将第1导电型设为n型、第2导电型设为p型进行说明。为了便于观察或者易于理解，实施方式中所说明的附图并未按照正确的比例、尺寸比进行描绘。并且，只要不超出本发明的主旨，则本发明不限定于以下所说明的实施方式的记载。
(本发明的概要)
在用于形成本发明涉及的耐压为600V的反向阻断型IGBT的晶片加工中，需要深度为从基板正面侧达到背面的p型分离层。在形成p型分离层时，随着高温长时间扩散而在半导体基板中导入晶格缺陷。为了缩小该晶格缺陷的密度，在形成p型分离层之前，在基板背面侧设置吸杂用多晶硅层。在被上述p型分离层包围的内侧的基板正面侧形成有所需要的MOS栅结构。上述分离扩散工艺中导入半导体基板内的晶格缺陷，在上述p型分离层的扩散处理以及MOS栅结构的形成工艺时被吸杂用多晶硅层吸收，从而减少。然后，通过对基板背面进行磨削，将半导体基板的厚度形成为100μm，并且也将吸杂用多晶硅层全部除去。因此，在制成的反向阻断型IGBT的芯片中不存在上述吸杂用多晶硅层。即，不会因为设置该吸杂用多晶硅层而造成二次损害。
由此，本发明涉及的反向阻断MOS型半导体装置的制造方法中的吸杂用多晶硅层的形成工艺，是为了尽可能地减小伴有高温长时间扩散的p型分离层的形成工艺所造成的不良影响而设置的工艺，因而对于半导体特性来说，在p型分离层的形成工序之前进行该吸杂用多晶硅层的形成工序很重要。进而，仅通过本发明涉及的吸杂来缩小p型分离层的形成工艺中产生的晶格缺陷的密度是不够的。其理由如下：若在p型分离层以后的工艺中未继续维持有效的吸杂功能，则在之后的工序(例如MOS栅结构的形成工序)中也容易因为残留的晶格缺陷等所造成的不良影响而导致半导体特性劣化。本发明人发现，通过将吸杂用多晶硅层的厚度增加至规定厚度以上，从而在上述p型分离层以后的工艺中也能够有效地继续维持有效的吸杂功能。本发明是基于上述见解开发而成的。
另一方面，如上述“发明所要解决的技术问题”项目中所述，本发明是直接根据目前吸杂用多晶硅层的吸杂功能并不一定充分这一结果开发而成的。因此，为了确认吸杂功能的有效性，对于吸杂用多晶硅层的厚度与合格率的关系进行了验证。图1表示在耐压为600V的反向阻断型IGBT的晶片加工的初始阶段中形成的吸杂用多晶硅层的厚度与合格率的相互关系。图1是表示本发明涉及的吸杂用多晶硅层的最初形成的厚度与反向阻断型IGBT的合格率的关系的特性图。由图1所示的结果可知，根据MOS栅结构的形成工艺中的热处理的温度、时间、气氛的不同，通过单晶化而使吸杂用多晶硅层消失的厚度不同。具体来说，在耐压为600V的反向阻断型IGBT中，1.6μm左右厚度的吸杂用多晶硅层因为单晶化而消失，从而吸杂功能也消失，而在省略图示的耐压为1200V的反向阻断型IGBT中，因为单晶化而消失的吸杂用多晶硅层的厚度为1.9μm左右。由此可知，当吸杂用多晶硅层的厚度在上述厚度以下时，合格率降低，通过形成为例如2.0μm以上的厚度，合格率提高。吸杂用多晶硅层的厚度优选为例如3μm左右。图1中的栅氧化后多晶硅层的残余临界厚度(1.7μm)表示在耐压为600V的反向阻断型IGBT的制造工艺中，即使在p型分离层的形成工序后进行的MOS栅结构的形成工艺中，也未因为单晶化而消失的吸杂用多晶硅层的残余临界厚度。
在现有的反向阻断型IGBT的制造方法中，作为吸杂层而在投入到通常的晶片加工前堆积形成于晶片的一面(背面)上的吸杂用多晶硅层的厚度较薄，厚度仅为1.5μm以下左右。已知对于该厚度，吸杂用多晶硅层很有可能在栅氧化膜工序为止的热处理工序中便全部单晶化，从而无法作为吸杂层发挥作用。另外，已知还有一种通过喷砂法形成损伤层以取代吸杂用多晶硅层的方法，但是，损伤层同样在栅氧化膜工序为止的热处理工序中消失，从而不具有吸杂效果。由于在MOS栅结构的形成工艺内的工艺即栅氧化膜形成以后的工序中也进行1000℃左右的热处理，因而优选在形成包括MOS栅结构在内的正面结构之前，吸杂用多晶硅层并未全部单晶化，还残留有吸杂用多晶硅层，从而充分发挥吸杂功能。在形成包括MOS栅结构在内的正面结构之后，实施从基板背面磨削n型半导体基板而使其变薄的工序，因此，吸杂用多晶硅层等的吸杂层与其内部所包含的重金属杂质或者晶格缺陷一同全部被除去，从而不会残留在制成的反向阻断型IGBT中而造成二次不良影响。
另外，吸杂用多晶硅层通常通过CVD(Chemical Vapor Deposition、化学气相沉积)法而形成。在欲通过CVD法一次性形成较厚的吸杂用多晶硅层时，存在下述问题，即，晶片在多晶硅层的成膜期间粘连在晶片船上，从而在从晶片船上取下晶片时很有可能发生晶片外周部缺损等的不良情况。在现有的CVD装置中，能够一次性成膜且不会使晶片粘连在晶片船上的多晶硅层的厚度为1.5μm左右。为了形成1.5μm以上厚度的多晶硅层，必须根据需要反复进行多次下述工序，即：在形成1.5μm左右的多晶硅层之后，暂时将晶片从CVD装置中取出，并将晶片从晶片船上取下，然后再次将晶片固定在晶片船中并形成多晶硅层。
(实施方式)
以下，以制造反向阻断型IGBT的情况为例，并参照图9～图19对本发明涉及的反向阻断MOS型半导体装置的制造方法详细进行说明。图9～图19是表示本发明涉及的反向阻断型IGBT的制造期间的状态下的一个元件部分的剖面图。以下所说明的半导体装置是耐压为1200V的反向阻断型IGBT的例子。以下所说明的剖面图是硅基板(硅晶片)中的、相当于反向阻断型IGBT的一个元件部分的位置的剖面。首先，准备例如通过FZ(FloatZone、浮区)法制造的厚度为525μm、杂质浓度为7.5×1013cm-3的FZ-n型硅基板(以下称为“FZ硅基板”)101。接着，通过CVD法在FZ硅基板101的背面102a(图9)上形成例如厚度为3.0μm的多晶硅层(吸杂用多晶硅层)103，从而制成多晶硅背封(图10)。
该多晶硅背封的形成目的是为了利用多晶硅层103所具备的吸杂功能。具体来说，在反向阻断型IGBT的情况下，利用吸杂功能由多晶硅层103吸收晶格缺陷，从而缩小晶格缺陷的密度，其中，该晶格缺陷是通过成为下述分离层扩散用掩膜的较厚的初始氧化膜的形成、和在形成p型分离层时发生的高温长时间扩散而在半导体基板(FZ硅基板101)内产生的大量氧掺杂所引起的。此时，如果像现有技术那样多晶硅层103的厚度小于1.5μm左右，则在形成p型分离层时发生的高温长时间扩散、以及半导体功能区域的形成工艺时的热处理的温度、时间、气氛等的作用下，吸杂用多晶硅层发生单晶化，从而使吸杂功能几乎消失。为了防止发生这样的现象，在本发明中，优选将多晶硅层103的厚度设为例如2μm以上，最好设为例如3.0μm。
接着，在FZ硅基板101的正面102b上形成2.4μm(耐压级别为600V时厚度为1.6μm)的初始氧化膜104，并通过光蚀刻在将后工序中形成p基极区域的位置包围的外周边部上形成例如宽度为100μm的开口部105(图11)。接着，从开口部105经由屏蔽氧化膜(screenoxide film)离子注入硼(B)。接着，通过热处理使注入到从开口部105露出的FZ硅基板101上的硼扩散，从而形成硼的沉积区(未图示)。通过以1200℃以上的温度、例如1300℃左右的温度在氧气氛中进行热处理，使硼扩散至200μm(耐压级别为600V时为100μm)深度处，在通过切割而切断的部分(切割线)形成例如p+型分离层106(图12)。为了在例如200μm的深度形成p+型分离层106，在1300℃左右的温度需要300小时左右的扩散时间。
接着，在将初始氧化膜104全部除去之后(图13)，在被p型分离层包围的内侧的基板正面侧，形成MOS栅结构、耐压结构部(未图示)的正面结构。MOS栅结构形成于导通状态时流通有电流的活性部上。活性部的周围被耐压结构部包围。耐压结构部例如由基于场氧化膜的结终端面保护、或者场限环及场板等的电场缓和机构构成。耐压结构部的周围被p型分离层包围。耐压结构部既可以在例如形成层间绝缘膜、p基极层、构成栅电极的MOS栅结构的各层时同时形成，也可以沿用MOS栅结构的形成工序而形成。以下，省略关于耐压结构部的形成工序的说明。
具体来说，在FZ硅基板101的正面102b上，隔着栅氧化膜107而形成多晶硅膜108(图14)。接着，在FZ硅基板101的正面102b侧的栅氧化膜107及多晶硅膜108上实施所需的图案成形(图15)。接着，将多晶硅膜108作为掩膜，并通过自对准法(self alignment method)等离子注入p型杂质，并在例如1150℃左右的温度下进行120分钟左右的高温热扩散而使p型杂质扩散，从而在FZ硅基板101的正面102b的表面层上形成p基极层110。在该1000℃以上的高温热扩散处理时，能够利用作为吸杂源的多晶硅层103从IGBT的工作区域中吸收氧引起的缺陷(非本征吸杂)，因而能够缩小上述工作区域内的晶格缺陷的密度。
接着，在p基极层110的内部，分别通过砷及硼的离子注入而选择性地形成n+发射极层111及p+接触层112，并在例如1000℃左右的温度下进行30分钟左右的退火处理而将其激活。接着，以覆盖栅氧化膜107及多晶硅膜108的方式形成层间绝缘膜。接着，将n+发射极层111及p+接触层112上的层间绝缘膜除去而形成开口部，并形成与n+发射极层111及p+接触层112连接的发射极金属电极113，并且根据需要而覆盖聚酰亚胺膜等的保护膜(未图示)(图16)。另外，也存在为了实现高速化而进行电子束照射或者氦离子照射的情况。
接着，机械性地磨削FZ硅基板101的背面102a，将FZ硅基板101的厚度形成为例如200μm左右(耐压级别为600V时，FZ硅基板101的厚度例如为100μm左右)。接着，为了除去磨削FZ硅基板101的背面102a时的应力和变形，对FZ硅基板101的背面102a实施机械研磨或者化学蚀刻。在化学蚀刻的情况下，通过以0.25μm/s～0.45μm/s的药液蚀刻速率进行处理，能够使FZ硅基板101的背面102a的状态变得良好。因此，对于反向阻断型IGBT的反向耐压特性的改善非常有效。最后，将FZ硅基板101的厚度形成为180μm左右，使p+型分离层106从其磨削面114露出(图17)。
接着，在FZ硅基板101的磨削后的背面102a上，离子注入例如剂量为5×1013cm-2的硼，并在例如400℃左右的温度下进行1小左右的低温退火，从而形成激活后的硼的峰值浓度为例如1×1017cm-3左右且厚度为例如1μm以下的p型集电极层115(图18)。接着，在FZ硅基板101的背面102a(p型集电极层115)上以欧姆接触的方式形成集电极电极116。最后，以p+型分离层106的中心线(切割线)117将FZ硅基板101切断，从而制成图19所示的反向阻断型IGBT。
另外，当p型集电极层115的峰值浓度低于5×1016cm-3时，注入效率降低，从而使导通电压上升。另外，在施加反向电压时，p型集电极层115被完全耗尽，从而反向耐压也降低。另一方面，当p型集电极层115的峰值浓度超过1×1018cm-3时，注入到漂移区内的少数载流子增加，从而使反向恢复电流也增大。因此，p型集电极层115的峰值浓度优选在例如5×1016cm-3以上且1×1018cm-3以下。
如以上所说明，在实施方式中，在耐压为600V的反向阻断型IGBT中，1.6μm左右厚的吸杂用多晶硅层因为单晶化而消失，而在耐压为1200V的反向阻断型IGBT中，1.9μm左右厚的吸杂用多晶硅层发生单晶化。因此，在本发明中，在制造耐压为600V～1200V左右的反向阻断型IGBT时，在p+型分离层的扩散处理及MOS栅结构的形成工艺之前，在FZ硅基板101的背面102a上堆积厚度为2μm以上、优选为3μm左右的吸杂用多晶硅层。由此，由于存在足够厚度的吸杂用多晶硅层，从而在高温长时间的分离层形成后、或者用于形成场限环的热处理中，吸杂用多晶硅层也不会消失，而在栅氧化膜工序之前还残留有吸杂用多晶硅层。在栅氧化膜工序之前的热处理工序中，重金属杂质和晶格缺陷被吸杂用多晶硅层吸收，因而能够形成高品质的栅氧化膜，从而能够制造合格率高且具有稳定的可靠性的反向阻断型IGBT。
如以上所说明，在本发明中，能够减少反向阻断型IGBT的反向耐压的高温反向漏电流，并且能够形成晶格缺陷少的高品质栅氧化膜，从而能够得到可靠性高的栅氧化膜。
本发明并不限于以上所述的实施方式，能够在不脱离本发明主旨的范围内进行各种变更。例如，在上述实施方式中，对于反向阻断型IGBT的制造方法进行了说明，但是，本发明也能够适用于不具有p型分离层的现有IGBT等其他半导体装置中，并且无特别问题。另外，在上述实施方式中，将第1导电型设为n型、第2导电型设为p型，但是，即使将第1导电型设为p型、第2导电型设为n型，本发明也同样成立。
工业上的实用性
如上所述，本发明涉及的半导体装置的制造方法能够适用于转换器或变频器等的功率转换装置或者各种工业用机械等的电源装置等中所使用的功率半导体装置、尤其是具有双向的耐压特性的反向阻断MOS型半导体装置。
符号说明
101 FZ硅基板
102a FZ硅基板的背面
102b FZ硅基板的正面
103 多晶硅层
104 初始氧化膜
105 开口部
106 p+型分离层
107 栅氧化膜
108 多晶硅膜(栅电极)
110 p基极层
111 n+发射极层
112 p+接触层
113 发射极金属电极
114 磨削面
115 p型集电极层
116 集电极电极
117 中心线

Claims (3)

1.一种半导体装置的制造方法，其是用于制造反向阻断型半导体装置的方法，其中，所述反向阻断型半导体装置在具有相对的第1主面及第2主面的第1导电型半导体基板上，设有深度从所述第1主面达到所述第2主面的第2导电型分离层，从而具有正向耐压及反向耐压，所述半导体装置的制造方法的特征在于，包括：
第1工序，在该第1工序中，在所述第1导电型半导体基板的所述第2主面上形成吸杂用多晶硅层；
第2工序，在该第2工序中，在将配置于所述第1主面侧的中央部的活性部包围的外周处，形成深度从所述第1主面达到所述第2主面的所述第2导电型分离层；
第3工序，在该第3工序中，在所述活性部的所述第1导电型半导体基板的所述第1主面上，形成包含绝缘栅结构的正面半导体区域；以及
第4工序，在该第4工序中，对所述第1导电型半导体基板的所述第2主面进行磨削，将其厚度变为根据规定的耐压而确定的所述第1导电型半导体基板的厚度，
在所述第1工序中，将所述吸杂用多晶硅层的厚度设为：在所述第3工序结束之前所述吸杂用多晶硅层不会因为单晶化而消失，还残留有吸杂用多晶硅层的厚度，
所述第1工序包括：
搭载工序，在该搭载工序中，将所述第1导电型半导体基板搭载到化学气相沉积装置的晶片船上；
成膜工序，所述搭载工序之后，在该成膜工序中，通过化学气相沉积法在所述第1导电型半导体基板的所述第2主面上形成厚度在1.5μm以下的所述吸杂用多晶硅层；以及
拆除工序，在所述成膜工序之后，在该拆除工序中，将所述第1导电型半导体基板从所述晶片船上拆下来，
反复进行以所述搭载工序、所述成膜工序以及所述拆除工序为一组的工序，不断层叠所述吸杂用多晶硅层，从而使所述吸杂用多晶硅层的厚度达到所需要的厚度。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，所述吸杂用多晶硅层的厚度在2μm以上。
3.如权利要求1或2所述的半导体装置的制造方法，其特征在于，在所述第3工序中，在所述第1导电型半导体基板的所述第1主面上，在形成所述活性部的所述正面半导体区域的同时形成构成所述活性部与所述第2导电型分离层之间的耐压结构部的正面半导体区域。
CN201380024686.1A 2012-08-22 2013-07-09 半导体装置的制造方法 Expired - Fee Related CN104285285B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-183093 2012-08-22
JP2012183093 2012-08-22
PCT/JP2013/068798 WO2014030450A1 (ja) 2012-08-22 2013-07-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN104285285A CN104285285A (zh) 2015-01-14
CN104285285B true CN104285285B (zh) 2017-03-01

Family

ID=50149764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380024686.1A Expired - Fee Related CN104285285B (zh) 2012-08-22 2013-07-09 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US9385210B2 (zh)
JP (1) JP5867609B2 (zh)
CN (1) CN104285285B (zh)
WO (1) WO2014030450A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
US11211259B2 (en) * 2018-04-20 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for embedded gettering in a silicon on insulator wafer
US11204327B2 (en) * 2018-11-21 2021-12-21 Massachusetts Institute Of Technology Amorphous germanium waveguides for spectroscopic sensing and data communication applications

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86104069A (zh) * 1986-06-09 1987-02-11 电子工业部第四十四研究所 硅的多重吸杂技术及多重吸杂硅片
US6229196B1 (en) * 1997-07-30 2001-05-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and fabrication method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58138035A (ja) * 1982-02-12 1983-08-16 Nec Corp 半導体装置及びその製造方法
JP2575545B2 (ja) 1990-07-05 1997-01-29 株式会社東芝 半導体装置の製造方法
JPH0786289A (ja) * 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JPH0964051A (ja) * 1995-08-23 1997-03-07 Shin Etsu Handotai Co Ltd シリコンウエーハ及びその製造方法
US6194290B1 (en) * 1998-03-09 2001-02-27 Intersil Corporation Methods for making semiconductor devices by low temperature direct bonding
JP2000021887A (ja) 1998-07-06 2000-01-21 Seiko Epson Corp 半導体集積回路のゲッタリング方法及び半導体集積回路
JP2000031153A (ja) 1998-07-13 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｉウエーハ及びその製造方法
JP2002299242A (ja) * 2001-03-29 2002-10-11 Fuji Electric Co Ltd 半導体装置の製造方法
JP2005183628A (ja) * 2003-12-18 2005-07-07 Seiko Epson Corp 半導体装置の製造方法
JP4892825B2 (ja) 2004-11-12 2012-03-07 富士電機株式会社 半導体装置の製造方法
JP4872208B2 (ja) 2004-11-18 2012-02-08 富士電機株式会社 半導体装置の製造方法
JP4929610B2 (ja) 2005-04-07 2012-05-09 富士電機株式会社 半導体装置の製造方法
JP4951872B2 (ja) * 2005-04-08 2012-06-13 富士電機株式会社 半導体装置の製造方法
JP2006319079A (ja) * 2005-05-12 2006-11-24 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP5011656B2 (ja) 2005-05-18 2012-08-29 富士電機株式会社 半導体装置の製造方法
JP5594978B2 (ja) 2009-03-27 2014-09-24 キヤノン株式会社 半導体装置の製造方法、及び光電変換装置の製造方法
JP5882579B2 (ja) * 2010-12-14 2016-03-09 キヤノン株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86104069A (zh) * 1986-06-09 1987-02-11 电子工业部第四十四研究所 硅的多重吸杂技术及多重吸杂硅片
US6229196B1 (en) * 1997-07-30 2001-05-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and fabrication method thereof

Also Published As

Publication number Publication date
JPWO2014030450A1 (ja) 2016-07-28
JP5867609B2 (ja) 2016-02-24
US20150064852A1 (en) 2015-03-05
CN104285285A (zh) 2015-01-14
US9385210B2 (en) 2016-07-05
WO2014030450A1 (ja) 2014-02-27

Similar Documents

Publication Publication Date Title
CN104221152B (zh) 半导体装置以及半导体装置的制造方法
WO2012169053A1 (ja) 半導体装置および半導体装置の製造方法
CN105793991A (zh) 半导体装置
US9443926B2 (en) Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor
JP5358926B2 (ja) 炭化珪素トレンチｍｏｓ型半導体装置
CN107210321A (zh) 半导体装置
JP2020077674A (ja) 半導体装置および製造方法
CN106601826A (zh) 一种快恢复二极管及其制作方法
US20150008478A1 (en) Semiconductor device and manufacturing method of the same
JP2012186318A (ja) 高耐圧半導体装置
EP2897159B1 (en) High-voltage super-junction igbt manufacturing method
CN104285285B (zh) 半导体装置的制造方法
JP2021136423A (ja) 半導体装置
US20170207330A1 (en) Semiconductor device and method for manufacturing the same
CN104253151B (zh) 场截止型反向导通绝缘栅双极型晶体管及其制造方法
JP2006332199A (ja) ＳｉＣ半導体装置
CN102832121B (zh) 快恢复二极管制造方法
JP2013135213A (ja) 半導体素子及びその製造方法
CN109244069A (zh) 瞬态电压抑制器及其制备方法
JP4951872B2 (ja) 半導体装置の製造方法
CN102931081B (zh) 带场阻挡层的半导体器件的制造方法
JP4892825B2 (ja) 半導体装置の製造方法
CN112820698A (zh) 一种快充电源及接口浪涌保护芯片制造工艺
JP6780335B2 (ja) 逆阻止ｍｏｓ型半導体装置および逆阻止ｍｏｓ型半導体装置の製造方法
JP2015041720A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170301

Termination date: 20200709

CF01 Termination of patent right due to non-payment of annual fee