JP5594978B2

JP5594978B2 - 半導体装置の製造方法、及び光電変換装置の製造方法

Info

Publication number: JP5594978B2
Application number: JP2009080326A
Authority: JP
Inventors: 武彦原田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2009-03-27
Filing date: 2009-03-27
Publication date: 2014-09-24
Anticipated expiration: 2029-03-27
Also published as: JP2010232539A

Description

本発明は、半導体装置の製造方法、及び光電変換装置の製造方法に関する。

半導体装置が形成されるべきシリコン基板には、半導体装置を製造する過程で、Ｆｅ、Ｎｉなどの金属不純物が混入することがある。これらの金属不純物、特に重金属不純物がシリコン基板内で電気的に活性化されると半導体装置の特性を著しく悪化させてしまう。

特許文献１には、シリコン基板１０１（特許文献１の図１参照）の裏面に多結晶シリコン膜１０７を成長させ、その後の熱処理により重金属汚染物質を拡散させることにより、多結晶シリコン膜１０７にゲッタリングさせることが記載されている。また、その熱処理後であって配線工程が行われる前段階において、多結晶シリコン膜１０７を除去するとともにシリコン基板１０１の裏面をも削り落としても良いことが記載されている（特許文献１の段落００３４参照）。これにより、特許文献１によれば、シリコン基板１０１における裏面側に残留する重金属汚染物質を除去でき、重金属汚染物質がシリコン基板１０１に再拡散することを防止できるとされている。

特開平１０-１２５６８８号公報

特許文献１に記載された技術では、熱処理後であって配線工程が行われる前段階において多結晶シリコン膜１０７を除去した場合、その後の工程でシリコン基板内に混入した重金属汚染物質がそのままシリコン基板内に残留する。シリコン基板内に残留した金属汚染物質は、半導体装置の特性を悪化させる。

特に、ＣＭＯＳイメージセンサなどの光電変換装置では、光電変換部の電荷蓄積領域が重金属汚染物質を含んでいると、光電変換部内に重金属汚染物質に起因した暗電流が発生する。この結果、光電変換部で発生した電荷に応じて得られる画像に白傷欠陥が混入する。

本発明の目的は、重金属汚染物質による半導体装置の特性の悪化を抑制することにある。

本発明の１つの側面は、半導体装置の製造方法に係り、前記製造方法は、半導体基板における第１の側の面に第１のゲッタリング層を形成する第１の工程と、前記第１の工程の後に、酸化雰囲気中で前記半導体基板を加熱することにより、前記半導体基板における前記第１の側と反対側の第２の側の面に酸化膜を形成する第２の工程と、前記第２の工程の後に、前記第１のゲッタリング層の少なくとも一部を除去した構造を形成する第３の工程と、前記第３の工程の後に、前記酸化膜の前記第２の側にポリシリコン層を形成するとともに前記構造の前記第１の側に第２のゲッタリング層をポリシリコンで形成する第４の工程と、前記ポリシリコン層および前記酸化膜をパターニングすることにより、ＭＯＳトランジスタのゲート電極およびゲート酸化膜を形成する第５の工程と、を含む。

本発明によれば、重金属汚染物質による半導体装置の特性の悪化を抑制することができる。

第１実施形態に係る半導体装置１０の製造方法を示す工程断面図。第２実施形態に係る光電変換装置１００の製造方法を示す工程断面図。第２実施形態に係る光電変換装置１００を適用した撮像システムの構成図。第３実施形態に係る半導体装置１０ｊの製造方法を示す工程断面図。

本発明の第１実施形態に係る半導体装置１０の製造方法を、図１を用いて説明する。図１（ｈ）は、半導体装置１０の断面構成を示す図も兼ねている。

図１（ａ）に示す工程（第１の工程）では、半導体基板１１における第１の側の面１１ａに第１のゲッタリング層１２を形成する。具体的には、半導体基板１１を成膜装置（例えば減圧ＣＶＤ装置）の成膜チャンバに設置する。成膜チャンバでは、図示しないが、半導体基板１１の側端部が保持され、半導体基板１１における第１の側の面１１ａ及び第２の側の面１１ｂのそれぞれに成膜ガス（例えばＳｉＨ_４ガス）を供給する。例えば熱ＣＶＤ法により、半導体基板１１における第１の側の面１１ａに第１のゲッタリング層１２をポリシリコンで形成するとともに、半導体基板１１における第２の側の面１１ｂの上にポリシリコン層（図示せず）を成膜する。第２の側は、第１の側と反対の側（反対側）である。このとき、成膜温度は、例えば、５３０℃〜６５０℃である。成膜圧力は、例えば、１０Ｐａ〜１５０Ｐａである。形成されるポリシリコン層の厚さは、例えば、１００ｎｍ〜１５００ｎｍである。

そして、半導体基板１１の第２の側の面１１ｂのポリシリコン層をＣＭＰ法の研磨にて除去する。このとき、研磨布の回転数は、例えば、１００ｒｐｍ〜２００ｒｐｍである。押し付け圧力は、例えば、１５０ｈｐａ〜３５０ｈｐａである。

なお、半導体基板１１における第１の側の面１１ａは、半導体基板１１の中央部１１ｃにおける第１の側の面１１ｃ１を含む。半導体基板１１における第２の側の面１１ｂは、半導体基板１１の中央部１１ｃにおける第２の側の面１１ｃ２を含む。

図１（ｂ）に示す工程では、ＬＯＣＯＳ型又はＳＴＩ型の素子分離部ＥＩを形成する。そして、ウエル層１３を配すべき領域に開口ＲＰ１ａを有するレジストパターンＲＰ１を半導体基板１１における第２の側の面１１ｂに形成する。その後、レジストパターンＲＰ１をマスクとしてイオン注入を行うことにより、第１導電型（例えば、Ｐ型）の不純物（例えば、ボロン）を低濃度で含むウエル層１３を形成する。同様にして、他のウエル層１３ａ〜１３ｃも形成する。その後、レジストパターンＲＰ１を除去する。

図１（ｃ）に示す工程（第２の工程）では、酸化雰囲気中で半導体基板１１を第１の温度で加熱することにより、半導体基板１１における第２の側の面１１ｂに酸化膜１４ｉを形成する。第１の温度は、例えば、８００〜１０００℃である。この工程では、半導体基板１１を第１の温度で加熱するので、半導体基板１１に混入していた重金属汚染物質が熱拡散することにより、熱拡散した重金属汚染物質が第１のゲッタリング層１２によりゲッタリングされる。すなわち、熱拡散した重金属汚染物質が第１のゲッタリング層（ポリシリコン）１２中の結晶粒界にゲッタリングされる。なお、この工程で、第１のゲッタリング層１２における第１の側の面１２ａに酸化膜１７ｉが形成されることもある。重金属汚染物質は、例えば、銅、ニッケル、タングステン、コバルト、鉄などを含む。

図１（ｄ）に示す工程（第３の工程）では、第１のゲッタリング層１２を除去する。具体的には、ＣＭＰ法にて、第１のゲッタリング層１２を研磨することにより第１のゲッタリング層１２を除去するとともに、半導体基板１１における第１の側の面１１ａ（図１（ｃ）参照）を研磨することにより半導体基板１１における第１の側の面１１ａを平坦化する。このとき、研磨布の回転数は、例えば、１００ｒｐｍ〜２００ｒｐｍである。押し付け圧力は、例えば、５０ｈｐａ〜３５０ｈｐａである。これにより、半導体基板１１における研磨された第１の側の面１１ａ１が得られる。なお、第１のゲッタリング層１２における第１の側の面１２ａに酸化膜１７ｉが形成されていた場合、ＣＭＰ法にて研磨を行うことにより、酸化膜１７ｉ及び第１のゲッタリング層１２を除去する。

ここで、第１のゲッタリング層１２の研磨前の厚さは２０００Å〜２μｍとするのが好ましい。第１のゲッタリング層１２が２０００Åより薄くなると、図１（ｃ）に示す工程において第１の温度で加熱しても第１のゲッタリング層１２が重金属汚染物質を十分にゲッタリングできなくなる可能性がある。第１のゲッタリング層１２が２μｍより厚くなると、ＣＭＰ法により研磨して除去することが困難になる。

図１（ｅ）に示す工程（第４の工程）では、第２の温度での半導体基板１１の加熱を伴う方法により、半導体基板１１の第２の側にポリシリコン層１５ｉを形成するとともに半導体基板１１の第１の側に第２のゲッタリング層１６をポリシリコンで形成する。具体的には、図１（ａ）に示す工程と同様に、半導体基板１１を成膜装置（例えば減圧ＣＶＤ装置）の成膜チャンバに設置する。成膜チャンバでは、図示しないが、半導体基板１１の側端部が保持され、半導体基板１１における研磨された第１の側の面１１ａ１と第２の側すなわち酸化膜１４ｉの上とのそれぞれに成膜ガス（例えばＳｉＨ_４ガス）を供給する。例えば熱ＣＶＤ法により、半導体基板１１における研磨された第１の側の面１１ａ１に第２のゲッタリング層１６をポリシリコンで形成するとともに、酸化膜１４ｉの上にポリシリコン層１５ｉを成膜する。第２の温度は、第１の温度より低い温度である。第２の温度は、例えば、５３０℃〜６００℃である。このとき、成膜圧力は、例えば、１３Ｐａ〜１３３Ｐａである。形成される第２のゲッタリング層１６の厚さは、例えば、５０ｎｍ〜５００ｎｍである。

図１（ｆ）に示す工程（第５の工程）では、ポリシリコン層１５ｉをパターニングすることにより、ＭＯＳトランジスタＴＲのゲート電極１５を形成する。

図１（ｇ）に示す工程では、まず（第６の工程）、ＭＯＳトランジスタＴＲのソース領域及びドレイン領域を配すべき領域に開口ＲＰ２ａを有するレジストパターンＲＰ２を半導体基板１１における第２の側の面１１ｂに形成する。その後、レジストパターンＲＰ２をマスクとして第２の側から半導体基板１１にイオン注入を行うことにより、第２導電型（例えば、Ｎ型）の不純物（例えば、ボロン）を高濃度で含むソース領域２１及びドレイン領域２２を形成する。第２導電型は、第１導電型と反対の導電型である。次に（第７の工程）、第３の温度で半導体基板１１を加熱する。第３の温度は、第２の温度より高い温度である。第３の温度は、例えば、９００〜１０００℃である。この工程では、半導体基板１１を第３の温度で加熱するので、半導体基板１１に混入していた重金属汚染物質が熱拡散することにより、熱拡散した重金属汚染物質が第２のゲッタリング層１６によりゲッタリングされる。その後、レジストパターンＲＰ２を除去する。

図１（ｈ）に示す工程では、半導体基板１１における第２の側に、層間絶縁膜３１、コンタクトプラグ３２、配線層３３、層間絶縁膜３４、ビアプラグ３５、配線層３６、層間絶縁膜３７を順次に形成する。これらの工程では、半導体基板１１に混入した重金属汚染物質を９００℃以上の高温の熱処理工程及び９００℃未満の低温熱処理工程の組み合わせにて第２のゲッタリング層１６へ集める（ゲッタリングする）。

ここで、仮に、図１（ｅ）に示す工程で第２のゲッタリング層１６を形成しない場合を考える。この場合、図１（ｅ）に示す工程以降の工程における半導体基板１１に混入した金属汚染物質は、そのまま半導体基板１１内に残留する。半導体基板１１内に残留した金属汚染物質は、半導体装置の特性を悪化させる。

それに対して、本実施形態では、図１（ｅ）に示す工程で第２のゲッタリング層１６を形成する。これにより、図１（ｅ）に示す工程以降の工程における半導体基板に混入した金属汚染物質を効果的にゲッタリングすることができる。このため、重金属汚染物質による半導体装置の特性の悪化を抑制することができる。

また、本実施形態では、図１（ｄ）に示す工程で半導体基板１１における第１の側の面１１ａを平坦化するので、図１（ｅ）に示す工程以降の工程におけるアライメント精度を向上でき、それにより微細パターンの加工精度を向上できる。特に、大口径化（例えば、直径３００ｍｍ）された半導体基板１１に微細パターンを形成する際における加工精度を効果的に向上できる。

次に、本発明の第２実施形態に係る光電変換装置１００の製造方法を、図２を用いて説明する。図２（ｊ）は、光電変換装置１００の断面構成を示す図も兼ねている。以下では、第１実施形態と異なる部分を中心に説明する。

光電変換装置１００の製造方法では、図２（ｆ）〜図２（ｊ）に示す工程が第１実施形態と異なる。

図２（ｆ）に示す工程（第５の工程）では、ポリシリコン層１５ｉをパターニングすることにより、光電変換部ＰＤ（図２（ｉ）参照）の電荷を転送すべき転送トランジスタＴＴＲのゲート電極１１５を形成する。ゲート電極１１５は、図１（ｆ）に示すゲート電極１５に比べて、図面左側に隣接する素子分離部ＥＩへの距離に対する図面右側に隣接する素子分離部ＥＩへの距離の割合が小さい。

図２（ｇ）に示す工程では、電荷電圧変換部１２２を配すべき領域に開口ＲＰ１０２ａを有するレジストパターンＲＰ１０２を半導体基板１１における第２の側の面１１ｂに形成する。その後、レジストパターンＲＰ１０２をマスクとしてイオン注入を行うことにより、第２導電型（例えば、Ｎ型）の不純物（例えば、砒素）を高濃度で含む電荷電圧変換部１２２を形成する。電荷電圧変換部１２２は、光電変換部ＰＤから電荷が転送された際にその転送された電荷を電圧に変換するための半導体領域である。電荷電圧変換部１２２は、例えば、フローティングディフュージョンである。その後、レジストパターンＲＰ１０２を除去する。

図２（ｈ）に示す工程では、まず（第６の工程）、光電変換部ＰＤを配すべき領域に開口ＲＰ１０３ａを有するレジストパターンＲＰ１０３を半導体基板１１における第２の側の面１１ｂに形成する。その後、レジストパターンＲＰ１０３をマスクとしてイオン注入を行うことにより、第２導電型（例えば、Ｎ型）の不純物（例えば、砒素）を高濃度で含む半導体領域１２１ｉを形成する。半導体領域１２１ｉは、半導体基板１１における第２の側の面１１ｂから、電荷電圧変換部１２２より深い位置まで延びている。次に（第７の工程）、第３の温度で半導体基板１１を加熱する。第３の温度は、第２の温度より高い温度である。第３の温度は、例えば、９００〜１０００℃である。この工程では、半導体基板１１を第３の温度で加熱するので、半導体基板１１に混入していた重金属汚染物質が熱拡散することにより、熱拡散した重金属汚染物質が第２のゲッタリング層１６によりゲッタリングされる。

図２（ｉ）に示す工程では、レジストパターンＲＰ１０３をマスクとして、ゲート電極１１５の上方から半導体領域１２１ｉへ向かうように傾斜した角度でイオン注入を行う。これにより、第１導電型（例えば、Ｐ型）の不純物（例えば、ボロン）を高濃度で含む表面層１２３を形成し、この工程でイオン注入が行われなかった領域が電荷蓄積領域１２１とされる。表面層１２３と電荷蓄積領域１２１とは光電変換部ＰＤに含まれる。表面層１２３は、電荷蓄積領域１２１を保護するための層である。電荷蓄積領域１２１は、光電変換により発生した電荷を蓄積するための領域である。

図２（ｊ）に示す工程では、半導体基板１１における第２の側に、層間絶縁膜３１〜層間絶縁膜３７に加えて、下部平坦化層１３８、カラーフィルター層１３９、上部平坦化層１４０、及びマイクロレンズ１４１を順次に形成する。これらの工程では、半導体基板１１に混入した重金属汚染物質を９００℃以上の高温の熱処理工程及び９００℃未満の低温熱処理工程の組み合わせにて第２のゲッタリング層１６へ集める（ゲッタリングする）。

ここで、仮に、図２（ｅ）に示す工程で第２のゲッタリング層１６を形成しない場合を考える。この場合、図２（ｅ）に示す工程以降の工程における電荷蓄積領域１２１に混入した金属汚染物質は、そのまま電荷蓄積領域１２１内に残留する。電荷蓄積領域１２１内に残留した金属汚染物質は、光電変換装置１００の特性を悪化させる。光電変換部ＰＤの電荷蓄積領域１２１が重金属汚染物質を含んでいると、光電変換部ＰＤ内に重金属汚染物質に起因した暗電流が発生する。この結果、光電変換部ＰＤで発生した電荷に応じて得られる画像に白傷（ホワイトスポット）欠陥が混入する。少しの出力される信号の異常も白傷となって画像に大きな影響を与えるため、光電変換装置において重金属汚染は大きな問題である。

それに対して、本実施形態では、図２（ｅ）に示す工程で第２のゲッタリング層１６を形成する。これにより、図２（ｅ）に示す工程以降の工程における半導体基板に混入した金属汚染物質を効果的にゲッタリングすることができる。このため、重金属汚染物質による光電変換装置の特性の悪化を抑制することができる。本発明者が本実施形態に係る製造方法により製造した光電変換装置について白傷欠陥の発生割合を評価したところ、図２（ｄ）に示す工程で第１のゲッタリング層１２を除去せずに図２（ｈ）に示す工程まで残しておく場合に比べて２０％以上少なくなった。

次に、本発明の光電変換装置を適用した撮像システムの一例を図３に示す。

撮像システム９０は、図３に示すように、主として、光学系、撮像装置８６及び信号処理部を備える。光学系は、主として、シャッター９１、レンズ９２及び絞り９３を備える。撮像装置８６は、光電変換装置１００を含む。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。

シャッター９１は、光路上においてレンズ９２の手前に設けられ、露出を制御する。

レンズ９２は、入射した光を屈折させて、撮像装置８６の光電変換装置１００の撮像面に被写体の像を形成する。

絞り９３は、光路上においてレンズ９２と光電変換装置１００との間に設けられ、レンズ９２を通過後に光電変換装置１００へ導かれる光の量を調節する。

撮像装置８６の光電変換装置１００は、光電変換装置１００の撮像面に形成された被写体の像を画像信号に変換する。撮像装置８６は、その画像信号を光電変換装置１００から読み出して出力する。

撮像信号処理回路９５は、撮像装置８６に接続されており、撮像装置８６から出力された画像信号を処理する。

Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）を画像信号（デジタル信号）へ変換する。

画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。

メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。

外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。

タイミング発生部９８は、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。

全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。

記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。

以上の構成により、光電変換装置１００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。

次に、本発明の第３実施形態に係る半導体装置１０ｊの製造方法を、図４を用いて説明する。図４（ｃ）は、半導体装置１０ｊの断面構成を示す図も兼ねている。

図４（ａ）に示す工程は、図１（ｄ）に示す工程に代えて行われる。図４（ａ）に示す工程では、第１のゲッタリング層１２（図１（ｃ）参照）を研磨することにより、第１のゲッタリング層１２の一部を除去する。これにより、薄膜化された第１のゲッタリング層１２ｊが得られる。第１のゲッタリング層１２ｊは、研磨された第１の側の面１２ｊａを有する。

図４（ｂ）に示す工程は、図１（ｅ）に示す工程に代えて行われる。図４（ｂ）に示す工程では、第２の温度での半導体基板１１の加熱を伴う方法により、酸化膜１４ｉの第２の側にポリシリコン層１５ｉを形成するとともに半導体基板１１の第１の側に第２のゲッタリング層１６ｊをポリシリコンで形成する。具体的には、半導体基板１１を成膜装置（例えば減圧ＣＶＤ装置）の成膜チャンバに設置する。成膜チャンバでは、図示しないが、半導体基板１１の側端部が保持され、第１のゲッタリング層１２ｊにおける研磨された第１の側の面１２ｊａと第２の側すなわち酸化膜１４ｉの上とのそれぞれに成膜ガス（例えばＳｉＨ_４ガス）を供給する。例えば熱ＣＶＤ法により、第１のゲッタリング層１２ｊにおける研磨された第１の側の面１２ｊａに第２のゲッタリング層１６ｊをポリシリコンで形成するとともに、酸化膜１４ｉの上にポリシリコン層１５ｉを成膜する。第２の温度は、第１の温度より低い温度である。第２の温度は、例えば、５５０℃〜６００℃である。このとき、成膜圧力は、例えば、１３Ｐａ〜１３３Ｐａである。形成される第２のゲッタリング層１６ｊの厚さは、例えば、５０ｎｍ〜５００ｎｍである。

ここで、第２のゲッタリング層１６ｊは、第１のゲッタリング層１２ｊより厚い。第２のゲッタリング層１６ｊの厚さは、２０００Å〜２μｍとするのが好ましい。第２のゲッタリング層１６ｊが２０００Åより薄くなると、図４（ｂ）に示す工程以降において加熱しても第２のゲッタリング層１６ｊが重金属汚染物質を十分にゲッタリングできなくなる可能性がある。第２のゲッタリング層１６ｊが２μｍより厚くなると、ＣＭＰ法により研磨して除去することが困難になる。

このようにして、図４（ｃ）に示すように、半導体基板１１における第１の側に、薄膜化された第１のゲッタリング層１２ｊと、第２のゲッタリング層１６ｊとが配された半導体装置１０ｊが得られる。

仮に、図４（ａ）に示す工程で第１のゲッタリング層１２（図１（ｃ）参照）を研磨せずに図１（ｈ）に示す工程までそのまま残しておく場合を考える。この場合、図４（ｂ）に示す工程で低温（第２の温度）での熱処理が行われる。このため、第１のゲッタリング層１２にゲッタリングされた重金属汚染物質のうち例えばＣｕのように低温でも拡散定数の大きい物質が第１のゲッタリング層１２から半導体基板１１へ拡散してしまう可能性がある。すなわち、第１のゲッタリング層１２は、高温熱処理時にゲッタリングした重金属汚染物質をその後の低温処理中に再放出する汚染源となってしまう。半導体基板１１に再放出された金属汚染物質は、そのまま半導体基板１１内に残留する可能性がある。半導体基板１１内に残留した金属汚染物質は、半導体装置の特性を悪化させる。

それに対して、本実施形態では、図４（ａ）に示す工程で第１のゲッタリング層１２を研磨することにより第１のゲッタリング層１２の一部を除去する。これにより、薄膜化された第１のゲッタリング層１２ｊがその後の低温処理中に再放出する重金属汚染物質の量は、研磨されない第１のゲッタリング層１２がその後の低温処理中に再放出する重金属汚染物質の量に比べて低減されている。さらに、薄膜化された第１のゲッタリング層１２ｊがその後の低温処理中に再放出した重金属汚染物質は、隣接して配された第２のゲッタリング層１６ｊに容易にトラップ（ゲッタリング）される。このため、薄膜化された第１のゲッタリング層１２ｊにより重金属汚染物質が半導体基板１１側に再放出されにくくなっている。

なお、第３実施形態を第２実施形態に適用しても良い。

以上の実施形態に示されるように、重金属汚染物質をゲッタリングさせた後に第１のゲッタリング層１２の少なくとも一部を除去すれば、ゲッタリングされた重金属汚染物質が半導体基板１１へ再放出されることを回避又は低減できる。

Claims

半導体基板における第１の側の面に第１のゲッタリング層を形成する第１の工程と、
前記第１の工程の後に、酸化雰囲気中で前記半導体基板を加熱することにより、前記半導体基板における前記第１の側と反対側の第２の側の面に酸化膜を形成する第２の工程と、
前記第２の工程の後に、前記第１のゲッタリング層の少なくとも一部を除去した構造を形成する第３の工程と、
前記第３の工程の後に、前記酸化膜の前記第２の側にポリシリコン層を形成するとともに前記構造の前記第１の側に第２のゲッタリング層をポリシリコンで形成する第４の工程と、
前記ポリシリコン層および前記酸化膜をパターニングすることにより、ＭＯＳトランジスタのゲート電極およびゲート酸化膜を形成する第５の工程と、
を含むことを特徴とする半導体装置の製造方法。
前記第３の工程では、前記第１のゲッタリング層が薄膜化されるように前記第１のゲッタリング層の一部を除去し、
前記第４の工程では、薄膜化された前記第１のゲッタリング層の前記第１の側の面に前記第２のゲッタリング層を形成する
ことを特徴とする請求項１に記載の半導体装置の製造方法。
前記第３の工程では、前記第１のゲッタリング層を研磨することにより前記第１のゲッタリング層を除去するとともに、前記半導体基板における前記第１の側の面を研磨することにより前記半導体基板における前記第１の側の面を平坦化し、
前記第４の工程では、前記半導体基板における前記研磨された前記第１の側の面に前記第２のゲッタリング層を形成する
ことを特徴とする請求項１に記載の半導体装置の製造方法。
前記第５の工程の後に、前記ＭＯＳトランジスタのソース領域及びドレイン領域を配すべき領域に開口を有するレジストパターンをマスクとして前記第２の側から前記半導体基板にイオン注入を行うことにより、前記ソース領域及び前記ドレイン領域を形成する第６の工程と、
前記第６の工程の後に、前記半導体基板を加熱する第７の工程と、
を含むことを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
半導体基板における第１の側の面に第１のゲッタリング層を形成する第１の工程と、
前記第１の工程の後に、酸化雰囲気中で前記半導体基板を加熱することにより、前記半導体基板における前記第１の側と反対側の第２の側の面に酸化膜を形成する第２の工程と、
前記第２の工程の後に、前記第１のゲッタリング層の少なくとも一部を除去した構造を形成する第３の工程と、
前記第３の工程の後に、前記酸化膜の前記第２の側にポリシリコン層を形成するとともに前記構造の前記第１の側に第２のゲッタリング層をポリシリコンで形成する第４の工程と、
前記ポリシリコン層および前記酸化膜をパターニングすることにより、光電変換部の電荷を転送すべき転送トランジスタのゲート電極およびゲート酸化膜を形成する第５の工程と、
前記第５の工程の後に、前記光電変換部を配すべき領域に開口を有するレジストパターンをマスクとして前記第２の側から前記半導体基板にイオン注入を行うことにより、前記光電変換部における電荷蓄積領域を形成する第６の工程と、
前記第６の工程の後に、前記半導体基板を加熱する第７の工程と、
を含むことを特徴とする光電変換装置の製造方法。
前記第３の工程では、前記第１のゲッタリング層が薄膜化されるように前記第１のゲッタリング層の一部を除去し、
前記第４の工程では、薄膜化された前記第１のゲッタリング層の前記第１の側の面に前記第２のゲッタリング層を形成する
ことを特徴とする請求項５に記載の光電変換装置の製造方法。
前記第３の工程では、前記第１のゲッタリング層を研磨することにより前記第１のゲッタリング層を除去するとともに、前記半導体基板における前記第１の側の面を研磨することにより前記半導体基板における前記第１の側の面を平坦化し、
前記第４の工程では、前記半導体基板における前記研磨された前記第１の側の面に前記第２のゲッタリング層を形成する
ことを特徴とする請求項５に記載の光電変換装置の製造方法。
半導体基板における第１の側の面に第１のゲッタリング層を形成する第１の工程と、
前記第１の工程の後に、酸化雰囲気中で前記半導体基板を加熱することにより、前記半導体基板における前記第１の側と反対側の第２の側の面に酸化膜を形成する第２の工程と、
前記第２の工程の後に、前記第１のゲッタリング層が薄膜化されるように前記第１のゲッタリング層の一部を除去する第３の工程と、
前記第３の工程の後に、前記酸化膜の前記第２の側にポリシリコン層を形成するとともに、薄膜化された前記第１のゲッタリング層の前記第１の側に第２のゲッタリング層をポリシリコンで形成する第４の工程と、
前記ポリシリコン層をパターニングすることにより、ＭＯＳトランジスタのゲート電極を形成する第５の工程と、
を含むことを特徴とする半導体装置の製造方法。
前記第５の工程の後に、前記ＭＯＳトランジスタのソース領域及びドレイン領域を配すべき領域に開口を有するレジストパターンをマスクとして前記第２の側から前記半導体基板にイオン注入を行うことにより、前記ソース領域及び前記ドレイン領域を形成する第６の工程と、
前記第６の工程の後に、前記半導体基板を加熱する第７の工程と、
を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
半導体基板における第１の側の面に第１のゲッタリング層を形成する第１の工程と、
前記第１の工程の後に、酸化雰囲気中で前記半導体基板を加熱することにより、前記半導体基板における前記第１の側と反対側の第２の側の面に酸化膜を形成する第２の工程と、
前記第２の工程の後に、前記第１のゲッタリング層が薄膜化されるように前記第１のゲッタリング層の一部を除去する第３の工程と、
前記第３の工程の後に、前記酸化膜の前記第２の側にポリシリコン層を形成するとともに、薄膜化された前記第１のゲッタリング層の前記第１の側に第２のゲッタリング層をポリシリコンで形成する第４の工程と、
前記ポリシリコン層をパターニングすることにより、光電変換部の電荷を転送すべき転送トランジスタのゲート電極を形成する第５の工程と、
を含むことを特徴とする光電変換装置の製造方法。
前記第５の工程の後に、前記光電変換部を配すべき領域に開口を有するレジストパターンをマスクとして前記第２の側から前記半導体基板にイオン注入を行うことにより、前記光電変換部における電荷蓄積領域を形成する第６の工程と、
前記第６の工程の後に、前記半導体基板を加熱する第７の工程と、
を含むことを特徴とする請求項１０に記載の光電変換装置の製造方法。