JP2010192794A - 固体撮像装置とその製造方法および撮像装置 - Google Patents

固体撮像装置とその製造方法および撮像装置 Download PDF

Info

Publication number
JP2010192794A
JP2010192794A JP2009037556A JP2009037556A JP2010192794A JP 2010192794 A JP2010192794 A JP 2010192794A JP 2009037556 A JP2009037556 A JP 2009037556A JP 2009037556 A JP2009037556 A JP 2009037556A JP 2010192794 A JP2010192794 A JP 2010192794A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
layer
silicon layer
unit
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009037556A
Other languages
English (en)
Other versions
JP5453832B2 (ja
Inventor
Chiaki Sakai
千秋 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009037556A priority Critical patent/JP5453832B2/ja
Priority to US12/658,714 priority patent/US8294185B2/en
Priority to CN201010114726XA priority patent/CN101814516B/zh
Publication of JP2010192794A publication Critical patent/JP2010192794A/ja
Priority to US13/586,345 priority patent/US8383446B2/en
Application granted granted Critical
Publication of JP5453832B2 publication Critical patent/JP5453832B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Abstract

【課題】本発明は、ＳＯＩ基板等のシリコン層を用いた固体撮像装置において、そのシリコン層の汚染金属をゲッタリングすることを可能にする。
【解決手段】シリコン層１１の裏面側から入射光を受光して光電変換する光電変換部１２と、前記シリコン層１１の表面側に前記光電変換部１２で生成された信号電荷を出力する画素トランジスタ部１３を有し、前記シリコン層１１の表面側で平面レイアウト上前記光電変換部１２にオーバラップする位置に応力を有するゲッタリング層１６を有する。
【選択図】図１

Description

本発明は、固体撮像装置とその製造方法、およびその固体撮像装置を用いた撮像装置に関するものである。
固体撮像装置の新たな構造として、画素トランジスタや周辺回路部、および配線層が形成されている面とは反対側の面から入射光を受光する、いわゆる裏面照射型イメージセンサが提案されている（例えば、特許文献１参照）。
本構造は、配線層による入射光のケラレ現象が回避されるので、入射光の量子効率を改善できる。
一方、受光部に対して配線層が形成されている側から入射光を取り込む従来構造のイメージセンサでは、受光部の光入射面上方での入射光の減衰を抑えるべく、透過すべき波長域の透過率を確保することが不可欠であるため、適用材料に制約を受けていた。
これに対し、裏面照射型イメージセンサでは、その構造から、配線領域を形成する層が実動作時には受光部に対して裏面（背面）側に位置する状態となり、上記適用材料の制約が完全に払拭される利点を有する。
一方、裏面照射型イメージセンサ用の基板技術としては、ＳＯＩ（Silicon on Insulator）基板の適用が有力である。
具体的なＳＯＩ基板の構成の一例としては、ベース基板上に酸化シリコン層を介して活性層となる数μｍの厚さの単結晶シリコン層が形成されたものがある。上記酸化シリコン層は、上記裏面照射型イメージセンサを形成する際に、ベース基板を除去する際の選択性が確保される。
イメージセンサは、アナログデバイス故、膜厚／線幅加工寸法のバラつきやＰＩＤ、そして結晶品質等によって撮像特性が強く影響されることがわかっている。
その中でも、特にノイズ成分の低減化の要求は強く、高品位の結晶確保に加えてウエハプロセス工程における金属汚染の抑制が極めて重要な要件となっている。
しかしながら、上述した様に活性層が数μｍの厚さの単結晶シリコン層で形成されているＳＯＩ基板では、光電変換に寄与する無欠陥領域、すなわち、ＤＺ（Denuded Zone）層が活性層のほとんどを占め、ゲッタリング層を形成する余地が無い。
よって、イメージセンサの宿命とも言える、金属汚染起因によるノイズ成分の抑制が極めて困難な状況となっている。
次に、ゲッタリング技術の具体例な説明をする。
一般的に、ゲッタリングサイトは特性劣化を懸念して、素子が形成される活性層から離された領域に形成される。具体的にはシリコン（Ｓｉ）基板の裏面、もしくは活性層から数十μｍ離れた基板内部等に形成される。
そして製造プロセス中の熱処理時において期待される拡散現象によって、汚染種をゲッタリングサイトに至らしめて捕獲されることが要件となる。
また、手法によってはゲッタリングサイト形成を決定する条件（汚染種、結晶欠陥）が熱処理によって拡大（再分布）する現象の考慮が不可欠となる。
ＳＯＩ基板では上記制約を受け、従来構造のイメージセンサにおいて適用が可能であった。複数のゲッタリング技術が適用困難と判断されている。
図１６に示すように、ゲッタリング技術には、イントリンシックゲッタリング（ＩＧ）法とエクストリンシックゲッタリング（ＥＧ）法がある。
イントリンシックゲッタリング法は、シリコン（Ｓｉ）基板中に過飽和（１×１０18ｃｍ-3）に存在する酸素を析出させＳｉＯ2析出物、転位、積層欠陥等をゲッターシンクとしてウエハ内部のみに形成させる方法である。ウエハ表面は、酸素を外方拡散させることにより無欠陥領域(ＤＺ層)を形成して、その中に素子を作り込む。
エクストリンシックゲッタリング法には、リン（Ｐ）拡散を用いるリンゲッター法がある。これは、不純物であるリン（Ｐ）を高濃度に拡散して形成されたミスフィット転位をゲッターシンクとする方法である。
また、異種膜を形成する方法がある。この方法は、シリコン（Ｓｉ）基板とは異なるポリシリコンや窒化シリコン（Ｓｉ3Ｎ4）膜の応力歪をゲッターシンクとする方法である。
また、イオン注入またはレーザー照射による方法がある。この方法は、イオン注入またはレーザー照射によるダメージで形成されるクラック、転位、積層欠陥等をゲッターシンクとする方法である。いわゆる、炭素ゲッターはここに分類される。
さらに、塩酸ゲッター法がある。この方法は、塩素（Ｃｌ）を含むガス中で熱処理し、ウエハ中の重金属を揮発性塩化物に変えて、ウエハ中から除去する方法である。
上記リンゲッター法では、活性層から高精度で離れた領域に形成する制御性、汚染種を捕獲するための熱処理時における再分布等の課題が挙げられ、現時点では固体撮像装置の基板のゲッタリングに採用することが困難と判断される。
さらに、塩酸ゲッター法は、ゲッタリング効果が一過性であることから、固体撮像装置の基板のゲッタリングに採用することが困難と判断される。また、イオン注入法／レーザー照射法は、汚染物質の再分布の懸念が本質的に存在するため、固体撮像装置の基板に採用することが困難と判断される。
一方、金属汚染種に対して優れたゲッタリングが可能とされるカーボンゲッター法に関し、選択的に形成する提案がなされている（例えば、特許文献２参照）。しかしながら、この方法は、図１７に示すように、炭素（Ｃ）のゲッタリングサイトを形成した後の熱処理によって、炭素（Ｃ）が拡散、再分布する影響が否定できず、微細化の妨げとなる。
さらに、ＳＯＩ基板では、活性層のシリコン層とベース基板との間に熱酸化法によって形成された酸化シリコン膜が存在する。この酸化シリコン膜の存在によって、ベース基板側にゲッタリングサイトを形成した場合、酸化シリコン膜中でも拡散する銅のような金属元素を除き、金属汚染種の拡散や捕獲（ゲッタリング）が酸化シリコン膜によって阻害される制約を伴う。
以上説明したように、ＳＯＩ基板を採用した固体撮像装置（例えば、裏面照射型イメージセンサ）に対する効果的なゲッタリング技術が現時点で確立していない。
特開２００３-０３１７８５号公報 特開２００５-２９４７０５号公報
解決しようとする問題点は、ＳＯＩ基板を採用した固体撮像装置のシリコン層の効果的なゲッタリング方法が見出だせていない点である。
本発明は、ＳＯＩ基板等のシリコン層を用いた固体撮像装置において、そのシリコン層の汚染金属をゲッタリングすることを可能にする。
本発明の固体撮像装置は、シリコン層の裏面側から入射光を受光して光電変換する光電変換部と、前記シリコン層の表面側に前記光電変換部で生成された信号電荷を出力する画素トランジスタ部を有し、前記シリコン層の表面側で平面レイアウト上前記光電変換部にオーバラップする位置に応力を有するゲッタリング層を有する。
上記固体撮像装置では、シリコン層の光入射側の裏面とは反対側の表面で、かつ光電変換部にオーバラップする位置に、応力を有するゲッタリング層が形成されているので、ゲッタリング層の応力によってシリコン層にひずみが与えられる。その歪が与えられて形成される歪層がゲッタリングサイトとして機能し、効果的にシリコン層内の例えば金属不純物をゲッタリングする。
本発明の固体撮像装置の製造方法（第１製造方法）は、シリコン層に、入射光を受光して光電変換する光電変換部、前記光電変換部で生成された信号電荷を出力する画素トランジスタ部、および前記光電変換部と前記画素トランジスタ部を有する画素部の周辺に形成される周辺回路部を形成する工程を有し、前記工程の前に、前記シリコン層の表面に第１絶縁膜を形成する工程と、前記第１絶縁膜の前記光電変換部が形成される領域とオーバラップする位置に前記シリコン層が露出する開口部を形成する工程と、前記開口部内を含む前記第１絶縁膜上に応力を有するゲッタリング形成層を形成する工程と、前記シリコン層に前記光電変換部、画素トランジスタ部および前記周辺回路部を分離する素子分離溝を形成した後、前記素子分離溝が埋め込まれる第２絶縁膜を前記ゲッタリング形成層上に形成する工程と、前記ゲッタリング形成層上の余剰な上記第２絶縁膜を除去して前記素子分離溝内に残した前記第２絶縁膜で素子分離領域を形成する工程と、前記ゲッタリング形成層を前記開口部内に残すパターニングをしてゲッタリング層を形成する工程と、固体撮像装置の製造方法。
上記第１製造方法では、光電変換部が形成される領域とオーバラップする位置にシリコン層が露出する開口部を形成し、その開口部に応力を有するゲッタリング形成層でゲッタリング層が形成される。これによって、ゲッタリング層の応力によってシリコン層にひずみが与えられる。その歪が与えられて形成される歪層がゲッタリングサイトとして機能し、効果的にシリコン層内の例えば金属不純物をゲッタリングする。
本発明の固体撮像装置の製造方法（第２製造方法）は、シリコン層に、入射光を光電変換して信号電荷を得る光電変換部を形成する工程と、前記シリコン層に、前記光電変換部で生成された信号電荷を出力する画素トランジスタ部、および前記光電変換部と前記画素トランジスタ部を有する画素部の周辺に形成される周辺回路部を形成する工程を有し、前記画素トランジスタ部のトランジスタもしくは前記周辺回路部のトランジスタのいずれかのゲート絶縁膜を前記シリコン層の表面に形成した後、前記ゲート絶縁膜の前記光電変換部が形成される領域とオーバラップする位置に前記シリコン層が露出する開口部を形成する工程と、前記開口部内を含む前記ゲート絶縁膜上に応力を有するゲッタリング層を兼用するゲート電極形成膜を形成する工程と、前記ゲート電極形成膜で前記画素トランジスタ部および前記周辺回路部のゲート電極を形成するともに、前記ゲート電極形成膜を前記開口部内に残すパターニングをしてゲッタリング層を形成する工程を有する。
上記第２製造方法では、光電変換部が形成される領域とオーバラップする位置にシリコン層が露出する開口部を形成し、その開口部に応力を有するゲッタリング層が形成される。これによって、ゲッタリング層の応力によってシリコン層にひずみが与えられる。その歪が与えられて形成される歪層がゲッタリングサイトとして機能し、効果的にシリコン層内の例えば金属不純物をゲッタリングする。
本発明の固体撮像装置の製造方法（第３製造方法）は、シリコン層に、入射光を光電変換して信号電荷を得る光電変換部を形成する工程と、前記シリコン層に、前記光電変換部で生成された信号電荷を出力する画素トランジスタ部、および前記光電変換部と前記画素トランジスタ部を有する画素部の周辺に形成される周辺回路部を形成する工程を有し、前記シリコン層上に、ゲート絶縁膜を介して、前記画素トランジスタ部のトランジスタおよび前記周辺回路部のトランジスタのゲート電極を形成する工程の後、前記ゲート電極の側壁にサイドウォールを形成する工程は、前記シリコン層上に前記ゲート電極を被覆するサイドウォール形成膜を形成する工程と、前記ゲート絶縁膜および前記サイドウォール形成膜の前記光電変換部が形成される領域とオーバラップする位置に前記シリコン層が露出する開口部を形成する工程と、前記開口部底部の前記シリコン層表面に、応力を有するゲッタリング層を形成する工程を有する。
上記第３製造方法では、光電変換部が形成される領域とオーバラップする位置にシリコン層が露出する開口部を形成し、その開口部に応力を有するゲッタリング層が形成される。これによって、ゲッタリング層の応力によってシリコン層にひずみが与えられる。その歪が与えられて形成される歪層がゲッタリングサイトとして機能し、効果的にシリコン層内の例えば金属不純物をゲッタリングする。
本発明の固体撮像装置の製造方法（第４製造方法）は、シリコン層に、入射光を光電変換して信号電荷を得る光電変換部を形成する工程と、前記シリコン層に、前記光電変換部で生成された信号電荷を出力する画素トランジスタ部、および前記光電変換部と前記画素トランジスタ部を有する画素部の周辺に形成される周辺回路部を形成する工程を有し、前記シリコン層上に、ゲート絶縁膜を介して形成されたゲート電極形成膜で、前記画素トランジスタ部のトランジスタおよび前記周辺回路部のトランジスタのゲート電極を形成する工程で、前記光電変換部が形成される領域とオーバラップする前記ゲート絶縁膜上の位置に前記ゲート電極形成膜で応力を有するゲッタリング層を形成し、その後、前記ゲート電極および前記ゲッタリング層を被覆する絶縁膜を形成する工程と、前記絶縁膜を貫通して前記ゲート電極および前記ゲッタリング層に通じる電極を形成する工程を有する。
上記第４製造方法では、光電変換部が形成される領域とオーバラップするゲート絶縁膜上の位置にゲート電極形成膜で応力を有するゲッタリング層が形成される。これによって、ゲッタリング層の応力によってシリコン層にひずみが与えられる。その歪が与えられて形成される歪層がゲッタリングサイトとして機能し、効果的にシリコン層内の例えば金属不純物をゲッタリングする。
本発明の撮像装置は、入射光を集光する集光光学部と、前記集光光学部で集光した光を受光して光電変換する固体撮像装置を有する撮像部と、光電変換された信号を処理する信号処理部を有し、前記固体撮像装置は、シリコン層の裏面側から入射光を受光して光電変換する光電変換部と、前記シリコン層の表面側に前記光電変換部で生成された信号電荷を出力する画素トランジスタ部を有し、前記シリコン層の表面側で平面レイアウト上前記光電変換部にオーバラップする位置に応力を有するゲッタリング層を有する。
上記撮像装置では、撮像部の用いられている固体撮像装置は、光電変換部が形成されているシリコン層の光入射側とは反対側の表面に応力を有するゲッタリング層が形成されている。これによって、光電変換部が形成されているシリコン層の金属汚染がシリコン層の光入射側とは反対側にゲッタリングされるので、光電変換部が形成されている領域から汚染物質である金属が除去される。このため、金属汚染によるノイズ発生が抑制される。
本発明の固体撮像装置は、光電変換部が形成されるシリコン層にゲッタリングサイトが形成されるため、シリコン層内の金属不純物をゲッタリングサイトにゲッタリングすることができるので、金属不純物によるノイズ発生が抑制できるという利点がある。よって、高画質な撮像画像を得ることができる。
本発明の固体撮像装置の製造方法は、光電変換部を形成するシリコン層にゲッタリングサイトが形成されるため、シリコン層内の金属不純物をゲッタリングサイトにゲッタリングすることができるので、金属不純物によるノイズ発生が抑制できるという利点がある。よって、高画質な撮像画像を得ることができる。
本発明の撮像装置は、撮像部に用いられる固体撮像装置が金属汚染によるノイズ発生が抑制されるので、その固体撮像装置はノイズの少ない画像が得られるため、高画質な撮影画像が得られるという利点がある。
第１実施の形態に係る固体撮像装置の構成の一例を示した概略構成断面図である。 第２実施の形態に係る固体撮像装置の構成の一例を示した概略構成断面図である。 第３実施の形態に係る固体撮像装置の製造方法の第１例を示した製造工程断面図である。 第３実施の形態に係る固体撮像装置の製造方法の第１例を示した製造工程断面図である。 第３実施の形態に係る固体撮像装置の製造方法の第２例を示した製造工程断面図である。 第３実施の形態に係る固体撮像装置の製造方法の第２例を示した製造工程断面図である。 第３実施の形態に係る固体撮像装置の製造方法の第３例を示した製造工程断面図である。 第３実施の形態に係る固体撮像装置の製造方法の第３例を示した製造工程断面図である。 第４実施の形態に係る固体撮像装置の製造方法の一例を示した製造工程断面図である。 第４実施の形態に係る固体撮像装置の製造方法の一例を示した製造工程断面図である。 ＳＯＩ基板を用いた本発明に係る裏面照射型の固体撮像装置の製造方法の一例を示した製造工程断面図である。 エピタキシャル成長基板を用いた本発明に係る裏面照射型の固体撮像装置の製造方法の一例を示した製造工程断面図である。 本発明の第５実施の形態に係る撮像装置の構成の一例を示したブロック図である。 本発明の固体撮像装置におけるゲッタリング層と光電変換部の位置関係の一例を示した平面レイアウト図である。 本発明の固体撮像装置におけるゲッタリング層と光電変換部の位置関係の一例を示した平面レイアウト図である。 ゲッタリング技術の説明図である。 炭素の拡散係数と温度との関係図である。
以下、発明を実施するための最良の形態（以下、実施の形態とする）について説明する。
＜１．第１の実施の形態＞
［固体撮像装置の構成の一例］
本発明の第１実施の形態に係る固体撮像装置の構成の一例を、図１の概略構成断面図によって説明する。
図１に示すように、シリコン層１１には、裏面側から受光した入射光を光電変換して信号電荷を得る光電変換部１２が形成されている。このシリコン層１１の表面側には、上記光電変換部１２で生成された信号電荷を出力する画素トランジスタ部１３が形成されている。また、上記光電変換部１２と上記画素トランジスタ部１３を有する画素部の周辺に形成された周辺回路部１４が形成されている。そして、上記光電変換部１２と上記画素トランジスタ部１３と上記周辺回路部１４を電気的に分離する素子分離領域１５が形成されている。
上記シリコン層１１には、例えば通常のＳＯＩ基板のシリコン層が用いられている。上記光電変換部１２は、Ｎ型領域１２Ｎとその上層に形成されたＰ+型領域１２Ｐから構成されている。
上記素子分離領域１５は、例えばＳＴＩ（Shallow Trench Isolation）構造となっている。また、画素部の素子分離領域１５は、Ｐ型拡散層１５Ｐとその上部に形成された絶縁膜（例えば酸化シリコン膜）１５Ｉで形成されている。この絶縁膜１５Ｉの深さは、周辺回路部１４に形成された素子分離領域１５の深さより浅く形成されている。
さらに、上記シリコン層１１の表面側には、平面レイアウト上、上記光電変換部１２にオーバラップする位置に応力を有するゲッタリング層（エクストリンシックゲッタリング層）１６を有している。
このゲッタリング層１６は、上記シリコン層１１表面に直接形成されている。
例えば、上記ゲッタリング層１６は、上記シリコン層１１表面に絶縁膜３１が形成されている場合には、その絶縁膜３１に形成された開口部３２を通して形成されている。例えば、上記絶縁膜３１は、例えば、上記画素トランジスタ部１３のゲート絶縁膜もしくは上記周辺回路部１４のゲート絶縁膜で形成されている。または、上記画素トランジスタ部１３のゲート絶縁膜もしくは上記周辺回路部１４のゲート絶縁膜と、各ゲート電極の側壁にサイドウォールを形成する絶縁膜で形成されていてもよい。または、他の用途の絶縁膜、例えばトランジスタ等を被覆して保護する保護膜を含んでいてもよい。
上記ゲッタリング層１６は、例えば、ポリシリコン膜、窒化シリコン膜等で形成されている。上記ポリシリコン膜や窒化シリコン膜の場合、減圧ＣＶＤ法により成膜された膜が好ましい。
上記減圧ＣＶＤ法によって成膜されたポリシリコン膜は、例えば、膜厚が５００ｎｍの場合、真性応力値が−２００ＭＰａ程度となる。また、減圧ＣＶＤ法によって成膜された窒化シリコン膜は、例えば、膜厚が３００ｎｍの場合、真性応力値が＋１ＧＰａ程度となる。
したがって、上記ポリシリコン膜もしくは窒化シリコン膜は、引張応力もしくは圧縮応力を有する膜になる。
また、上記ゲッタリング層１６は、減圧ＣＶＤ法によって成膜されたアモルファスシリコン膜であってもよい。
さらには、上記ゲッタリング層１６は、金属膜であってもよい。例えば、タングステン膜、タンタル膜を用いる。これらの膜は、例えば、単結晶シリコン（Ｓｉ）中の拡散係数が銅やコバルト、ニッケル等よりも数桁以上低く、また、モリブデン、チタン、クロム、ニッケル、ルテニウム等の拡散係数よりも低い。したがって、タングステンやタンタルが単結晶シリコン中に拡散することはほとんどないといえる。
このように、上記ゲッタリング層１６には、耐熱性に優れかつ拡散係数が小さく金属汚染の懸念を伴わない材料が適用できる。
また、上記ゲッタリング層１６の膜厚は、シリコン層１１表面に対する応力印加の観点から厚膜に形成されていることが好ましい。しかしながら、シリコン層１１にクラックが発生する問題や、ゲッタリング層１６の自己破壊が発生する問題等の制約や、ゲッタリング層１６上に積層される配線層等の積層構造上の高さの制約から、上記の膜厚以下とすることが好ましい。すなわち、減圧ＣＶＤ法によって成膜されたポリシリコン膜は５００ｎｍ以下の膜厚とし、減圧ＣＶＤ法によって成膜された窒化シリコン膜は３００ｎｍ以下の膜厚とする。
上記画素トランジスタ部１３は、例えば、上記光電変換部１２から信号電荷を読み出す転送ゲートＴＧを有する転送トランジスタＴＲが形成されている。また、読み出した信号電荷を増幅して出力する、例えば、リセットトランジスタ、増幅トランジスタ、選択トランジスタの画素トランジスタ群が形成されている。図面では、代表して、そのうちの一つのトランジスタ、例えば増幅トランジスタＡｍｐを示した。上記説明では、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、選択トランジスタの４トランジスタ構成としたが、３トランジスタ構成であってもよい。
また、図示はしていないが、例えば、リセットトランジスタ、増幅トランジスタおよび選択トランジスタの画素トランジスタ群が二つの光電変換部の共通の画素トランジスタとなっていてもよい。もしくは上記トランジスタ群が四つの光電変換部の共通の画素トランジスタとなっていてもよい。
一方、周辺回路部１４にも、トランジスタ１７が形成されている。図面では、代表して一つのトランジスタしか描いていないが、例えば、ＮＭＯＳトランジスタとＰＭＯＳトランジスタを用いた複数のトランジスタで構成されている。この周辺回路部１４は、例えば、ＣＭＯＳイメージセンサの場合、制御信号線を独立に制御する駆動回路、画素用垂直走査回路、タイミング発生回路、水平走査回路等を構成している。
また、図示はしていないが、上記画素トランジスタ部１３、周辺回路部１４が形成されている上記シリコン層１１の表面側には、保護膜４９が形成され、さらに層間絶縁膜を介して複数層の配線層が形成されている。その最上層の層間絶縁膜は表面が平坦化されていて、その表面に、例えば支持基板が張り合わされている。一方、上記シリコン層１１の裏面側には、保護膜４７が形成され、上記光電変換部１２に入射光が透過する位置にカラーフィルターが形成され、その上部に上記光電変換部１２に入射光を導くマイクロレンズが形成されている。このように、固体撮像装置１が形成されている。
上記固体撮像装置１では、シリコン層１１の光入射側の裏面とは反対側の表面で、かつ光電変換部１２にオーバラップする位置に、応力を有するゲッタリング層１６が形成されているので、ゲッタリング層１６の応力によってシリコン層１１に歪が与えられる。その歪が与えられて形成される歪層がゲッタリングサイトとして機能し、効果的にシリコン層１１内の例えば金属不純物をゲッタリングする。
また、ゲッタリング層１６がシリコン層１１表面に直接形成されているので、ゲッタリング層１６の応力が直接シリコン層１１に伝えることができる。そのため、ゲッタリング層１６中の応力を、損失を少なくしてシリコン層１１に伝えて、シリコン層１１にゲッタリングサイトとなる歪を与えることができる。
また、上記ゲッタリング層１６は、光電変換部１２の入射光が入射される側とは反対側のシリコン層１１の表面に形成されることから、ゲッタリング層１６の光学特性は問われない。したがって、遮光性を有する金属膜を用いることも可能になっている。すなわち、ゲッタリング層１６に入射光が吸収されないので、光電変換部の量子（光電変換）効率を向上させることができる。よって、固体撮像装置１の感度を向上させることができる。
また、ゲッタリングサイトの形成はゲッタリング層１６が有する応力によるものであるから、ゲッタリングサイトにゲッタリングに用いる不純物が存在しなくともよい。したがって、金属不純物のゲッタリングに不可欠な長時間の熱処理時において、上記ゲッタリングに用いる不純物の再分布を発生することがなくなる。さらに、シリコン層１１内の限られた領域にゲッタリングサイトを形成することが可能となり、光電変換部１２を伴う空乏層領域を最大限に広い範囲に確保することが可能となる。よって、光電変換部１２を広い範囲に形成することで感度を向上させることができる。また、特性変動の抑制に寄与することができる。
＜２．第２の実施の形態＞
［固体撮像装置の構成の一例］
本発明の第２実施の形態に係る固体撮像装置の構成の一例を、図２の概略構成断面図によって説明する。
図２に示すように、シリコン層１１には、裏面側から受光した入射光を光電変換して信号電荷を得る光電変換部１２が形成されている。このシリコン層１１の表面側には、上記光電変換部１２で生成された信号電荷を出力する画素トランジスタ部１３が形成されている。また、上記光電変換部１２と上記画素トランジスタ部１３を有する画素部の周辺に形成された周辺回路部１４が形成されている。そして、上記光電変換部１２と上記画素トランジスタ部１３と上記周辺回路部１４を電気的に分離する素子分離領域１５が形成されている。
上記シリコン層１１には、例えば通常のＳＯＩ基板のシリコン層が用いられている。上記光電変換部１２は、Ｎ型領域１２Ｎとその上層に形成されたＰ+型領域１２Ｐから構成されている。
上記素子分離領域１５は、例えばＳＴＩ（Shallow Trench Isolation）構造となっている。また、画素部の素子分離領域１５は、Ｐ型拡散層１５Ｐとその上部に形成された絶縁膜（例えば酸化シリコン膜）１５Ｉで形成されている。この絶縁膜１５Ｉの深さは、周辺回路部１４に形成された素子分離領域１５の深さより浅く形成されている。
さらに、上記シリコン層１１の表面側には、平面レイアウト上、上記光電変換部１２にオーバラップする位置に、ゲート絶縁膜２１を介して、応力を有するゲッタリング層（エクストリンシックゲッタリング層）１６が形成されている。
上記ゲート絶縁膜２１は、上記画素トランジスタ部１３のトランジスタのゲート絶縁膜、もしくは上記周辺回路部１４のトランジスタのゲート絶縁膜のいずれかと同一層のゲート絶縁膜で形成されている。
したがって、上記ゲッタリング層１６は、例えば、上記画素トランジスタ部１３のトランジスタ（例えば、増幅トランジスタＡｍｐ）のゲート電極５４もしくは上記周辺回路部１４のトランジスタ１７のゲート電極１９と同一層のポリシリコン膜で形成されている。上記ポリシリコン膜の場合、減圧ＣＶＤ法により成膜されたポリシリコン膜が好ましい。
上記減圧ＣＶＤ法によって成膜されたポリシリコン膜は、例えば、膜厚が５００ｎｍの場合、真性応力値が−２００ＭＰａ程度となる。
また、上記ゲッタリング層１６は、減圧ＣＶＤ法によって成膜されたアモルファスシリコン膜であってもよい。
さらに、上記ゲッタリング層１６は、金属膜であってもよい。例えば、周辺回路部１４のゲート電極１９がタングステン膜、タンタル膜等の金属膜で形成されている場合、この金属膜を用いる。これらの膜は、例えば、単結晶シリコン（Ｓｉ）中の拡散係数が銅やコバルト、ニッケル等よりも数桁以上低く、また、モリブデン、チタン、クロム、ニッケル、ルテニウム等の拡散係数よりも低い。したがって、タングステンやタンタルが単結晶シリコン中に拡散することはほとんどないといえる。
このように、上記ゲッタリング層１６には、耐熱性に優れかつ拡散係数が小さく金属汚染の懸念を伴わない導電性材料全てが適用できる。
また、上記ゲッタリング層１６の膜厚は、シリコン層１１表面に対する応力印加の観点から膜厚を厚く形成することが好ましい。しかしながら、ゲート電極と同一層で形成される場合、ゲート電極と同等の膜厚とする。
上記ゲッタリング層１６には、例えば、負電圧を印加するための電極１８が接続されている。また、転送ゲートＴＧ、ゲート電極５４、１９等にも電極７２、７３、７４が接続されている。
上記画素トランジスタ部１３は、例えば、上記光電変換部１２から信号電荷を読み出す転送ゲートＴＧを有する転送トランジスタＴＲが形成されている。また、読み出した信号電荷を増幅して出力する、例えば、リセットトランジスタ、増幅トランジスタ、選択トランジスタの画素トランジスタ群が形成されている。図面では、代表して、そのうちの一つのトランジスタ、例えば増幅トランジスタＡｍｐを示した。上記説明では、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、選択トランジスタの４トランジスタ構成を示したが、３トランジスタ構成となっている場合もある。
また、図示はしていないが、例えば、リセットトランジスタ、増幅トランジスタおよび選択トランジスタの画素トランジスタ群が二つの光電変換部の共通の画素トランジスタとなっていてもよい。もしくは上記トランジスタ群が四つの光電変換部の共通の画素トランジスタとなっていてもよい。
一方、周辺回路部１４にも、トランジスタ１７が形成されている。図面では、代表して一つのトランジスタしか描いていないが、例えば、ＮＭＯＳトランジスタとＰＭＯＳトランジスタを用いた複数のトランジスタで構成されている。この周辺回路部１４は、例えば、ＣＭＯＳイメージセンサの場合、制御信号線を独立に制御する駆動回路、画素用垂直走査回路、タイミング発生回路、水平走査回路等を構成している。
さらに、図示はしていないが、上記画素トランジスタ部１３、周辺回路部１４が形成されている上記シリコン層１１の表面側には、保護膜４９が形成され、さらに層間絶縁膜を介して複数層の配線層が形成されている。上記電極１８は、この層間絶縁膜の下層５０に形成されている。この層間絶縁膜の最上層の表面が平坦化されていて、その表面に、例えば支持基板が張り合わされている。さらに、上記シリコン層１１の裏面側には、保護膜４７が形成され、さらに上記光電変換部１２に入射光が透過する位置にカラーフィルターが形成され、さらに光電変換部１２に入射光を導くマイクロレンズが形成されている。このように、固体撮像装置２が形成されている。
上記固体撮像装置２では、シリコン層１１の光入射側の裏面とは反対側の表面で、かつ光電変換部１２にオーバラップする位置に、応力を有するゲッタリング層１６が形成されているので、ゲッタリング層１６の応力によってシリコン層１１に歪が与えられる。その歪が与えられて形成される歪層がゲッタリングサイトとして機能し、効果的にシリコン層１１内の例えば金属不純物をゲッタリングする。
また、上記ゲッタリング層１６には、負電圧を印加するための電極１８が接続されている。この電極１８によってゲッタリング層１６に負電位が印加されると、ゲッタリング層１６近傍のシリコン層１１に正孔を電気的に集めることが可能になって、ホール蓄積層（ホールアキュミレーション層）が形成される。このホール蓄積層が形成されることによって、光電変換部１１の白点が抑制され、また暗電流の発生が抑制される。ゲッタリング層１６には、１．１Ｖ〜１．２Ｖ程度を印加すれば十分である。
また、上記ゲッタリング層１６は、光電変換部１２の入射光が入射される側とは反対側のシリコン層１１の表面に形成されることから、ゲッタリング層１６の光学特性は問われない。したがって、遮光性を有する金属膜を用いることも可能になっている。
また、ゲッタリングサイトの形成はゲッタリング層１６が有する応力によるものであるから、ゲッタリングサイトにゲッタリングに用いる不純物が存在しなくともよい。したがって、金属不純物のゲッタリングに不可欠な長時間の熱処理を行っても、上記ゲッタリングに用いる不純物がないので、その再分布を発生することがなくなる。
＜３．第３の実施の形態＞
［固体撮像装置の製造方法の第１例］
本発明の第３実施の形態に係る固体撮像装置の製造方法の第１例を、図３および図４の製造工程断面図によって説明する。
固体撮像装置の製造方法の第１例（第１製造方法）では、シリコン基板からなるシリコン層に、入射光を受光して光電変換する光電変換部、上記光電変換部で生成された信号電荷を出力する画素トランジスタ部を形成する。それとともに、上記光電変換部と上記画素トランジスタ部を有する画素部の周辺に形成される周辺回路部を形成する。
上記、光電変換部、画素トランジスタ部、周辺回路部を形成する前に、図３（１）に示すように、シリコン基板からなるシリコン層１１の表面に第１絶縁膜４１を形成する。この第１絶縁膜４１は、例えば酸化シリコン膜で形成され、例えばイオン注入のバッファ層である。もしくは、素子分離領域を形成する際の犠牲膜である。
次いで、上記第１絶縁膜４１の上記光電変換部が形成される領域とオーバラップする位置に上記シリコン層１１が露出する開口部４２を形成する。
次に、上記開口部４２内を含む上記第１絶縁膜４１上に応力を有するゲッタリング形成層４３を形成する。例えば、上記第１絶縁膜４１は、例えば、ＴＥＯＳを原料ガスに用いたプラズマＣＶＤ法により酸化シリコン膜で形成される。また、上記ゲッタリング形成層４３は、減圧ＣＶＤ法による窒化シリコン膜で形成される。例えば、減圧ＣＶＤ法による窒化シリコン膜は、例えば、膜厚が３００ｎｍの場合、真性応力値が＋１ＧＰａ程度となる。
次に、図３（２）に示すように、通常のレジスト塗布技術およびリソグラフィー技術によって、上記ゲッタリング形成層４３上に、素子分離溝を形成する際に用いるレジストマスクＰＲを形成する。
ついで、上記レジストマスクＰＲをエッチングマスクに用いて、上記シリコン層１１に上記光電変換部、画素トランジスタ部および上記周辺回路部を分離する素子分離溝４４を形成する。その後、上記レジストマスクＰＲを除去する。図面では、レジストマスクＰＲを除去する直前の状態を示した。
次に、図３（３）に示すように、上記素子分離溝４４の内壁酸化をした後、上記素子分離溝４４が埋め込まれる第２絶縁膜４５を上記ゲッタリング形成層４３上に形成する。
上記ゲッタリング形成層４３上の余剰な上記第２絶縁膜４５を除去して上記素子分離溝４４内に残した上記第２絶縁膜４５で素子分離領域１５を形成する。
さらに、通常のレジストマスク（図示せず）を用いてエッチング加工によって、上記ゲッタリング形成層４３を上記開口部４２内に残すパターニングをしてゲッタリング層（エクストリンシックゲッタリング層）１６を形成する。
その後、図４（４）に示すように、上記シリコン層１１に光電変換部１２を形成する。この光電変換部１２の形成工程は、上記ゲッタリング層１６を形成する工程の前、例えば、第１絶縁膜４１を形成する前もしくは形成した後で開口部４２を形成する前に行うことも可能である。さらに、上記シリコン層１１に、画素トランジスタ部１３の転送ゲートＴＧ、リセットトランジスタ（図示せず）、増幅トランジスタＡｍｐ、選択トランジスタ（図示せず）、周辺回路部１４のトランジスタ１７等を形成する。
さらに、図示はしていないが、上記画素トランジスタ部１３、周辺回路部１４が形成されている上記シリコン層１１の表面側には、保護膜４９が形成され、さらに層間絶縁膜を介して複数層の配線層を形成する。その最上層の層間絶縁膜は表面を平坦化して、その表面に、例えば支持基板を張り合わせる。さらに、上記シリコン層１１の裏面側には、保護膜４７を形成し、上記光電変換部１２に入射光が透過する位置にカラーフィルターを形成し、光電変換部１２に入射光を導くマイクロレンズを形成する。このように、固体撮像装置１を形成する。
上記第１製造方法では、光電変換部１２が形成される領域とオーバラップする位置にシリコン層１１が露出する開口部４２を形成し、その開口部４２に応力を有するゲッタリング形成層４３でゲッタリング層１６が形成される。これによって、ゲッタリング層１６の応力によってシリコン層１１に歪が与えられる。その歪が与えられて形成される歪層がゲッタリングサイトとして機能し、効果的にシリコン層１１内の例えば金属不純物をゲッタリングする。
また、ゲッタリング層１６が素子分離領域１５を形成する第２絶縁膜４５を除去するときにストッパとなる。すなわち、素子分離領域１５を形成する際のストッパ層をゲッタリング層１６と共用することができる。
さらに、ゲッタリング層１６を形成した後に、例えば、炉体を用いた不純物導入工程やアニール工程が加わるので、シリコン層１１中の金属不純物の拡散によるゲッタリング効果の増大が期待できる。
［固体撮像装置の製造方法の第２例］
本発明の第３実施の形態に係る固体撮像装置の製造方法の第２例を、図５および図６の製造工程断面図によって説明する。
固体撮像装置の製造方法の第２例（第２製造方法）では、図５（１）に示すように、シリコン基板からなるシリコン層１１に、光電変換部と画素トランジスタ部と周辺回路部に形成される素子間を電気的に分離する素子分離領域１５を形成する。
次に、上記シリコン層１１に、入射光を受光して光電変換する光電変換部１２を形成する。
さらに、上記シリコン層１１に、上記光電変換部１２で生成された信号電荷を出力する画素トランジスタ部、および上記光電変換部１２と上記画素トランジスタ部を有する画素部の周辺に形成される周辺回路部を形成する工程を有する。
上記光電変換部１２を形成した後、上記画素トランジスタ部のトランジスタもしくは上記周辺回路部のトランジスタのいずれかのゲート絶縁膜５１を上記シリコン層１１の表面に形成する。なお、このゲート絶縁膜５１よりも厚いゲート絶縁膜を必要とする画素トランジスタ部もしくは周辺回路部のトランジスタのゲート絶縁膜を形成するには、別工程でゲート絶縁膜を形成してもよい。または、上記ゲート絶縁膜５１が酸化シリコン膜で形成される場合の厚膜のゲート絶縁膜の形成方法の一例を説明する。この場合、薄膜のゲート絶縁膜を必要とする部分を含めて上記ゲート絶縁膜５１で形成し、薄膜のゲート絶縁膜を必要とする部分をマスクした状態で、厚膜のゲート絶縁膜を必要とする部分のみ、上記ゲート絶縁膜５１をさらに酸化して厚膜化してもよい。
その後、図５（２）に示すように、上記ゲート絶縁膜５１の上記光電変換部１２が形成される領域とオーバラップする位置に上記シリコン層１１が露出する開口部５２を形成する。この開口部５２の形成工程は、例えば、上記ゲート絶縁膜５１上にレジストからなるエッチングマスクを形成した後、エッチングにより上記ゲート絶縁膜５１に開口部５２を形成すればよい。この開口部５２は、ＭＯＳトランジスタのゲート電極のような高精度な合せを要求されないので、例えば、下地にダメージを与えないような等方性のエッチング加工を適用することができる。
次に、上記開口部５２内を含む上記ゲート絶縁膜５１上に、応力を有するゲッタリング層を兼用するゲート電極形成膜５３を形成する。このゲート電極形成膜５３は、例えば減圧ＣＶＤ法によるポリシリコン膜で形成することができる。例えば、このようなポリシリコン膜で形成することで、このポリシリコン膜は、例えば−２００ＭＰａ程度の応力を有する膜となる。
次に、図５（３）に示すように、上記ゲート電極形成膜５３で上記画素トランジスタ部および上記周辺回路部のゲート電極を形成する。例えば画素トランジスタ部の転送ゲートＴＧ、リセットトランジスタのゲート電極（図示せず）、増幅トランジスタのゲート電極（図示せず）を形成するともに、周辺回路部のトランジスタのゲート電極１９を形成する。それとともに、上記ゲート電極形成膜５３を上記開口部５２内に残すパターニングをしてゲッタリング層（エクストリンシックゲッタリング層）１６を形成する。
その後、図６（４）に示すように、通常の製造プロセスによって、各トランジスタのソース・ドレイン領域を形成し、上記シリコン層１１に、画素トランジスタ部１３の転送ゲートＴＧ、リセットトランジスタ（図示せず）、増幅トランジスタＡｍｐ、選択トランジスタ（図示せず）、周辺回路部１４のトランジスタ１７等を形成する。
さらに、図示はしていないが、上記画素トランジスタ部１３、周辺回路部１４が形成されている上記シリコン層１１の表面側には、保護膜４９が形成され、さらに層間絶縁膜を介して複数層の配線層を形成する。その最上層の層間絶縁膜は表面を平坦化して、その表面に、例えば支持基板を張り合わせる。さらに、上記シリコン層１１の裏面側には、保護膜４７を形成し、上記光電変換部１２に入射光が透過する位置にカラーフィルターを形成し、光電変換部１２に入射光を導くマイクロレンズを形成する。このように、固体撮像装置１を形成する。
上記第２製造方法では、光電変換部１２が形成される領域とオーバラップする位置にシリコン層１１が露出する開口部５２を形成し、その開口部５２に応力を有するゲッタリング層を兼用するゲート電極形成膜５３でゲッタリング層１６が形成される。これによって、ゲッタリング層１６の応力によってシリコン層１１に歪が与えられる。その歪が与えられて形成される歪層がゲッタリングサイトとして機能し、効果的にシリコン層１１内の例えば金属不純物をゲッタリングする。
また、画素トランジスタ部および周辺回路部のゲート電極形成膜５３がゲッタリング層１６と共通の膜で形成されることから、新たにゲッタリング層１６を形成する膜が必要とならないので、工程数の増加がない。
［固体撮像装置の製造方法の第３例］
本発明の第３実施の形態に係る固体撮像装置の製造方法の第３例を、図７および図８の製造工程断面図によって説明する。
固体撮像装置の製造方法の第３例（第３製造方法）では、図７（１）に示すように、シリコン基板からなるシリコン層１１に、光電変換部と画素トランジスタ部と周辺回路部に形成される素子間を電気的に分離する素子分離領域１５を形成する。
次に、上記シリコン層１１に、入射光を受光して光電変換する光電変換部１２を形成する。
さらに、上記シリコン層１１に、上記光電変換部１２で生成された信号電荷を出力する画素トランジスタ部、および上記光電変換部１２と上記画素トランジスタ部を有する画素部の周辺に形成される周辺回路部を形成する工程を有する。
上記光電変換部１２を形成した後、上記画素トランジスタ部のトランジスタもしくは上記周辺回路部のトランジスタのいずれかのゲート絶縁膜５１を上記シリコン層１１の表面に形成する。なお、このゲート絶縁膜５１よりも厚いゲート絶縁膜を必要とする画素トランジスタ部もしくは周辺回路部のトランジスタのゲート絶縁膜を形成するには、別工程でゲート絶縁膜を形成してもよい。または、上記ゲート絶縁膜５１が酸化シリコン膜で形成される場合の厚膜のゲート絶縁膜の形成方法の一例を説明する。この場合、薄膜のゲート絶縁膜を必要とする部分を含めて上記ゲート絶縁膜５１で形成し、薄膜のゲート絶縁膜を必要とする部分をマスクした状態で、厚膜のゲート絶縁膜を必要とする部分のみ、上記ゲート絶縁膜５１をさらに酸化して厚膜化してもよい。
次に、図７（２）に示すように、上記ゲート絶縁膜５１上にゲート電極形成膜５３を形成する。このゲート電極形成膜５３は、例えば減圧ＣＶＤ法によるポリシリコン膜で形成することができる。また、必要に応じて、上記ポリシリコン膜にＮ型不純物およびＰ型不純物のいずれか一方もしくは両方を必要な箇所に導入する。
次に、図７（３）に示すように、通常のリソグラフィー技術とエッチング技術によって、上記ゲート電極形成膜５３で上記画素トランジスタ部および上記周辺回路部のゲート電極を形成する。例えば画素トランジスタ部の転送ゲートＴＧ、リセットトランジスタのゲート電極（図示せず）、増幅トランジスタのゲート電極（図示せず）を形成するともに、周辺回路部のトランジスタのゲート電極１９を形成する。
次に、図７（４）に示すように、上記転送ゲートＴＧ、ゲート電極１９等を被覆するサイドウォール形成膜６１を形成する。なお、このサイドウォール形成膜６１の形成に先立って、周辺回路部のトランジスタには、そのゲート電極１９の側壁にオフセットスペーサ（図示せず）を形成し、いわゆるエクステンション領域を形成してもよい。また、ポケット拡散層を形成しておいてもよい。上記エクステンション領域は、後に形成されるソース・ドレイン領域と同様な導電型で、そのソース・ドレイン領域よりも低濃度の拡散層で形成される。
次に、図７（５）に示すように、上記サイドウォール形成膜６１および上記ゲート絶縁膜５１の上記光電変換部１２が形成された領域とオーバラップする位置に上記シリコン層１１が露出する開口部６２を形成する。この開口部６２の形成は、通常のリソグラフィー技術とエクステンション技術によって形成される。
次に、上記開口部６２底部の上記シリコン層１１表面に、応力を有するゲッタリング層（エクストリンシックゲッタリング層）１６を形成する。このゲッタリング層１６は、例えば、上記開口部６２内を含む上記サイドウォール形成膜６１上に応力を有するゲッタリング形成層４３を形成する。このゲッタリング形成層４３は、減圧ＣＶＤ法により成膜されたポリシリコン膜、減圧ＣＶＤ法により成膜された窒化シリコン膜、もしくは金属膜で形成される。
一例として、上記減圧ＣＶＤ法によって成膜されたポリシリコン膜は、例えば、膜厚が５００ｎｍの場合、真性応力値が−２００ＭＰａ程度となる。また、減圧ＣＶＤ法によって成膜された窒化シリコン膜は、例えば、膜厚が３００ｎｍの場合、真性応力値が＋１ＧＰａ程度となる。
したがって、上記ポリシリコン膜もしくは窒化シリコン膜は、引張応力もしくは圧縮応力を有する膜になる。
また、上記ゲッタリング層１６は、減圧ＣＶＤ法によって成膜されたアモルファスシリコン膜であってもよい。
さらに、上記ゲッタリング層１６は、金属膜であってもよい。例えば、タングステン膜、タンタル膜を用いる。これらの膜は、例えば、単結晶シリコン（Ｓｉ）中の拡散係数が銅やコバルト、ニッケル等よりも数桁以上低く、また、モリブデン、チタン、クロム、ニッケル、ルテニウム等の拡散係数よりも低い。したがって、タングステンやタンタルが単結晶シリコン中に拡散することはほとんどないといえる。
このように、上記ゲッタリング層１６には、耐熱性に優れかつ拡散係数が小さく金属汚染の懸念を伴わない材料全てが適用できる。
その後、図８（６）に示すように、ソース・ドレイン領域等の拡散層を形成し、上記画素トランジスタ部１３の転送ゲートＴＧ、リセットトランジスタ（図示せず）、増幅トランジスタＡｍｐ、選択トランジスタ（図示せず）、周辺回路部１４のトランジスタ１７を完成させる。
さらに、図示はしていないが、上記画素トランジスタ部１３、周辺回路部１４が形成されている上記シリコン層１１の表面側には、保護膜４９が形成され、さらに層間絶縁膜を介して複数層の配線層を形成する。その最上層の層間絶縁膜は表面を平坦化して、その表面に、例えば支持基板を張り合わせる。さらに、上記シリコン層１１の裏面側には、保護膜４７を形成し、上記光電変換部１２に入射光が透過する位置にカラーフィルターを形成し、光電変換部１２に入射光を導くマイクロレンズを形成する。このように、固体撮像装置１を形成する。
上記第３製造方法では、光電変換部１２が形成される領域とオーバラップする位置にシリコン層１１が露出する開口部４２を形成し、その開口部４２に応力を有するゲッタリング形成層４３でゲッタリング層１６が形成される。これによって、ゲッタリング層１６の応力によってシリコン層１１に歪が与えられる。その歪が与えられて形成される歪層がゲッタリングサイトとして機能し、効果的にシリコン層１１内の例えば金属不純物をゲッタリングする。
上記第３製造方法では、光電変換部１２が形成される領域とオーバラップする位置にシリコン層１１が露出する開口部６２を形成し、その開口部６２に応力を有するゲッタリング形成層４３でゲッタリング層１６が形成される。これによって、ゲッタリング層１６の応力によってシリコン層１１に歪が与えられる。その歪が与えられて形成される歪層がゲッタリングサイトとして機能し、効果的にシリコン層１１内の例えば金属不純物をゲッタリングする。
また、上記シリコン層１１が上記サイドウォール形成膜６１で被覆された状態で、上記シリコン層１１表面が露出された上記開口部６２に、ゲッタリング層１６が形成されるので、ゲッタリング層１６に応力が大きい金属膜を用いることが可能になる。そして、ゲッタリング層１６に金属を用いても、シリコン層１１の全面がサイドウォール形成膜６１で被覆されているので、シリコン層１１を金属汚染することはない。また、金属膜には、
シリコン層１１中の拡散係数が極めて低いタングステン膜やタンタル膜を用いることから、金属膜によってシリコン層１１を汚染することはない。
＜４．第４の実施の形態＞
［固体撮像装置の製造方法の一例］
本発明の第４実施の形態に係る固体撮像装置の製造方法の一例を、図９および図１０の製造工程断面図によって説明する。
固体撮像装置の製造方法の一例（第４製造方法）では、図９（１）に示すように、シリコン基板からなるシリコン層１１に、光電変換部と画素トランジスタ部と周辺回路部に形成される素子間を電気的に分離する素子分離領域１５を形成する。
次に、上記シリコン層１１に、入射光を受光して光電変換する光電変換部１２を形成する。
さらに、上記シリコン層１１に、上記光電変換部１２で生成された信号電荷を出力する画素トランジスタ部、および上記光電変換部１２と上記画素トランジスタ部を有する画素部の周辺に形成される周辺回路部を形成する工程を有する。
上記光電変換部１２を形成した後、上記画素トランジスタ部のトランジスタもしくは上記周辺回路部のトランジスタのいずれかのゲート絶縁膜５１を上記シリコン層１１の表面に形成する。なお、このゲート絶縁膜５１よりも厚いゲート絶縁膜を必要とする画素トランジスタ部もしくは周辺回路部のトランジスタのゲート絶縁膜を形成するには、別工程でゲート絶縁膜を形成してもよい。または、上記ゲート絶縁膜５１が酸化シリコン膜で形成される場合の厚膜のゲート絶縁膜の形成方法の一例を説明する。この場合、薄膜のゲート絶縁膜を必要とする部分を含めて上記ゲート絶縁膜５１で形成し、薄膜のゲート絶縁膜を必要とする部分をマスクした状態で、厚膜のゲート絶縁膜を必要とする部分のみ、上記ゲート絶縁膜５１をさらに酸化して厚膜化してもよい。
次に、図９（２）に示すように、上記ゲート絶縁膜５１上にゲート電極形成膜５３を形成する。このゲート電極形成膜５３は、例えば減圧ＣＶＤ法によるポリシリコン膜で形成することができる。例えば、このようなポリシリコン膜で形成することで、このポリシリコン膜は−２００ＭＰａ程度の応力を有する膜となる。また、必要に応じて、上記ポリシリコン膜にＮ型不純物およびＰ型不純物のいずれか一方もしくは両方を必要な箇所に導入する。
次に、通常のリソグラフィー技術とエッチング技術によって、上記ゲート電極形成膜５３で上記画素トランジスタ部および上記周辺回路部のゲート電極を形成する。例えば画素トランジスタ部の転送ゲートＴＧ、リセットトランジスタ、増幅トランジスタ、選択トランジスタ等のゲート電極（図示せず）を形成するともに、周辺回路部のトランジスタのゲート電極１９を形成する。それとともに、上記ゲート電極形成膜５３で上記光電変換部１２が形成された領域とオーバラップする位置に応力を有する（エクストリンシックゲッタリング層）ゲッタリング層１６を形成する。
その後、図９（３）および図１０に示すように、サイドウォール絶縁膜、ソース・ドレイン領域等を形成する。そして、上記画素トランジスタ部１３の転送ゲートＴＧ、リセットトランジスタ（図示せず）、増幅トランジスタＡｍｐ、選択トランジスタ（図示せず）、周辺回路部１４のトランジスタ１７等を完成させる。なお、図９（３）は概略を示し、図１０はその詳細を示したものである。
次に、上記転送ゲートＴＧ、ゲート電極１９、ゲッタリング層１６等を被覆する絶縁膜７１を形成する。この絶縁膜７１は、通常の層間絶縁膜と同様に形成され、例えば酸化シリコン膜で形成される。
次に、図９（４）および図１０に示すように、上記絶縁膜７１を貫通して上記、ゲッタリング層１６に通じる電極１８を形成し、転送ゲートＴＧ、ゲート電極１９、１９等に通じる電極７２、７３、７４を形成する。この電極１８、７２、７３、７４の形成方法、通常のリソグラフィー技術とエッチング技術により接続孔を形成した後、通常の電極形成技術によって形成される。なお、上記電極１８、７２、７３、７４は、配線形成と同時に行うことも可能である。なお、図９（４）は概略を示し、図１０はその詳細を示したものである。また図１０は図９（３）から（４）にかけての工程を示したものである。
さらに、図示はしていないが、上記画素トランジスタ部１３、周辺回路部１４が形成されている上記シリコン層１１の表面側に、層間絶縁膜を介して複数層の配線層を形成する。その最上層の層間絶縁膜の表面を平坦化して、その表面に、例えば支持基板を張り合わせる。さらに、上記シリコン層１１の裏面側には、保護膜を形成し、上記光電変換部１２に入射光が透過する位置にカラーフィルターを形成し、光電変換部１２に入射光を導くマイクロレンズを形成する。このように、固体撮像装置２を形成する。
上記第４製造方法では、上記光電変換部１２が形成される領域とオーバラップする位置に上記ゲート電極形成膜５３で応力を有する上記ゲッタリング層１６が形成される。これによって、ゲッタリング層１６の応力によって上記シリコン層１１に歪が与えられる。その歪が与えられて形成される歪層がゲッタリングサイトとして機能し、効果的にシリコン層１１内の例えば金属不純物をゲッタリングする。
また、上記ゲッタリング層１６が上記シリコン層１１上にゲート絶縁膜５１を介して形成され、そのゲッタリング層１６に上記電極１８が接続されることから、電極１８を通じてゲッタリング層１６に負電位を印加することができる。このようにゲッタリング層１６に負の電位が印加されると、ゲッタリング層１６近傍の上記シリコン層１１に正孔を電気的に集めることが可能になって、ホール蓄積層（ホールアキュミレーション層）（図示せず）が形成される。このホール蓄積層が形成されることによって、光電変換部１２の白点が抑制され、また暗電流の発生が抑制される。ゲッタリング層１６には、１．１Ｖ〜１．２Ｖ程度を印加すれば十分である。
また、上記各製造方法では、ゲッタリングを適用する工程に応じ、ゲッタリング効果の選択が可能となる。
特に、本発明のゲッタリング効果が熱拡散現象に依存する現象であるため、高温かつ長時間の熱処理工程が加わる工程の前に上記ゲッタリング層１６が形成された場合に、特に高いゲッタリング効果が期待できる。上記いずれの製造方法でも、通常、トランジスタ形成で行われるイオン注入後の熱処理工程前に、上記ゲッタリング層１６が形成されているので、十分なゲッタリング効果が得られる。
さらに、イオン注入による光電変換部１２の形成工程や、イオン注入による画素分離工程時に、減圧ＣＶＤ法による成膜された窒化シリコン膜もしくはポリシリコン膜が形成されている。これらの膜越しにイオン注入を実施することでノックオン起因による、汚染種の混入を防止することができ、副次的な効果も期待できる。
次に、上記固体撮像装置１、２および上記第１〜第４製造方法における上記シリコン層１１について説明する。上記シリコン層１１には、ベース基板上に酸化シリコン層を介して形成された単結晶シリコン層を用いることができる。すなわち、ＳＯＩ基板を用いることができる。
［ＳＯＩ基板を用いた固体撮像装置の製造方法の一例］
ＳＯＩ基板を用いた本発明に係る裏面照射型の固体撮像装置の製造方法の一例を、図１１の製造工程断面図によって説明する。
［ＳＯＩ基板の形成］
図１１（１）に示すように、ＳＯＩ基板８０は、可視光領域に対する光電変換効率を考慮して、ベース基板８１上に形成された酸化シリコン層８２（ＢＯＸ層）を介して、数μｍの単結晶シリコン層８３を有する。
例えば、上記単結晶シリコン層８３に光電変換部を形成するには、少なくとも３μｍ以上の厚さが必要である。
特に長波長の感度を有する光電変換部は６μｍ程度のシリコン層の膜厚が必要であるので、上記単結晶シリコン層８３を６μｍ〜８μｍ程度の厚さに形成することで、長波長に感度を有する光電変換部を形成することが可能になる。
［光電変換部等の形成］
次に、図１１（２）に示すように、上記単結晶シリコン層８３（シリコン層１１に相当）に、光電変換部１２、転送ゲートＴＧおよび周辺回路部（図示せず）を形成する。この工程で、本発明の製造方法を適用することができる。
次に、上記単結晶シリコン層８３上に配線層１３１を形成する。上記配線層１３１は、例えば、配線１３２とこの配線１３２を被覆する層間絶縁膜１３３からなる。
そして上記層間絶縁膜１３３の表面を平坦化する。この平坦化は、例えば化学的機械研磨によって行う。これによって、上記層間絶縁膜１３３の表面を支持基板との貼り合せに適合した表面状態にする。
なお、上記層間絶縁膜１３３上に上記のように平坦化される保護膜（図示せず）を形成してもよい。
［支持基板の張り合わせ］
次に、図１１（３）に示すように、上記配線層１３１上に支持基板１１４を張り合わせる。上記支持基板１１４には、シリコン基板を用いる。もしくはガラス基板もしくは樹脂基板を用いることもできる。
このときの接合には、耐熱性樹脂での接着やプラズマ処理による接着を用いる。
［ベース基板の除去］
次に、図１１（４）に示すように、上記ＳＯＩ基板８０の母体であるベース基板８１（２点鎖線で示す）を機械的研磨法により薄化する。
続いて、化学的処理（例えば、エッチング）によって、残っていたベース基板８１を除去し、ＳＯＩ基板８０を構成していた酸化シリコン層８２（２点鎖線で示す）を除去する。
その結果、光電変換領域となる単結晶シリコン層８３（活性層）表面が露出され、裏面照射型とする。
［カラーフィルター、集光レンズの形成］
次に、図１１（５）に示すように、上記単結晶シリコン層８３側から上記配線層１３１に電極取り出しの開口部１１６を形成する。
上記光電変換部１２に入射される光の光路上で上記単結晶シリコン層８３上にカラーフィルター１４１を形成する。
さらに上記カラーフィルター１４１上に入射光を上記光電変換部１２に導くマイクロレンズ１５１を形成する。
このようにして、積層型全開口ＣＭＯＳセンサの固体撮像装置１、２が形成される。
上記固体撮像装置１、２および上記第１〜第４製造方法における上記シリコン層１１は、単結晶シリコン基板上にエピタキシャル成長された単結晶シリコン層からなるものを用いることができる。すなわち、エピタキシャル成長基板を用いることができる。
［エピタキシャル成長基板を用いた固体撮像装置の製造方法の一例］
次に、エピタキシャル成長基板を用いた裏面照射型の固体撮像装置の製造方法の一例を、図１２の製造工程断面図によって説明する。
［シリコンエピタキシャル成長層の形成］
図１２（１）に示すように、シリコン基板１１１を用意する。
次いで、上記シリコン基板１１１上にシリコンエピタキシャル成長層１１２（シリコン層１１に相当）を形成する。
上記エピタキシャル成長は、例えば基板温度を１１００℃にして、例えば約８μｍのシリコンエピタキシャル成長層を形成する。このシリコンエピタキシャル成長層１１２の膜厚は、適宜選択される。
例えば、上記シリコンエピタキシャル成長層１１２に光電変換部を形成するには、少なくとも３μｍ以上の厚さが必要である。特に長波長の感度を有する光電変換部は６μｍ程度のシリコン層の膜厚が必要であるので、上記シリコンエピタキシャル成長層１１２を６μｍ〜８μｍ程度の厚さに形成することで、長波長に感度を有する光電変換部を形成することが可能になる。
上記シリコンエピタキシャル成長に用いるシリコン原料ガスには、四塩化シリコン（ＳｉＣｌ4）、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、モノシラン（ＳｉＨ4）等の通常の半導体プロセスで用いられる材料を使用することが可能である。例えば、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）を用いる。
上記エピタキシャル成長条件としては、常圧ＣＶＤ法、減圧ＣＶＤ法のいずれでも良く、成長温度は結晶性と生産性を満足する範囲とする。
［光電変換部等の形成］
次に、図１２（２）に示すように、上記シリコンエピタキシャル成長層１１２に、光電変換部１２、転送ゲートＴＧおよび周辺回路部（図示せず）を形成する。この工程で、本発明の製造方法を適用することができる。
次に、上記シリコンエピタキシャル成長層１１２上に配線層１３１を形成する。上記配線層１３１は、例えば、配線１３２とこの配線１３２を被覆する層間絶縁膜１３３からなる。
そして上記層間絶縁膜１３３の表面を平坦化する。この平坦化は、例えば化学的機械研磨によって行う。
これによって、上記層間絶縁膜１３３の表面を支持基板との貼り合せに適合した表面状態にする。なお、上記層間絶縁膜１３３上に上記のように平坦化される保護膜（図示せず）を形成してもよい。
［スプリット層の形成］
次に、図１２（３）に示すように、イオン注入によって上記シリコン基板１１１中にスプリット層１１３を形成する。例えば、このスプリット層１１３は、シリコン基板１１１側より例えば０．１μｍ〜１μｍ程度の範囲内で後の工程におけるシリコン基板１１１の剥離ができるように形成される。
上記イオン注入では、水素イオンを注入することにより、スプリット面となる脆弱な上記スプリット層１３が形成される。
例えば、水素を数百ｋｅＶのエネルギーで、その投影飛程Ｒｐ（Ｐｒｏｊｅｃｔ Ｒａｎｇｅ）が１μｍ弱となるように、上記イオン注入条件を設定する。
上記イオン注入では、水素以外の不純物を用いることも可能である。例えば、ヘリウム（Ｈｅ）等の不活性元素を用いることができる。
上記イオン注入条件の一例として、ドーズ量を５×１０16／ｃｍ2〜１×１０17／ｃｍ2に設定し、注入エネルギーを３００ｋｅＶ以下（投影飛程Ｒｐ＝３μｍ強）に設定する。この条件は一例であって、スプリット層１１３を形成する深さによって、適宜、設定される。
また、上記注入エネルギーは、可視光、特に長波長域に対する光電変換効率を考慮して、例えば、１ＭｅＶ以下が本発明の対象領域となる。その際、シリコン基板１１１を剥離した後の支持基板側に残されるシリコン基板１１１からなるシリコン層の表面を研磨する研磨代を考慮しておくことが必要である。
［支持基板の張り合わせ］
次に、図１２（４）に示すように、上記配線層１３１上に支持基板１１４を張り合わせる。
上記支持基板１１４には、シリコン基板を用いる。もしくはガラス基板もしくは樹脂基板を用いることもできる。
このときの接合には、耐熱性樹脂での接着やプラズマ処理による接着を用いる。
［シリコン基板の剥離］
次に、図１２（５）に示すように、上記スプリット層１１３（前記図１２（３）参照）で上記シリコン基板１１１（前記図１２（３）参照）側を剥離する。
この結果、支持基板１１４側のシリコンエピタキシャル成長層１１２上にシリコン基板１１１からなるシリコン膜１１５が形成される。
上記シリコン基板１１１の剥離は、例えば、４００℃未満の熱処理による熱衝撃により行う。または、窒素（Ｎ2）ブロー、もしくは、純水ジェット流を用いた物理的衝撃の付与にて行う。
このように、４００℃以下での処理が可能となる。
そして、イオン注入による注入イオンの体積膨張により形成されるスプリット層１１３は、脆弱な層となっていることから、スプリット層１１３でのシリコン基板１１１の剥離が容易になっている。
［平坦化処理］
次に、図１２（６）に示すように、上記シリコン膜１１５（前記図１（５）参照）の表面（スプリット面）を平坦化処理する。この平坦化処理は、例えば、水素アニールと研磨によって行なう。この研磨は、例えば、化学的機械研磨（ＣＭＰ）を用いる。
このとき、図示したように、シリコン膜１１５を除去し、シリコンエピタキシャル成長層１１２表面を露出させる。
このようにして、シリコンエピタキシャル成長層１１２（シリコン層１１）の表面の粗さを改善する加工を行い、受光面とする。
［カラーフィルター、集光レンズの形成］
次に、図１２（７）に示すように、上記シリコンエピタキシャル成長層１１２側から上記配線層１３１に電極取り出しの開口部１１６を形成する。上記光電変換部１２に入射される光の光路上で上記シリコンエピタキシャル成長層１１２上にカラーフィルター層１４１を形成する。
さらに上記カラーフィルター１４１上に入射光を上記光電変換部１２に導くマイクロレンズ１５１を形成する。
このようにして、積層型全開口ＣＭＯＳセンサの固体撮像装置１、２が形成される。
次に、本発明の固体撮像装置１，２における上記ゲッタリング層１６と光電変換部１２の位置関係の一例を、図１３、図１４の平面レイアウト図によって説明する。
図１３に示すように、この例は、いわゆる４画素共有の構成であり、４つの光電変換部１２（１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ）に対して、一つのゲッタリング層１６が形成されている。
図１４に示すように、この例は、いわゆる２画素共有の構成であり、２つの光電変換部１２（１２Ａ，１２Ｂ）に対して、それぞれにゲッタリング層１６が形成されている。
いずれの場合も、ゲッタリング層１６は、光電変換部１２に対して、平面レイアウト上、オーバーラップする位置に形成される。上記例のように、ゲッタリング層１６は、光電変換部１２に対して完全に重なる位置にレイアウトされていてもよい。
＜５．第５の実施の形態＞
［撮像装置の構成の一例］
本発明の第５実施の形態に係る撮像装置の構成の一例を、図１５のブロック図によって説明する。
図１５に示すように、撮像装置２００は、撮像部２０１に固体撮像装置（図示せず）を備えている。この撮像部２０１の集光側には像を結像させる集光光学部２０２が備えられ、また、撮像部２０１には、それを駆動する駆動回路、固体撮像装置で光電変換された信号を画像に処理する信号処理回路等を有する信号処理部２０３が接続されている。また上記信号処理部２０３によって処理された画像信号は画像記憶部（図示せず）によって記憶させることができる。このような撮像装置２００において、上記固体撮像装置には、前記製造方法で形成された固体撮像装置を用いることができる。
本発明の撮像装置２００では、本願発明の製造方法で形成された固体撮像装置を用いることから、固体撮像装置の分光バランスを整えることができるため、自然に近い色に画像を整える際の画像合成マージンができ、色補正が容易にできるので、色再現性に優れた画像が得られるという利点がある。
また、上記撮像装置２００は、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。また、本発明の固体撮像装置は、上記のような撮像装置にも適用可能である。ここで、撮像装置は、例えば、カメラや撮像機能を有する携帯機器のことをいう。また「撮像」は、通常のカメラ撮影時における像の撮りこみだけではなく、広義の意味として、指紋検出なども含むものである。
１…固体撮像装置、１１…シリコン層、１２…光電変換部、１３…画素トランジスタ部、１４…周辺回路部、１５…素子分離領域、１６…ゲッタリング層、１８…電極、１９…ゲート電極、４１…第１絶縁膜、４２…開口部、４３…ゲッタリング形成層、４４…素子分離溝、４５…第２絶縁膜、５１…ゲート絶縁膜、５２…開口部、５３…ゲート電極形成膜、５４…ゲート電極、６１…サイドウォール形成膜、６２…開口部、ＴＧ…転送ゲート、７１…絶縁膜、２００…固像装置、２０１…集光光学部、２０２…撮像部、２０３…信号処理部

Claims (9)

  1. シリコン層の裏面側から入射光を受光して光電変換する光電変換部と、
    前記シリコン層の表面側に前記光電変換部で生成された信号電荷を出力する画素トランジスタ部を有し、
    前記シリコン層の表面側で平面レイアウト上前記光電変換部にオーバラップする位置に応力を有するゲッタリング層を有する
    固体撮像装置。
  2. 前記ゲッタリング層は、前記シリコン層表面に直接形成されている
    請求項１記載の固体撮像装置。
  3. 前記ゲッタリング層は、前記シリコン層との間にゲート絶縁膜を介して形成され、
    前記ゲッタリング層に負電位が印加される
    請求項１記載の固体撮像装置。
  4. 前記ゲート絶縁膜は、前記画素トランジスタ部のトランジスタのゲート絶縁膜、もしくは前記光電変換部と前記画素トランジスタ部を有する画素部の周囲に形成される周辺回路部のトランジスタのゲート絶縁膜のいずれかのゲート絶縁膜と同一層のゲート絶縁膜で形成されている
    請求項３記載の固体撮像装置。
  5. シリコン層に、入射光を受光して光電変換する光電変換部、前記光電変換部で生成された信号電荷を出力する画素トランジスタ部、および前記光電変換部と前記画素トランジスタ部を有する画素部の周辺に形成される周辺回路部を形成する工程を有し、
    前記工程の前に、前記シリコン層の表面に第１絶縁膜を形成する工程と、
    前記第１絶縁膜の前記光電変換部が形成される領域とオーバラップする位置に前記シリコン層が露出する開口部を形成する工程と、
    前記開口部内を含む前記第１絶縁膜上に応力を有するゲッタリング形成層を形成する工程と、
    前記シリコン層に前記光電変換部、前記画素トランジスタ部および前記周辺回路部を分離する素子分離溝を形成した後、前記素子分離溝が埋め込まれる第２絶縁膜を前記ゲッタリング層上に形成する工程と、
    前記ゲッタリング層上の余剰な上記第２絶縁膜を除去して前記素子分離溝内に残した前記第２絶縁膜で素子分離領域を形成する工程と、
    前記ゲッタリング形成層を前記開口部内に残すパターニングをしてゲッタリング層を形成する工程を有する
    固体撮像装置の製造方法。
  6. シリコン層に、入射光を光電変換して信号電荷を得る光電変換部を形成する工程と、
    前記シリコン層に、前記光電変換部で生成された信号電荷を出力する画素トランジスタ部、および前記光電変換部と前記画素トランジスタ部を有する画素部の周辺に形成される周辺回路部を形成する工程を有し、
    前記画素トランジスタ部のトランジスタもしくは前記周辺回路部のトランジスタのいずれかのゲート絶縁膜を前記シリコン層の表面に形成した後、
    前記ゲート絶縁膜の前記光電変換部が形成される領域とオーバラップする位置に前記シリコン層が露出する開口部を形成する工程と、
    前記開口部内を含む前記ゲート絶縁膜上に応力を有するゲッタリング層を兼用するゲート電極形成膜を形成する工程と、
    前記ゲート電極形成膜で前記画素トランジスタ部および前記周辺回路部の少なくとも一方のゲート電極を形成するともに、前記ゲート電極形成膜を前記開口部内に残すパターニングをしてゲッタリング層を形成する工程を有する
    固体撮像装置の製造方法。
  7. シリコン層に、入射光を光電変換して信号電荷を得る光電変換部を形成する工程と、
    前記シリコン層に、前記光電変換部で生成された信号電荷を出力する画素トランジスタ部、および前記光電変換部と前記画素トランジスタ部を有する画素部の周辺に形成される周辺回路部を形成する工程を有し、
    前記シリコン層上に、ゲート絶縁膜を介して、前記画素トランジスタ部のトランジスタおよび前記周辺回路部のトランジスタのゲート電極を形成する工程の後、前記ゲート電極の側壁にサイドウォールを形成する工程は、
    前記シリコン層上に前記ゲート電極を被覆するサイドウォール形成膜を形成する工程と、
    前記ゲート絶縁膜および前記サイドウォール形成膜の前記光電変換部が形成される領域とオーバラップする位置に前記シリコン層が露出する開口部を形成する工程と、
    前記開口部底部の前記シリコン層表面に、応力を有するゲッタリング層を形成する工程を有する
    固体撮像装置の製造方法。
  8. シリコン層に、入射光を光電変換して信号電荷を得る光電変換部を形成する工程と、
    前記シリコン層に、前記光電変換部で生成された信号電荷を出力する画素トランジスタ部、および前記光電変換部と前記画素トランジスタ部を有する画素部の周辺に形成される周辺回路部を形成する工程を有し、
    前記シリコン層上に、ゲート絶縁膜を介して形成されたゲート電極形成膜で、前記画素トランジスタ部のトランジスタおよび前記周辺回路部のトランジスタのゲート電極を形成する工程で、前記光電変換部が形成される領域とオーバラップする前記ゲート絶縁膜上の位置に前記ゲート電極形成膜で応力を有するゲッタリング層を形成し、
    その後、前記ゲート電極および前記ゲッタリング層を被覆する絶縁膜を形成する工程と、
    前記絶縁膜を貫通して前記ゲート電極および前記ゲッタリング層に通じる電極を形成する工程を有する
    固体撮像装置の製造方法。
  9. 入射光を集光する集光光学部と、
    前記集光光学部で集光した光を受光して光電変換する固体撮像装置を有する撮像部と、
    光電変換された信号を処理する信号処理部を有し、
    前記固体撮像装置は、
    シリコン層の裏面側から入射光を受光して光電変換する光電変換部と、
    前記シリコン層の表面側に前記光電変換部で生成された信号電荷を出力する画素トランジスタ部を有し、
    前記シリコン層の表面側で平面レイアウト上前記光電変換部にオーバラップする位置に応力を有するゲッタリング層を有する
    撮像装置。
JP2009037556A 2009-02-20 2009-02-20 固体撮像装置および撮像装置 Expired - Fee Related JP5453832B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009037556A JP5453832B2 (ja) 2009-02-20 2009-02-20 固体撮像装置および撮像装置
US12/658,714 US8294185B2 (en) 2009-02-20 2010-02-12 Solid-state imaging device
CN201010114726XA CN101814516B (zh) 2009-02-20 2010-02-20 固态成像器件及其制造方法、和成像装置
US13/586,345 US8383446B2 (en) 2009-02-20 2012-08-15 Manufracturing method of solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009037556A JP5453832B2 (ja) 2009-02-20 2009-02-20 固体撮像装置および撮像装置

Publications (2)

Publication Number Publication Date
JP2010192794A true JP2010192794A (ja) 2010-09-02
JP5453832B2 JP5453832B2 (ja) 2014-03-26

Family

ID=42621703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009037556A Expired - Fee Related JP5453832B2 (ja) 2009-02-20 2009-02-20 固体撮像装置および撮像装置

Country Status (3)

Country Link
US (2) US8294185B2 (ja)
JP (1) JP5453832B2 (ja)
CN (1) CN101814516B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238732A (ja) * 2011-05-12 2012-12-06 Disco Abrasive Syst Ltd デバイスの加工方法
US9123834B2 (en) 2012-09-14 2015-09-01 Kabushiki Kaisha Toshiba Solid-state image sensing device manufacturing method and solid-state image sensing device
WO2021152943A1 (ja) * 2020-01-30 2021-08-05 パナソニックＩｐマネジメント株式会社 撮像装置
JP2023514047A (ja) * 2020-02-21 2023-04-05 アプライド マテリアルズ インコーポレイテッド 光電子デバイスの信号対雑音比向上のための構造及び材料エンジニアリング方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482639B2 (en) * 2008-02-08 2013-07-09 Omnivision Technologies, Inc. Black reference pixel for backside illuminated image sensor
US8233066B2 (en) * 2010-02-18 2012-07-31 Omnivision Technologies, Inc. Image sensor with improved black level calibration
JP5704848B2 (ja) * 2010-06-30 2015-04-22 キヤノン株式会社 固体撮像装置およびカメラ
JP5693060B2 (ja) * 2010-06-30 2015-04-01 キヤノン株式会社 固体撮像装置、及び撮像システム
US8338856B2 (en) 2010-08-10 2012-12-25 Omnivision Technologies, Inc. Backside illuminated image sensor with stressed film
JP2012114143A (ja) * 2010-11-22 2012-06-14 Toshiba Corp 固体撮像装置および固体撮像装置の製造方法
US8405182B2 (en) * 2011-05-02 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Back side illuminated image sensor with improved stress immunity
US20140339614A1 (en) * 2011-12-30 2014-11-20 Shanghai Advanced Research Institute, Chinese Aca- Demy Of Sciences Image sensor and method of fabricating the same
JP6012987B2 (ja) * 2012-02-29 2016-10-25 株式会社東芝 イメージセンサの製造方法
JP5985269B2 (ja) * 2012-06-26 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置
JP6169856B2 (ja) * 2013-02-13 2017-07-26 浜松ホトニクス株式会社 裏面入射型エネルギー線検出素子
US8835211B1 (en) * 2013-05-24 2014-09-16 Omnivision Technologies, Inc. Image sensor pixel cell with global shutter having narrow spacing between gates
JP6138639B2 (ja) * 2013-09-12 2017-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および製造方法、並びに電子機器
US9231020B2 (en) * 2014-01-16 2016-01-05 Tower Semiconductor Ltd. Device and method of gettering on silicon on insulator (SOI) substrate
EP3455881B1 (en) * 2016-05-11 2020-11-11 G-Ray Industries S.A. Monolithic silicon pixel detector, and systems and methods for particle detection
CN108831826A (zh) * 2018-06-26 2018-11-16 上海华力微电子有限公司 一种减少图像传感器污点的方法
CN114038941A (zh) * 2021-11-05 2022-02-11 浙江晶科能源有限公司 太阳能电池制备方法
WO2023102865A1 (en) * 2021-12-10 2023-06-15 Huawei Technologies Co., Ltd. Broadband image apparatus and method of fabricating the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936342A (ja) * 1995-07-25 1997-02-07 Sony Corp 半導体装置の製造方法
JP2000138225A (ja) * 1998-11-02 2000-05-16 Nec Corp ゲッタリングサイト層を有する半導体装置及びその製造方法
JP2004172394A (ja) * 2002-11-20 2004-06-17 Nikon Corp 固体撮像装置
JP2006147680A (ja) * 2004-11-17 2006-06-08 Sony Corp 固体撮像素子、固体撮像素子の製造方法および撮像装置
JP2007088450A (ja) * 2005-08-26 2007-04-05 Sony Corp 半導体基板及びこれを用いた半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置
JP2007258684A (ja) * 2006-02-24 2007-10-04 Sony Corp 固体撮像装置及びその製造方法、並びにカメラ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3759435B2 (ja) 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
JP4115283B2 (ja) * 2003-01-07 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
JP3974542B2 (ja) * 2003-03-17 2007-09-12 株式会社東芝 半導体基板の製造方法および半導体装置の製造方法
JP4525144B2 (ja) 2004-04-02 2010-08-18 ソニー株式会社 固体撮像素子及びその製造方法
JP4742057B2 (ja) * 2007-02-21 2011-08-10 富士フイルム株式会社 裏面照射型固体撮像素子
JP2009117681A (ja) * 2007-11-08 2009-05-28 Panasonic Corp 半導体装置の製造方法および固体撮像装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936342A (ja) * 1995-07-25 1997-02-07 Sony Corp 半導体装置の製造方法
JP2000138225A (ja) * 1998-11-02 2000-05-16 Nec Corp ゲッタリングサイト層を有する半導体装置及びその製造方法
JP2004172394A (ja) * 2002-11-20 2004-06-17 Nikon Corp 固体撮像装置
JP2006147680A (ja) * 2004-11-17 2006-06-08 Sony Corp 固体撮像素子、固体撮像素子の製造方法および撮像装置
JP2007088450A (ja) * 2005-08-26 2007-04-05 Sony Corp 半導体基板及びこれを用いた半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置
JP2007258684A (ja) * 2006-02-24 2007-10-04 Sony Corp 固体撮像装置及びその製造方法、並びにカメラ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238732A (ja) * 2011-05-12 2012-12-06 Disco Abrasive Syst Ltd デバイスの加工方法
US9123834B2 (en) 2012-09-14 2015-09-01 Kabushiki Kaisha Toshiba Solid-state image sensing device manufacturing method and solid-state image sensing device
US9318520B2 (en) 2012-09-14 2016-04-19 Kabushiki Kaisha Toshiba Solid-state image sensing device manufacturing method and solid-state image sensing device
WO2021152943A1 (ja) * 2020-01-30 2021-08-05 パナソニックＩｐマネジメント株式会社 撮像装置
JP2023514047A (ja) * 2020-02-21 2023-04-05 アプライド マテリアルズ インコーポレイテッド 光電子デバイスの信号対雑音比向上のための構造及び材料エンジニアリング方法

Also Published As

Publication number Publication date
CN101814516B (zh) 2012-10-10
US8294185B2 (en) 2012-10-23
US20100214457A1 (en) 2010-08-26
CN101814516A (zh) 2010-08-25
US8383446B2 (en) 2013-02-26
JP5453832B2 (ja) 2014-03-26
US20120322193A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
JP5453832B2 (ja) 固体撮像装置および撮像装置
US8101999B2 (en) SOI substrate and method for producing the same, solid-state image pickup device and method for producing the same, and image pickup apparatus
TWI431768B (zh) 固體攝像裝置之製造方法
TWI443814B (zh) 固態影像拾取元件及其製造方法，及包含其之固態影像拾取裝置
US8518771B2 (en) Method for manufacturing solid-state imaging device
JP5515434B2 (ja) 半導体装置及びその製造方法、固体撮像素子
JP2013012556A (ja) 固体撮像装置とその製造方法、および電子機器
JP4997879B2 (ja) 半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置
US9159766B2 (en) Solid-state image pick-up device and manufacturing method thereof, image-pickup apparatus, semiconductor device and manufacturing method thereof, and semiconductor substrate
JP4479729B2 (ja) 固体撮像装置、電子モジュール及び電子機器
JP2009065155A (ja) イメージセンサー
JP2009016431A (ja) 半導体基板及び半導体素子の製造方法
TW201511243A (zh) 影像感測元件及其形成方法
JP2009065156A (ja) イメージセンサーの製造方法
JP4815769B2 (ja) 固体撮像装置及びその製造方法
JP2009164600A (ja) イメージセンサ及びその製造方法
US20100224759A1 (en) Solid-state imaging device, electronic equipment and manufacturing method of the solid-state imaging device
JP5035452B2 (ja) 固体撮像装置
JP2010067735A (ja) 固体撮像装置の製造方法および固体撮像装置の基板の製造方法
JP2006041117A (ja) 固体撮像素子の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131223

LAPS Cancellation because of no payment of annual fees