JP2000138225A - ゲッタリングサイト層を有する半導体装置及びその製造方法 - Google Patents

ゲッタリングサイト層を有する半導体装置及びその製造方法

Info

Publication number
JP2000138225A
JP2000138225A JP10311515A JP31151598A JP2000138225A JP 2000138225 A JP2000138225 A JP 2000138225A JP 10311515 A JP10311515 A JP 10311515A JP 31151598 A JP31151598 A JP 31151598A JP 2000138225 A JP2000138225 A JP 2000138225A
Authority
JP
Japan
Prior art keywords
layer
gettering
polysilicon
polysilicon layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10311515A
Other languages
English (en)
Other versions
JP3296307B2 (ja
Inventor
Tsuguhiro Horikawa
貢弘 堀川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31151598A priority Critical patent/JP3296307B2/ja
Publication of JP2000138225A publication Critical patent/JP2000138225A/ja
Application granted granted Critical
Publication of JP3296307B2 publication Critical patent/JP3296307B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 デバイスの動作領域等に存在する重金属汚染
元素を低減することができ、これにより、接合リーク特
性を向上させることができる半導体装置及びその製造方
法を提供する。 【解決手段】 p型半導体基板1の表面にn型拡散層5
a及び5bを形成した後、n型拡散層5a及び5bの上
にポリシリコン層10aとポリシリコン層10bとを順
次形成して、ゲッタリングサイト層とする。このとき、
上層となるポリシリコン層10bは下層となるポリシリ
コン層10aよりもポリシリコン粒径が小さくなる条件
で形成して、ポリシリコン層10bのゲッタリング能力
をポリシリコン層10aと比較して高くする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はpn接合部における
重金属汚染元素を捕獲するためのゲッタリングサイト層
を有する半導体装置及びその製造方法に関し、特に、接
合リーク特性を向上させることができるゲッタリングサ
イト層を有する半導体装置及びその製造方法に関する。
【0002】
【従来の技術】近時、ダイナミックランダムアクセスメ
モリ(DRAM)の高集積化に伴って、データ保持時間
を維持することが困難になっている。データの保持時間
は、主として容量コンタクトを構成するp−n接合によ
って決定され、p−n接合間に発生する接合リークが増
大すると、データ保持時間が低下する。接合リークを増
大させる原因の1つとして、重金属汚染元素がある。重
金属汚染元素としては、例えばFe、Ni、Cu等があ
り、これらの元素はSi層中に固溶して、深い準位を形
成したり、固溶度を超えた場合にはシリサイドとして析
出して、接合特性を劣化させる。このような重金属汚染
元素がSiデバイスへに悪影響を与えることは、従来よ
り公知である(Klaus Graff,“MetalImpurities in Sil
icon-Device Fabrication”, Springer, 1994)。
【0003】一般的に、重金属汚染元素はLSIの製造
装置又はLSIの製造時に使用される材料から混入する
ので、これらの製造装置及び材料は徹底的にクリーン化
されることが必要である。しかし、安定したクリーン度
を維持した状態でLSIを製造するためには、その製造
コストが著しく上昇する。従って、一般的には、Si層
中に混入した重金属汚染元素を捕獲するためのゲッタリ
ング技術が使用されている。ゲッタリング技術とは、S
i層中にある程度の重金属汚染元素が存在することを容
認した上で、デバイスの動作領域(例えば、p−n接合
が形成されている領域)からできるだけ重金属汚染金属
を除去する技術をいう。このようにして取り除かれた重
金属汚染元素は、予めデバイスの動作領域の外に設けら
れたゲッタリングサイトに捕獲される。即ち、デバイス
の動作領域に存在する重金属汚染元素は、ゲッタリング
サイトまで拡散された後に捕獲される必要がある。この
ようなゲッタリング技術についても従来より公知である
(津屋英樹、超LSIプロセス制御工学、第6章、丸
善、1995)。
【0004】
【発明が解決しようとする課題】しかしながら、DRA
Mが微細化されると、より一層低濃度の重金属汚染元素
が原因で発生する接合リークが問題となるので、デバイ
ス動作領域の重金属汚染元素の量は極めて低い濃度に抑
制する必要があり、汚染元素量を容易に制御することが
できないという問題点がある。
【0005】また、DRAMが微細化されると、DRA
Mの製造工程における熱処理は低温化されると共に、短
時間化される傾向にある。従って、熱処理温度が高いと
共に熱処理時間が長い場合と比較して、デバイスの動作
領域に存在する重金属汚染元素がゲッタリングサイトま
で拡散しにくくなるという問題点もある。そうすると、
デバイスの動作領域に存在する重金属汚染元素の量を低
減することができないので、接合リーク特性を改善する
ことが困難となる。
【0006】なお、濃度が調整されたリンを含有するシ
リコン膜を形成することにより、低温熱処理における汚
染金属の除去効果の向上を図った半導体装置及びその製
造方法が提案されている(特開平5−136153号公
報)。また、金属不純物等の捕獲する機能を有するバッ
ファ層を形成することにより、結晶欠陥等の発生の抑制
を図った半導体装置の製造方法も開示されている(特公
平7−19839号公報)。
【0007】しかし、これらの従来の技術によっても、
デバイスの動作領域における重金属汚染元素を十分に除
去することができない。例えば、特開平5−13615
3号公報に開示された技術によると、ゲッタリングサイ
トがウエハの裏面側に形成されているので、デバイス動
作領域の重金属汚染が拡散しにくい。また、上記公報に
は、張り付けウエハ法によってデバイス動作領域の近傍
にゲッタリングバリアを設ける方法も提案されている
が、この方法によるとウエハの価格が高くなるという問
題点がある。一方、特公平7−19839号公報におい
て提案されている方法についても、ウエハ接着技術を使
用するのでウエハの価格が高くなる。更に、いずれの技
術によっても、近年の最先端デバイスにおいて有効な程
度に重金属汚染元素を除去できるとはいえない。
【0008】本発明はかかる問題点に鑑みてなされたも
のであって、デバイスの動作領域等に存在する重金属汚
染元素を低減することができ、これにより、接合リーク
特性を向上させることができる半導体装置及びその製造
方法を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明に係るゲッタリン
グサイト層を有する半導体装置は、第1導電型半導体基
板と、前記半導体基板の表面に形成された第2導電型拡
散層と、前記第2導電型拡散層の上に形成された複数の
ポリシリコン層を有するゲッタリングサイト層と、を有
し、前記複数のポリシリコン層のうち前記第2導電型拡
散層に接触して形成されたポリシリコン層を除く位置の
ポリシリコン層はその直下のポリシリコン層よりもゲッ
タリング能力が高いものであることを特徴とする。
【0010】本発明に係るゲッタリングサイト層を有す
る半導体装置は、複数のポリシリコン層の間に形成され
た絶縁膜を有していてもよい。また、前記位置のポリシ
リコン層の粒径をその直下のポリシリコン層の粒径より
も小さくすることによって、前記位置のポリシリコン層
のゲッタリング能力を高めたものであっても、前記位置
のポリシリコン層の不純物濃度をその直下のポリシリコ
ン層の不純物濃度よりも高くすることによって、前記位
置のゲッタリング能力を高めたものであってもよい。
【0011】本発明に係る他のゲッタリングサイト層を
有する半導体装置は、第1導電型半導体基板と、前記半
導体基板の表面に形成された第2導電型拡散層と、前記
第2導電型拡散層の上に形成されたポリシリコンからな
るゲッタリングサイト層と、を有し、前記ゲッタリング
サイト層はその表面方向に向かって連続的にゲッタリン
グ能力が高くなるものであることを特徴とする。
【0012】本発明に係るゲッタリングサイト層を有す
る半導体装置の製造方法は、第1導電型半導体基板の表
面に第2導電型拡散層を形成する工程と、前記第2導電
型拡散層の上に複数のポリシリコン層を有するゲッタリ
ングサイト層を形成する工程と、を有し、前記複数のポ
リシリコン層のうち前記第2導電型拡散層に接触して形
成されたポリシリコン層を除く位置のポリシリコン層は
その直下のポリシリコン層よりもゲッタリング能力が高
くなる条件で形成することを特徴とする。
【0013】前記位置のポリシリコン層の粒径をその直
下のポリシリコン層の粒径よりも小さくすることにより
前記ゲッタリング能力を高くすることができる。このと
き、ポリシリコン層の成長温度を低くすることにより前
記ポリシリコン層の粒径を小さくすることができる。
【0014】また、前記位置のポリシリコン層に含有さ
れる不純物の濃度をその直下のポリシリコン層に含有さ
れる不純物濃度よりも高くすることにより前記ゲッタリ
ング能力を高くすることができる。
【0015】本発明においては、ゲッタリングサイト層
を形成した後に、所定の温度で熱処理を施すと、半導体
基板と拡散層との接合部等に存在する重金属汚染元素が
ゲッタリングサイト層に拡散される。このとき、ゲッタ
リングサイト層はその表面側に向かって連続的又は不連
続的にゲッタリング能力が高くなるように構成されてい
るので、ゲッタリングサイト層に拡散された重金属汚染
元素は、ゲッタリングサイト層の半導体基板との界面近
傍に滞留することなく、ゲッタリングサイト層の表面側
に向かって拡散される。従って、半導体基板と拡散層と
の接合部等に存在する重金属汚染元素を効率よく低減す
ることができ、これにより、半導体装置の信頼性の劣化
及び接合リークの発生を抑制することができる。
【0016】なお、ポリシリコン層のゲッタリング能力
は、ポリシリコン粒径及びポリシリコン層に含有される
リン又はボロン等の不純物濃度等により決定され、ポリ
シリコン粒径が小さいほどゲッタリング能力が高くな
り、ポリシリコン層中の不純物濃度が高くなるほどゲッ
タリング能力が高くなる。このため、ゲッタリング能力
を高くする手段として、具体的には、ポリシリコン層の
粒径を小さくする方法及びポリシリコン層の不純物濃度
を高める方法とすることができる。
【0017】
【発明の実施の形態】以下、本発明の実施例に係る半導
体装置の製造方法について、添付の図面を参照して具体
的に説明する。図1(a)乃至図1(d)は本発明の第
1の実施例に係る半導体装置の製造方法を工程順に示す
模式図である。なお、図1においては、半導体装置とし
てDRAMの一部を示している。図1(a)に示すよう
に、p型半導体基板1の表面に素子分離絶縁膜2を選択
的に形成した後、この素子分離絶縁膜2により区画され
た素子領域上に、ゲート絶縁膜3を選択的に形成する。
次に、ゲート絶縁膜3の上にポリシリコン層4aと金属
シリサイド層4bとからなるゲート電極4を形成し、ゲ
ート電極4の両側方における半導体基板1の表面に、低
濃度n型拡散層5aを形成する。その後、ゲート電極3
の側壁面上に側壁絶縁膜6を形成した後、低濃度n型拡
散層5aよりも狭い領域に深い深さで高濃度n型拡散層
5bを形成することにより、低濃度n型拡散層5a及び
高濃度n型拡散層5bからなるLDD(Lightly Doped
Drain)構造のソース−ドレイン領域を形成する。
【0018】その後、半導体基板1上に、ゲート電極4
を覆う厚さで絶縁膜7を形成する。その後、1方のソー
ス−ドレイン領域上における絶縁膜7に、半導体基板1
の表面に到達するコンタクト孔7aを選択的に設けた
後、絶縁膜7上にコンタクト孔7aを埋設する配線層8
を形成する。その後、配線層8の上に層間絶縁膜9を形
成し、他方のソース−ドレイン領域上における層間絶縁
膜9、配線層8及び絶縁膜7に、ソース−ドレイン領域
の表面に到達する容量コンタクト孔9aを形成する。
【0019】その後、図1(b)に示すように、例えば
SiH4ガスとリンを導入するためのPH3ガスとの混合
ガスを原料ガスとして使用して、670℃の温度で、容
量コンタクト孔9a内における半導体基板1の表面上に
DRAMのスタック容量の下部容量電極となるポリシリ
コン層10aを成長させる。
【0020】その後、図1(c)に示すように、ポリシ
リコン層10aの表面を大気に晒すことにより、自然酸
化膜からなる酸化膜11を約1nmの厚さで形成する。
その後、図1(d)に示すように、ポリシリコン層10
aの形成時と同様の原料ガスを使用して、ポリシリコン
層10aよりも粒径が小さくなるように、例えば620
℃の温度で、酸化膜11の上に引き続き下部容量電極と
なるポリシリコン層10bを成長させる。このとき、ポ
リシリコン層10bのリン濃度はポリシリコン層10a
のリン濃度と同程度である。その後、例えば850℃の
温度で5分間の熱処理を施す。
【0021】本実施例は、容量電極となるポリシリコン
層10a及び10bを重金属汚染元素のゲッタリングサ
イト層として利用するものである。但し、本実施例にお
いては、容量電極を構成するポリシリコン層10aとポ
リシリコン層10bとは、ゲッタリング能力が異なった
ものとなっている。即ち、ポリシリコン層10b中のポ
リシリコン粒径はポリシリコン層10a中のポリシリコ
ン粒径よりも小さくなるように、ポリシリコン層10a
及び10bが形成されている。重金属汚染元素は、ポリ
シリコン層中におけるポリシリコン粒界にゲッタリング
されるので、ポリシリコン層10aよりも小さい粒界を
有するポリシリコン層10bは、ポリシリコン層10a
よりもゲッタリングサイトが多くなり、ゲッタリング能
力が高くなっている。
【0022】このように構成された本実施例に係る半導
体装置においては、容量電極(ポリシリコン層10a及
び10b)を形成した後に、熱処理を施すことによっ
て、シリコン基板中の重金属汚染元素はポリシリコン層
10aに拡散される。本実施例において、ポリシリコン
層10aの表面に形成された酸化膜11は約1nmの厚
さであり、極めて薄いので、このポリシリコン層10a
に拡散された重金属汚染元素は絶縁膜11を通過して、
ポリシリコン層10bに拡散される。これにより、例え
ばソース−ドレイン領域と半導体基板1との間のpn接
合近傍に存在する重金属汚染元素を低減することがで
き、接合リークの発生を抑制することができる。
【0023】ポリシリコン層のゲッタリング能力を向上
させるためには、ポリシリコン層のリン濃度を高くする
方法とポリシリコン層の粒径を小さくする方法が考えら
れる。しかし、単に半導体基板の表面上にゲッタリング
能力が高いポリシリコン層を形成したのみでは、ポリシ
リコン層の半導体基板との界面付近に重金属汚染元素が
滞留することによりゲッタリング能力が低下して、拡散
途中の重金属汚染元素がゲート酸化膜又はpn接合の近
傍に残存し、ゲート酸化膜信頼性を劣化させたり、接合
リークを増大させたりすることがある。
【0024】これに対して、本実施例においては、上層
のポリシリコン層10bの方が、下層のポリシリコン層
10aよりも高いゲッタリング能力を有しているので、
ポリシリコン層10aに拡散された重金属汚染元素は効
率よくポリシリコン層10bに拡散される。従って、ゲ
ート酸化膜又はpn接合の近傍に残存する重金属汚染元
素を低減することができ、これにより、ゲート酸化膜の
信頼性の劣化及び接合リークの発生を抑制することがで
きる。
【0025】なお、本実施例においては、容量電極を形
成した後の850℃での5分間の熱処理により、重金属
汚染元素がポリシリコン層10bに拡散される。このと
き、拡散される物質の拡散係数をD、熱処理時間をtと
すると、物質の拡散距離はDtの平方根により求められ
る。代表的な汚染元素としてFeを考えると、850℃
の温度で5分間の熱処理を施した場合に、単結晶シリコ
ン層中のFe(鉄)の拡散距離は200μm、リンの拡
散距離は0.002μmとなる。また、1000℃の温
度で10秒間の熱処理を施した場合には、Feの拡散距
離は50μm、リンの拡散距離は0.004μmとな
る。即ち、ゲッタリングのための熱処理時に重金属汚染
元素が拡散する距離と比較して、リンが拡散する距離は
極めて短くなる。
【0026】なお、ポリシリコン層中のリンの拡散速度
は単結晶中のリンの拡散速度よりも速くなるが、ポリシ
リコン層中のリンの拡散速度は、例えば900℃の温度
では5分間で0.17μmであり、ポリシリコン層中の
Feの拡散速度と比較して遅い(Ted Kamins,“Polycry
stalline Silicon for Integrated Circuit Applicatio
ns”,Kluwer Academic Publishers, 1988.)。これによ
り、850℃の温度では更にポリシリコン層中のリンの
拡散速度が遅くなると考えられる。従って、重金属汚染
元素をポリシリコン層10bに拡散させてゲッタリング
するための熱処理を実施しても、ポリシリコン層10a
とポリシリコン層10bとのリン濃度の変化は小さい。
【0027】ゲッタリングを有効に進行させることがで
きる熱処理条件の例を以下に示す。図2(a)及び図2
(b)は、縦軸に温度をとり、横軸に時間をとって、重
金属汚染元素を効率よくゲッタリングする熱処理条件を
示すグラフ図である。例えば、図2(a)に示すよう
に、始めに850℃の温度で5分の熱処理を実施した
後、例えば10(℃/分)以下の速度で約600℃の温
度まで徐冷する。この徐冷速度は5(℃/分)以下であ
るとより一層望ましい。重金属汚染元素の固溶度は低温
ほど低く、過飽和度が高くなるので、熱処理条件が低温
であるほど過飽和になった重金属汚染元素がゲッタリン
グされやすくなる。しかし、低温領域においては重金属
汚染元素の拡散定数が小さくなるので、熱処理時間を長
くする必要がある。そこで、図2(a)に示すように、
徐冷することによって、低温領域におけるゲッタリング
を有効に進行させることができる。
【0028】また、図2(b)に示すように、600℃
の温度で2時間の熱処理を実施した場合であっても、ゲ
ッタリングを有効に進行させる効果を得ることができ
る。更に、図2(a)と図2(b)を組み合わせて、約
600℃の温度まで徐冷した後に、600℃の温度で2
時間保持する条件としても、ゲッタリング効果を高める
ことができる。
【0029】なお、第1の実施例においては、ポリシリ
コン層10aを大気に晒すことにより自然酸化膜からな
る酸化膜11を形成しているが、ポリシリコン層10a
を成長させた後、製造装置からウェハを取り出さずに、
製造装置内に酸素をリークすることによりポリシリコン
膜10a上に酸化膜を形成することができる。その後、
ウエハを移動させることなく、ポリシリコン層10aの
成長温度よりも低い温度でポリシリコン層10bを成長
させることにより、図1(d)に示す構造の半導体装置
を得ることができる。但し、いずれの方法を使用して
も、ポリシリコン層10aからポリシリコン層10bに
向かって重金属汚染元素を拡散させることができるよう
に、酸化膜11の厚さは2nm以下とすることが好まし
い。
【0030】図3は本発明の第2の実施例に係る半導体
装置を示す模式図である。但し、図3に示す第2の実施
例に係る半導体装置が、図1(d)に示す第1の実施例
に係る半導体装置と異なる点は、容量電極の構造のみで
あるので、図3において図1(d)と同一物には同一符
号を付して、その詳細な説明は省略する。前述の如く、
第1の実施例においては、ポリシリコン層10aとポリ
シリコン層10bとに含有されるリンの濃度は同程度で
ある。これに対して、第2の実施例においては、下部容
量電極となるポリシリコン層20aと20bとのポリシ
リコン粒径は互いに変化させず、含有させるリン濃度を
異なるものとしている。
【0031】即ち、第1の実施例と同様にして、図1
(a)に示す構造を形成した後、SiH4ガスとPH3
スとの混合ガスを原料ガスとして、620℃の成長温度
でポリシリコン層20aを成長させた後、ウエハを製造
装置から取り出さずに装置内に酸素をリークして、ポリ
シリコン層20aの表面上に酸化膜21を約2nmの厚
さで形成する。その後、ポリシリコン層20aの形成時
と同一の原料ガス及びその分圧で、成長温度を620℃
として、酸化膜21の上にポリシリコン層20bを形成
する。その後、ポリシリコン層20bにリンをイオン注
入して、1050℃の温度で10秒間の熱処理を実施す
る。
【0032】このように構成された第2の実施例におい
ては、上層となるポリシリコン層20bのリン濃度は、
下層となるポリシリコン層20aのリン濃度よりも高く
なっている。一般的に、ポリシリコン層中のリン濃度が
高い方が、重金属汚染元素の固溶度が高くなるので、本
実施例においても第1の実施例と同様に、ポリシリコン
層20bはポリシリコン層20aと比較して、ゲッタリ
ング能力が高いものとなる。従って、第1の実施例と同
様の効果を得ることができる。
【0033】なお、イオン注入後の熱処理温度を高くす
ると共に、加熱速度を例えば100(℃/秒)よりも大
きくすると、上層となるポリシリコン層20bのリン濃
度をより一層高くすることができ、リン濃度の勾配が大
きくなる。これにより、ポリシリコン層20aからポリ
シリコン層20bに向かってゲッタリング能力の勾配が
大きくなり、効率的に重金属汚染元素をゲッタリングす
ることができる。また、一般的に、リン濃度を高くする
と、ポリシリコン層のポリシリコン粒径が大きくなっ
て、ゲッタリング能力を高める効果を低減させるが、加
熱速度を大きくする方法は、ポリシリコン層の粒径の成
長を抑制することができるので、より一層好ましい。
【0034】上述の第1及び第2の実施例においては、
互いに異なるゲッタリング能力を有する2層のポリシリ
コン層10a、10b又は20a、20bを形成した
が、本発明においては、形成するポリシリコン層の数は
2層に限定するものではない。例えば、上層側(ゲッタ
リングサイト層の表面側)のポリシリコン層がその直下
のポリシリコン層よりもゲッタリング能力が高くなるよ
うにすれば、3層以上のポリシリコン層を形成してもよ
い。
【0035】また、第1及び第2の実施例においては、
容量電極を重金属汚染元素のゲッタリングサイトとして
利用したが、本発明においては、拡散層の上にポリシリ
コン層からなるゲッタリングサイト層を形成してもよ
い。この場合には、上層側(表面側)のポリシリコン層
が下層側のポリシリコン層よりもゲッタリング能力が高
くなるように形成することができれば、酸化膜11又は
酸化膜21は必ずしも形成する必要はない。また、ポリ
シリコンからなるゲッタリングサイト層を、その表面側
に向かって連続的にゲッタリング能力が高くなるように
形成することができれば、このゲッタリングサイト層を
構成するポリシリコン層は1層であってもよい。
【0036】更に、第1及び第2の実施例においては、
半導体基板1の表面にn型拡散層からなるソース−ドレ
イン領域を形成しているので、リンが導入されたポリシ
リコン層10a、10b又は20a、20bをゲッタリ
ングサイト層として利用している。しかし、本発明にお
いて、p型拡散層の上にゲッタリングサイト層を形成す
る場合には、ボロンが導入されたポリシリコン層をゲッ
タリングサイト層とすることができる。この場合におい
ても、上層側(ゲッタリングサイト層の表面側)のポリ
シリコン層が下層側のポリシリコン層よりもゲッタリン
グ能力が高いものとするためには、上層側のポリシリコ
ン粒径を小さくするか、又はボロン濃度を高くすればよ
い。
【0037】
【実施例】以下、本発明の実施例に係る半導体装置によ
り接合リーク試験及びデータの保持特性試験を実施した
試験結果について、その比較例による試験結果と比較し
て具体的に説明する。先ず、実施例として、図1(a)
乃至図1(d)に示す第1の実施例方法によりDRAM
を製造した。一方、比較例としては、図1(c)に示す
方法と同様の方法で、ソース−ドレイン領域の上に形成
された下部容量電極となるポリシリコン層10a及び酸
化膜11と、ポリシリコン層10aと同様の形成方法で
形成された下部容量電極となるポリシリコン層とを有す
るDRAMを製造した。
【0038】その後、得られたDRAMのゲート電極に
種々の逆バイアス電極を印加して、1mm2の接合面積
あたりの接合リーク電流を測定した。図4は縦軸に接合
リーク電流をとり、横軸に逆バイアス電圧をとって、実
施例及び比較例の逆バイアス電圧と接合リーク電流との
関係を示すグラフ図である。但し、図4においては、実
施例の試験結果を実線で示し、比較例の試験結果を破線
で示している。図4に示すように、実施例のDRAM
は、比較例と比較して重金属汚染元素のゲッタリング能
力が優れており、特に、低電圧側において、接合リーク
を著しく低減することができた。
【0039】また、得られたDRAMのデータ保持時間
を種々に変化させて、累積不良ビット数を測定した。図
5は縦軸に累積不良ビット数をとり、横軸にデータ保持
時間をとって、実施例及び比較例のデータ保持時間と累
積不良ビット数との関係を示すグラフ図である。但し、
図5においては、実施例の試験結果を実線で示し、比較
例の試験結果を破線で示している。図5に示すように、
所定のデータ保持時間における累積不良ビット数につい
ては、実施例のDRAMの方が比較例と比較して少なく
なっており、実施例のDRAMのデータ保持特性が優れ
たものとなった。
【0040】
【発明の効果】以上詳述したように、本発明によれば、
拡散層上のゲッタリングサイト層が、その表面側に向か
ってゲッタリング能力が高くなるように形成されている
ので、半導体基板と拡散層との接合部等に存在する重金
属汚染元素を効率よく低減することができ、これによ
り、半導体装置の信頼性及び接合リーク特性を向上させ
ることができる。
【図面の簡単な説明】
【図1】(a)乃至(d)は本発明の第1の実施例に係
る半導体装置の製造方法を工程順に示す模式図である。
【図2】(a)及び図2(b)は、重金属汚染元素を効
率よくゲッタリングする熱処理条件を示すグラフ図であ
る。
【図3】本発明の第2の実施例に係る半導体装置を示す
模式図である。
【図4】実施例及び比較例の逆バイアス電圧と接合リー
ク電流との関係を示すグラフ図である。
【図5】縦軸に累積不良ビット数をとり、横軸にデータ
保持時間をとって、実施例及び比較例のデータ保持時間
と累積不良ビット数との関係を示すグラフ図である。
【符号の説明】
1;半導体基板 2;素子分離絶縁膜 3;ゲート絶縁膜 4;ゲート電極 4a,10a,10b,20a,20b;ポリシリコン
層 4b;金属シリサイド層 5a,5b;拡散層 6;側壁絶縁膜 7;絶縁膜 7a;コンタクト孔 8;配線層 9;層間絶縁膜 9a;容量コンタクト孔 11,21;酸化膜

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 第1導電型半導体基板と、前記半導体基
    板の表面に形成された第2導電型拡散層と、前記第2導
    電型拡散層の上に形成された複数のポリシリコン層を有
    するゲッタリングサイト層と、を有し、前記複数のポリ
    シリコン層のうち前記第2導電型拡散層に接触して形成
    されたポリシリコン層を除く位置のポリシリコン層はそ
    の直下のポリシリコン層よりもゲッタリング能力が高い
    ものであることを特徴とするゲッタリングサイト層を有
    する半導体装置。
  2. 【請求項2】 前記複数のポリシリコン層の間に形成さ
    れた絶縁膜を有することを特徴とするゲッタリングサイ
    ト層を有する半導体装置。
  3. 【請求項3】 前記位置のポリシリコン層の粒径をその
    直下のポリシリコン層の粒径よりも小さくすることによ
    って、前記位置のポリシリコン層のゲッタリング能力を
    高めたものであることを特徴とする請求項1又は2に記
    載のゲッタリングサイト層を有する半導体装置。
  4. 【請求項4】 前記位置のポリシリコン層の不純物濃度
    をその直下のポリシリコン層の不純物濃度よりも高くす
    ることによって、前記位置のゲッタリング能力を高めた
    ものであることを特徴とする請求項1又は2に記載のゲ
    ッタリングサイト層を有する半導体装置。
  5. 【請求項5】 前記不純物はリン及びボロンからなる群
    から選択された1種であることを特徴とする請求項4に
    記載のゲッタリングサイト層を有する半導体装置。
  6. 【請求項6】 前記ゲッタリングサイト層は容量電極で
    あることを特徴とするゲッタリングサイト層を有する半
    導体装置。
  7. 【請求項7】 第1導電型半導体基板と、前記半導体基
    板の表面に形成された第2導電型拡散層と、前記第2導
    電型拡散層の上に形成されたポリシリコンからなるゲッ
    タリングサイト層と、を有し、前記ゲッタリングサイト
    層はその表面方向に向かって連続的にゲッタリング能力
    が高くなるものであることを特徴とするゲッタリングサ
    イト層を有する半導体装置。
  8. 【請求項8】 前記ゲッタリングサイト層の粒径をその
    表面方向に向かって連続的に小さくすることにより前記
    ゲッタリング層の表面側のゲッタリング能力を高めたも
    のであることを特徴とする請求項7に記載のゲッタリン
    グサイト層を有する半導体装置。
  9. 【請求項9】 前記ゲッタリングサイト層の不純物濃度
    をその表面方向に向かって連続的に高くすることにより
    前記ゲッタリング層の表面側のゲッタリング能力を高め
    たものであることを特徴とする請求項7に記載のゲッタ
    リングサイト層を有する半導体装置。
  10. 【請求項10】 前記不純物はリン及びボロンからなる
    群から選択された1種であることを特徴とする請求項9
    に記載のゲッタリングサイト層を有する半導体装置。
  11. 【請求項11】 第1導電型半導体基板の表面に第2導
    電型拡散層を形成する工程と、前記第2導電型拡散層の
    上に複数のポリシリコン層を有するゲッタリングサイト
    層を形成する工程と、を有し、前記複数のポリシリコン
    層のうち前記第2導電型拡散層に接触して形成されたポ
    リシリコン層を除く位置のポリシリコン層はその直下の
    ポリシリコン層よりもゲッタリング能力が高くなる条件
    で形成することを特徴とするゲッタリングサイト層を有
    する半導体装置の製造方法。
  12. 【請求項12】 前記位置のポリシリコン層の粒径をそ
    の直下のポリシリコン層の粒径よりも小さくすることに
    より前記ゲッタリング能力を高くすることを特徴とする
    ゲッタリングサイト層を有する半導体装置の製造方法。
  13. 【請求項13】 ポリシリコン層の成長温度を低くする
    ことにより前記ポリシリコン層の粒径を小さくすること
    を特徴とする請求項12に記載のゲッタリングサイト層
    を有する半導体装置の製造方法。
  14. 【請求項14】 前記位置のポリシリコン層に含有され
    る不純物の濃度をその直下のポリシリコン層に含有され
    る不純物濃度よりも高くすることにより前記ゲッタリン
    グ能力を高くすることを特徴とするゲッタリングサイト
    層を有する半導体装置の製造方法。
JP31151598A 1998-11-02 1998-11-02 ゲッタリングサイト層を有する半導体装置及びその製造方法 Expired - Fee Related JP3296307B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31151598A JP3296307B2 (ja) 1998-11-02 1998-11-02 ゲッタリングサイト層を有する半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31151598A JP3296307B2 (ja) 1998-11-02 1998-11-02 ゲッタリングサイト層を有する半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000138225A true JP2000138225A (ja) 2000-05-16
JP3296307B2 JP3296307B2 (ja) 2002-06-24

Family

ID=18018172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31151598A Expired - Fee Related JP3296307B2 (ja) 1998-11-02 1998-11-02 ゲッタリングサイト層を有する半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3296307B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067366A (ja) * 2005-08-05 2007-03-15 Elpida Memory Inc 半導体記憶装置の製造方法
JP2010192794A (ja) * 2009-02-20 2010-09-02 Sony Corp 固体撮像装置とその製造方法および撮像装置
JP2015032720A (ja) * 2013-08-05 2015-02-16 新日本無線株式会社 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067366A (ja) * 2005-08-05 2007-03-15 Elpida Memory Inc 半導体記憶装置の製造方法
JP2010192794A (ja) * 2009-02-20 2010-09-02 Sony Corp 固体撮像装置とその製造方法および撮像装置
JP2015032720A (ja) * 2013-08-05 2015-02-16 新日本無線株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3296307B2 (ja) 2002-06-24

Similar Documents

Publication Publication Date Title
JP4066574B2 (ja) 半導体装置の製造方法
JP3524141B2 (ja) 半導体装置及びその製造方法
US6372611B1 (en) Semiconductor manufacturing method including gettering of metal impurities
KR100526366B1 (ko) 반도체 장치와 그 제조 방법
US7005676B2 (en) Semiconductor device manufacturing method
JPH0245327B2 (ja)
US5929507A (en) Gettering regions and methods of forming gettering regions within a semiconductor wafer
JP2735407B2 (ja) 半導体装置およびその製造方法
US6140675A (en) Semiconductor device and manufacturing method thereof
US6670259B1 (en) Inert atom implantation method for SOI gettering
US6730583B2 (en) Method for fabricating semiconductor device
JP2009536446A (ja) 半導体基板の製造方法及び半導体デバイスの製造方法
KR100314347B1 (ko) 반도체장치및그제조방법
JP3296307B2 (ja) ゲッタリングサイト層を有する半導体装置及びその製造方法
US5943589A (en) Method of fabricating semiconductor device with a trench isolation
JPH10313011A (ja) 半導体基板及びその製造方法
US7084459B2 (en) SOI substrate
US5635752A (en) Semiconductor device having source and drain regions which include horizontally extending secondary defect layers
US5556793A (en) Method of making a structure for top surface gettering of metallic impurities
JP3173655B2 (ja) 半導体装置の製造方法
JPH0737892A (ja) 半導体集積回路装置
JPH10303207A (ja) 半導体ウエハおよびその製造方法、ならびに半導体集積回路装置
JP4929610B2 (ja) 半導体装置の製造方法
JPH10247731A (ja) 半導体ウエハおよびその製造方法ならびに半導体集積回路装置およびその製造方法
JP3296304B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees