TWI406403B - 固態攝像裝置及其製造方法 - Google Patents

固態攝像裝置及其製造方法 Download PDF

Info

Publication number
TWI406403B
TWI406403B TW098104103A TW98104103A TWI406403B TW I406403 B TWI406403 B TW I406403B TW 098104103 A TW098104103 A TW 098104103A TW 98104103 A TW98104103 A TW 98104103A TW I406403 B TWI406403 B TW I406403B
Authority
TW
Taiwan
Prior art keywords
film
transistor
compressive stress
amplifying transistor
semiconductor substrate
Prior art date
Application number
TW098104103A
Other languages
English (en)
Other versions
TW200943544A (en
Inventor
Shinichi Arakawa
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200943544A publication Critical patent/TW200943544A/zh
Application granted granted Critical
Publication of TWI406403B publication Critical patent/TWI406403B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/1465—Infrared imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

固態攝像裝置及其製造方法
本發明係關於一種固態攝像裝置及其製造方法。
本發明包含與2008年3月5日向日本專利局申請之日本專利申請案JP 2008-054560有關之標的，其全部內容係以引用的方式併入本文中。
隨著最近半導體元件之整合程度上的增加，固態攝像裝置亦已在像素之數目上增加並且在小型化上取得進步。
另一方面，其上附帶的特徵退化在成為一大問題。
例如，一SN比率對於影像品質之改良係重要的。明確而言，隨著小型化的進步，由於作為光電轉換元件的光二極體(PD)之小型化而可吸收的光子之減少會不可避免地減小信號數量。因此有必要藉由減小雜訊來改良SN比率。
特定言之，在如圖14中所示的CMOS(互補金氧半導體)影像感測器中，藉由光二極體221中的光電轉換所獲得的一電荷係經由傳輸電晶體222累積在浮動擴散226中並然後在許多情況下在放大電晶體224中經受信號放大。
與在放大電晶體224中產生的頻率成比例的一雜訊，或1/f雜訊，係主要作為一像素之隨機雜訊，而且重要的係抑制該雜訊。一般地，下列關係適合於1/f雜訊。
in 2 =KF((IdAF )/(Cox WLeff fEF ))　...(1)
其中in 2 係汲極電流雜訊密度[A2 /Hz]，KF(閃爍雜訊係數)係取決於該元件的因數，Id係汲極電流，Cox 係每單位面積的閘極電容，以及Leff 係有效閘極長度。
此係揭示在關於電子裝置的IEEE學報，第48卷，第5號(2001年5月)，第921至927頁中。
依據以上等式(1)，放大電晶體224之線寬的減小，即，放大電晶體224之小型化，會急劇地增加雜訊。KF係取決於放大電晶體224的因數，而且係極大地受程序因數的影響。
該等程序因數之一係施加於放大電晶體224之一通道部分的應力。對於微小像素之較高及較低功率消耗，藉由施加矽化物於一像素區域內的電晶體而減小閘極線路電阻及接觸電阻係極有效的措施，而且放大電晶體224並非例外。
一般地，已將矽化物技術引入至0.25μm之產生或CMOS邏輯中的後來者。
雖然只要維持歐姆特徵，一CMOS影像感測器中的一像素區域就高度可能作為一裝置而操作，但是用於減小電阻的技術(例如自行對準矽化物形成或類似技術)隨接點直徑的減小而變為有必要。
然而，在形成自行對準矽化物的情況下，局部張應力出現在一細小放大電晶體之一通道部分中。
此外，在應力與1/f雜訊之間發現相關。張應力之施加會增加1/f雜訊而不管一載子物種是否係電子或電洞，或在N-MOS及P-MOS之兩種情況下(參見(例如)由T. Ohguro、Y. Okayama、K. Matsuzawa、K. Matsunaga、N. Aoki、K. Kojima、H. S. Momose以及K. Ishimaru所寫的"氧氮化物程序、氘退火及STI應力對0.11CMOS之1/f雜訊的影響"2003技術論文之VLSI技術分類討論會，2003，第37頁；以及由Shigenobu Maeda、You-Seung Jin、Jung-A Choi、Sun-Young Oh、Hyun-Woo Lee、Jae-Yoon Yoo、Min-Chul Sun、Ja-Hum Ku、Kwon Lee、Su-Gon Bae、Sung-Gun Kang、Jeong-Hwan Yang、Young-Wug Kim以及Kwang-Pyuk Suh所寫的"機械應力工程對閃爍雜訊特徵的影響"2004技術論文之VLSI技術分類討論會，2004，第102至103頁)。
基於以上說明的原因，當小型化像素並將自行對準矽化物引入該等像素時，難以當將達到高SN比率時容忍雜訊退化。
接著參考圖15A至15E說明製造相關技術中的一CMOS影像感測器之程序。
如圖15A中所示，形成一P型井區域212於一N型矽基板211中。
接著，形成用於實行光電轉換的一光二極體221於矽基板211之表面側上的一預定位置處。藉由使用藉由圖案化形成於矽基板211上的光阻膜所形成的一離子植入遮罩來實行作為一N型雜質的磷(P)以及作為一P型雜質的硼(B)之離子植入，自一底部層之一P型區域、一N型區域及一P型區域形成光二極體221。
調整離子植入之能量以致光二極體221係需要地形成於半導體基板211的表面與對於可見光之5μm至15μm的深度之間，而且係(例如)形成於半導體基板211的表面與約5μm的深度之間。
如以上說明，將一N型基板用作矽基板211，而且因此由P型井區域212實行對光二極體221之隔離。
接著，形成一像素內的MOS型電晶體。
如圖15B中所示，形成一閘極絕緣膜231於矽基板211上，並接著形成用於形成閘極電極的一多晶矽膜。接著，形成用作用於形成閘極電極之一蝕刻遮罩的一光阻遮罩(未顯示)於該多晶矽膜上。採用用作該蝕刻遮罩的該光阻遮罩，圖案化該多晶矽膜，因而藉由多晶矽形成一傳輸電晶體、一重設電晶體、一放大電晶體以及一選擇電晶體之閘極電極232。
接著，如圖15C中所示，基於抑制一周邊電路之一MOS電晶體(未顯示)、該重設電晶體、該放大電晶體、該選擇電晶體及類似物之目的而形成側壁233於閘極電極232之每一者的側部分上。藉由(例如)一氧化矽膜形成側壁233。然而，可藉由一氮化矽膜形成側壁233。
接著，形成一光阻遮罩(未顯示)，並且藉由離子植入使用該光阻遮罩而形成用作該等電晶體之源極與汲極的擴散層234、235、236及237於半導體基板211中。
一般地，當電洞及電子係作為載子而彼此比較時，電洞係更容易地捕捉於閘極絕緣膜231及介面上。因此，此時電子係選擇為載子，即，形成N-MOS。同時藉由離子植入亦形成一浮動擴散226。
接著，如圖15D中所示，藉由自行對準矽化物程序分別形成矽化物層241至249於擴散層234至237上、於浮動擴散226上、以及於閘極電極232上。
在自行對準矽化物程序之前，因為矽化物層具有低光學透明度，故形成一矽化物阻塞膜251於光二極體221上以預防形成一矽化物層於光二極體221上。矽化物阻塞膜251係需要地藉由一氧化矽膜、一氮化矽膜、一氧氮化矽膜或類似物來形成。一矽化鈦、一矽化鉭、一矽化鉬、一矽化鎳、一矽化鎢、一矽化鎳鉑或類似物可施加為矽化物層241至249。
接著，如圖15E中所示，形成用於在接點處理時暫時停止蝕刻的一蝕刻停止膜252於矽基板211之上的整個表面上。藉由使相對於作為待稍後形成的一層間絕緣膜之一氧化矽膜確保一選擇性蝕刻比率比較容易的一氮化矽膜、一氧氮化矽膜或類似物而形成蝕刻停止膜252。
然後，儘管未顯示，但是形成一層間絕緣膜，而且使用鎢形成一接點部分。
此外，形成一線路層、一層間絕緣膜、一平坦化絕緣膜、一彩色濾波器層以及一微晶片透鏡及類似物，因而完成該CMOS影像感測器。
然而，在以上說明的CMOS影像感測器中，1/f雜訊中的變化不僅由於放大電晶體(AMP)之一更細小設計規則而且由於藉由放大電晶體224之矽化物層243及244引起的通道部分上的張應力之負載而明顯增加。因此，降低SN比率，並且難以獲得充分的影像品質。
待解決的一問題係當將一矽化物層引入一像素或類似物內的一電晶體中以小型化該像素時，1/f雜訊中的變化由於藉由該矽化物層引起的該電晶體之通道部分上的張應力之負載而明顯增加，以致降低SN比率並因此不能獲得充分的影像品質。
本發明可以藉由抑制1/f雜訊中的變化來預防SN比率之降低並因此即使當將一矽化物層引入一電晶體中以小型化該像素時仍獲得充分的影像品質。
依據本發明之一具體實施例，提供一固態攝像裝置，其包括：一光電轉換區段，其經組態用以將入射光轉換成一信號電荷；一傳輸電晶體，其經組態用以自該光電轉換區段讀取該信號電荷並傳輸該信號電荷；以及一放大電晶體，其經組態用以放大由該傳輸電晶體讀取的該信號電荷，其中形成用於施加一壓縮應力於該放大電晶體之一通道部分的一壓縮應力膜於該放大電晶體上。
在依據本發明之以上說明的具體實施例之該固態攝像裝置中，形成該壓縮應力膜於該放大電晶體上。因此，藉由該壓縮應力膜之該壓縮應力來釋放施加於該放大電晶體之一通道區域的一局部張應力，以致可抑制該放大電晶體之1/f雜訊中的變化之增加。
依據本發明之一具體實施例，提供一製造一固態攝像裝置之方法，該固態攝像裝置包括在一半導體基板中的一光電轉換區段，其經組態用以將入射光轉換成一信號電荷；一傳輸電晶體，其經組態用以自該光電轉換區段讀取該信號電荷並傳輸該信號電荷；以及一放大電晶體，其經組態用以放大由該傳輸電晶體讀取的該信號電荷。該方法包括下列步驟：在形成該放大電晶體於該半導體基板中之後，形成一絕緣膜於該半導體基板上，該絕緣膜具有該放大電晶體上的一開口部分；形成覆蓋該放大電晶體並具有一壓縮應力之一壓縮應力膜於該絕緣膜上；以及留下僅在該放大電晶體上的該壓縮應力膜並移除在其他區域上的該壓縮應力膜。
在依據本發明之以上說明的具體實施例之製造該固態攝像裝置之方法中，形成該壓縮應力膜於該放大電晶體上。因此，藉由該壓縮應力膜之該壓縮應力來釋放施加於該放大電晶體之一通道區域的一局部張應力，以致可抑制該放大電晶體之1/f雜訊中的變化之增加。
依據本發明之一具體實施例，提供一製造一固態攝像裝置之方法，該固態攝像裝置包括在一半導體基板中的一光電轉換區段，其經組態用以將入射光轉換成一信號電荷；一傳輸電晶體，其經組態用以自該光電轉換區段讀取該信號電荷並傳輸該信號電荷；以及一放大電晶體，其經組態用以放大由該傳輸電晶體讀取的該信號電荷。該方法包括下列步驟：在形成該放大電晶體於該半導體基板中之後，形成覆蓋該放大電晶體並具有一壓縮應力之一壓縮應力膜於該半導體基板上；以及留下僅在該放大電晶體上的該壓縮應力膜並移除在區域上而非在該放大電晶體上的該壓縮應力膜。
在依據本發明之以上說明的具體實施例之製造該固態攝像裝置之方法中，形成該壓縮應力膜於該放大電晶體上。因此，藉由該壓縮應力膜之該壓縮應力來釋放施加於該放大電晶體之一通道區域的一局部張應力，以致可抑制該放大電晶體之1/f雜訊中的變化之增加。
依據本發明之一具體實施例的一固態攝像裝置可抑制該放大電晶體之1/f雜訊中的變化之增加。因此，因為可抑制SN比率之降低，故存在能夠藉由達到高SN比率來獲得優良影像品質的優點。
依據本發明之一具體實施例之製造一固態攝像裝置之方法可抑制該放大電晶體之1/f雜訊中的變化之增加。因此，因為可抑制SN比率之降低，故存在能夠藉由達到高SN比率來獲得優良影像品質的優點。
將參考圖1之示意組態斷面圖及圖2之電路組態圖說明依據本發明之一固態攝像裝置的一具體實施例(第一具體實施例)。該固態攝像裝置係一CMOS影像感測器。圖1顯示該CMOS影像感測器之一像素區段的一感測器區段以及該像素內的電晶體之一群組。圖2顯示該CMOS影像感測器之一電路組態的一範例。
以下參考圖1及圖2進行說明。
一第一傳導型之一半導體基板11具有形成於其中的一第二傳導型之一井區域12，該第二傳導型係與該第一傳導型相反的傳導型。將進行下文中的說明，假定，舉例而言，該第一傳導型係一N型而且該第二傳導型係一P型。例如，一N型矽基板係用作以上說明的半導體基板11。
形成用於將入射光轉換成一信號電荷的一光電轉換區段(例如光二極體(PD))21於半導體基板11之表面側上的一預定位置處。光電轉換區段21將在以下說明為光二極體21。
例如藉由自半導體基板11中的一底部層之一P型區域、一N型區域以及一P型區域形成光二極體21。光二極體21係需要地形成於半導體基板11的表面與對於可見光之5μm至15μm的深度之間，而且係(例如)形成於半導體基板11的表面與約5μm的深度之間。
如以上說明，將一N型矽基板用作半導體基板11，而且因此由井區域12實行對光二極體21之元件隔離。
形成該像素內的MOS型電晶體於半導體基板11上。
形成閘極電極32於半導體基板11上，其中將一閘極絕緣膜31插入在閘極電極32與半導體基板11之間。此等閘極電極32係該像素電晶體群組之一重設電晶體的閘極電極32(32R)、該像素電晶體群組之一放大電晶體的閘極電極32(32A)以及該像素電晶體群組之一選擇電晶體的閘極電極32(32S)。藉由(例如)多晶矽形成閘極電極32之每一者。
此外，鄰接光二極體21形成用於自光二極體21讀取該信號電荷並傳輸該信號電荷的一傳輸電晶體之閘極電極32(32T)。
順便提及，每一閘極電極32均具有(例如)0.1μm×0.1μm之極細小尺寸。
形成側壁33於閘極電極32之每一者的側部分上。藉由(例如)一氧化矽膜形成側壁33。或者，可藉由一氮化矽膜形成側壁33。
形成用作該等電晶體之源極與汲極的擴散層34、35、36及37於個別閘極電極32之兩側上的半導體基板11中。在此情況下，舉例而言，擴散層35係共用為重設電晶體23之一個擴散層35以及放大電晶體24之一個擴散層35，而且擴散層36係共用為放大電晶體24之另一個擴散層36以及選擇電晶體25之一個擴散層36。亦形成一浮動擴散(FD)26於半導體基板11中。
一般地，當電洞及電子係作為載子而彼此比較時，電洞係更容易地捕捉於閘極絕緣膜31及介面上。因此，在此情況下，電子係選擇為載子，即，形成NMOS電晶體。
分別形成矽化物層41至44、45以及46至49於擴散層34至37上、於浮動擴散26上以及於閘極電極32上。
此外，形成一矽化物阻塞膜51於光二極體21上以預防形成如以上說明的一矽化物層於光二極體21上。矽化物阻塞膜51係需要地藉由一氧化矽膜、一氮化矽膜、一氧氮化矽膜或類似物來形成。一矽化鈦、一矽化鉭、一矽化鉬、一矽化鎳、一矽化鎢、一矽化鎳鉑或類似物可施加為矽化物層41至49。
傳輸電晶體22係連接在光二極體21的陰極電極與浮動擴散26之間作為電荷-電壓轉換區段。當將一傳輸脈衝TRG供應至閘極電極(控制電極)32TG時，傳輸電晶體22因藉由光二極體21進行的光電轉換而將儲存於光二極體21中的信號電荷(在此情況下為電子)傳輸至浮動擴散26。
重設電晶體23具有連接至一重設線的一汲極電極(擴散層35)，並具有連接至浮動擴散26的一源極電極(擴散層34)。當在將該信號電荷自光二極體21傳輸至浮動擴散26之前將一重設脈衝RST供應至閘極電極32R時，重設電晶體23重設浮動擴散26之電位至一重設電壓Vrst。
放大電晶體24具有連接至浮動擴散26的閘極電極32A，並具有連接至一像素電源供應Vdd的一汲極電極(共同擴散層35)。放大電晶體24在藉由重設電晶體23重設浮動擴散26之電位之後輸出該電位作為一重設位準，並在傳輸電晶體22傳輸該信號電荷之後輸出浮動擴散26之電位作為一信號位準。
選擇電晶體25(例如)具有連接至放大電晶體24之源極電極(共同擴散層36)的一汲極電極(擴散層36)，並具有連接至一輸出信號線的一源極電極。當一選擇脈衝SEL係供應至閘極電極32S時，選擇電晶體25係設定在接通狀態，並在該像素處於一選定狀態中的情況下輸出自放大電晶體24輸出的一信號至該輸出信號線(線路75)。順便提及，選擇電晶體25亦可連接在像素電源供應Vdd與放大電晶體24的汲極電極之間。
形成具有形成於放大電晶體24上的一開口53之一蝕刻停止膜52於半導體基板11之上的整個表面上。藉由使相對於作為待稍後形成的一層間絕緣膜之一氧化矽膜確保一選擇性蝕刻比率比較容易的一氮化矽膜、一氧氮化矽膜或類似物而形成蝕刻停止膜52。
另一方面，形成具有一壓縮應力之一壓縮應力膜54於放大電晶體24上以便覆蓋放大電晶體24。此壓縮應力膜54係藉由(例如)一氧化矽膜來形成。
蝕刻停止膜52及壓縮應力膜54係需要地不同膜物種，因為不同膜物種使確保一處理(蝕刻)選擇性比較容易。例如，如以上說明，藉由一氮化矽膜形成蝕刻停止膜52，而且藉由一氧化矽膜形成壓縮應力膜54。當然，可反之亦然，或者可選擇並使用一氮化矽膜、一氧化矽膜以及一氧氮化矽膜之兩個物種。
當蝕刻停止膜52及壓縮應力膜54係同一物種時，需要具有插在蝕刻停止膜52與壓縮應力膜54之間的一不同物種之一中間膜的一結構。
儘管未顯示，例如當將一氮化矽膜施加為蝕刻停止膜52時，但是將一氧化矽膜施加為該中間膜。
進一步形成(例如)線路71，其用於將傳輸電晶體電極32T與一驅動電路(未顯示)彼此連接；線路72，其用於將重設電晶體23之閘極電極32R與該驅動電路(未顯示)彼此連接；線路73，其用於將放大電晶體24之閘極電極32A與浮動擴散26彼此連接；線路74，其用於將選擇電晶體25之閘極電極32S與該驅動電路(未顯示)彼此連接；線路75，其用於將選擇電晶體25之擴散層37與一水平掃描電路(輸出)(未顯示)彼此連接；線路76，其用於將在重設電晶體23與放大電晶體24之間共用的擴散層35與像素電源供應Vdd(未顯示)彼此連接；以及類似線路。
在依據本發明之固態攝像裝置1中，形成具有一壓縮應力之一壓縮應力膜54於放大電晶體24上。因此，藉由壓縮應力膜54之壓縮應力釋放施加於放大電晶體24之一通道區域的一局部張應力(該應力係由形成於放大電晶體24之擴散層35及36上的矽化物層42及43引起)，以致可抑制放大電晶體24之1/f雜訊中的變化之增加。
因此，因為可抑制SN比率之降低，故存在能夠藉由達到高SN比率來獲得優良影像品質的優點。
可形成由圖2所示的一像素電晶體區段之電路組態，如圖3中所示。
如圖3中所示，提供一光二極體21，而且提供一傳輸電晶體22以便連接至光二極體21。傳輸電晶體22係連接在光二極體21的陰極電極與浮動擴散26之間作為電荷-電壓轉換區段。當將一傳輸脈衝TRG供應至閘極電極(控制電極)32TG時，傳輸電晶體22因藉由光二極體21進行的光電轉換而將儲存於光二極體21中的信號電荷(在此情況下為電子)傳輸至浮動擴散26。
重設電晶體23具有連接至一像素電源供應Vdd的一汲極電極(擴散層35)，並具有連接至浮動擴散26的一源極電極(擴散層34)。當在將該信號電荷自光二極體21傳輸至浮動擴散26之前將一重設脈衝RST供應至閘極電極32R時，重設電晶體23重設浮動擴散26之電位至一重設電壓Vrst。
一放大電晶體24具有連接至浮動擴散26的一閘極電極32A。放大電晶體24在藉由重設電晶體23重設浮動擴散26之電位之後輸出該電位作為一重設位準，並在傳輸電晶體22傳輸該信號電荷之後輸出浮動擴散26之電位作為一信號位準。
選擇電晶體25(例如)具有連接至放大電晶體24之源極電極(共同擴散層36)的一汲極電極(擴散層36)，並具有連接至一輸出信號線的一源極電極。當一選擇脈衝SEL係供應至閘極電極32S時，選擇電晶體25係設定在接通狀態，並在該像素處於一選定狀態中的情況下輸出自放大電晶體24輸出的一信號至該輸出信號線(線路75)。
其中在不形成一蝕刻停止膜的情況下形成一壓縮應力膜之一範例將參考圖4之示意組態斷面圖加以說明為依據本發明之一固態攝像裝置之一具體實施例(第二具體實施例)。
在前述第一具體實施例中，形成該蝕刻停止膜以預防當形成一接點時過多蝕刻於該擴散層中。當不需要該蝕刻停止膜時，在不形成該蝕刻停止膜的情況下形成一壓縮應力膜。
將在下文中說明在此情況下的一固態攝像裝置(第二具體實施例)。
如圖4中所示，一第一傳導型之一半導體基板11具有形成於其中的一第二傳導型之一井區域12，該第二傳導型係與該第一傳導型相反的傳導型。將進行下文中的說明，假定，舉例而言，該第一傳導型係一N型而且該第二傳導型係一P型。例如，一N型矽基板係用作以上說明的半導體基板11。
形成用於將入射光轉換成一信號電荷的一光電轉換區段(例如光二極體(PD))21於半導體基板11之表面側上的一預定位置處。
例如藉由自半導體基板11中的一底部層之一P型區域、一N型區域以及一P型區域形成光二極體21。光二極體21係需要地形成於半導體基板11的表面與對於可見光之5μm至15μm的深度之間，而且係(例如)形成於半導體基板11的表面與約5μm的深度之間。
如以上說明，將一N型矽基板用作半導體基板11，而且因此由井區域12實行對光二極體21之元件隔離。
形成該像素內的MOS型電晶體於半導體基板11上。
形成閘極電極32於半導體基板11上，其中將一閘極絕緣膜31插入在閘極電極32與半導體基板11之間。此等閘極電極32係該像素電晶體群組之一重設電晶體的閘極電極32(32R)、該像素電晶體群組之一放大電晶體的閘極電極32(32A)以及該像素電晶體群組之一選擇電晶體的閘極電極32(32S)。藉由(例如)多晶矽形成閘極電極32之每一者。
此外，鄰接光二極體21形成用於自光二極體21讀取該信號電荷並傳輸該信號電荷的一傳輸電晶體之閘極電極32(32T)。
順便提及，每一閘極電極32均具有(例如)0.1μm×0.1μm之極細小尺寸。
形成側壁33於閘極電極32之每一者的側部分上。藉由(例如)一氧化矽膜形成側壁33。或者，可藉由一氮化矽膜形成側壁33。
形成用作該等電晶體之源極與汲極的擴散層34、35、36及37於個別閘極電極32之兩側上的半導體基板11中。在此情況下，舉例而言，擴散層35係共用為重設電晶體23之一個擴散層35以及放大電晶體24之一個擴散層35，而且擴散層36係共用為放大電晶體24之另一個擴散層36以及選擇電晶體25之一個擴散層36。亦形成一浮動擴散(FD)26於半導體基板11中。
一般地，當電洞及電子係作為載子而彼此比較時，電洞係更容易地捕捉於閘極絕緣膜31及介面上。因此，在此情況下，電子係選擇為載子，即，形成NMOS電晶體。
分別形成矽化物層41至44、45以及46至49於擴散層34至37上、於浮動擴散26上以及於閘極電極32上。
此外，形成一矽化物阻塞膜51於光二極體21上以預防形成如以上說明的一矽化物層於光二極體21上。矽化物阻塞膜51係需要地藉由一氧化矽膜、一氮化矽膜、一氧氮化矽膜或類似物來形成。一矽化鈦、一矽化鉭、一矽化鉬、一矽化鎳、一矽化鎢、一矽化鎳鉑或類似物可施加為矽化物層41至49。
傳輸電晶體22係連接在光二極體21的陰極電極與浮動擴散26之間作為電荷-電壓轉換區段。當將一傳輸脈衝TRG供應至閘極電極(控制電極)32T時，傳輸電晶體22因藉由光二極體21進行的光電轉換而將儲存於光二極體21中的信號電荷(在此情況下為電子)傳輸至浮動擴散26。
重設電晶體23具有連接至一重設線的一汲極電極(擴散層35)，並具有連接至浮動擴散26的一源極電極(擴散層34)。當在將該信號電荷自光二極體21傳輸至浮動擴散26之前將一重設脈衝RST供應至閘極電極32R時，重設電晶體23重設浮動擴散26之電位至一重設電壓Vrst。
放大電晶體24具有連接至浮動擴散26的閘極電極32A，而且具有連接至一像素電源供應Vdd的一汲極電極(共同擴散層35)。放大電晶體24在藉由重設電晶體23重設浮動擴散26之電位之後輸出該電位作為一重設位準，並在傳輸電晶體22傳輸該信號電荷之後輸出浮動擴散26之電位作為一信號位準。
選擇電晶體25(例如)具有連接至放大電晶體24之源極電極(共同擴散層36)的一汲極電極(擴散層36)，並具有連接至一輸出信號線的一源極電極。當一選擇脈衝SEL係供應至閘極電極32S時，選擇電晶體25係設定在接通狀態，並在該像素處於一選定狀態中的情況下輸出自放大電晶體24輸出的一信號至該輸出信號線(線路75)。順便提及，選擇電晶體25亦可連接在像素電源供應Vdd與放大電晶體24的汲極電極之間。
形成具有一壓縮應力之一壓縮應力膜54於放大電晶體24上以便覆蓋放大電晶體24。此壓縮應力膜54係藉由(例如)一氮化矽膜或一氧化矽膜來形成。
進一步形成(例如)線路71，其用於將傳輸電晶體22之閘極電極32T與一驅動電路(未顯示)彼此連接；線路72，其用於將重設電晶體23之閘極電極32R與該驅動電路(未顯示)彼此連接；線路73，其用於將放大電晶體24之閘極電極32A與浮動擴散26彼此連接；線路74，其用於將選擇電晶體25之閘極電極32S與該驅動電路(未顯示)彼此連接；線路75，其用於將選擇電晶體25之擴散層37與一水平掃描電路(輸出)(未顯示)彼此連接；線路76，其用於將在重設電晶體23與放大電晶體24之間共用的擴散層35與像素電源供應Vdd(未顯示)彼此連接；以及類似線路。
在依據本發明之固態攝像裝置2中，形成具有一壓縮應力之一壓縮應力膜54於放大電晶體24上。因此，藉由壓縮應力膜54之壓縮應力釋放施加於放大電晶體24之一通道區域的一局部張應力(該應力係由形成於放大電晶體24之擴散層35及36上的矽化物層42及43引起)，以致可抑制放大電晶體24之1/f雜訊中的變化之增加。
因此，因為可抑制SN比率之降低，故存在能夠藉由達到高SN比率來獲得優良影像品質的優點。
此外，因為未形成如在該第一具體實施例中的該蝕刻停止膜，故存在能夠減小膜形成步驟、微影步驟及蝕刻步驟的數目之每一者的優點，例如，與依據該第一具體實施例的固態攝像裝置1比較能夠減小一。
具有藉由形成一絕緣體於一溝槽內所製造的一淺溝渠元件隔離結構之一元件隔離區域的一範例(該元件隔離區域係鄰近於一放大電晶體之一擴散層)將參考圖5之示意組態斷面圖加以說明為依據本發明之一固態攝像裝置3之一其體實施例(第三具體實施例)。
如圖5中所示，一第一傳導型之一半導體基板11具有形成於其中的一第二傳導型之一井區域12，該第二傳導型係與該第一傳導型相反的傳導型。將進行下文中的說明，假定，舉例而言，該第一傳導型係一N型而且該第二傳導型係一P型。例如，一N型矽基板係用作以上說明的半導體基板11。
形成一STI(淺溝渠隔離)結構之一元件隔離區域96，其分離用於形成像素電晶體的區域(例如用於形成一重設電晶體的一區域)、用於形成一放大電晶體的一區域、用於形成一選擇電晶體的一區域、以及形成於半導體基板11中的類似物。
形成用於將入射光轉換成一信號電荷的一光電轉換區段(例如光二極體(PD))21於半導體基板11之表面側上的一預定位置處。
例如藉由自半導體基板11中的一底部層之一P型區域、一N型區域以及一P型區域形成光二極體21。光二極體21係需要地形成於半導體基板11的表面與對於可見光之5μm至15μm的深度之間，而且係(例如)形成於半導體基板11的表面與約5μm的深度之間。
如以上說明，將一N型基板用作半導體基板11，而且因此由井區域12實行對光二極體21之元件隔離。
形成該像素內的MOS型電晶體於半導體基板11上。
形成閘極電極32於半導體基板11上，其中將一閘極絕緣膜31插入在閘極電極32與半導體基板11之間。此等閘極電極32係該像素電晶體群組之該重設電晶體的閘極電極32(32R)、該像素電晶體群組之該選擇電晶體的閘極電極32(32S)以及該像素電晶體群組之該放大電晶體的閘極電極32(32A)。藉由(例如)多晶矽形成閘極電極32之每一者。
此外，鄰接光二極體21形成用於自光二極體21讀取該信號電荷並傳輸該信號電荷的一傳輸電晶體之閘極電極32(32T)。
順便提及，每一閘極電極32均具有(例如)0.1μm×0.1μm之極細小尺寸。
形成側壁33於閘極電極32之每一者的側部分上。藉由(例如)一氧化矽膜形成側壁33。或者，可藉由一氮化矽膜形成側壁33。
形成用作該等電晶體之源極與汲極的擴散層34、35、38及39於個別閘極電極32之兩側上的半導體基板11中。在此情況下，舉例而言，擴散層35係共用為重設電晶體23之一個擴散層35以及放大電晶體24之一個擴散層35，而且擴散層36係共用為放大電晶體24之另一個擴散層36以及選擇電晶體25之一個擴散層36。亦形成一浮動擴散(FD)26於半導體基板11中。
一般地，當電洞及電子係作為載子而彼此比較時，電洞係更容易地捕捉於閘極絕緣膜31及介面上。因此，在此情況下，電子係選擇為載子，即，形成NMOS電晶體。
形成矽化物層41、42、101、及102、45、以及46至49以便分別對應於擴散層34、35、38及39、浮動擴散26、以及閘極電極32。
此外，形成一矽化物阻塞膜51於光二極體21上以預防形成如以上說明的一矽化物層於光二極體21上。矽化物阻塞膜51係需要地藉由一氧化矽膜、一氮化矽膜、一氧氮化矽膜或類似物來形成。一矽化鈦、一矽化鉭、一矽化鉬、一矽化鎳、一矽化鎢、一矽化鎳鉑或類似物可施加為矽化物層41、42、101、以及102及45至49。
傳輸電晶體22係連接在光二極體21的陰極電極與浮動擴散26之間作為電荷-電壓轉換區段。當將一傳輸脈衝TRG供應至閘極電極(控制電極)32T時，傳輸電晶體22因藉由光二極體21進行的光電轉換而將儲存於光二極體21中的信號電荷(在此情況下為電子)傳輸至浮動擴散26。
重設電晶體23具有連接至一重設線的一汲極電極(擴散層35)，並具有連接至浮動擴散26的一源極電極(擴散層34)。當在將該信號電荷自光二極體21傳輸至浮動擴散26之前將一重設脈衝RST供應至閘極電極32R時，重設電晶體23重設浮動擴散26之電位至一重設電壓Vrst。
放大電晶體24具有連接至浮動擴散26的該閘極電極32A。放大電晶體24在藉由重設電晶體23重設浮動擴散26之電位之後輸出該電位作為一重設位準，並在傳輸電晶體22傳輸該信號電荷之後輸出浮動擴散26之電位作為一信號位準。
選擇電晶體25(例如)具有連接至放大電晶體24之源極電極(共同擴散層38)的一汲極電極(擴散層38)，並具有連接至一輸出信號線的一源極電極。當一選擇脈衝SEL係供應至閘極電極32S時，選擇電晶體25係設定在接通狀態，並在該像素處於一選定狀態中的情況下輸出自放大電晶體24輸出的一信號至該輸出信號線(線路75)。
形成具有形成於放大電晶體24上的一開口53之一蝕刻停止膜52於半導體基板11之上的整個表面上。藉由使相對於作為待稍後形成的一層間絕緣膜之一氧化矽膜確保一選擇性蝕刻比率比較容易的一氮化矽膜、一氧氮化矽膜或類似物而形成蝕刻停止膜52。
另一方面，形成具有一壓縮應力之一壓縮應力膜54於放大電晶體24上以便覆蓋放大電晶體24。此壓縮應力膜54係藉由(例如)一氧化矽膜來形成。
蝕刻停止膜52及壓縮應力膜54係需要地不同膜物種，因為不同膜物種使確保一處理(蝕刻)選擇性比較容易。例如，如以上說明，藉由一氮化矽膜形成蝕刻停止膜52，而且藉由一氧化矽膜形成壓縮應力膜54。當然，可反之亦然，或者可選擇並使用一氮化矽膜、一氧化矽膜以及一氧氮化矽膜之兩個物種。
當蝕刻停止膜52及壓縮應力膜54係同一物種時，需要具有插在蝕刻停止膜52與壓縮應力膜54之間的一不同物種之一中間膜的一結構。
儘管未顯示，例如當將一氮化矽膜施加為蝕刻停止膜52時，但是將一氧化矽膜施加為該中間膜。
進一步形成(例如)線路71，其用於將傳輸電晶體22之閘極電極32T與一驅動電路(未顯示)彼此連接；線路72，其用於將重設電晶體23之閘極電極32R與該驅動電路(未顯示)彼此連接；線路73，其用於將放大電晶體24之閘極電極32A與浮動擴散26彼此連接；線路74，其用於將選擇電晶體25之閘極電極32S與該驅動電路(未顯示)彼此連接；線路75，其用於將放大電晶體24之擴散層39與一水平掃描電路(輸出)(未顯示)彼此連接；線路76，其用於將在重設電晶體23與選擇電晶體25之間共用的擴散層35與像素電源供應Vdd(未顯示)彼此連接；以及類似線路。
在依據本發明之固態攝像裝置3中，形成具有一壓縮應力之一壓縮應力膜54於放大電晶體24上。因此，藉由壓縮應力膜54之壓縮應力釋放施加於放大電晶體24之一通道區域的一局部張應力(該應力係由形成於放大電晶體24之擴散層38及39與元件隔離區域96上的矽化物層101與102引起)，以致可抑制放大電晶體24之1/f雜訊中的變化之增加。
因此，因為可抑制SN比率之降低，故存在能夠藉由達到高SN比率來獲得優良影像品質的優點。
因此，減小雜訊，因而可針對各元件之間的隔離而形成一STI元件隔離區域。因此可以形成各元件之間的一較窄空間，並達到較高程度的整合。
接著將參考圖6之示意組態斷面圖說明依據本發明之固態攝像裝置4之一具體實施例(第四具體實施例)。
如圖6中所示，一第一傳導型之一半導體基板11具有形成於其中的一第二傳導型之一井區域12，該第二傳導型係與該第一傳導型相反的傳導型。將進行下文中的說明，假定，舉例而言，該第一傳導型係一N型而且該第二傳導型係一P型。例如，一N型矽基板係用作以上說明的半導體基板11。
形成用於將入射光轉換成一信號電荷的一光電轉換區段(例如光二極體(PD))21於半導體基板11之表面側上的一預定位置處。光電轉換區段21將在以下說明為光二極體21。
例如藉由自半導體基板11中的一底部層之一P型區域、一N型區域以及一P型區域形成光二極體21。光二極體21係需要地形成於半導體基板11的表面與對於可見光之5μm至15μm的深度之間，而且係(例如)形成於半導體基板11的表面與約5μm的深度之間。
如以上說明，將一N型矽基板用作半導體基板11，而且因此由井區域12實行對光二極體21之元件隔離。
形成該像素內的MOS型電晶體於半導體基板11上。
形成閘極電極32於半導體基板11上，其中將一閘極絕緣膜31插入在閘極電極32與半導體基板11之間。此等閘極電極32係該像素電晶體群組之一重設電晶體的閘極電極32(32R)、該像素電晶體群組之一放大電晶體的閘極電極32(32A)以及該像素電晶體群組之一選擇電晶體的閘極電極32(32S)。藉由(例如)多晶矽形成閘極電極32之每一者。
此外，鄰接光二極體21形成用於自光二極體21讀取該信號電荷並傳輸該信號電荷的一傳輸電晶體之閘極電極32(32T)。
形成側壁33於閘極電極32之每一者的側部分上。藉由(例如)一氮化矽膜形成側壁33。
特定言之，藉由具有一壓縮應力之一壓縮應力膜形成形成於放大電晶體24之閘極電極32A之側壁上的側壁33(33A)。例如藉由僅使形成於放大電晶體24之閘極電極32之側壁上的氮化矽膜經受電子束照射或氮離子植入以及熱處理(例如RTA(快速熱退火))而形成此一壓縮應力膜。當然，可藉由其他製造方法形成該壓縮應力膜。
形成用作該等電晶體之源極與汲極的擴散層34、35、36及37於個別閘極電極32之兩側上的半導體基板11中。在此情況下，舉例而言，擴散層35係共用為重設電晶體23之一個擴散層35以及放大電晶體24之一個擴散層35，而且擴散層36係共用為放大電晶體24之另一個擴散層36以及選擇電晶體25之一個擴散層36。亦形成一浮動擴散(FD)26於半導體基板11中。
一般地，當電洞及電子係作為載子而彼此比較時，電洞係更容易地捕捉於閘極絕緣膜31及介面上。因此，在此情況下，電子係選擇為載子，即，形成NMOS電晶體。
分別形成矽化物層41至44、45以及46至49於擴散層34至37上、於浮動擴散26上以及於閘極電極32上。
此外，形成一矽化物阻塞膜51於光二極體21上以預防形成如以上說明的一矽化物層於光二極體21上。矽化物阻塞膜51係需要地藉由一氧化矽膜、一氮化矽膜、一氧氮化矽膜或類似物來形成。一矽化鈦、一矽化鉭、一矽化鉬、一矽化鎳、一矽化鎢、一矽化鎳鉑或類似物可施加為矽化物層41至49。
傳輸電晶體22係連接在光二極體21的陰極電極與浮動擴散26之間作為電荷-電壓轉換區段。當將一傳輸脈衝TRG供應至閘極電極(控制電極)32T時，傳輸電晶體22因藉由光二極體21進行的光電轉換而將儲存於光二極體21中的信號電荷(在此情況下為電子)傳輸至浮動擴散26。
重設電晶體23具有連接至一重設線的一汲極電極(擴散層35)，並具有連接至浮動擴散26的一源極電極(擴散層34)。當在將該信號電荷自光二極體21傳輸至浮動擴散26之前將一重設脈衝RST供應至閘極電極32R時，重設電晶體23重設浮動擴散26之電位至一重設電壓Vrst。
放大電晶體24具有連接至浮動擴散26的閘極電極32A，並具有連接至一像素電源供應Vdd的一汲極電極(共同擴散層35)。放大電晶體24在藉由重設電晶體23重設浮動擴散26之電位之後輸出該電位作為一重設位準，並在傳輸電晶體22傳輸該信號電荷之後輸出浮動擴散26之電位作為一信號位準。
選擇電晶體25(例如)具有連接至放大電晶體24之源極電極(共同擴散層36)的一汲極電極(擴散層36)，並具有連接至一輸出信號線的一源極電極。當一選擇脈衝SEL係供應至閘極電極32S時，選擇電晶體25係設定在接通狀態，並在該像素處於一選定狀態中的情況下輸出自放大電晶體24輸出的一信號至該輸出信號線(線路75)。順便提及，選擇電晶體25亦可連接在像素電源供應Vdd與放大電晶體24的汲極電極之間。
形成具有形成於放大電晶體24上的一開口53之一蝕刻停止膜52於半導體基板11之上的整個表面上。藉由使相對於作為待稍後形成的一層間絕緣膜之一氧化矽膜確保一選擇性蝕刻比率比較容易的一氮化矽膜、一氧氮化矽膜或類似物而形成蝕刻停止膜52。
另一方面，形成具有一壓縮應力之一壓縮應力膜54於放大電晶體24上以便覆蓋放大電晶體24。此壓縮應力膜54係藉由(例如)一氧化矽膜來形成。
蝕刻停止膜52及壓縮應力膜54係需要地不同膜物種，因為不同膜物種使確保一處理(蝕刻)選擇性比較容易。例如，如以上說明，藉由一氮化矽膜形成蝕刻停止膜52，而且藉由一氧化矽膜形成壓縮應力膜54。當然，可反之亦然，或者可選擇並使用一氮化矽膜、一氧化矽膜以及一氧氮化矽膜之兩個物種。
當蝕刻停止膜52及壓縮應力膜54係同一物種時，需要具有插在蝕刻停止膜52與壓縮應力膜54之間的一不同物種之一中間膜的一結構。
儘管未顯示，例如當將一氮化矽膜施加為蝕刻停止膜52時，但是將一氧化矽膜施加為該中間膜。
進一步形成(例如)線路71，其用於將該傳輸電晶體之閘極電極32T與一驅動電路(未顯示)彼此連接；線路72，其用於將重設電晶體23之閘極電極32R與該驅動電路(未顯示)彼此連接；線路73，其用於將放大電晶體24之閘極電極32A與浮動擴散26彼此連接；線路74，其用於將選擇電晶體25之閘極電極32S與該驅動電路(未顯示)彼此連接；線路75，其用於將選擇電晶體25之擴散層37與一水平掃描電路(輸出)(未顯示)彼此連接；線路76，其用於將在重設電晶體23與放大電晶體24之間共用的擴散層35與像素電源供應Vdd(未顯示)彼此連接；以及類似線路。
在依據本發明之固態攝像裝置4中，形成具有一壓縮應力之一壓縮應力膜54於放大電晶體24上。因此，藉由壓縮應力膜54之壓縮應力及由一壓縮應力膜形成的側壁33A之壓縮應力釋放施加於放大電晶體24之一通道區域的一局部張應力(該應力係由形成於放大電晶體24之擴散層35及36上的矽化物層42及43引起)，以致可比在該等第一至第三具體實施例中多地抑制放大電晶體24之1/f雜訊中的變化之增加。
因此，因為可抑制SN比率之降低，故存在能夠藉由達到高SN比率來獲得優良影像品質的優點。
該第四具體實施例可施加於該等第二及第三具體實施例。
接著將參考圖7A至7I的製程斷面圖說明依據本發明之一製造一固態攝像裝置之方法之一具體實施例(第一具體實施例)。
如圖7A中所示，在一第一傳導型之一半導體基板11中形成一第二傳導型之一井區域12，該第二傳導型係與該第一傳導型相反的傳導型。將進行下文中的說明，假定，舉例而言，該第一傳導型係一N型而且該第二傳導型係一P型。例如，一N型矽基板係用作以上說明的半導體基板11。
接著，形成用於實行光電轉換的一光二極體(PD)21於半導體基板11之表面側上的一預定位置處。例如藉由使用藉由圖案化形成於半導體基板11上的光阻膜所形成的一離子植入遮罩來實行作為一N型雜質的磷(P)以及作為一P型雜質的硼(B)之離子植入，藉由自一底部層的一P型區域、一N型區域及一P型區域形成光二極體21。調整離子植入之能量以致光二極體21係需要地形成於半導體基板11的表面與對於可見光之5μm至15μm的深度之間，而且係(例如)形成於半導體基板11的表面與約5μm的深度之間。
如以上說明，將一N型矽基板用作半導體基板11，而且因此由井區域12實行對光二極體21之元件隔離。
然後，移除藉由該光阻膜形成的離子植入遮罩。
接著，形成一像素內的MOS型電晶體。
如圖7B中所示，形成一閘極絕緣膜31於半導體基板11上，並接著形成用於形成閘極電極的一電極形成膜。例如藉由多晶矽形成該電極形成膜。
接著，形成用作用於形成閘極電極之一蝕刻遮罩的一光阻遮罩(未顯示)於該電極形成膜上。使用該光阻遮罩作為蝕刻遮罩而圖案化該電極形成膜，因而形成由該電極形成膜製造的閘極電極32。此等閘極電極32係一像素電晶體群組之一重設電晶體的閘極電極32(32R)、該像素電晶體群組之一放大電晶體的閘極電極32(32A)以及該像素電晶體群組之一選擇電晶體的閘極電極32(32S)。
此外，同時形成一傳輸電晶體之閘極電極32(32T)。
順便提及，每一閘極電極32均具有(例如)0.1μm×0.1μm之極細小尺寸。
然後移除用作該蝕刻遮罩的該光阻遮罩。
接著，如圖7C中所示，基於抑制一周邊電路、該等像素電晶體及類似物之短通道效應之目的而形成側壁33於閘極電極32之每一者的側部分上。藉由(例如)一氧化矽膜形成側壁33。或者，可藉由一氮化矽膜形成側壁33。
接著，藉由普通光阻塗布及微影技術形成一光阻遮罩(未顯示)，而且藉由離子植入使用該光阻遮罩形成用作該等電晶體之源極與汲極的擴散層34、35、36及37。在此情況下，舉例而言，擴散層35係共用為重設電晶體23之一個擴散層35以及放大電晶體24之一個擴散層35，而且擴散層36係共用為放大電晶體24之另一個擴散層36以及選擇電晶體25之一個擴散層36。
一般地，當電洞及電子係作為載子而彼此比較時，電洞係更容易地捕捉於閘極絕緣膜31及介面上。因此，在此情況下，電子係選擇為載子，即，形成NMOS電晶體。同時藉由離子植入亦形成一浮動擴散(FD)26於半導體基板11中。
然後，移除用作用於離子植入之遮罩的該光阻遮罩。
接著，如圖7D中所示，藉由自行對準矽化物程序分別形成矽化物層41至44、45以及46至49於擴散層34至37上、於浮動擴散26上以及於閘極電極32上。
在自行對準矽化物程序之前，因為矽化物層具有低光學透明度，故形成一矽化物阻塞膜51於光二極體21上以預防形成一矽化物層於光二極體21上。矽化物阻塞膜51係需要地藉由一氧化矽膜、一氮化矽膜、一氧氮化矽膜或類似物來形成。一矽化鈦、一矽化鉭、一矽化鉬、一矽化鎳、一矽化鎢、一矽化鎳鉑或類似物可施加為矽化物層41至49。
接著，如圖7E中所示，形成用於在接點處理時暫時停止蝕刻的一蝕刻停止膜52於半導體基板11之上的整個表面上。藉由使相對於作為待稍後形成的一層間絕緣膜之一氧化矽膜確保一選擇性蝕刻比率比較容易的一氮化矽膜、一氧氮化矽膜或類似物而形成蝕刻停止膜52。
接著，藉由普通光阻塗布技術形成一光阻膜61於蝕刻停止膜52上。例如，將用於KrF的一光阻用作光阻膜61。接著，藉由普通微影技術移除放大電晶體24之上的光阻膜61以形成一開口62。
接著，採用用作一蝕刻遮罩的光阻膜61移除放大電晶體24上的蝕刻停止膜52。
因此，如圖7F中所示，形成一開口53於放大電晶體24上的蝕刻停止膜52中。藉由反應離子蝕刻(RIE)使用(例如)氟碳化合物(CF)基礎氣體作為一蝕刻氣體而實行此蝕刻。
然後移除光阻膜61(參見圖7E)。
接著，形成具有一壓縮應力之一壓縮應力膜54於蝕刻停止膜52上以便覆蓋放大電晶體24之頂部。此壓縮應力膜54係藉由(例如)一氧化矽膜來形成。
接著，如圖7G中所示，藉由普通光阻塗布技術形成一光阻膜63於壓縮應力膜54上。例如，將用於KrF的一光阻用作光阻膜63。接著，藉由普通微影技術，將光阻膜63僅留在放大電晶體24之上，而且移除其他部分之上的光阻膜63。
當將一正型光阻用作上文說明的光阻膜61時，使用一負型光阻作為光阻膜63可以藉由一個遮罩將兩個光阻曝露於光，並因此減小遮罩之數目。當相反地將一負型光阻用作上文說明的光阻膜61時，使用一正型光阻作為光阻膜63同樣地可以減小遮罩之數目。
接著，如圖7H中所示，在將光阻膜63(參見圖7G)作為一蝕刻遮罩的情況下，將壓縮應力膜54留在放大電晶體24上，而且移除其他部分之上的壓縮應力膜54。藉由反應離子蝕刻(RIE)使用(例如)氟碳化合物(CF)基礎氣體作為一蝕刻氣體而實行此蝕刻。
然後移除光阻膜63。該圖顯示在移除光阻膜63之後的一狀態。
蝕刻停止膜52及壓縮應力膜54係需要地不同膜物種，因為不同膜物種使確保一處理(蝕刻)選擇性比較容易。例如，如以上說明，藉由一氮化矽膜形成蝕刻停止膜52，而且藉由一氧化矽膜形成壓縮應力膜54。當然，可反之亦然，或者可選擇並使用一氮化矽膜、一氧化矽膜以及一氧氮化矽膜之兩個物種。
可在下列條件下形成壓縮應力膜54。
舉例而言，當使用一平行板電漿CVD(化學汽相沈積)系統以形成一氧化矽膜時，將TEOS(四乙基正矽酸鹽)及氧氣(O2 )用作材料氣體，並將氦(He)用作載體氣體。假定，舉例而言，個別氣體之流量率係TEOS:O2 :He=2000cm3 /min:20000cm3 /min:2000cm3 /min。此外，施加其中電漿產生功率係1500W，膜形成大氣之壓力係1.07kPa，以及該基板之溫度係400℃的條件。在此類條件下形成的氧化矽膜具有0.5GPa之壓縮應力。
另外舉例而言，當使用一平行板電漿CVD系統以形成一氮化矽膜時，使用甲矽烷(SiH4 )及氮氣(N2 )作為材料氣體。假定，舉例而言，個別氣體之流量率係SiH4 :N2 =100cm3 /min:4000cm3 /min。此外，施加其中電漿產生功率係500W，膜形成大氣之壓力係400kPa，以及該基板之溫度係400℃的條件。在此類條件下形成的氮化矽膜具有1GPa之壓縮應力。
此外，藉由適當地改變此等條件，可形成具有所需壓縮應力值的一氧化矽膜或一氮化矽膜之壓縮應力膜。
或者，當蝕刻停止膜52及壓縮應力膜54係同一物種時，需要具有插在蝕刻停止膜52與壓縮應力膜54之間的一不同物種之一中間膜的一結構。
儘管未顯示，例如當將一氮化矽膜施加為蝕刻停止膜52時，將一氧化矽膜層壓為該中間膜，而且然後藉由微影及反應離子蝕刻(RIE)形成一開口53於放大電晶體24之上的蝕刻停止膜52及該中間膜中。
然後形成壓縮應力膜54。接著形成僅覆蓋放大電晶體24之頂部的光阻膜63。在將光阻膜63用作一蝕刻遮罩的情況下，蝕刻留下放大電晶體24上的壓縮應力膜54並移除其他部分之上的壓縮應力膜54。在此蝕刻中，可確保該氧化矽膜與該中間膜之選擇性蝕刻比率，並因此可實行穩定蝕刻處理。
此外，即使當該等膜係同一物種時，仍可藉由指定用以控制對基礎膜的損壞以及挖掘之數量的時間來實行蝕刻。
接著，實行一線路程序。例如，形成線路71，其用於將傳輸電晶體22之閘極電極32T與一驅動電路(未顯示)彼此連接；線路72，其用於將重設電晶體23之閘極電極32R與該驅動電路(未顯示)彼此連接；線路73，其用於將放大電晶體24之閘極電極32A與浮動擴散26彼此連接；線路74，其用於將選擇電晶體25之閘極電極32S與該驅動電路(未顯示)彼此連接；線路75，其用於將選擇電晶體25之擴散層37與一水平掃描電路(輸出)(未顯示)彼此連接；線路76，其用於將在重設電晶體23與放大電晶體24之間共用的擴散層35與像素電源供應Vdd(未顯示)彼此連接；以及類似線路。
以上說明的線路71至76及類似線路之物種之每一者的形成係類似於普通線路形成。
例如，如圖7I中所示，例如形成一層間絕緣膜81及接點部分73C，其用於將放大電晶體24之浮動擴散26及閘極電極32A彼此連接。藉由普通鎢插塞形成接點部分73C。例如，亦可同時形成連接至其他閘極電極32、擴散層34至37及類似物的接點部分(未顯示)。
此外，藉由製造用於將接點部分73C彼此連接的連接線路73P而形成線路73，並且同時亦形成另一線路(未顯示)。此外，形成一層間絕緣膜82、上層線路77、一平坦化絕緣膜83、一彩色濾波器層84、一微晶片透鏡85及類似物之複數個層，因而完成固態攝像裝置(CMOS影像感測器)1。
在依據本發明之製造固態攝像裝置1之方法中，形成具有一壓縮應力之該壓縮應力膜54於放大電晶體24上。因此，藉由壓縮應力膜54之該壓縮應力來釋放施加於放大電晶體24之一通道區域的一局部張應力，以致可抑制放大電晶體24之1/f雜訊中的變化之增加。
因此，因為可抑制SN比率之降低，故存在能夠藉由達到高SN比率來獲得優良影像品質的優點。
接著將參考圖8A及8B的製程斷面圖說明依據本發明之一製造一固態攝像裝置之方法之一具體實施例(第二具體實施例)。
在前述第一具體實施例中，形成該蝕刻停止膜以預防當形成一接點時過多蝕刻於該擴散層中。然而，當不需要該蝕刻停止膜時，可在不形成該蝕刻停止膜的情況下形成一壓縮應力膜。
將在下文中說明在此情況下的一製造方法(第二具體實施例)。
如圖8A中所示，如參考圖7A至7D說明，在一第一傳導型之一半導體基板11中形成一第二傳導型之一井區域12，該第二傳導型係與該第一傳導型相反的傳導型。將進行下文中的說明，假定，舉例而言，該第一傳導型係一N型而且該第二傳導型係一P型。例如，一N型矽基板係用作以上說明的半導體基板11。
接著，形成用於實行光電轉換的一光二極體(PD)21於半導體基板11之表面側上的一預定位置處。例如藉由使用藉由圖案化形成於半導體基板11上的光阻膜所形成的一離子植入遮罩來實行作為一N型雜質的磷(P)以及作為一P型雜質的硼(B)之離子植入，藉由自一底部層的一P型區域、一N型區域及一P型區域形成光二極體21。調整離子植入之能量以致光二極體21係需要地形成於半導體基板11的表面與對於可見光之5μm至15μm的深度之間，而且係(例如)形成於半導體基板11的表面與約5μm的深度之間。
如以上說明，將一N型矽基板用作半導體基板11，而且因此由井區域12實行對光二極體21之元件隔離。
接著，形成一像素內的MOS型電晶體。
形成一閘極絕緣膜31於半導體基板11上，並接著形成閘極電極32。此等閘極電極32係一像素電晶體群組之一重設電晶體的閘極電極32(32R)、該像素電晶體群組之一放大電晶體的閘極電極32(32A)以及該像素電晶體群組之一選擇電晶體的閘極電極32(32S)。
此外，同時形成一傳輸電晶體22之閘極電極32(32T)。
接著，基於抑制一周邊電路、該等像素電晶體及類似物之短通道效應之目的而形成側壁33於閘極電極32之每一者的側部分上。藉由(例如)一氧化矽膜形成側壁33。或者，可藉由一氮化矽膜形成側壁33。
接著，藉由普通光阻塗布及微影技術形成一光阻遮罩(未顯示)，而且藉由離子植入使用該光阻遮罩形成用作該等電晶體之源極與汲極的擴散層34、35、36及37。在此情況下，舉例而言，擴散層35係共用為重設電晶體23之一個擴散層35以及放大電晶體24之一個擴散層35，而且擴散層36係共用為放大電晶體24之另一個擴散層36以及選擇電晶體25之一個擴散層36。
一般地，當電洞及電子係作為載子而彼此比較時，電洞係更容易地捕捉於閘極絕緣膜31及介面上。因此，在此情況下，電子係選擇為載子，即，形成NMOS電晶體。同時藉由離子植入亦形成一浮動擴散(FD)26於半導體基板11中。
然後，移除用作用於離子植入之遮罩的該光阻遮罩。
接著，藉由自行對準矽化物程序分別形成矽化物層41至44、45以及46至49於擴散層34至37上、於浮動擴散26上以及於閘極電極32上。
在自行對準矽化物程序之前，因為矽化物層具有低光學透明度，故形成一矽化物阻塞膜51於光二極體21上以預防形成一矽化物層於光二極體21上。矽化物阻塞膜51係需要地藉由一氧化矽膜、一氮化矽膜、一氧氮化矽膜或類似物來形成。一矽化鈦、一矽化鉭、一矽化鉬、一矽化鎳、一矽化鎢、一矽化鎳鉑或類似物可施加為矽化物層41至49。
接著，形成具有一壓縮應力之一壓縮應力膜54於半導體基板11之上的整個表面上以便覆蓋放大電晶體24之頂部。此壓縮應力膜54係藉由(例如)一氮化矽膜或一氧化矽膜來形成。
接著，藉由普通光阻塗布技術形成一光阻膜63於壓縮應力膜54上。例如，將用於KrF的一光阻用作光阻膜63。接著，藉由普通微影技術，將光阻膜63僅留在放大電晶體24之上，而且移除其他部分之上的光阻膜63。
接著，如圖8B中所示，在將光阻膜63(參見圖8A)作為一蝕刻遮罩的情況下，將壓縮應力膜54留在放大電晶體24上，而且移除其他部分之上的壓縮應力膜54。藉由反應離子蝕刻(RIE)使用(例如)氟碳化合物(CF)基礎氣體作為一蝕刻氣體而實行此蝕刻。
然後移除光阻膜63。該圖顯示在移除光阻膜63之後的一狀態。
可在下列條件下形成壓縮應力膜54。
舉例而言，當使用一平行板電漿CVD系統以形成一氧化矽膜時，將TEOS(四乙基正矽酸鹽)及氧氣(O2 )用作材料氣體，並將氦(He)用作載體氣體。假定，舉例而言，個別氣體之流量率係TEOS:O2 :He=2000cm3 /min:20000cm3 /min:2000cm3 /min。此外，施加其中電漿產生功率係1500W，膜形成大氣之壓力係1.07kPa，以及該基板之溫度係400℃的條件。在此類條件下形成的氧化矽膜具有0.5GPa之壓縮應力。
另外舉例而言，當使用一平行板電漿CVD系統以形成一氮化矽膜時，使用甲矽烷(SiH4 )及氮氣(N2 )作為材料氣體。假定，舉例而言，個別氣體之流量率係SiH4 :N2 =100cm3 /min:4000cm3 /min。此外，施加其中電漿產生功率係500W，膜形成大氣之壓力係400kPa，以及該基板之溫度係400℃的條件。在此類條件下形成的氮化矽膜具有1GPa之壓縮應力。
此外，藉由適當地改變此等條件，可形成具有所需壓縮應力值的一氧化矽膜或一氮化矽膜之壓縮應力膜。
接著，如以上參考圖7H說明，實行一線路程序。例如，形成線路71，其用於將傳輸電晶體22之閘極電極32T與一驅動電路(未顯示)彼此連接；線路72，其用於將重設電晶體23之閘極電極32R與該驅動電路(未顯示)彼此連接；線路73，其用於將放大電晶體24之閘極電極32A與浮動擴散26彼此連接；線路74，其用於將選擇電晶體25之閘極電極32S與該驅動電路(未顯示)彼此連接；線路75，其用於將選擇電晶體25之擴散層37與一水平掃描電路(輸出)(未顯示)彼此連接；線路76，其用於將在重設電晶體23與放大電晶體24之間共用的擴散層35與像素電源供應Vdd(未顯示)彼此連接；以及類似線路。
以上說明的線路71至76及類似線路之物種之每一者的形成係類似於普通線路形成。
因此，完成固態攝像裝置(CMOS影像感測器)2。
在依據本發明之製造固態攝像裝置2之方法中，形成具有一壓縮應力之該壓縮應力膜54於放大電晶體24上。因此，藉由壓縮應力膜54之該壓縮應力來釋放施加於放大電晶體24之一通道區域的一局部張應力，以致可抑制放大電晶體24之1/f雜訊中的變化之增加。
因此，因為可抑制SN比率之降低，故存在能夠藉由達到高SN比率來獲得優良影像品質的優點。
存在下列另一優點：能夠減小膜形成步驟、微影步驟以及蝕刻步驟的數目之每一者，例如，與依據該第一具體實施例的製造方法比較能夠減小一。
接著將參考圖9的製程斷面圖說明其中形成具有一壓縮應力之壓縮應力膜54於放大電晶體24上的另一製造方法(第三具體實施例)。
如圖9中所示，如以上參考圖7A至7E說明，藉由(例如)一半導體基板11上的一氮化矽膜形成用以覆蓋閘極電極32及類似物的一蝕刻停止膜52。
然後，僅一放大電晶體24上的蝕刻停止膜52局部經受電子束固化。此程序會增加蝕刻停止膜52之區域的膜密度(該區域係採用電子束照射)，以致可使僅放大電晶體24上的蝕刻停止膜52為具有一壓縮應力之一壓縮應力膜54。
例如，採用電子束照射之一大氣中的0.93kPa之壓力並採用1mA之電流與10keV之加速電壓作為用於電子束照射之條件在五分鐘內實行照射。該等條件係一範例，而且可根據形成蝕刻停止膜52時的膜密度、膜厚度及類似物適當地改變電子束照射條件。
當採用如以上說明的電子束照射來照射一氮化矽膜時，該氮化矽膜中的矽-氫鍵(Si-H鍵)會斷裂，而且其中出現過多矽鍵。此時，該膜中的過多氮鍵係接合至矽鍵以形成強於矽-氫鍵的矽-氮鍵(Si-N鍵)。因而稠化氮化矽膜。一般地，稠化氮化矽膜會增加該膜中的壓縮應力。
然後，如以上參考圖7H及圖7I說明，實行用於形成一層間絕緣膜、形成線路及類似物、形成一平坦化膜、形成一彩色濾波器、形成一聚光鏡的程序，以及類似程序。
在依據該第三具體實施例的製造方法之情況下，如在依據該第一具體實施例的製造方法中一樣，形成具有一壓縮應力之壓縮應力膜54於放大電晶體24上。因此，藉由壓縮應力膜54之該壓縮應力來釋放施加於放大電晶體24之一通道區域的一局部張應力，以致可抑制放大電晶體24之1/f雜訊中的變化之增加。
因此，因為可抑制SN比率之降低，故存在能夠藉由達到高SN比率來獲得優良影像品質的優點。
此外，亦可使壓縮應力膜54用作一蝕刻停止膜。因此，壓縮應力膜54可用作一蝕刻停止件以當(例如)在放大電晶體24之閘極電極32A以上的一部分中形成用於連接作為連接至浮動擴散26的線路之一部分的一接點部分之一連接孔時，預防過多蝕刻作為一基礎的矽化物層48。
接著將參考圖10的製程斷面圖說明另一製造方法(第四具體實施例)，其中形成具有一壓縮應力之壓縮應力膜54於放大電晶體24上。
如圖10中所示，如以上參考圖7A至7E說明，藉由(例如)一半導體基板11上的一氮化矽膜形成用以覆蓋閘極電極32及類似物的一蝕刻停止膜52。
接著，藉由普通光阻塗布技術形成一光阻膜65於蝕刻停止膜52上。例如，將用於KrF的一光阻用作光阻膜65。接著，藉由普通微影技術移除放大電晶體24之上的光阻膜65以形成一開口66。
接著，採用用作一離子植入遮罩的光阻膜65而植入氮離子至放大電晶體24上的蝕刻停止膜52中。
因此，在膜密度上稠化並增加放大電晶體24上的蝕刻停止膜52，以致可使僅在放大電晶體24上的蝕刻停止膜52為具有一壓縮應力之一壓縮應力膜54。
作為用於離子植入的條件，將氮離子用作離子物種，將其劑量設定至5×1014 ，並且將加速能量設定至5keV。該等條件係一範例，而且可根據形成蝕刻停止膜52時的膜密度、膜厚度及類似物適當地改變離子植入條件。
然後移除光阻膜65。接著實行快速加熱程序(RTA程序)以形成Si-N鍵，因而增加膜密度。舉例而言，此時用於熱程序的條件係850℃及20s。在其中可藉由形成Si-N鍵來增加膜密度的範圍中可適當地改變該等熱程序條件。
當將氮離子植入如以上說明的一氮化矽膜中時，該氮化矽膜中的矽-氫鍵(Si-H鍵)會斷裂，而且其中出現過多矽鍵。接著，藉由熱程序，離子植入氮之鍵係鍵合至矽鍵以形成強於矽-氫鍵的矽-氮鍵(Si-N鍵)。因而稠化氮化矽膜。一般地，稠化氮化矽膜會增加該膜中的壓縮應力。
因此，需要引入充分的氮以致將蝕刻停止膜52中的Si-H群組改變為Si-N鍵。
在依據該第四具體實施例的製造方法之情況下，如在依據該第一具體實施例的製造方法中一樣，形成具有一壓縮應力之壓縮應力膜54於放大電晶體24上。因此，藉由壓縮應力膜54之該壓縮應力來釋放施加於放大電晶體24之一通道區域的一局部張應力，以致可抑制放大電晶體24之1/f雜訊中的變化之增加。
因此，因為可抑制SN比率之降低，故存在能夠藉由達到高SN比率來獲得優良影像品質的優點。
此外，亦可使壓縮應力膜54用作一蝕刻停止膜。因此，壓縮應力膜54可用作一蝕刻停止件以當(例如)在放大電晶體24之閘極電極32A以上的一部分中形成用於連接作為連接至浮動擴散26的線路之一部分的一接點部分之一連接孔時，預防過多蝕刻作為一基礎的矽化物層48。
接著將參考圖11的製程斷面圖說明另一製造方法(第五具體實施例)，其中形成於該等第一至第四具體實施例中的閘極電極之側壁上的側壁33係藉由具有一壓縮應力之一壓縮應力膜形成。
如圖11中所示，如以上參考圖7A至7C說明，形成側壁33於一半導體基板11上的每一閘極電極之側壁上。
此時，例如形成用於形成覆蓋閘極電極32的側壁之一氮化矽膜，並接著採用一電子束照射其中形成一放大電晶體24之一區域中的氮化矽膜。因而採用該電子束照射的一部分之氮化矽膜經稠化以變為具有一壓縮應力之一壓縮應力膜。
或者，在形成用於形成覆蓋閘極電極32的側壁之一氮化矽膜之後，形成具有放大電晶體24以上的一開口之一光阻遮罩(未顯示)，並將氮離子植入至其中形成放大電晶體24之區域上的氮化矽膜中。因而氮離子所植入的一部分之氮化矽膜經稠化以變為具有一壓縮應力之一壓縮應力膜。
該氮化矽膜之稠化的效應之原因係類似於該第三具體實施例及該第四具體實施例中的氮化矽膜之稠化的效應之原因。
然後用於形成側壁的氮化矽膜返回經受整個表面蝕刻以形成側壁33於每一閘極電極之側壁上。在此情況下，形成於放大電晶體24之閘極電極32(32A)之側壁上的側壁33(33A)係具有一壓縮應力之一膜。
形成側壁33之後的一程序係類似於在依據該等第一至第四具體實施例的製造方法中形成側壁33之後的一程序。因此，儘管未顯示，但是形成具有一壓縮應力之壓縮應力膜54於放大電晶體24上，如在依據該等第一至第四具體實施例的製造方法中一樣。
在依據該第五具體實施例的製造方法之情況下，如在依據該等第一至第四具體實施例的製造方法中一樣，形成具有一壓縮應力之壓縮應力膜54於放大電晶體24上。因此，藉由壓縮應力膜54之該壓縮應力來釋放施加於放大電晶體24之一通道區域的一局部張應力，以致可抑制放大電晶體24之1/f雜訊中的變化之增加。
因此，因為可抑制SN比率之降低，故存在能夠藉由達到高SN比率來獲得優良影像品質的優點。
此外，因為放大電晶體24之側壁33A亦具有一壓縮應力，故可將一更大壓縮應力施加於該通道區域。因此可更多地抑制放大電晶體24之1/f雜訊中的變化之增加。
接著，存在鄰近於該等第一至第五具體實施例中的放大電晶體24形成一STI(淺溝渠隔離)結構之一元件隔離區域的情況。將參考圖12A至12E的製程斷面圖說明此製造方法(第六具體實施例)。
如圖12A中所示，如以上參考圖7A至7C說明，如在該等第一至第五具體實施例中一樣，形成一井區域12於一半導體基板11中。然後，形成(例如)一氧化矽膜作為一犧牲氧化物膜91於半導體基板11上，並接著形成一氮化矽膜92。
接著，藉由普通微影技術及蝕刻技術移除用於形成該STI結構之元件隔離區域之一區域上的氮化矽膜92及犧牲氧化物膜91以形成一開口93。
接著，如圖12B中所示，採用用作一蝕刻遮罩的氮化矽膜92蝕刻半導體基板11以形成一元件隔離溝槽94。元件隔離溝槽94(例如)自(例如)用於形成一光二極體與一傳輸電晶體的一區域以及用於形成一周邊電路的一區域(未顯示)隔離用於形成像素電晶體的區域，例如用於形成一重設電晶體的一區域、用於形成一選擇電晶體的一區域、以及用於形成一放大電晶體的一區域。
在此情況下，用於具備在一像素電源供應Vdd與該等第一至第五具體實施例中的放大電晶體之一個擴散層之間的選擇電晶體之構造的製造方法將加以說明為一範例。因此，形成該放大電晶體於用於形成該等像素電晶體的區域之一端處。
接著，形成一絕緣膜95於氮化矽膜92上以便填充元件隔離溝槽94。絕緣膜95係藉由(例如)一氧化矽膜來形成。此外，在填充絕緣膜95之前，可藉由利用(例如)熱氧化方法來氧化元件隔離溝槽94之內側而形成一氧化矽膜(未顯示)。
接著，如圖12C中所示，拋光絕緣膜95並藉由化學機械拋光(CMP)將其移除，直至曝露氮化矽膜92。此時，氮化矽膜92用作一拋光停止件。因此，形成由絕緣膜95製造的該STI結構之一元件隔離區域96於元件隔離溝槽94內。
然後，藉由濕式蝕刻使用熱磷酸移除氮化矽膜92。此外，藉由氫氟酸或類似物移除氧化矽膜91。因此，如圖12D中所示，形成該STI結構之元件隔離區域96於半導體基板11中。
然後實行類似於該等第一至第五具體實施例之程序的一程序。順便提及，在本具體實施例中，形成該選擇電晶體於像素電源供應Vdd與該等第一至第五具體實施例中的該放大電晶體之一個擴散層之間。在下文中，其中將依據本具體實施例之元件隔離區域96施加於該第一具體實施例之構造的一情況將加以說明為一範例。
因此，如圖12E中所示，形成一光二極體21、一重設電晶體23、一放大電晶體24、一選擇電晶體25、一浮動擴散26及類似物於半導體基板11中。在此情況下，放大電晶體24之一個擴散層39係加以佈置並形成以便鄰近於該STI結構之元件隔離區域96。
接著，形成一蝕刻停止膜52以便覆蓋光二極體21、重設電晶體23、選擇電晶體25、浮動擴散26及類似物，而且形成具有一壓縮應力之一壓縮應力膜54以便覆蓋放大電晶體24。
在以上說明的第六具體實施例中，可在形成該STI結構之元件隔離區域96之後形成井區域12於半導體基板11中，而且然後可藉由類似於以上說明的程序之一程序形成光二極體21、重設電晶體23、放大電晶體24、選擇電晶體25、浮動擴散26及類似物。或者，可在形成井區域12於半導體基板11中之後形成該STI結構之元件隔離區域96，而且然後可藉由類似於以上說明的程序之一程序形成光二極體21、重設電晶體23、放大電晶體24、選擇電晶體25、浮動擴散26及類似物。
在依據該第六具體實施例的製造方法之情況下，如在依據該等第一至第五具體實施例的製造方法中一樣，形成具有一壓縮應力之壓縮應力膜54於放大電晶體24上。因此，藉由壓縮應力膜54之壓縮應力釋放施加於放大電晶體24之一通道區域的一局部張應力(該應力係由形成於放大電晶體24之擴散層38及39與元件隔離區域96上的矽化物層101與102引起)，以致可抑制放大電晶體24之1/f雜訊中的變化之增加。
因此，因為可抑制SN比率之降低，故存在能夠藉由達到高SN比率來獲得優良影像品質的優點。
雖然以上已說明所謂的前表面照射型之一CMOS感測器，但是依據本發明之一具體實施例的一壓縮應力膜可同樣地施加於(例如)圖13中所示的一背表面照射型之一CMOS感測器中的一放大電晶體。
如圖13中所示，形成複數個像素區段121於藉由一半導體基板111形成的一作用層112中，該等像素區段具有(例如)用於將入射光轉換成電信號的光電轉換區段(例如光二極體)122之一像素電晶體群組123(其一部分係加以顯示在該圖中)、一傳輸電晶體、一重設電晶體、一放大電晶體、一選擇電晶體及類似物。將(例如)一矽基板用作半導體基板111。此外，形成用於處理自每一光電轉換區段122讀取的一信號電荷之一信號處理區段(未顯示)。
形成一元件隔離區域124於像素區段121的周邊之一部分中，例如在(例如)一列方向或一行方向上的像素區段121之間。
此外，形成一線路層131於半導體基板111之前表面側(該圖中半導體基板111之下側)上，其中形成光電轉換區段122。線路層131係由線路132及覆蓋線路132的一絕緣膜133構成。形成一支撐基板135於線路層131上。支撐基板135係由(例如)一矽基板形成。
此外，在圖13之固態攝像裝置6中，形成具有一光學透明度的一平坦化膜141於半導體基板111之背表面側上。形成一彩色濾波器層142於平坦化膜141(該圖中的上表面側)上。此外，形成用於聚集每一光電轉換區段122上的入射光之一聚光鏡151於彩色濾波器層142上。
依據本發明之一具體實施例的一壓縮應力膜可施加於像素電晶體群組123之放大電晶體上。
此外在背表面照射型之CMOS影像感測器中，藉由應用依據本發明之一具體實施例的一壓縮應力膜於其中將張應力施加於藉由一NMOS電晶體形成的放大電晶體之一通道區域的構造而抑制1/f雜訊。
如以上說明，在本發明之具體實施例中，形成放大電晶體24上的壓縮應力膜54以致將壓縮應力施加於CMOS型影像感測器之像素電晶體群組中的放大電晶體24之該通道區域。一般地，將張應力施加於一NMOS電晶體以便增加該NMOS電晶體之一通道區域的遷移率。然而，本發明之該等具體實施例藉由抑制放大電晶體24之1/f雜訊中的變化之增加而預防SN比率之降低，並且可以藉由達到高SN比率而獲得優良影像品質。此外，在該等具體實施例中，僅形成壓縮應力膜54於放大電晶體24上，並因此不會降低其他電晶體之遷移率。
熟習此項技術者應瞭解可根據設計要求及其他因素來進行各種修改、組合、次組合及變更，只要其係在隨附申請專利範圍或其等效物之範疇內。
1．．．固態攝像裝置(CMOS影像感測器)
2．．．固態攝像裝置(CMOS影像感測器)
3．．．固態攝像裝置
4．．．固態攝像裝置
6．．．固態攝像裝置
11．．．半導體基板
12．．．井區域
21．．．光電轉換區段/光二極體(PD)
22．．．傳輸電晶體
23．．．重設電晶體
24．．．放大電晶體
25．．．選擇電晶體
26．．．浮動擴散(FD)
31．．．閘極絕緣膜
32．．．閘極電極
32A．．．閘極電極
32R．．．閘極電極
32S．．．閘極電極
32T．．．閘極電極
32TG．．．閘極電極
33．．．側壁
33A．．．側壁
34至39．．．擴散層
41至49．．．矽化物層
51．．．矽化物阻塞膜
52．．．蝕刻停止膜
53．．．開口
54．．．壓縮應力膜
61．．．光阻膜
62．．．開口
63．．．光阻膜
65．．．光阻膜
66．．．開口
71．．．線路
72．．．線路
73．．．線路
73C．．．接點部分
73P．．．連接線路
74．．．線路
75．．．線路
76．．．線路
77．．．上層線路
81．．．層間絕緣膜
82．．．層間絕緣膜
83．．．平坦化絕緣膜
84．．．彩色濾波器層
85．．．微晶片透鏡
91．．．犧牲氧化物膜
92．．．氮化矽膜
93．．．開口
94．．．元件隔離溝槽
95．．．絕緣膜
96．．．元件隔離區域
101．．．矽化物層
102．．．矽化物層
111．．．半導體基板
112．．．作用層
121．．．像素區段
122．．．光電轉換區段
123．．．像素電晶體群組
124．．．元件隔離區域
131．．．線路層
132．．．線路
133．．．絕緣膜
135．．．支撐基板
141．．．平坦化膜
142．．．彩色濾波器層
151．．．聚光鏡
211．．．N型矽基板/半導體基板
212．．．P型井區域
221．．．光二極體
222．．．傳輸電晶體
224．．．放大電晶體
226．．．浮動擴散
231．．．閘極絕緣膜
232．．．閘極電極
234．．．擴散層
235．．．擴散層
236．．．擴散層
237．．．擴散層
241至249．．．矽化物層
251．．．矽化物阻塞膜
252．．．蝕刻停止膜
圖1係依據本發明之一固態攝像裝置之一具體實施例(第一具體實施例)的示意組態斷面圖；
圖2係依據本發明之一固態攝像裝置之一具體實施例(第一具體實施例)的電路組態圖；
圖3係顯示該固態攝像裝置之該第一具體實施例中的另一電路組態之電路組態圖；
圖4係依據本發明之一固態攝像裝置之一具體實施例(第二具體實施例)的示意組態斷面圖；
圖5係依據本發明之一固態攝像裝置之一具體實施例(第三具體實施例)的示意組態斷面圖；
圖6係依據本發明之一固態攝像裝置之一具體實施例(第四具體實施例)的示意組態斷面圖；
圖7A至7I係依據本發明之一製造一固態攝像裝置之方法之一具體實施例(第一具體實施例)的製程斷面圖；
圖8A至8B係依據本發明之一製造一固態攝像裝置之方法之一具體實施例(第二具體實施例)的製程斷面圖；
圖9係依據本發明之一製造一固態攝像裝置之方法之一具體實施例(第三具體實施例)的製程斷面圖；
圖10係依據本發明之一製造一固態攝像裝置之方法之一具體實施例(第四具體實施例)的製程斷面圖；
圖11係依據本發明之一製造一固態攝像裝置之方法之一具體實施例(第五具體實施例)的製程斷面圖；
圖12A至12E係依據本發明之一製造一固態攝像裝置之方法之一具體實施例(第六具體實施例)的製程斷面圖；
圖13係一背表面照射型之一CMOS影像感測器的示意透視斷面圖；
圖14係一固態攝像裝置之一範例的示意組態斷面圖；以及
圖15A至15E係相關技術中的一製造該固態攝像裝置之方法之一範例的製程斷面圖。
1．．．固態攝像裝置(CMOS影像感測器)
11．．．半導體基板
12．．．井區域
21．．．光電轉換區段/光二極體(PD)
22．．．傳輸電晶體
23．．．重設電晶體
24．．．放大電晶體
25．．．選擇電晶體
26．．．浮動擴散(FD)
31．．．閘極絕緣膜
32．．．閘極電極
32A．．．閘極電極
32R．．．閘極電極
32S．．．閘極電極
32T．．．閘極電極
33．．．側壁
35．．．擴散層
36．．．擴散層
37．．．擴散層
41至49．．．矽化物層
51．．．矽化物阻塞膜
52．．．蝕刻停止膜
54．．．壓縮應力膜
71．．．線路
72．．．線路
73．．．線路
74．．．線路
75．．．線路
76．．．線路

Claims (14)

  1. 一種固態攝像裝置，其包含：一光電轉換區段，其經組態用以將入射光轉換成一信號電荷；一傳輸電晶體，其經組態用以自該光電轉換區段讀取該信號電荷並傳輸該信號電荷；以及一放大電晶體，其經組態用以放大由該傳輸電晶體讀取的該信號電荷，其中於該放大電晶體上形成具有一壓縮應力的一壓縮應力膜。
  2. 如請求項1之固態攝像裝置，其具有該放大電晶體之一源極區域以及一汲極區域中的一金屬矽化物層。
  3. 如請求項1之固態攝像裝置，其具有藉由形成一絕緣體於一溝槽內所製造的一淺溝渠元件隔離結構之一元件隔離區域，該元件隔離區域係鄰近於該放大電晶體之一作用區域。
  4. 如請求項1之固態攝像裝置，其中形成具有一壓縮應力的一側壁於該放大電晶體之一閘極電極的側壁上。
  5. 一種製造一固態攝像裝置之方法，該固態攝像裝置包括在一半導體基板中的一光電轉換區段，其經組態用以將入射光轉換成一信號電荷；一傳輸電晶體，其經組態用以自該光電轉換區段讀取該信號電荷並傳輸該信號電荷；以及一放大電晶體，其經組態用以放大由該傳輸電晶體讀取的該信號電荷，該方法包含下列步驟：在形成該放大電晶體於該半導體基板中之後，形成一絕緣膜於該半導體基板上，並接著形成一開口部分於該放大電晶體上的該絕緣膜中；形成覆蓋該放大電晶體並具有一壓縮應力的一壓縮應力膜於該絕緣膜上；以及留下該壓縮應力膜於該放大電晶體上的該開口部分中並移除在區域而非該開口部分上的該壓縮應力膜。
  6. 如請求項5之製造一固態攝像裝置之方法，其中在形成一氮化矽膜於該放大電晶體上之後，藉由採用一電子束照射該放大電晶體上的該氮化矽膜而形成該壓縮應力膜。
  7. 如請求項5之製造一固態攝像裝置之方法，其中在形成一氮化矽膜於該放大電晶體上之後，藉由植入氮離子於該放大電晶體上的該氮化矽膜中而形成該壓縮應力膜。
  8. 如請求項5之製造一固態攝像裝置之方法，其中形成該放大電晶體之一步驟包括下列步驟：經由一閘極絕緣膜形成一閘極電極於該半導體基板上；形成一低濃度擴散層於該閘極電極之兩側上的該半導體基板中；形成具有一壓縮應力的一側壁於該閘極電極之側壁上；以及經由該閘極電極之一側上的該低濃度擴散層而形成具有一高於該低濃度擴散層的雜質濃度之一高濃度擴散層於該閘極電極之兩側上的該半導體基板中。
  9. 如請求項8之製造一固態攝像裝置之方法，其中藉由具有一壓縮應力的一壓縮應力膜形成該側壁。
  10. 一種製造一固態攝像裝置之方法，該固態攝像裝置包括在一半導體基板中的一光電轉換區段，其經組態用以將入射光轉換成一信號電荷；一傳輸電晶體，其經組態用以自該光電轉換區段讀取該信號電荷並傳輸該信號電荷；以及一放大電晶體，其經組態用以放大由該傳輸電晶體讀取的該信號電荷，該方法包含下列步驟：在形成該放大電晶體於該半導體基板中之後，形成覆蓋該放大電晶體並具有一壓縮應力之一壓縮應力膜於該半導體基板上；以及留下僅在該放大電晶體上的該壓縮應力膜並移除在區域上而非在該放大電晶體上的該壓縮應力膜。
  11. 如請求項10之製造一固態攝像裝置之方法，其中在形成一氮化矽膜於該放大電晶體上之後，藉由採用一電子束照射該放大電晶體上的該氮化矽膜而形成該壓縮應力膜。
  12. 如請求項10之製造一固態攝像裝置之方法，其中在形成一氮化矽膜於該放大電晶體上之後，藉由植入氮離子於該放大電晶體上的該氮化矽膜中而形成該壓縮應力膜。
  13. 如請求項10之製造一固態攝像裝置之方法，其中形成該放大電晶體之一步驟包括下列步驟：經由一閘極絕緣膜形成一閘極電極於該半導體基板上；形成一低濃度擴散層於該閘極電極之兩側上的該半導體基板中；形成具有一壓縮應力的一側壁於該閘極電極之側壁上；以及經由該閘極電極之一側上的該低濃度擴散層而形成具有一高於該低濃度擴散層的雜質濃度之一高濃度擴散層於該閘極電極之兩側上的該半導體基板中。
  14. 如請求項13之製造一固態攝像裝置之方法，其中藉由具有一壓縮應力的一壓縮應力膜形成該側壁。
TW098104103A 2008-03-05 2009-02-09 固態攝像裝置及其製造方法 TWI406403B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008054560A JP5347283B2 (ja) 2008-03-05 2008-03-05 固体撮像装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW200943544A TW200943544A (en) 2009-10-16
TWI406403B true TWI406403B (zh) 2013-08-21

Family

ID=41053203

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098104103A TWI406403B (zh) 2008-03-05 2009-02-09 固態攝像裝置及其製造方法

Country Status (5)

Country Link
US (4) US8120684B2 (zh)
JP (1) JP5347283B2 (zh)
KR (3) KR101568236B1 (zh)
CN (1) CN101527312B (zh)
TW (1) TWI406403B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101024825B1 (ko) * 2008-06-20 2011-03-31 주식회사 동부하이텍 이미지 센서 및 이미지 센서의 제조 방법
JP2010199450A (ja) * 2009-02-27 2010-09-09 Sony Corp 固体撮像装置の製造方法、固体撮像装置および電子機器
JP5522980B2 (ja) * 2009-06-18 2014-06-18 キヤノン株式会社 固体撮像装置、固体撮像装置を用いた撮像システム、および固体撮像装置の製造方法
CN102668081B (zh) * 2009-12-26 2016-02-03 佳能株式会社 固态图像拾取装置和图像拾取系统
US8216905B2 (en) * 2010-04-27 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Stress engineering to reduce dark current of CMOS image sensors
JP2016178345A (ja) * 2010-11-16 2016-10-06 キヤノン株式会社 固体撮像素子、固体撮像素子の製造方法及び撮像システム
JP5885721B2 (ja) * 2011-02-09 2016-03-15 キヤノン株式会社 固体撮像装置の製造方法
JP2013045878A (ja) * 2011-08-24 2013-03-04 Sony Corp 固体撮像装置、固体撮像装置の製造方法、電子機器
JP5823780B2 (ja) * 2011-08-31 2015-11-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN103021849B (zh) * 2011-09-20 2015-09-09 中芯国际集成电路制造(上海)有限公司 一种采用应力记忆技术的nmos器件制作方法
JP5930650B2 (ja) * 2011-10-07 2016-06-08 キヤノン株式会社 半導体装置の製造方法
JP5448208B2 (ja) * 2011-12-13 2014-03-19 国立大学法人東北大学 固体撮像装置
WO2014002332A1 (ja) 2012-06-27 2014-01-03 パナソニック株式会社 固体撮像装置
US9698187B2 (en) 2013-06-14 2017-07-04 Renesas Electronics Corporation Method for manufacturing imaging apparatus, and imaging apparatus
EP3013551B1 (de) * 2013-06-24 2018-03-21 Covestro Deutschland AG Schneckenelemente für mehrwellige schneckenmaschinen und verfahren zu deren herstellung
JP2015012303A (ja) * 2013-06-26 2015-01-19 ソニー株式会社 固体撮像装置および電子機器
JP2015012239A (ja) * 2013-07-01 2015-01-19 ソニー株式会社 撮像素子および電子機器
JP2015109343A (ja) * 2013-12-04 2015-06-11 キヤノン株式会社 半導体装置の製造方法
US9608033B2 (en) * 2014-05-12 2017-03-28 Canon Kabushiki Kaisha Solid-state image sensor, method of manufacturing the same, and camera
JP6325904B2 (ja) * 2014-06-02 2018-05-16 キヤノン株式会社 固体撮像装置の製造方法、固体撮像装置、および、カメラ
JP6246664B2 (ja) * 2014-06-04 2017-12-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN105702575A (zh) * 2014-11-25 2016-06-22 中国科学院微电子研究所 半导体器件制造方法
US10341592B2 (en) 2015-06-09 2019-07-02 Sony Semiconductor Solutions Corporation Imaging element, driving method, and electronic device
TWI701819B (zh) * 2015-06-09 2020-08-11 日商索尼半導體解決方案公司 攝像元件、驅動方法及電子機器
JP2017130693A (ja) * 2017-04-13 2017-07-27 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
JP2017220673A (ja) * 2017-07-24 2017-12-14 ルネサスエレクトロニクス株式会社 撮像装置の製造方法および撮像装置
JP6630392B2 (ja) * 2018-04-16 2020-01-15 キヤノン株式会社 固体撮像装置の製造方法、固体撮像装置、および、カメラ
US10529818B1 (en) 2018-07-26 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with reduced flicker noise
WO2020100577A1 (ja) * 2018-11-13 2020-05-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
CN110034144B (zh) * 2019-04-18 2020-12-18 德淮半导体有限公司 图像传感器及其制作方法
CN110047862B (zh) * 2019-04-29 2021-04-30 上海华力微电子有限公司 Cmos图像传感器的形成方法
CN116437657B (zh) * 2023-06-14 2023-09-08 合肥晶合集成电路股份有限公司 静态随机存取存储器单元的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030234432A1 (en) * 2002-06-20 2003-12-25 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same
US20060054945A1 (en) * 2004-08-26 2006-03-16 Micron Technology, Inc. Isolation techniques for reducing dark current in CMOS image sensors
US20070029463A1 (en) * 2005-08-05 2007-02-08 Byung-Jun Park Image sensor and method of manufacturing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2737255B2 (ja) * 1989-06-09 1998-04-08 日本電気株式会社 アルミニウム系配線の保護膜形成方法
JP4681767B2 (ja) * 2001-07-17 2011-05-11 キヤノン株式会社 撮像装置およびカメラ
US6744084B2 (en) * 2002-08-29 2004-06-01 Micro Technology, Inc. Two-transistor pixel with buried reset channel and method of formation
CN100539151C (zh) * 2003-12-25 2009-09-09 富士通微电子株式会社 半导体装置及半导体集成电路装置
JP3729826B2 (ja) * 2004-01-09 2005-12-21 松下電器産業株式会社 固体撮像装置の製造方法
JP4474962B2 (ja) 2004-03-19 2010-06-09 ソニー株式会社 裏面照射型固体撮像素子、電子機器モジュール及びカメラモジュール
JP2005286341A (ja) * 2004-03-30 2005-10-13 Samsung Electronics Co Ltd 低ノイズ及び高性能のｌｓｉ素子、レイアウト及びその製造方法
KR101025761B1 (ko) 2004-03-30 2011-04-04 삼성전자주식회사 디지탈 회로 및 아날로그 회로를 가지는 반도체 집적회로및 그 제조 방법
JP4504727B2 (ja) * 2004-04-21 2010-07-14 ローム株式会社 半導体装置及びその製造方法
JP4729933B2 (ja) * 2005-02-01 2011-07-20 ソニー株式会社 固体撮像装置の製造方法
DE102005057073B4 (de) * 2005-11-30 2011-02-03 Advanced Micro Devices, Inc., Sunnyvale Herstellungsverfahren zur Verbesserung der mechanischen Spannungsübertragung in Kanalgebieten von NMOS- und PMOS-Transistoren und entsprechendes Halbleiterbauelement
JP4972924B2 (ja) 2005-12-19 2012-07-11 ソニー株式会社 固体撮像装置およびその製造方法、並びにカメラ
US7638804B2 (en) * 2006-03-20 2009-12-29 Sony Corporation Solid-state imaging device and imaging apparatus
US7528029B2 (en) * 2006-04-21 2009-05-05 Freescale Semiconductor, Inc. Stressor integration and method thereof
US8101489B2 (en) * 2008-01-28 2012-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Approach to reduce the contact resistance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030234432A1 (en) * 2002-06-20 2003-12-25 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same
US20060054945A1 (en) * 2004-08-26 2006-03-16 Micron Technology, Inc. Isolation techniques for reducing dark current in CMOS image sensors
US20070029463A1 (en) * 2005-08-05 2007-02-08 Byung-Jun Park Image sensor and method of manufacturing the same

Also Published As

Publication number Publication date
KR20160063302A (ko) 2016-06-03
KR101568236B1 (ko) 2015-11-11
TW200943544A (en) 2009-10-16
JP2009212339A (ja) 2009-09-17
US10276623B2 (en) 2019-04-30
US20140151754A1 (en) 2014-06-05
CN101527312B (zh) 2011-01-05
KR101664975B1 (ko) 2016-10-11
US20160254308A1 (en) 2016-09-01
US8691637B2 (en) 2014-04-08
KR20090095513A (ko) 2009-09-09
US8120684B2 (en) 2012-02-21
US20120115270A1 (en) 2012-05-10
KR20150126805A (ko) 2015-11-13
CN101527312A (zh) 2009-09-09
JP5347283B2 (ja) 2013-11-20
US20090225209A1 (en) 2009-09-10

Similar Documents

Publication Publication Date Title
TWI406403B (zh) 固態攝像裝置及其製造方法
TWI683430B (zh) 具有吸收增強半導體層的影像感測器
JP4340248B2 (ja) 半導体撮像装置を製造する方法
KR101333903B1 (ko) 고체 촬상 장치의 제조 방법
JP5403043B2 (ja) 固体撮像装置及びカメラ
JP4473240B2 (ja) Ｃｍｏｓイメージセンサの製造方法
JP2013012556A (ja) 固体撮像装置とその製造方法、および電子機器
CN111490059A (zh) 半导体器件的制造方法
JP5407282B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP2015220255A (ja) 裏面照射型ｃｍｏｓ型撮像素子、及び、裏面照射型ｃｍｏｓ型撮像素子の製造方法
JP2009016431A (ja) 半導体基板及び半導体素子の製造方法
TW201628176A (zh) 固體攝像裝置及固體攝像裝置之製造方法
TWI556423B (zh) 影像感測裝置及半導體結構
CN107046044B (zh) 一种图像传感器像素单元及其制造方法
TW201806138A (zh) 半導體裝置之製造方法
JP2006222379A (ja) 半導体装置およびその製造方法
JP2009176950A (ja) 固体撮像素子及びその製造方法
JP2009302103A (ja) 固体撮像装置およびその製造方法および撮像装置
JP2006253480A (ja) 固体撮像素子およびその製造方法
JP2019046867A (ja) 半導体装置及び半導体装置の製造方法