以下に、本発明の実施の形態について、図面を参照して説明する。
(第1実施の形態)
図1は、本実施形態に係る固体撮像装置の概略構成図である。
固体撮像装置は、画素部11と、周辺回路部とを有し、これらが同一の半導体基板上に搭載された構成となっている。本例では、周辺回路部として、垂直選択回路12と、S/H(サンプル/ホールド)・CDS(Correlated Double Sampling:相関二重サンプリング)回路13と、水平選択回路14と、タイミングジェネレータ(TG)15と、AGC(Automatic Gain Control)回路16と、A/D変換回路17と、デジタルアンプ18とを有する。
画素部11には、後述する単位画素が行列状に多数配置され、行単位でアドレス線等が、列単位で信号線等がそれぞれ設けている。
垂直選択回路12は、画素を行単位で順に選択し、各画素の信号を垂直信号線を通して画素列毎にS/H・CDS回路13に読み出す。S/H・CDS回路13は、各画素列から読み出された画素信号に対し、CDS等の信号処理を行う。
水平選択回路14は、S/H・CDS回路13に保持されている画素信号を順に取り出し、AGC回路16に出力する。AGC回路16は、水平選択回路14から入力した信号を適当なゲインで増幅し、A/D変換回路17に出力する。
A/D変換回路17は、AGC回路16から入力したアナログ信号をデジタル信号に変換し、デジタルアンプ18に出力する。デジタルアンプ18は、A/D変換回路17から入力したデジタル信号を適当に増幅して、パッド(端子)より出力する。
垂直選択回路12、S/H・CDS回路13、水平選択回路14、AGC回路16、A/D変換回路17およびデジタルアンプ18の各動作は、タイミングジェネレータ15から出力される各種のタイミング信号に基づいて行われる。
図2は、画素部11の単位画素の回路構成の一例を示す図である。
単位画素は、光電変換素子として例えばフォトダイオード21を有し、この1個のフォトダイオード21に対して、転送トランジスタ22、増幅トランジスタ23、アドレストランジスタ24、リセットトランジスタ25の4つのトランジスタを能動素子として有する。
フォトダイオード21は、入射光をその光量に応じた量の電荷(ここでは電子)に光電変換する。転送トランジスタ22は、フォトダイオード21とフローティングディフュージョンFDとの間に接続され、駆動配線26を通じてそのゲート(転送ゲート)に駆動信号が与えられることで、フォトダイオード21で光電変換された電子をフローティングディフュージョンFDに転送する。
フローティングディフュージョンFDには、増幅トランジスタ23のゲートが接続されている。増幅トランジスタ23は、アドレストランジスタ24を介して垂直信号線27に接続され、画素部外の定電流源Iとソースフォロアを構成している。そして、駆動配線28を通してアドレス信号がアドレストランジスタ24のゲートに与えられ、当該アドレストランジスタ24がオンすると、増幅トランジスタ23はフローティングディフュージョンFDの電位を増幅してその電位に応じた電圧を垂直信号線27に出力する。垂直信号線27を通じて、各画素から出力された電圧はS/H・CDS回路13に出力される。
リセットトランジスタ25は、電源VddとフローティングディフュージョンFDとの間に接続され、駆動配線29を通してそのゲートにリセット信号が与えられることで、フローティングディフュージョンFDの電位を電源Vddの電位にリセットする。これらの動作は、転送トランジスタ22、アドレストランジスタ24およびリセットトランジスタ25の各ゲートが行単位で接続されていることから、1行分の各画素について同時に行われる。
図3は、固体撮像装置の画素部および周辺回路部における概略断面図である。本実施形態に係る固体撮像装置は、配線層38が形成された第1面側とは反対側の第2面側から光を受光する。
基板30は、例えばn型のシリコン基板からなり、本発明の基板に相当する。基板30には、単位画素を構成する複数の受光部31が形成されている。受光部31は、図2に示すフォトダイオード21に相当する。受光部31は、基板30中のpn接合により構成される。基板30は、裏面から光を入射し得るように、シリコンウェハを薄膜化することにより形成される。基板30の厚さは、固体撮像装置の種類にもよるが、可視光用の場合には2〜6μmであり、近赤外線用では6〜10μmとなる。
基板30の第2面側(裏面側、光入射側)には、酸化シリコンからなる絶縁膜32を介して、遮光膜33が形成されている。遮光膜33には、受光部31の部位に開口部33aが形成されている。遮光膜33上には、窒化シリコンからなる保護膜34が形成されている。
保護膜34上には、所望の波長領域の光のみを通過させるカラーフィルタ35が形成されている。また、カラーフィルタ35上には、入射光を受光部31へ集光させるマイクロレンズ36が形成されている。
基板30の第1面側には、各種のトランジスタが形成される。図示はしないが、基板30の画素部には、図2に示すトランジスタ22〜25が形成される。また、図示はしないが、基板30の周辺回路部にはpウェルおよびnウェルが形成されており、これらウェルにCMOS回路が形成されている。
基板30の第1面(表面)上には、多層の金属配線を含む配線層38が形成されている。配線層38上には、図示しない接着層を介して支持基板39が設けられている。支持基板39は、基板30の強度を補強するために設けられる。支持基板39は、例えばシリコン基板からなる。
図4は、基板30の画素部の要部断面図である。
受光部31の部位には、基板30にn型の電荷蓄積領域(第1導電型領域)41が形成されている。電荷が蓄積する部位を第1面側に近づけるため、第1面側にいくに従って不純物濃度が高くなるように、電荷蓄積領域41が形成されていることが好ましい。また、入射光を効率良く取り込むため、第2面側にいくに従って面積が大きくなるように、電荷蓄積領域41を形成してもよい。
基板30中であって、電荷蓄積領域41の周囲には、p型ウェル42が形成されている。基板30の第2面側には、浅いp型の正孔蓄積領域(第2導電型領域)43が画素部の全面に形成されている。基板30の第1面側であって、受光部31の部位には、浅いp型の正孔蓄積領域(第2導電型領域)44が形成されている。電荷蓄積領域41に対して第1面側および第2面側に正孔蓄積領域43,44が形成されていることにより、埋め込みフォトダイオードからなる受光部31が構成される。
基板30の第1面側には、酸化シリコンからなる素子分離絶縁膜40が形成されている。基板30の第1面側には、n型のフローティングディフュージョン(FD)45が形成されている。フローティングディフュージョン45と電荷蓄積領域41との間には、p型領域46が形成されており、両者は電気的に分離されている。
基板30の第1面上には、図示しないゲート絶縁膜を介して、転送トランジスタ22の転送ゲート51が形成されている。転送ゲート51は、受光部31に隣接して配置されており、p型領域46上に形成されている。転送ゲート51は、例えばポリシリコンからなる。
基板30の第1面上には、図示しないゲート絶縁膜を介して、制御ゲート52が形成されている。制御ゲート52は、受光部31の全面に重なって配置されている。制御ゲート52は、例えばポリシリコンからなる。加工性および抵抗の観点から、制御ゲート52の膜厚は、転送ゲート51と同程度とすることが好ましい。光は第2面側から入射するため、受光部31の第1面側に制御ゲート52が存在しても、光を遮ることはない。
図示はしないが、画素内の転送トランジスタ22以外のトランジスタ(図2の増幅トランジスタ23、アドレストランジスタ24、リセットトランジスタ25)は、基板30の第1面側におけるp型ウェル42上に形成されている。
次に、本実施形態に係る固体撮像装置の動作について、図4および図5を参照して説明する。図5は、固体撮像装置の動作におけるバイアス例を示す図である。
電荷蓄積期間では、図中矢印に示す向きから入射した光は、基板30の受光部(フォトダイオード)31により光電変換されて、入射光量に応じた信号電荷が発生する。信号電荷は、電荷蓄積領域41中をドリフトし、電荷蓄積領域41中であって正孔蓄積領域44付近に蓄積される。電荷蓄積期間においては、転送ゲート51には負電圧が印加されており、転送トランジスタ22はオフ状態となっている。また、制御ゲート52には、負電圧が印加されている。このため、正孔が基板30の界面(第1面)付近に蓄積され、暗電流が低減される。
制御ゲート52に印加する負電圧は、制御ゲート52下の不純物濃度、ゲート酸化膜厚等によって異なる。例えば0.25μm世代のプロセスで、1×1016/cm3のp型不純物濃度をもつ正孔蓄積領域44を形成した場合には、−1V程度を印加すれば、暗電流の発生は十分抑制できる。
読み出し時には、転送ゲート51に正電圧が印加され、転送トランジスタ22がオン状態となる。この結果、受光部31に蓄積された信号電荷は、フローティングディフュージョン45に転送される。正電圧は、例えば、電源電圧(3.3Vあるいは2.7V)と等しい。
読み出し時において、基本的に制御ゲート52には、蓄積時と同じ負電圧(例えば−1V)が印加される。ただし、読み出し時において、制御ゲート52に、一時的に+1V程度の正電圧を印加してもよい。この場合には、蓄積された信号電荷が第1面側に近づくため、転送ゲート51による読み出し能力を向上させることができる。なお、読み出しに要する期間は、蓄積期間に比べて非常に短いため、制御ゲート52に正電圧を印加することにより発生する暗電流は少ない。
転送された信号電荷の量に従って、フローティングディフュージョン45の電位が変化する。フローティングディフュージョン45の電位は、増幅トランジスタ23により増幅され、その電位に応じた電圧が垂直信号線27に出力される(図2参照)。
リセット時には、リセットトランジスタ25のゲートに正電圧が印加されて、フローティングディフュージョン45は電源Vddの電圧にリセットされる。このとき、転送ゲート51に負電圧が印加されており、転送トランジスタ22はオフ状態となっている。また、制御ゲート52には、負電圧が印加されている。
上記した信号電荷の蓄積動作、読み出し動作、リセット動作が繰り返し行われる。
次に、上記の固体撮像装置の製造方法について説明する。本実施形態では、転送ゲート51と制御ゲート52を同時に形成する例について説明する。
図6(a)に示すように、基板30に、STI(Shallow Trench Isolation)技術により素子分離絶縁膜40を形成した後、イオン注入法により、n型の電荷蓄積領域41、p型ウェル42、p型の正孔蓄積領域44、p型領域46を形成する。なお、各領域の形成順序に限定はない。
次に、図6(b)に示すように、熱酸化法により、基板30上に、酸化シリコンからなるゲート絶縁膜60を形成する。続いて、ゲート絶縁膜60上に、CVD法によりポリシリコンからなる電極層50を形成する。ポリシリコンの膜厚は100nm〜300nmであり、ポリシリコンへの不純物の導入は成膜時に行う。
次に、図7(a)に示すように、レジストマスクを用いて電極層50をエッチングして、転送ゲート51および制御ゲート52を形成する。このとき、画素部の他のトランジスタ(図2参照)のゲートも同時に形成される。
次に、図7(b)に示すように、全面に酸化シリコンあるいは窒化シリコンを堆積させて、転送ゲート51および制御ゲート52間のギャップに絶縁膜61を埋め込む。
以上により、転送ゲート51および制御ゲート52が形成される。ゲート形成後のプロセスについて、図3を参照して説明する。基板30の第1面側に、絶縁膜の形成および配線の形成を繰り返すことにより、配線層38を形成する。その後、配線層38上に支持基板39を貼り付ける。
続いて、基板30の裏面(第2面側)をCMPにより研磨して、基板30を薄膜化する。続いて、イオン注入および活性化アニールを施し、基板30の第2面にp型の正孔蓄積領域43(図4参照)を形成する。なお前記活性化アニールは、配線層の形成後に行うため、配線の耐熱性を超えない必要がある。それを実現するためには、配線層まで熱の影響が届かないレーザーアニールを用いることが好適である。
その後、基板30上に、CVD法により酸化シリコンからなる絶縁膜32を形成し、絶縁膜32上に遮光膜33をパターン加工する。遮光膜33上に、CVD法により窒化シリコンからなる保護膜34を形成し、カラーフィルタ35およびマイクロレンズ36を形成する。
以上により、本実施形態に係る裏面照射型の固体撮像装置が製造される。
転送ゲート51と制御ゲート52を単層で形成する他の例について、図8および図9を参照して説明する。図8,9では、基板構造を省略している。
まず、先と同様にして、基板30に、STI(Shallow Trench Isolation)技術により素子分離絶縁膜40を形成した後、イオン注入法により、n型の電荷蓄積領域41、p型ウェル42、p型の正孔蓄積領域44、p型領域46を形成する(図6(a)参照)。なお、各領域の形成順序に限定はない。
次に、図8(a)に示すように、基板30上に熱酸化法により酸化シリコンからなるゲート絶縁膜60を形成し、ゲート絶縁膜60上にCVD法により、ポリシリコンからなる電極層50を形成する。ポリシリコンの膜厚は100nm〜300nmであり、ポリシリコンへの不純物の導入は成膜時に行う。続いて、電極層50上に、CVD法により酸化シリコン膜62aおよび窒化シリコン膜62bを堆積して、酸化シリコン膜62aおよび窒化シリコン膜62bからなるハードマスク62を形成する。
次に、図8(b)に示すように、リソグラフィ技術により形成したレジストマスクを用いて、ハードマスク62をパターニングする。これにより、ハードマスク62には幅W1の開口が形成される。幅W1の最小値は、リソグラフィの解像限界で決まる。
次に、図8(c)に示すように、ハードマスク62の開口の側壁にサイドウォール絶縁膜63を形成する。サイドウォール絶縁膜63は、ハードマスク62の開口内を含む全面に、CVD法により酸化シリコン膜を堆積し、当該酸化シリコン膜をエッチバックすることにより形成される。サイドウォール絶縁膜63により、リソグラフィの解像限界で決まる幅W1よりも狭い幅W2の開口部が得られる。
次に、図9(a)に示すように、ハードマスク62およびサイドウォール絶縁膜63を用いて電極層50をドライエッチングして、転送ゲート51および制御ゲート52を形成する。制御ゲート52および制御ゲート52のギャップは、幅W2にほぼ等しい。必要に応じて、転送ゲート51と制御ゲート52の間における基板30にイオン注入を行う。
次に、図9(b)に示すように、転送ゲート51および制御ゲート52のギャップ部を含む全面に、CVD法により酸化シリコン膜64aおよび窒化シリコン膜64bを順に堆積して、埋め込み絶縁膜64を形成する。
次に、図9(c)に示すように、ハードマスク62上の埋め込み絶縁膜64をエッチバックして、転送ゲート51および制御ゲート52のギャップ部のみに埋め込み絶縁膜64を残す。
以降の工程としては、先に記載した通りである。なお、本実施形態では、転送ゲート51および制御ゲート52を単層で形成する方法を例に説明したが、その形成方法に限定はない。例えば、制御ゲート52を形成後、酸化により制御ゲート52の表面に酸化シリコン膜を形成し、その後転送ゲート51を形成してもよい。あるいは、転送ゲート51を先に形成し、酸化により転送ゲート51の側壁に酸化シリコン膜を形成した後に、制御ゲート52を形成してもよい。転送ゲート51を先に形成する場合には、転送ゲート51をイオン注入マスクとして、正孔蓄積領域44を形成してもよい。
図10は、上記の固体撮像装置が用いられるカメラの概略構成図である。
カメラ100は、上記した固体撮像装置101と、光学系102と、信号処理回路103とを有する。本発明のカメラは、固体撮像装置101、光学系102および信号処理回路103がモジュール化したカメラモジュールの形態を含む。
光学系102は、被写体からの像光(入射光)を固体撮像装置101の撮像面上に結像させる。これにより、固体撮像装置101の受光部31において、入射光は入射光量に応じた信号電荷に変換され、受光部31において、一定期間当該信号電荷が蓄積される。
信号処理回路103は、固体撮像装置101の出力信号に対して種々の信号処理を施して映像信号として出力する。
次に、上記の本実施形態に係る固体撮像装置およびその製造方法、並びにカメラの効果について説明する。
本実施形態に係る固体撮像装置では、基板30の第1面上に、受光部31に重なって制御ゲート52が配置されている。この制御ゲート52に負電圧を印加することにより、基板30の第1面付近に正孔が蓄積され、暗電流が低減される。
この結果、正孔蓄積領域44のp型不純物濃度を下げても暗電流を抑制できることから、受光部31のpn接合を第1面側に近づけることができるため、転送ゲート51の読み出し能力を向上させることができる。読み出し可能な信号電荷量を増加させることができることから、ダイナミックレンジを向上させることができる。
従来、暗電流を抑制するためには、正孔蓄積領域44のp型不純物濃度を1×1018/cm3程度まで上げる必要があったが、本実施形態では、正孔蓄積領域44のp型不純物濃度を1×1016/cm3程度まで下げることができる。なお、正孔蓄積領域44の不純物濃度をさらに下げたい場合には、制御ゲート52に印加すべき負電圧をより大きくすればよい。
上記の本実施形態に係る固体撮像装置の製造方法によれば、転送ゲート51および制御ゲート52を備えた固体撮像装置を製造することができる。特に転送ゲート51と制御ゲート52を同時に形成する場合には、製造工程の増加を抑制しつつ、上記した固体撮像装置を製造することができる。
上記の固体撮像装置を備えることにより、暗電流の抑制およびダイナミックレンジの拡大を図ったカメラを実現することができる。
(第2実施の形態)
図11は、第2実施形態に係る固体撮像装置における、基板30の画素部の要部断面図である。なお、第1実施形態と同一の構成要素には、同じ符号を付してあり、その説明は省略する。
基板30の第1面上には、図示しないゲート絶縁膜を介して、2つの制御ゲート52−1,52−2が形成されている。転送ゲート51側から第1制御ゲート52−1、第2制御ゲート52−2の順に配置されている。制御ゲート52−1,52−2は、受光部31に重なって配置されている。制御ゲート52−1,52−2は、例えばポリシリコンからなる。加工性および抵抗の観点から、制御ゲート52−1,52−2の膜厚は、転送ゲート51と同程度とすることが好ましい。光は第2面側から入射するため、受光部31の第1面側に制御ゲート52−1,52−2が存在しても、光を遮ることはない。なお、受光部31上に3つ以上の制御ゲートが配置されていてもよい。
上記の固体撮像装置は、第1実施形態と同様にして作製される。例えば、第1実施形態と同様に、転送ゲート51、制御ゲート52−1,52−2を同時に形成してもよい。あるいは、第1制御ゲート52−1を形成後、酸化により第1制御ゲート52−1の表面に酸化シリコン膜を形成し、その後、第1制御ゲート52−1の両側に転送ゲート51および第2制御ゲート52−2を形成してもよい。
次に、本実施形態に係る固体撮像装置の動作について、図11および図12を参照して説明する。図12は、固体撮像装置の動作におけるバイアス例を示す図である。
電荷蓄積期間では、図中矢印に示す向きから入射した光は、基板30の受光部(フォトダイオード)31により光電変換されて、入射光量に応じた信号電荷が発生する。信号電荷は、電荷蓄積領域41中をドリフトし、電荷蓄積領域41中であって正孔蓄積領域44付近に蓄積される。電荷蓄積期間においては、転送ゲート51には負電圧が印加されており、転送トランジスタ22はオフ状態となっている。また、第1制御ゲート52−1および第2制御ゲート52−2には、負電圧が印加されている。このため、正孔が基板30の界面(第1面)付近に蓄積され、暗電流が低減される。
第1制御ゲート52−1および第2制御ゲート52−2に印加する負電圧は、制御ゲート52下の不純物濃度、ゲート酸化膜厚等によって異なる。例えば0.25μm世代のプロセスで、1×1016/cm3のp型不純物濃度をもつ正孔蓄積領域44を形成した場合には、−1V程度のバイアスがあれば、暗電流の発生は十分抑制できる。信号電荷は、電荷蓄積領域41中であって正孔蓄積領域44付近に蓄積される。
読み出し時(読み出し1)には、まず、第1制御ゲート52−1に正電圧(例えば、+1V程度)が印加される。これにより、CCDと同様の原理で、電荷蓄積領域41中の信号電荷は、第1制御ゲート52−1下に集まる。
次に、転送ゲート51に正電圧が印加され、第1制御ゲート52−1に負電圧が印加される(読み出し2参照)。これにより、転送トランジスタ22がオン状態となり、第1制御ゲート52−1下に集められた信号電荷は、フローティングディフュージョン45に転送される。転送ゲート51に印加する正電圧は、例えば、電源電圧(3.3Vあるいは2.7V)に等しい。このとき、第1制御ゲート52−1に負電圧を印加することにより、基板30に水平方向に電界がかかるため、信号電荷はフローティングディフュージョン45に効率的に転送される。
転送された信号電荷の量に従って、フローティングディフュージョン45の電位が変化する。フローティングディフュージョン45の電位は、増幅トランジスタ23により増幅され、その電位に応じた電圧が垂直信号線27に出力される(図2参照)。
リセット時には、リセットトランジスタ25のゲートに正電圧が印加されて、フローティングディフュージョン45は電源Vddの電圧にリセットされる。このとき、転送ゲート51に負電圧が印加されており、転送トランジスタ22はオフ状態となっている。また、制御ゲート52−1,52−2には、負電圧が印加されている。
上記の信号電荷の蓄積動作、読み出し動作、リセット動作が繰り返し行われる。
本実施形態では、受光部31上に複数の制御ゲート52−1,52−2を設け、第1制御ゲート52−1と転送ゲート51を順次オン/オフしていくことにより、基板30に水平方向に電界を生じさせて、電荷を効率的に転送することができる。
従来、電荷を効率的に読み出す観点から、基板30に水平方向に電界を生じさせる場合には、電荷蓄積領域41の不純物濃度を水平方向に変化させる必要があった。この場合には、電荷蓄積領域41の不純物濃度が薄い領域において、電位井戸が浅くなるため、蓄積電荷量が減少する。この結果、ダイナミックレンジの減少に繋がる。本実施形態の場合には、水平方向に濃度勾配を設ける必要がなくなるため、ダイナミックレンジの減少はない。本実施形態は、特に画素サイズが大きい固体撮像装置に有効である。
上記の固体撮像装置の製造方法によれば、転送ゲート51および制御ゲート52−1,52−2を備えた固体撮像装置を製造することができる。特に転送ゲート51と制御ゲート52−1,52−2を同時に形成する場合には、製造工程の増加を抑制しつつ、上記した固体撮像装置を製造することができる。
上記の固体撮像装置を備えることにより、暗電流の抑制およびダイナミックレンジの拡大を図ったカメラを実現することができる。
(第3実施形態)
図13は、第3実施形態に係る固体撮像装置における、基板30の画素部の要部断面図である。なお、第1実施形態と同一の構成要素には、同じ符号を付してあり、その説明は省略する。
基板30の第1面上には、図示しないゲート絶縁膜を介して、制御ゲート52が形成されている。本実施形態では、制御ゲート52は、受光部31の一部のみを覆っている。制御ゲート52下には正孔蓄積領域44は設けられていない。この結果、転送ゲート51側から制御ゲート52のみが配置された領域と、正孔蓄積領域44のみが配置された領域が形成されている。ただし、正孔蓄積領域44は受光部31の全面に形成されていてもよい。また、制御ゲート52と正孔蓄積領域44の配置を逆にしてもよい。
上記の固体撮像装置は、第1実施形態と同様にして作製される。例えば、第1実施形態と同様に、転送ゲート51および制御ゲート52を同時に形成してもよい。あるいは、制御ゲート52を形成後、酸化により制御ゲート52の表面に酸化シリコン膜を形成し、その後転送ゲート51を形成してもよい。あるいは、転送ゲート51を先に形成し、酸化により転送ゲート51の側壁に酸化シリコン膜を形成した後に、制御ゲート52を形成してもよい。正孔蓄積領域44は、転送ゲート51および制御ゲート52の前に形成してもよく、あるいは転送ゲート51および制御ゲート52をマスクとしたイオン注入により形成してもよい。
次に、本実施形態に係る固体撮像装置の動作について、図13を参照して説明する。固体撮像装置の動作におけるバイアス例は第1実施形態と同様である(図5参照)。
電荷蓄積期間では、図中矢印に示す向きから入射した光は、基板30の受光部(フォトダイオード)31により光電変換されて、入射光量に応じた信号電荷が発生する。信号電荷は、電荷蓄積領域41中をドリフトし、電荷蓄積領域41の第1面側に蓄積される。電荷蓄積期間においては、転送ゲート51には負電圧が印加されており、転送トランジスタ22はオフ状態となっている。また、制御ゲート52には、負電圧が印加されている。正孔蓄積領域44および制御ゲート52により、受光部31の第1面付近に正孔が蓄積されるため、暗電流が低減される。
読み出し時には、転送ゲート51に正電圧が印加され、転送トランジスタ22がオン状態となる。この結果、受光部31に蓄積された信号電荷は、フローティングディフュージョン45に転送される。転送ゲート51に印加される正電圧は、例えば、電源電圧(3.3Vあるいは2.7V)に等しい。
読み出し時において、制御ゲート52には、基本的に蓄積時と同じ負電圧(例えば−1V)が印加される。ただし、読み出し時において、制御ゲート52に、一時的に+1V程度の正電圧を印加してもよい。この場合には、信号電荷が第1面側に近づくため、転送ゲート51による読み出し能力を向上させることができる。なお、読み出しに要する期間は、蓄積期間に比べて非常に短いため、制御ゲート52に正電圧を印加することにより発生する暗電流は少ない。
転送された信号電荷の量に従って、フローティングディフュージョン45の電位が変化する。フローティングディフュージョン45の電位は、増幅トランジスタ23により増幅され、その電位に応じた電圧が垂直信号線27に出力される(図2参照)。
リセット時には、リセットトランジスタ25のゲートに正電圧が印加されて、フローティングディフュージョン45は電源Vddの電位にリセットされる。このとき、転送ゲート51に負電圧が印加されており、転送トランジスタ22はオフ状態となっている。また、制御ゲート52には、負電圧が印加されている。
上記した信号電荷の蓄積動作、読み出し動作、リセット動作が繰り返し行われる。
上記の本実施形態に係る固体撮像装置によれば、受光部31の一部にのみ重なるように制御ゲート52を設けた場合であっても、第1実施形態と同様の効果、すなわち、暗電流の低減と読み出し能力の向上を図ることができる。また、制御ゲート52を設けることにより、受光部31の一部にのみ正孔蓄積領域44を形成することができる。
受光部31の一部にのみ正孔蓄積領域44を形成する場合には、転送ゲート51,52をマスクとしたイオン注入により、制御ゲート52に対してセルフアラインで正孔蓄積領域44を形成することができる。なお、受光部31の全面に正孔蓄積領域44を形成してもよい。
上記の固体撮像装置を備えることにより、暗電流の抑制およびダイナミックレンジの拡大を図ったカメラを実現することができる。
上述したように、第1乃至第3実施の形態によれば、暗電流の抑制と、信号電荷の読み出し能力向上を図った固体撮像装置およびカメラを実現することができる。
(第4実施の形態)
図14は、第4実施の形態に係る固体撮像装置における、画素部の要部断面図である。本実施の形態も裏面照射型の固体撮像装置であり、第1実施の形態と同一の構成要素には、同じ符号を付してあり、その説明は省略する。
本実施の形態に係る固体撮像装置は、光電変換部となるフォトダイオードで構成された受光部31の受光面上、すなわちフォトダイオードを構成する第1導電型領域(n型の電荷蓄積領域)41の受光面上に単層の絶縁膜71を介して透明導電膜74を形成し、この透明導電膜74に負電圧を印加するように構成される。この透明導電膜74は、受光部表面のポテンシャルを制御する制御ゲートとなる。透明導電膜74上には絶縁膜の例えば酸化シリコン膜75を介して平坦化膜76が形成され、平坦化膜76上にカラーフィルタ35、その上にオンチップマイクロレンズ36が形成される。透明導電膜74には、酸化シリコン膜75を貫通して配線(遮光膜を兼ねる)77が接続され、この配線77が撮像領域81(画素部11に相当)から周辺回路領域82上に延長して形成される。
そして、本実施の形態においては、透明導電膜74を有する構造がフォトダイオードでの光の吸収率で優位性を得るために、透明導電膜74下の絶縁膜71、本例では酸化シリコン膜の膜厚d1を50nm以下に設定する。好ましくは、絶縁膜71である酸化シリコン膜の膜厚d1を50nm以下にし、その酸化シリコン膜の膜厚d1に応じて透明導電膜74の膜厚d2を最適化する。絶縁膜71としては、酸化シリコン膜の他、酸窒化シリコン膜とすることもできる。
透明導電膜74としてインジウムと錫を含む酸化膜、すなわちITO(酸化インジウム錫)膜を用いた場合には、透明導電膜(ITO膜)74の屈折率が2.0程度、絶縁膜(酸化シリコン膜)71の屈折率が1.45程度であり、透明導電膜(ITO膜)74と絶縁膜(酸化シリコン膜)71で反射防止膜が構成される。透明導電膜74としては、ITO膜の他、亜鉛を含む酸化膜すなわち酸化亜鉛膜とすることもできる。
絶縁膜71の膜厚d1としては、50nm以下、1.0nm〜50nmの範囲、好ましくは30nm以下、より好ましくは15nm〜30nmとすることができる。絶縁膜71の膜厚d1は、薄ければ薄い程、酸化シリコン膜(膜厚d1)とITO膜(膜厚d2)を最適化した際の透過率を向上させることが出来るため、固体撮像装置の感度が良くなる。50nmを超えると、反射成分が大きくなり、1.0nmより薄いと絶縁性が得に難くなる。
第4実施の形態によれば、フォトダイオードで構成された受光部31の受光面上に単層の絶縁膜71を介して透明導電膜74を形成し、この透明導電膜74に負電圧を印加することにより、フォトダイオード表面がホールアキュミレーション状態(正孔蓄積状態)になり、界面準位に起因した暗電流成分を抑制することができる。しかも、透明導電膜74下の該透明導電膜74より屈折率の低い絶縁膜71の膜厚d1を50nm以下にすることにより、透明導電膜74と絶縁膜71により反射防止膜が形成され、透明導電膜74を用いても感度低下を伴うことない。従って、本実施の形態の固体撮像装置では、低暗電流かつ高感度を実現できる。
因みに、フォトダイオード表面に絶縁膜を介して透明導電膜を形成し、その透明導電膜に負電圧を印加することで、フォトダイオード表面をホールアキュミレーション状態にして、埋め込み型フォトダイオードと同様に界面の暗電流を抑制出来るが、不利な点も生じる。すなわち、透明導電膜を形成することにより、フォトダイオード上部に積層される層構造が増加し、上層膜の界面での反射光成分が増加、または透明導電膜例えばITO膜における短波長成分の光吸収の増加が発生する。これらの光学的な損失のために暗電流の低下は可能であるが、それと同時に感度の点で不利になる可能性がある。
これに対して、本実施の形態のように、透明導電膜74下の酸化シリコン膜あるいは酸窒化シリコン膜などの単層絶縁膜71の膜厚d1を50nm以下にし、その膜厚d1に応じた透明導電膜74の膜厚d2を最適化することで、界面の暗電流の抑制と感度の向上を両立させることができる。
次に、図15〜図19を用いて具体的に透明導電膜74下の絶縁膜71、本例では酸化シリコン膜の膜厚が50nm以下としたときに、フォトダイオードへの光吸収率で優位になることを実証する。
絶縁膜(酸化シリコン膜)71上に透明導電膜(ITO膜)74を形成した図14のデバイス構造を考える。図15に、透明導電膜(ITO膜)74の膜厚d2、及び透明導電膜(ITO膜)74下の絶縁膜(酸化シリコン膜)71の膜厚d1をパラメータとして、フォトダイオードに吸収される光の吸収率をシミュレーションより求めたデータを示す。
図15では、フォトダイオードの深さを4μmと仮定し、横軸を波長450nmの光のフォトダイオードへの吸収率(=青の吸収率を想定)をとり、縦軸に波長550nmの光のフォトダイオードへの吸収率(=緑の吸収率を想定)をとり、両者の吸収率をプロットしている。同図中の凡例のOxとは、透明導電膜(ITO膜)74下の絶縁膜である酸化シリコン膜厚を示し、各酸化シリコン膜厚に対して、図中で結ばれた曲線(細線)はITO膜厚を10nm刻みで0nm〜100nmまで振っている。凡例の“ITOなし”の曲線は、ITO膜下の酸化シリコン膜のみを膜厚0nm〜200nmまで振り、ITO膜を形成していない場合のデータを表している。
なお、透明導電膜(ITO膜)上部の膜は固定しており、透明導電膜(ITO膜)74上部の絶縁膜(酸化シリコン膜)75は100nm厚、平坦化膜76はシリコン(Si)、酸素(O)、炭素(C)を成分とした平坦化膜を1μm厚として屈折率は1.5の材料を想定している。また、カラーフィルタ35は屈折率1.6〜1.7程度の材料を想定している。
図15に示すように、青光と緑光の吸収率を両立するためには、透明導電膜(ITO膜)74下の絶縁膜厚(酸化シリコン膜厚)d1に対して、最適なITO膜厚d2が存在することが分かる。また、ITO膜の最適膜厚を設定しても、青光及び緑光の吸収率の最大値は、ITO膜下の酸化シリコン膜厚d1により律速されていることが確認できる。フォトダイオードでの光の吸収率としては、実線枠内(青光及び緑光のフォトダイオードでの吸収率が共に約73%以上得られる範囲)に入ることが望まれる。より好ましくは青光、緑光共に吸収率が80%以上の範囲に入ることが望ましい。ITO膜の無い酸化シリコン膜のみをベースとした構造に対して、ITO膜を用いた構造は、フォトダイオードでの光の吸収率で優位性を持つためには、少なくともITO膜下の酸化シリコン膜厚d1が50nm以下であることが必要である。なお、好ましくは、ITO膜を用いた構造が、ITO膜を用いない構造に対してフォトダイオードへの光の吸収率で優位性を持つためには30nm以下である。
図16及び図17に、ITO膜下の酸化シリコン膜厚d1とITO膜厚d2を変化させた際の、青光及び緑光のフォトダイオードでの吸収率を強度グラフで表したデータを示す。図16は波長450nmの青光におけるフォトダイオードへの光の吸収率、図17は波長550nmの緑光におけるフォトダイオードへの光の吸収率を示す。図16、図17から青光、緑光いずれも吸収率が向上するためには、ITO膜下の酸化シリコン膜厚d1を薄くした方が良好であることが分かる。図16、図17において、白い領域84、85が最適領域である。
さらに、図18にITO膜下の酸化シリコン膜厚d1=20nm、図19にITO膜下の酸化シリコン膜厚d1=160nmの、それぞれ青光、緑光のフォトダイオードへの吸収率をそれぞれ示す。図19の酸化シリコン膜厚d1が160nmの場合には、青光と緑光でピークとなるITO膜厚d2が異なってしまう、青光と緑光の吸収率が共存しない。一方、図18に示すように酸化シリコン膜厚d1が薄い場合には、ITO膜厚d2を最適化することで青光と緑光の吸収率を両立することができる。
本発明では、上記第4実施の形態の固体撮像装置を備えることにより、暗電流の抑制と感度の向上を両立させたカメラを実現することができる。
第4実施の形態では透明導電膜74下に絶縁膜71として単層の酸化シリコン膜あるいは酸窒化シリコン膜を形成した構成であるが、絶縁膜として2種類以上の積層絶縁膜を形成した構成とすることもできる。この場合の実施の形態を次に示す。
(第5実施の形態)
図20は、第5実施の形態に係る固体撮像装置における、画素部の要部断面図である。本実施の形態も裏面照射型の固体撮像装置であり、第1実施の形態と同一の構成要素には、同じ符号を付してあり、その説明は省略する。
本実施の形態に係る固体撮像装置は、光電変換部となるフォトダイオードで構成された受光部の受光面、すなわちフォトダイオードを構成する第1導電型領域(n型の電荷蓄積領域)41の受光面上に2種類以上の絶縁膜による積層絶縁膜83、本例では下層の絶縁膜72、本例では酸化シリコン(SiO2 )膜と、上層の絶縁膜73、本例では窒化シリコン(SiN)膜の2層絶縁膜を介して透明導電膜74を形成し、この透明導電膜74に負電圧を印加するように構成される。透明導電膜74は、受光部表面のポテンシャルを制御する制御ゲートとなる。下層の絶縁膜(酸化シリコン膜)72は受光部の受光面に接するように下層に形成される。透明導電膜74上には絶縁膜75例えば酸化シリコン膜を介して平坦化膜76が形成され、平坦化膜76上にカラーフィルタ35、その上にオンチップマイクロレンズ36が形成される。透明導電膜74には、絶縁膜(酸化シリコン膜)75を貫通して配線(遮光膜を兼ねる)77が接続され、この配線77が撮像領域81(画素部11に相当)から周辺回路領域82上に延長して形成される。
ここで、2層の絶縁膜72、73のうち、上層の絶縁膜(窒化シリコン膜)73は屈折率が2.0程度であり、透明導電膜74の例えばITO膜の屈折率が2.0程度であるので、両者は光学的にほぼ同等の光学特性を有する。このため、透明導電膜(ITO膜)74の膜厚d2は実効的に屈折率が同程度の透明導電膜(ITO膜)74と上層の絶縁膜(窒化シリコン膜)73の合計の膜厚となる。上層の絶縁膜73として、窒化シリコン膜に代えて屈折率が2.0程度の酸化ハフニウム(HfO2 )膜を用いることもできる。
そして、本実施の形態においては、第4実施の形態と同様に、透明導電膜74下の絶縁膜(本例では酸化シリコン膜)72の膜厚d1を50nm以下に設定する。好ましくは絶縁膜(酸化シリコン膜)72の膜厚d1を50nm以下にし、その絶縁膜厚(酸化シリコン膜厚)d1に応じて上記実効的な透明導電膜厚d2を最適化する。絶縁膜72としては、酸化シリコン膜に代えて酸窒化シリコン膜を用いることもできる。透明導電膜74としては、ITO膜の他、前述した酸化亜鉛膜を用いることもできる。
絶縁膜(酸化シリコン膜)72の膜厚d1としては、上層絶縁膜73が酸化ハフニウム(HfO2 )膜の場合には、0.5nm程度まで薄くすることが可能である。従って、膜厚d1としては50nm以下、0.5nm〜50nmの範囲、好ましくは30nm以下、15nm〜30nmとすることができる。
本実施の形態の積層絶縁膜83を有する構成を図15に当てはめた場合、ITO膜厚d2は、実効的にITO膜74と窒化シリコン膜あるいは酸化ハフニウム膜の上層の絶縁膜73との合計膜厚となる。すなわち、第5実施の形態においても、図15に示すと同傾向のデータが得られる。
第5実施の形態によれば、第4実施の形態と同様に、フォトダイオードで構成された受光部31の受光面上に下層を絶縁膜72である酸化シリコン膜とした積層絶縁膜83を介して透明導電膜74を形成し、この透明導電膜74に負電圧を印加することにより、フォトダイオード表面がホールアキュミレーション状態(正孔蓄積状態)になり、界面準位に起因した暗電流成分を抑制することができる。しかも、透明導電膜74下の酸化シリコン膜厚d1を50nm以下にすることにより、透明導電膜74を用いても感度低下を伴うことなく、低暗電流かつ高感度を実現できる。
本発明では、上記第5実施の形態の固体撮像装置を備えることにより、暗電流の抑制と感度の向上を両立させたカメラを実現することができる。
図21〜図22に、上述の第4実施の形態の固体撮像装置の製造方法の実施の形態を示す。同図は模式的断面図であり、撮像領域81と周辺回路領域82の部分を示している。
先ず、図21Aに示すように、撮像領域81にフォトダイオードを含む画素と配線層が形成され、周辺回路領域82に所要の周辺回路が形成された半導体基板30の裏面上に、フォトダイオード及び周辺回路側の全面に所要の膜厚の単層の絶縁膜71及び所要の膜厚の透明導電膜74を積層する。絶縁膜(酸化シリコン膜)71は、好ましくは薄い方がよい。
本例では絶縁耐圧と吸収率を考慮して膜厚15nmの単層の絶縁膜(酸化シリコン膜)71を形成する。この絶縁膜(酸化シリコン膜)71上に膜厚50nmの透明導電膜74であるITO膜を積層する。絶縁膜71の酸化シリコン膜は、SiH4 、O2 を原料としたプラズマCVD法や、TEOSを用いたプラズマCVD法などを用いて形成することができる。また、透明導電膜74のITO膜は、ITOターゲットを用いたスパッタ法を用いて成膜できる。この際、透明導電膜(ITO膜)74の膜厚d2は下部の絶縁膜(酸化シリコン膜)71の膜厚d1に応じて最適化する必要がある。ここでは上記のように絶縁膜厚(酸化シリコン膜厚)d1が15nmであるので、それに対応して透明導電膜(ITO膜)74は最適化した50nmとする。勿論酸化シリコン膜厚d1が異なれば、それに応じてITO膜厚d2も変更される。
次に、図21Bに示すように、ITO膜74を選択的にエッチング除去して所望の領域、すなわち画素が形成される撮像領域81のみに残す。
次に、図21Cに示すように、透明導電膜(ITO膜)74及び周辺回路82側の全面に所要の膜厚の絶縁膜(酸化シリコン膜)75を形成する。本例ではプラズマCVD法を用いて150nm程度の絶縁膜(酸化シリコン膜)75を形成する。
次に、図21Dに示すように、透明導電膜(ITO膜)74へバイアス電圧を印加するための配線用のコンタクトホール86を絶縁膜(酸化シリコン膜)75に形成する。
次に、図22Eに示すように、このコンタクトホール86を含む全面に遮光膜と配線を兼ねる金属膜77aを形成する。金属膜77aは積層構造とすることができ、積層構造として最上層をAlとしたAl/TiN/Tiを用いることができる。
次に、図22Fに示すように、金属膜77aをパターニングして周辺回路82側へ伸びる遮光膜を兼ねる配線77を形成する。
次に、図22Gに示すように、全面に所要の膜厚の平坦化膜76を形成する。本例ではシリコン(Si)と酸素(O)と炭素(C)を主成分とする絶縁膜を1μm程度塗布し、アニールして平坦化膜76を形成する。この平坦化膜76上にカラーフィルタ35を形成し、さらにその上に集光のためのオンチップマイクロレンズ36を形成して、目的の第4実施の形態の固体撮像装置を得る。
図23〜図24に、上述の第5実施の形態の固体撮像装置の製造方法の実施の形態を示す。同図は模式的断面図であり、撮像領域81と周辺回路領域82の部分を示している。
先ず、図23Aに示すように、撮像領域81にフォトダイオードを含む画素と配線層が形成され、周辺回路領域82に所要の周辺回路が形成された半導体基板30の裏面上に、フォトダイオード及び周辺回路側の全面にわたり、所要の膜厚の積層絶縁膜83及び所要の膜厚の透明導電膜74を積層する。
本例では絶縁耐圧と吸収率を考慮して膜厚15nm程度の下層の絶縁膜72である酸化シリコン膜を形成し、その上に上層の絶縁膜73である窒化シリコン膜を形成して積層絶縁膜83とし、さらにその上に透明導電膜74としてITO膜を形成する。絶縁膜72の酸化シリコン膜は、SiH4 、O2 を原料としたプラズマCVD法や、TEOSを用いたプラズマCVD法等を用いて形成することができる。上層の絶縁膜73の窒化シリコン膜は、SiH4 、NH3 またはSiH4 、N2 を原料としたプラズマCVD法で形成することができる。透明導電膜74のITO膜は、ITOターゲットを用いたスパッタ法を用いて成膜できる。なお、絶縁膜(窒化シリコン膜)73と透明導電膜(ITO膜)74の合計の膜厚d2は、下層の絶縁膜(酸化シリコン膜)72に対して最適化する必要がある。絶縁膜(酸化シリコン膜)72は、好ましくは薄い方が良い。ここでは絶縁膜(酸化シリコン膜)72の膜厚が15nm程度であるので、それに対して最適化して上層の絶縁膜厚(窒化シリコン膜厚)73の膜厚を30nm程度、透明導電膜(ITO膜)の膜厚を20nm程度とする。勿論、絶縁膜(酸化シリコン膜)72の膜厚d1が異なれば、それに応じて絶縁膜(窒化シリコン膜)73の膜厚、透明導電膜(ITO膜)の膜厚も変更される。
次に、図23Bに示すように、透明導電膜(ITO膜)74を選択的にエッチング除去して所望の領域、すなわち画素が形成される撮像領域81のみに残す。
次に、図23Cに示すように、透明導電膜(ITO膜)74及び周辺回路82側の全面に所要の膜厚の絶縁膜(酸化シリコン膜)75を形成する。本例ではプラズマCVD法を用いて150nm程度の絶縁膜(酸化シリコン膜)75を形成する。
次に、図23Dに示すように、透明導電膜(ITO膜)74へバイアス電圧を印加するための配線用のコンタクトホール86を絶縁膜(酸化シリコン膜)75に形成する。
次に、図24Eに示すように、このコンタクトホール86を含む全面に遮光膜と配線を兼ねる金属膜77aを形成する。金属膜77aは積層構造とすることができ、積層構造として最上層をAlとしたAl/TiN/Tiを用いることができる。
次に、図24Fに示すように、金属膜77aをパターニングして周辺回路82側へ伸びる遮光膜を兼ねる配線77を形成する。
次に、図24Gに示すように、全面に所要の膜厚の平坦化膜76を形成する。本例ではシリコン(Si)と酸素(O)と炭素(C)を主成分とする絶縁膜を1μm程度塗布し、アニールして平坦化膜76を形成する。この平坦化膜76上にカラーフィルタ35を形成し、さらにその上に集光のためのオンチップマイクロレンズ36を形成して、目的の第5実施の形態の固体撮像装置を得る。
本実施の形態の固体撮像装置の製造方法によれば、このようにして界面準位に起因した暗電流の抑制と高感度化を両立させた裏面照射型のCMOS固体撮像装置を製造することができる。
なお、第6実施の形態として、図示しないが、図14及び図20の固体撮像装置において、フォトダイオードを構成するn型半導体領域の受光面側の表面に暗電流抑制のためのp型半導体領域(正孔蓄積領域)を形成した構成とすることができる。このような埋め込み型フォトダイオードと組み合わせることにより、透明導電膜に印加する負電圧を低くすることができ、かつ界面のp型半導体領域の不純物濃度を低くして従来と同じ暗電流抑制効果を得ることができる。
さらに、第4実施の形態、第5実施の形態または第6実施の形態と、第1実施の形態、第2実施の形態または第3実施の形態とを組み合わせた構成とすることもできる。
上述の第4実施の形態、第5実施の形態及び第6実施の形態は、裏面照射型のCMOSイメージセンサで適用したが、表面照射型のCMOSイメージセンサに適用することも可能である。また、CCDイメージセンサに適用することも可能である。
上述したように、第4実施の形態以降の実施の形態によれば、暗電流の抑制と、感度向上の両立を図った固体撮像装置およびカメラを実現することができる。
(第6実施の形態)
次に、本発明に係る固体撮像装置の第6実施の形態を説明する。
図25は、第6実施の形態に係る固体撮像装置における、画素部の要部の断面図である。本実施の形態も裏面照射型の固体撮像装置であり、第1実施の形態と同一の構成要素には、同じ符号を付して、その説明は省略する。
本実施の形態に係る固体撮像装置は、光電変換部となるフォトダイオードで構成された受光部31の受光面上(すなわち、基板の第2面側)上、すなわちフォトダイオードを構成する第1導電型領域(n型の電荷蓄積領域)41の受光面上に所要の膜厚d3を有する、負の固定電荷を有する膜、例えば少なくとも一部が結晶化した絶縁膜92が形成される。この少なくとも一部が結晶化した絶縁膜92としては、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド等の元素の酸化物絶縁膜であり、膜中に少なくとも一部が結晶化した領域を有するものである。
この少なくとも一部が結晶化した絶縁膜92の膜厚としては、3nm以上、100nm以下とすることができる。膜厚が3nmより薄いと、結晶化し難くい。膜厚の上限は実用上100nm程度でよく、それより厚くする必要はない。透過率など光学的には、数10nm程度の膜厚が最適である。
上記結晶化した絶縁膜92と受光部31の受光面との界面には所要の薄い膜厚d3の絶縁膜93、本例では酸化シリコン膜が形成される。結晶化した絶縁膜92の酸化ハフニウム膜は、所要の温度による結晶化アニールで、膜中に負の電荷が形成される。この結晶化した絶縁膜92は、受光部31の受光面のポテンシャルを制御するポテンシャル制御機能を有する。
上記結晶化した絶縁膜92上には所要の膜厚の絶縁膜94、例えば酸化シリコン膜を介して平坦化膜95が形成される。平坦化膜95上にはカラーフィルタ35、その上にオンチップマイクロレンズ36が形成される。撮像領域81(画素部11に相当)に隣接する周辺回路領域82の絶縁膜(酸化シリコン膜)94上には遮光膜97が形成される。
結晶化した絶縁膜92、例えば酸化ハフニウム膜の場合は前述したように屈折率が2.0程度であり、その上の絶縁膜(酸化シリコン膜)94は屈折率が1.45程度である。
したがって、結晶化した絶縁膜(酸化ハフニウム膜)92と絶縁膜(酸化シリコン膜)94により反射防止膜が形成される。
第6実施の形態に係る固体撮像装置によれば、受光部31の受光面上に負の固定電荷を有する膜、例えば少なくとも一部が結晶化した絶縁膜92を形成することにより、フォトダイオードの表面を正孔蓄積状態とさせることができる。これにより、界面準位に起因した暗電流成分を抑制することができる。また、従来のように正孔蓄積層を形成するためのイオン注入及びアニールを施すこともなく、もしくは低濃度のドーズ量であってもフォトダイオード表面を正孔蓄積状態にすることができ、界面準位に起因の暗電流を抑制することができる。さらに、負の固定電荷を有する膜、例えば結晶化した絶縁膜(例えば酸化ハフニウム膜)92とその上の絶縁膜(酸化シリコン膜)94により反射防止膜が形成され、低暗電流かつ高感度を実現できる。
本発明では、上記第6実施の形態の固体撮像装置を備えることにより、暗電流の抑制と感度の向上を両立させたまめ等を実現することができる。
更に、詳細説明する。前述したフォトダイオード、すなわち第1導電型領域(n型の電荷蓄積領域)の表面側に第2導電型領域(p型の正孔蓄積領域)を有する、いわゆる埋込み型のフォトダイオード構造は、界面準位起因のキャリア生成に起因した暗電流を、界面近傍を正孔(ホール)蓄積状態にすることによって抑制している。ここで、イオン注入によって正孔蓄積状態に出来ない場合は、フォトダイオード中の不純物プロファイル(ドーパント・プロファイル)でなく、フォトダイオードの上層の膜の固定電荷によって表面近傍を正孔蓄積状態にすればよい。また、この受光部に接する膜は、より界面準位を低減できた方が暗電流の低減には好適である。そのために必要なことは、界面準位が少ない上に、膜中に負の固定電荷を有する膜を形成することである。
上記したような界面準位が少ない上に、膜中に負の固定電荷を形成する材料としては、Atomic Layer Deposition法による酸化ハフニウムが好適である。
近年、低消費電力向けLSIでは、低リーク電流を達成するために数nmレベルの酸化ハフニウムが検討されており、さらに、酸化ハフニウムは結晶化するとリーク電流が増加することが知られている。一般的には、ゲート絶縁膜用途の数nm程度の膜厚の酸化ハフニウム膜は、500℃程度の温度で結晶化するといわれている。そのため、耐熱性を向上するために酸化ハフニウムにSiを添加し、結晶化温度を上昇させるなどの対策が用いられている。しかしながら、ゲート絶縁膜用途でなく、イメージセンサのフォトダイオード表面に酸化ハフニウム膜を形成する場合は、リーク電流という特性は問題にならない。
また、低反射膜構造を実現するためには、図26に示すように、酸化ハフニウム(HfO2)膜として、50nm程度の膜厚が好適である。図26は、フォトダイオード上に下から酸化シリコン(SiO2)膜、酸化ハフニウム(HfO2)膜、酸化シリコン(SiO2)膜及びカラーフィルタを順次積層形成した、フォトダイオード構造において、酸化ハフニウム膜の膜厚を10nmから10nm刻みで100nmまで変化させたときに、膜厚の依存性を示している。縦軸に緑フォトダイオードへの光の吸収率(%)、横軸に青フォトダイオードへの光の吸収率(%)を採ったときの、膜厚が50nm程度で、青フォトダイオードへの光の吸収率が90%以上、緑フォトダイオードへの光の吸収率が80%以上となっている。
上記のように従来のMOS−LSIで用いられなかった厚い膜厚の酸ハフニウム膜を形成した最には、結晶化温度が低下し300℃程度で結晶化が開始することが分かった。図27は、320℃、16時間の熱処理の有無による酸ハフニウム膜のTEM写真である。図27Aは熱酸化処理の無い場合のTEM写真であり、図27Bは熱酸化処理後のTEM写真である。図27では、シリコン基板201上に酸化シリコン膜202、酸ハフニウム膜203、保護膜となる酸化シリコン膜204がこの順に積層された構成である。図27Bに示すように、熱処理後に酸ハフニウム膜203が全体にわたり結晶化していることが確認できる。図27Aの熱処理しない酸ハフニウム膜203は結晶化している領域は膜中の局所的な領域に限られる。
また、図28は、酸ハフニウム膜において、上記のような熱処理を伴う結晶化で膜中の固定電荷がどのような振る舞いをするかを示している。図29は、酸化ハフニウム(HfO2 )膜10nmと酸化シリコン(SiO2 )膜の積層膜構造をゲート絶縁膜としたMOSキャパシタのC−V特性である。同図では、MOSキャパシタを作製した後、熱処理温度を320℃に固定して、熱処理時間を変化したときの、フラットバンド電圧Vfbを測定した結果である。図28から分かるように、熱処理時間の延長と共に、フラットバンド電圧Vfbがプラスにシフトして行く。つまり、酸ハフニウム膜中の負の電荷が増加していることが分かる。
同様に、図29に、熱処理時間を1時間に固定して、熱処理温度を変化したときの電圧Vfbの挙動を示す。この場合も、熱処理温度が高い方がフラットバンド電圧Vfbはプラスにシフト、つまり酸ハフニウム膜中の負の電荷が増加していることが示されている。
このように、例えば50nmという厚い酸ハフニウム膜を用いるときは、低反射構造を実現することができる。同時に、結晶化温度を下げ、絶縁膜中の負電荷を増やすことができ、固体撮像装置において好適である。以上、酸化ハフニウム膜を10nm以上の膜厚にして熱処理を施すことにより、400℃以下の温度で酸化ハフニウムの結晶膜が形成され、また熱処理の増加、つまり結晶化が進行するに伴い酸化ハフニウム膜に負の電荷が形成されることを新たに見出された。これは、従来のMOS−LSI用とゲート絶縁膜用途としては固定電荷が多い事、かつ結晶化することによるリーク電流の増加という避けるべき特性である。しかし、本実施の形態では、上記酸化ハフニウム膜は、固体撮像装置のフォトダイオード表面への正孔蓄積効果に対して非常に適している。これにより、400℃以下の低温プロセスでフォトダイオード表面を正孔蓄積状態にすることを可能とし、暗電流抑制が実現できる。
上例では、酸化ハフニウム膜について説明したが、その他、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド等の酸化物絶縁膜についても、膜中に負の固定電荷を形成することができる。受光面上にこれらの酸化物絶縁膜を形成することにより、フォトダイオードフォトダイオード表面を正孔蓄積状態にすることが可能になり、暗電流抑制が実現できる。
図30〜図32に、上述の第6実施の形態の固体撮像装置の製造方法の実施の形態を示す。同図は模式的断面図であり、撮像領域81と周辺回路82の部分を示している。
先ず、図30Aに示す半導体基板30の撮像領域81に2次元アレイ状にフォトダイオードを含む複数の画素を形成し、周辺回路81にCMOSトランジスタからなるロジック回路等を形成する。
次に、図30Bに示すように、撮像領域81及び周辺回路82の全面上にALD法によって酸化ハフニウム膜92を形成する。この酸化ハフニウム膜92は屈折率が2.0程度であり、好適な膜厚を調整することで反射防止効果を得ることが可能になる。好ましくは膜厚が50nm〜60nmの酸化ハフニウム膜92を形成する。また、前記ALD法によって酸化ハフニウム膜92を形成する際には、基板30の表面つまりフォトダイオード表面と、酸化ハフニウム膜92との界面に1nm程度の酸化シリコン膜93が形成される。
次に、図30Cに示すように、酸化ハフニウム膜92の結晶化アニールを行い、酸化ハフニウム膜中に負の固定電荷を形成する。
次に、図31Dに示すように、酸化ハフニウム膜92上に酸化シリコン膜94及び遮光膜97を形成する。この酸化シリコン膜94を形成することで、酸化ハフニウム膜92と遮光膜97とが直接接触せず、両者の接触に起因した酸化ハフニウム膜92と遮光膜97との反応を抑制することができる。同時に、遮光膜97のエッチングの際に酸化ハフニウム膜92の表面を直接エッチングに晒すことを防ぐことができる。また、遮光膜97としては、遮光能力に優れたタングステン(W)を用いるのが好ましい。
次に、図31Eに示すように、遮光膜97を撮像領域81の一部及び周辺回路82の全面を覆うように選択除去する。この加工された遮光膜97によって、フォトダイオードに光が入らない領域を作り、フォトダイオードの出力によって画像での黒レベルを決定する。また、周辺回路82には光が入ることによる特性変動を抑制する。
次に、図32Fに示すように、遮光膜97による段差を低減する平坦化膜95を形成する。この平坦化膜95は塗布による絶縁膜で形成される。
次に、図32Gに示すように、平坦化膜95上の撮像領域81側において、カラーフィルタ35を形成し、さらにその上に集光のためのオンチップマイクロレンズ36を形成して、目的の第6実施の形態の固体撮像装置を得る。
本発明は、上記の実施形態の説明に限定されない。
例えば、本実施形態で挙げた数値や材料は一例であり、これに限定されるものではない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。