JP5810575B2 - 固体撮像装置、および、その製造方法、電子機器 - Google Patents

固体撮像装置、および、その製造方法、電子機器 Download PDF

Info

Publication number
JP5810575B2
JP5810575B2 JP2011067076A JP2011067076A JP5810575B2 JP 5810575 B2 JP5810575 B2 JP 5810575B2 JP 2011067076 A JP2011067076 A JP 2011067076A JP 2011067076 A JP2011067076 A JP 2011067076A JP 5810575 B2 JP5810575 B2 JP 5810575B2
Authority
JP
Japan
Prior art keywords
light absorption
semiconductor substrate
solid
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011067076A
Other languages
English (en)
Other versions
JP2012204562A (ja
Inventor
章悟 黒木
章悟 黒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011067076A priority Critical patent/JP5810575B2/ja
Priority to TW101107030A priority patent/TWI569432B/zh
Priority to US13/410,911 priority patent/US8614494B2/en
Priority to KR1020120025918A priority patent/KR101944115B1/ko
Priority to CN201210069824.5A priority patent/CN102693990B/zh
Publication of JP2012204562A publication Critical patent/JP2012204562A/ja
Priority to US14/062,288 priority patent/US20140048852A1/en
Application granted granted Critical
Publication of JP5810575B2 publication Critical patent/JP5810575B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Description

本技術は、固体撮像装置、および、その製造方法、電子機器に関する。
デジタルカメラなどの電子機器は、固体撮像装置を含む。たとえば、固体撮像装置として、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型イメージセンサを含む。
固体撮像装置は、半導体基板の画素領域に複数の画素が配列されている。各画素においては、光電変換部が設けられている。光電変換部は、たとえば、フォトダイオードであり、入射光を受光面で受光し光電変換することによって、信号電荷を生成する。
固体撮像装置のうち、ＣＭＯＳ型イメージセンサは、光電変換部のほかに、画素トランジスタを含むように、画素が構成されている。画素トランジスタは、光電変換部で生成された信号電荷を読み出して、信号線へ電気信号として出力するように構成されている。
固体撮像装置では、一般に、半導体基板において、多層配線層が設けられた表面側に設けられており、その表面側から入射する光を、光電変換部が受光面で受光する。この「表面照射型」の場合には、マイクロレンズと受光面との間に、厚い多層配線層が介在している。このため、配線などによって開口率が低下するために、感度を向上させることが困難な場合がある。
このような不具合を改善するため、半導体基板において多層配線層が設けられた表面とは反対側の裏面側から入射する光を、光電変換部が受光する「裏面照射型」が提案されている（たとえば、特許文献１〜３参照）。
「裏面照射型」では、半導体基板を薄膜化している（たとえば、３μｍ程度）。このため、半導体基板を透過した入射光が、多層配線層を構成する配線で反射され、再度、半導体基板のフォトダイオードへ入射する場合がある。よって、信号にノイズが含まれることになり、撮像画像の画像品質が低下する場合がある。
特開２０１０−１０９２９５号公報 特開２０１０−１８６８１８号公報 特開２００７−２５８６８４号公報
上記のように、固体撮像装置においては、撮像画像の画像品質を向上させることが困難な場合がある。
したがって、本技術は、撮像画像の画像品質等を向上可能な、固体撮像装置、および、その製造方法、電子機器を提供する。
本発明によれば、入射光の進行方向に沿って、入射光に応じて電気信号に変換する光電変換部が形成されている半導体基板と、絶縁膜と、反射防止膜と、光吸収層と、配線層とが、この順に従って形成されており、
前記絶縁膜と前記光吸収層との間に形成されている前記反射防止膜は、前記光電変換部を透過した光が前記絶縁膜と前記光吸収膜との界面で反射することを防止するため、光学的干渉作用によって反射防止機能が発揮される材料および膜厚で形成されており、
前記光吸収層は、前記光電変換部を透過した光を吸収するように、前記半導体基板より光吸収係数が大きい材料で形成されている、
固体撮像装置が提供される。
また本発明によれば、上記固体撮像装置を有する電子機器が提供される。
本発明によれば、入射光の進行方向に沿って、入射光に応じて電気信号に変換する光電変換部を形成した半導体基板と、絶縁膜と、反射防止膜と、光吸収層と、配線層とを、この順で形成する固体撮像装置の製造方法であって、
前記絶縁膜と前記光吸収層との間に形成されている前記反射防止膜は、前記光電変換部を透過した光が前記絶縁膜と前記光吸収膜との界面で反射することを防止するため、光学的干渉作用によって反射防止機能が発揮される材料および膜厚で形成されており、
前記光吸収層は、前記光電変換部を透過した光を吸収するように、前記半導体基板より光吸収係数が大きい材料で形成されている、
固体撮像装置の製造方法が提供される。
本技術では、半導体基板の他方の面と配線層との間において、入射光において光電変換部を透過した透過光を、光吸収層が吸収する。
本技術によれば、撮像画像の画像品質等を向上可能な、固体撮像装置、および、その製造方法、電子機器を提供することができる。
図１は、実施形態１において、カメラの構成を示す構成図である。 図２は、実施形態１において、固体撮像装置の全体構成を示す図である。 図３は、実施形態１において、固体撮像装置の要部を示す図である。 図４は、実施形態１において、固体撮像装置の要部を示す図である。 図５は、実施形態１において、固体撮像装置の要部を示す図である。 図６は、実施形態１において、固体撮像装置の要部を示す図である。 図７は、実施形態１において、カラーフィルタを示す図である。 図８は、実施形態１において、撮像を実施する際に、画素の画素トランジスタへ送信する制御信号を示すタイミングチャートである。 図９は、実施形態１において、固体撮像装置の製造方法を示す図である。 図１０は、実施形態１において、固体撮像装置の製造方法を示す図である。 図１１は、実施形態１の変形例において、固体撮像装置の要部を示す図である。 図１２は、実施形態２において、固体撮像装置の要部を示す図である。 図１３は、実施形態２において、固体撮像装置の要部を示す図である。
実施形態について、図面を参照して説明する。
なお、説明は、下記の順序で行う。
１．実施形態１（光吸収層がゲートと同層）
２．実施形態２（光吸収層がゲートと異層）
３．その他
＜１．実施形態１＞
（Ａ）装置構成
（Ａ−１）カメラの要部構成
図１は、実施形態１において、カメラの構成を示す構成図である。
図１に示すように、カメラ４０は、固体撮像装置１と、光学系４２と、制御部４３と、信号処理部４４とを有する。各部について、順次、説明する。
固体撮像装置１は、光学系４２を介して、被写体像として入射する入射光Ｈを撮像面ＰＳで受光し、光電変換する。そして、その光電変換で生成された信号電荷を読み出して、電気信号を出力する。ここでは、固体撮像装置１は、制御部４３から出力される制御信号に基づいて駆動する。
光学系４２は、結像レンズや絞りなどの光学部材を含み、入射光Ｈを、固体撮像装置１の撮像面ＰＳへ集光する。
制御部４３は、各種の制御信号を固体撮像装置１と信号処理部４４とに出力し、固体撮像装置１と信号処理部４４とを制御して駆動させる。
信号処理部４４は、固体撮像装置１から出力された電気信号をローデータとして信号処理を実施することによって、被写体像についてデジタル画像を生成する。
（Ａ−２）固体撮像装置の要部構成
固体撮像装置１の全体構成について説明する。
図２は、実施形態１において、固体撮像装置の全体構成を示す図である。
本実施形態の固体撮像装置１は、図２に示すように、半導体基板１０１を含む。半導体基板１０１は、たとえば、単結晶シリコン基板が薄膜化されたものであり、画素領域ＰＡと、周辺領域ＳＡとが面に設けられている。
画素領域ＰＡは、図２に示すように、矩形形状であり、複数の画素Ｐが水平方向ｘと垂直方向ｙとのそれぞれに配置されている。つまり、画素Ｐがマトリクス状に並んでいる。
画素領域ＰＡにおいて、画素Ｐは、入射光を受光して信号電荷を生成するように構成されている。そして、その生成した信号電荷が、画素トランジスタ（図示なし）によって読み出されて電気信号として出力される。画素Ｐの詳細な構成については、後述する。
周辺領域ＳＡは、図２に示すように、画素領域ＰＡの周囲に位置している。そして、この周辺領域ＳＡにおいては、周辺回路が設けられている。
具体的には、図２に示すように、垂直駆動回路１３と、カラム回路１４と、水平駆動回路１５と、外部出力回路１７と、タイミングジェネレータ（ＴＧ）１８と、シャッター駆動回路１９とが、周辺回路として設けられている。
垂直駆動回路１３は、図２に示すように、周辺領域ＳＡにおいて、画素領域ＰＡの側部に設けられており、画素領域ＰＡの画素Ｐを行単位で選択して駆動させるように構成されている。
カラム回路１４は、図２に示すように、周辺領域ＳＡにおいて、画素領域ＰＡの下端部に設けられており、列単位で画素Ｐから出力される信号について信号処理を実施する。ここでは、カラム回路１４は、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ；相関二重サンプリング）回路（図示なし）を含み、固定パターンノイズを除去する信号処理を実施する。
水平駆動回路１５は、図２に示すように、カラム回路１４に電気的に接続されている。水平駆動回路１５は、たとえば、シフトレジスタを含み、カラム回路１４において画素Ｐの列ごとに保持されている信号を、順次、外部出力回路１７へ出力させる。
外部出力回路１７は、図２に示すように、カラム回路１４に電気的に接続されており、カラム回路１４から出力された信号について信号処理を実施後、外部へ出力する。外部出力回路１７は、ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路１７ａとＡＤＣ回路１７ｂとを含む。外部出力回路１７においては、ＡＧＣ回路１７ａが信号にゲインをかけた後に、ＡＤＣ回路１７ｂがアナログ信号からデジタル信号へ変換して、外部へ出力する。
タイミングジェネレータ１８は、図２に示すように、垂直駆動回路１３、カラム回路１４、水平駆動回路１５，外部出力回路１７，シャッター駆動回路１９のそれぞれに電気的に接続されている。タイミングジェネレータ１８は、各種のタイミング信号を生成し、垂直駆動回路１３、カラム回路１４、水平駆動回路１５，外部出力回路１７，シャッター駆動回路１９に出力することで、各部について駆動制御を行う。
シャッター駆動回路１９は、画素Ｐを行単位で選択して、画素Ｐにおける露光時間を調整するように構成されている。
（Ａ−３）固体撮像装置の詳細構成
本実施形態にかかる固体撮像装置の詳細内容について説明する。
図３〜図６は、実施形態１において、固体撮像装置の要部を示す図である。
図３は、断面を示す図である。そして、図４と図５は、固体撮像装置において、図３に示す半導体基板１０１の表面（図３の下面）側を示す図である。また、図６は、画素Ｐの回路構成を示している。
図３では、図４と図５に示すＸ１−Ｘ２部分の断面を模式的に示している。図４では、半導体基板１０１の下面において、支持基板ＳＳと配線層１１１と反射防止膜３０１と光吸収層４０１とを除いた場合を示している。これに対して、図５では、図４に対して、光吸収層４０１（ハッチングを付した部分）を設けた場合を示している。なお、各図においては、図示の都合で、各部の形状（幅など）を各図の間で適宜変更している。
固体撮像装置１は、図３に示すように、半導体基板１０１の内部にフォトダイオード２１が設けられている。ここでは、薄膜化された単結晶シリコンの半導体基板１０１に設けられている。
半導体基板１０１の裏面（図３では上面）には、図３に示すように、遮光層１２２、カラーフィルタＣＦ、マイクロレンズＭＬなどの部材が設けられている。
これに対して、半導体基板１０１の表面（下面）には、転送トランジスタ２２が設けられている。図３では図示を省略しているが、図４，図５に示すように、転送トランジスタ２２の他に、増幅トランジスタ２３と選択トランジスタ２４とリセットトランジスタ２５が、画素トランジスタＴｒとして設けられている。
そして、図３に示すように、半導体基板１０１の表面（下面）には、光吸収層４０１などの部材が設けられている。また、半導体基板１０１の表面（下面）には、配線層１１１が設けられており、配線層１１１において、半導体基板１０１の側に対して反対側の面には、支持基板ＳＳが設けられている。
つまり、本実施形態の固体撮像装置１は、「裏面照射型ＣＭＯＳイメージセンサ」であって、裏面（上面）側から入射する入射光Ｈを、フォトダイオード２１が受光し、カラー画像を撮像によって生成するように構成されている。
以下より、各部の詳細について順次説明する。
（ａ）フォトダイオード２１について
固体撮像装置１において、フォトダイオード２１は、図２に示した複数の画素Ｐに対応するように複数が画素領域ＰＡに配置されている。つまり、複数のフォトダイオード２１が、撮像面（ｘｙ面）において、水平方向ｘと、この水平方向ｘに対して直交する垂直方向ｙとのそれぞれに並んで設けられている。
フォトダイオード２１は、入射光Ｈを受光し光電変換することによって信号電荷を生成して蓄積するように構成されている。
ここでは、図３に示すように、半導体基板１０１の裏面（上面）側から入射する入射光Ｈをフォトダイオード２１が受光する。フォトダイオード２１の上方には、図３に示すように、カラーフィルタＣＦ，マイクロレンズＭＬが設けられており、各部を順次介して入射した入射光Ｈを、受光面ＪＳで受光して光電変換が行われる。
図３に示すように、フォトダイオード２１は、半導体基板１０１の内部に設けられている。
たとえば、フォトダイオード２１は、ｎ型半導体領域１０１ｎが、電荷（電子）を蓄積する電荷蓄積領域として形成されている。フォトダイオード２１において、ｎ型半導体領域１０１ｎは、裏面（上面）側と表面（下面）側にｐ型半導体領域１０１ｐａ，１０１ｐｃが設けられている。つまり、フォトダイオード２１は、ＨＡＤ構造であり、ｐ型半導体領域１０１ｐａ，１０１ｐｃは、ｎ型半導体領域１０１ｎの上面側と下面側との各界面において、暗電流が発生することを抑制するために形成されている。フォトダイオード２１で生成された信号電荷は、ｎ型半導体領域１０１ｎ中をドリフトし、このｎ型半導体領域１０１ｎにおいてｐ型半導体領域１０１ｐｃの付近に蓄積される。
図３，図４に示すように、複数の画素Ｐの間には、画素分離部ＰＢが設けられており、フォトダイオード２１は、画素分離部ＰＢで区画された画素Ｐの領域内に設けられている。具体的には、画素分離部ＰＢにおいては、図３に示すように、ｐ型半導体領域１０１ｐｂが、半導体基板１０１の内部において裏面（上面）と表面（下面）とを貫くように設けられており、複数の画素Ｐの間を電気的に分離している。この画素分離部ＰＢは、図４に示すように、複数の画素Ｐの間に介在するように格子状に設けられている。そして、フォトダイオード２１は、この格子状の画素分離部ＰＢで区画された画素Ｐの領域内に形成されている。
そして、図６に示すように、フォトダイオード２１は、アノードが接地されており、蓄積した信号電荷（電子）が、画素トランジスタＴｒによって読み出され、電気信号として垂直信号線２７へ出力される。
（ｂ）遮光層１２２について
固体撮像装置１において、遮光層１２２は、図３に示すように、半導体基板１０１の裏面（上面）の側に設けられている。
ここでは、図３に示すように、半導体基板１０１の裏面（上面）を被覆するように、絶縁層１２１が設けられており、この絶縁層１２１の上面に、遮光層１２２が設けられている。遮光層３１３は、半導体基板１０１の裏面（上面）において、画素分離部ＰＢに対応する部分に設けられており、画素Ｐに対応する部分には、設けられていない。つまり、フォトダイオード２１の受光面ＪＳに開口が設けられている。
なお、図４では、図示していないが、画素分離部ＰＢと同様に、遮光層１２２は、平面形状が格子状になるように形成されている。
本実施形態では、たとえば、シリコン酸化膜（ＳｉＯ２）が、この絶縁層１２１として設けられている。そして、遮光層３１３は、たとえば、タングステン（Ｗ）などの金属材料を用いて形成されている。タングステン（Ｗ）の他に、アルミニウム（Ａｌ）を用いて遮光層３１３を形成しても好適である。
そして、図３に示すように、遮光層３１３を被覆するように、絶縁層１２１の上面に、平坦化膜１２３が設けられている。平坦化膜１２３は、光透過材料で形成されている。
（ｃ）カラーフィルタＣＦについて
固体撮像装置１において、カラーフィルタＣＦは、図３に示すように、半導体基板１０１の裏面（上面）側において、平坦化膜１２３の上面に設けられている。
図７は、実施形態１において、カラーフィルタを示す図である。図７では、上面図を示している。
カラーフィルタＣＦは、図７に示すように、赤色フィルタ層ＣＦＲと、緑色フィルタ層ＣＦＧと、青色フィルタ層ＣＦＢとを含む。赤色フィルタ層ＣＦＲと、緑色フィルタ層ＣＦＧと、青色フィルタ層ＣＦＢとのそれぞれは、隣接して配置されており、いずれかが、複数の画素Ｐのそれぞれに対応して設けられている。
ここでは、図７に示すように、赤色フィルタ層ＣＦＲと、緑色フィルタ層ＣＦＧと、青色フィルタ層ＣＦＢとのそれぞれが、ベイヤー配列で並ぶように配置されている。すなわち、複数の緑色フィルタ層ＣＦＧが市松状になるように、対角方向へ並んで配置されている。そして、赤色フィルタ層ＣＦＲと青色フィルタ層ＣＦＢとが、複数の緑色フィルタ層ＣＦＧにおいて、対角方向に並ぶように配置されている。
カラーフィルタＣＦにおいて、赤色フィルタ層ＣＦＲは、赤色に対応する波長帯域（たとえば、６２５〜７４０ｎｍ）で光透過率が高くなるように形成されている。つまり、赤色フィルタ層ＣＦＲは、入射光Ｈが赤色光として受光面ＪＳへ透過するように形成されている。
また、カラーフィルタＣＦにおいて、緑色フィルタ層ＣＦＧは、緑色に対応する波長帯域（たとえば、５００〜５６５ｎｍ）で光透過率が高くなるように形成されている。つまり、緑色フィルタ層ＣＦＧは、赤色フィルタ層ＣＦＲよりも短い波長範囲の光について光透過率が高く、入射光Ｈが緑色光として受光面ＪＳへ透過するように形成されている。
また、カラーフィルタＣＦにおいて、青色フィルタ層ＣＦＢは、青色に対応する波長帯域（たとえば、４５０〜４８５ｎｍ）で光透過率が高い。つまり、青色フィルタ層ＣＦＢは、緑色フィルタ層ＣＦＧよりも短い波長範囲の光について光透過率が高く、入射光が青色光として受光面ＪＳへ透過するように形成されている。
このように、カラーフィルタＣＦは、互いに異なる波長範囲の光について透過率が高い複数種のフィルタ層ＣＦＲ，ＣＦＧ，ＣＦＢが、複数の画素Ｐのそれぞれに対応し、互いに隣接して配置されている。
（ｄ）マイクロレンズＭＬについて
固体撮像装置１において、マイクロレンズＭＬは、図３に示すように、半導体基板１０１の裏面（上面）の側において、カラーフィルタＣＦの上面に設けられている。
マイクロレンズＭＬは、各画素Ｐに対応するように複数が配置されている。マイクロレンズＭＬは、半導体基板１０１の裏面（上面）側において凸状に突き出した凸レンズであり、各画素Ｐのフォトダイオード２１へ入射光Ｈを集光するように構成されている。たとえば、マイクロレンズＭＬは、スチレン樹脂、アクリル樹脂、ノボラック樹脂などの透明な樹脂を用いて形成されている。
（ｅ）画素トランジスタＴｒについて
固体撮像装置１において、画素トランジスタＴｒは、図２に示した複数の画素Ｐに対応するように複数が設けられている。
画素トランジスタＴｒは、図４〜図６に示すように、転送トランジスタ２２と増幅トランジスタ２３と選択トランジスタ２４とリセットトランジスタ２５とを含み、フォトダイオード２１から信号電荷を読み出して電気信号として出力するように構成されている。
図３では、画素トランジスタＴｒのうち、転送トランジスタ２２について図示しているが、他の各トランジスタ２３〜２５についても、この転送トランジスタ２２と同様に、半導体基板１０１の表面（下面）に設けられている。ここでは、画素トランジスタＴｒのうち、転送トランジスタ２２は、たとえば、シリコン酸化膜のゲート絶縁膜１１０を介して、ゲート電極２２Ｇが、たとえば、ポリシリコンを用いて形成されている。これと同様に、他の各トランジスタ２３〜２５も、たとえば、シリコン酸化膜のゲート絶縁膜１１０を介して、ゲート電極（図３では図示無し）が、たとえば、ポリシリコンを用いて形成されている。各トランジスタ２２〜２５は、たとえば、ＮチャネルのＭＯＳトランジスタである。そして、各トランジスタ２２〜２５は、半導体基板１０１の表面（下面）において、配線層１１１で被覆されている。
画素トランジスタＴｒにおいて、転送トランジスタ２２は、図４，図５に示すように、フォトダイオード２１に隣接するように配置されている。ここでは、転送トランジスタ２２は、図６に示すように、フォトダイオード２１とフローティング・ディフュージョンＦＤの間に介在しており、フォトダイオード２１から信号電荷をフローティング・ディフュージョンＦＤに転送するように構成されている。具体的には、転送トランジスタ２２は、転送線２６がゲートに電気的に接続されている。転送トランジスタ２２では、転送線２６からゲートに送信される転送信号ＴＧに基づいて、フォトダイオード２１において蓄積された信号電荷を、フローティング・ディフュージョンＦＤに転送する。
画素トランジスタＴｒにおいて、増幅トランジスタ２３は、図４，図５に示すように、画素分離部ＰＢにおいて、選択トランジスタ２４とリセットトランジスタ２５とに挟まれるように配置されている。ここでは、増幅トランジスタ２３は、図６に示すように、フローティング・ディフュージョンＦＤにおいて、電荷から電圧へ変換された電気信号を増幅して出力するように構成されている。具体的には、増幅トランジスタ２３は、ゲートが、フローティング・ディフュージョンＦＤに電気的に接続されている。また、増幅トランジスタ２３は、ドレインが電源供給線Ｖｄｄに電気的に接続され、ソースが選択トランジスタ２４に電気的に接続されている。増幅トランジスタ２３は、選択トランジスタ２４がオン状態になるように選択されたときには、定電流源Ｉから定電流が供給されて、ソースフォロアとして動作する。このため、増幅トランジスタ２３では、選択トランジスタ２４に選択信号が供給されることによって、フローティング・ディフュージョンＦＤにおいて、電荷から電圧へ変換された電気信号が増幅される。
画素トランジスタＴｒにおいて、選択トランジスタ２４は、図４，図５に示すように、画素分離部ＰＢにおいて、増幅トランジスタ２３とリセットトランジスタ２５とに並ぶように配置されている。ここでは、選択トランジスタ２４は、図６に示すように、増幅トランジスタ２３によって出力された電気信号を、垂直信号線２７へ出力するように構成されている。具体的には、選択トランジスタ２４は、選択信号が供給されるアドレス線２８にゲートが接続されている。そして、選択トランジスタ２４は、選択信号が供給された際にはオン状態になり、上記のように増幅トランジスタ２３によって増幅された出力信号を、垂直信号線２７に出力する。
画素トランジスタＴｒにおいて、リセットトランジスタ２５は、図４，図５に示すように、画素分離部ＰＢにおいて、増幅トランジスタ２３と選択トランジスタ２４とに並ぶように配置されている。ここでは、リセットトランジスタ２５は、図６に示すように、増幅トランジスタ２３のゲート電位をリセットするように構成されている。具体的には、リセットトランジスタ２５は、リセット信号が供給されるリセット線２９にゲートが電気的に接続されている。また、リセットトランジスタ２５は、ドレインが電源供給線Ｖｄｄに電気的に接続され、ソースがフローティング・ディフュージョンＦＤに電気的に接続されている。そして、リセットトランジスタ２５は、リセット線２９から送信されたリセット信号に基づいて、フローティング・ディフュージョンＦＤを介して、増幅トランジスタ２３のゲート電位を、電源電圧にリセットする。
図８は、実施形態１において、画素トランジスタへ送信する制御信号を示すタイミングチャートである。
図８において、（ａ）は、選択トランジスタ２４のゲートへ入力する選択信号ＳＥＬを示している。そして、（ｂ）は、リセットトランジスタ２５のゲートへ入力するリセット信号ＲＳＴを示している。そして、（ｃ）は、転送トランジスタ２２のゲートへ入力する転送信号ＴＧを示している。（図６参照）。
図８に示すように、撮像を実施する際には、第１の時点ｔ１において、選択信号ＳＥＬをハイレベルとして、選択トランジスタ２４をオン状態にする。そして、第２の時点ｔ２において、リセット信号ＲＳＴをハイレベルとして、リセットトランジスタ２５をオン状態にする。これにより、増幅トランジスタ２３のゲート電位をリセットする（図６参照）。
そして、図８に示すように、第３の時点ｔ３においては、リセット信号ＲＳＴをローレベルにして、リセットトランジスタ２５をオフ状態にする。そして、この後、リセットレベルに対応した電圧を、出力信号として、カラム回路１４へ読み出す（図２，図６参照）。
そして、図８に示すように、第４の時点ｔ４においては、転送信号ＴＧをハイレベルにして、転送トランジスタ２２をオン状態にする。たとえば、電荷蓄積期間において負電圧がゲートに印加されたオフ状態から、そのゲートに正電圧を印加して、転送トランジスタ２２をオン状態にする。これにより、電荷蓄積期間にフォトダイオード２１で蓄積された信号電荷をフローティング・ディフュージョンＦＤへ転送する（図６参照）。
そして、図８に示すように、第５の時点ｔ５においては、転送信号ＴＧをローレベルにして、転送トランジスタ２２をオフ状態にする。この後、その蓄積された信号電荷の量に応じた信号レベルの電圧を、出力信号として、カラム回路１４へ読み出す（図２，図６参照）。その後、選択信号ＳＥＬをローレベルとして、選択トランジスタ２４をオフ状態にする。
カラム回路１４においては、先に読み出したリセットレベルの信号と、後に読み出した信号レベルの信号とを差分処理して信号を蓄積する（図２参照）。これにより、画素Ｐごとに設けられた各トランジスタのＶｔｈのバラツキ等によって発生する固定的なパターンノイズが、キャンセルされる。
上記のように画素Ｐを駆動する動作は、各トランジスタ２２，２４，２５の各ゲートが、水平方向ｘに並ぶ複数の画素Ｐからなる行単位で接続されていることから、その行単位に並ぶ複数の画素Ｐについて同時に行われる。
具体的には、上述した垂直駆動回路１３によって供給される選択信号によって、水平ライン（画素行）単位で垂直な方向に順次選択される。そして、タイミングジェネレータ１８から出力される各種タイミング信号によって各画素Ｐのトランジスタが制御される。これにより、各画素における信号が垂直信号線２７を通して画素Ｐの列毎にカラム回路１４に読み出される。そして、カラム回路１４で蓄積された信号が、水平駆動回路１５によって選択されて、外部出力回路１７へ順次出力される（図２，図６参照）。
そして、この撮像で得た信号を信号処理部４４がローデータとして信号処理を実施して、デジタル画像を生成する（図１参照）。
（ｆ）反射防止膜３０１，光吸収層４０１について
固体撮像装置１において、反射防止膜３０１と光吸収層４０１とのそれぞれは、図３に示すように、半導体基板１０１の表面（下面）に設けられている。
ここでは、図３に示すように、半導体基板１０１の表面（下面）全体を被覆するように、ゲート絶縁膜１１０が設けられている。そして、このゲート絶縁膜１１０に積層するように反射防止膜３０１が設けられている。反射防止膜３０１は、転送トランジスタ２２のゲート電極２２Ｇを被覆せずに、ゲート電極２２Ｇと同層になるように設けられている。
反射防止膜３０１は、被写体像として入射する入射光Ｈのうち、フォトダイオード２１を透過した光が、ゲート絶縁膜１１０と光吸収層４０１と界面で反射することを防止するように構成されている。
具体的には、反射防止膜３０１は、光学的干渉作用によって反射防止機能が発現されるように、材料および膜厚が、適宜、選択されて形成されている。ここでは、反射防止膜３０１は、絶縁材料であって、屈折率がゲート絶縁膜１１０を形成する材料と、光吸収層４０１を形成する材料との間の材料を用いて形成されている。
光吸収層４０１は、図３に示すように、ゲート絶縁膜１１０と反射防止膜３０１とを介して、半導体基板１０１の表面（下面）に設けられている。光吸収層４０１は、転送トランジスタ２２のゲート電極２２Ｇを被覆せずに、ゲート電極２２Ｇと同層になるように設けられている。
図５に示すように、光吸収層４０１は、半導体基板１０１の表面（下面）において、フォトダイオード２１が設けられた部分を被覆するように設けられている。光吸収層４０１は、半導体基板１０１の表面（下面）において、転送トランジスタ２２などの画素トランジスタＴｒが設けられた部分には、設けられていない。光吸収層４０１は、垂直方向ｙに並ぶ画素Ｐの間において一体で連結するように設けられている。
また、光吸収層４０１は、図５に示すように、同層に設けられた各トランジスタ２２〜２５のゲート電極（図３の２２Ｇなど）との間のギャップの幅Ｄが、０．１μｍ以上になるように形成されている。これにより、各トランジスタ２２〜２５のゲート電極との間で、電気的な悪影響が及ぶことを防止できる。
光吸収層４０１は、被写体像として入射する入射光Ｈのうち、フォトダイオード２１を透過した光を吸収するように構成されている。つまり、光吸収層４０１は、半導体基板１０１の裏面（上面）側から入射した入射光Ｈのうち、フォトダイオード２１で吸収された光以外の光が透過して配線層１１１へ入射する前に、その透過した光を吸収して遮光するように設けられている。
具体的には、光吸収層４０１は、単結晶シリコンからなる半導体基板１０１よりも、光吸収係数が大きな材料を用いて形成されている。たとえば、光吸収層４０１は、アモルファスシリコンを用いて形成されている。なお、図５では、反射防止膜３０１について図示していないが、光吸収層４０１と同様な平面形状で形成されている。
（ｇ）配線層１１１について
固体撮像装置１において、配線層１１１は、図３に示すように、半導体基板１０１の表面（下面）に設けられている。
図３に示すように、配線層１１１は、配線１１１ｈと絶縁層１１１ｚとを含む。配線層１１１は、いわゆる多層配線層であり、絶縁層１１１ｚを構成する層間絶縁膜と配線１１１ｈとが交互に複数回積層されて形成されている。たとえば、配線１１１ｈは、アルミニウムなどの金属材料を用いて形成されている。また、たとえば、絶縁層１１１ｚは、シリコン酸化物などの絶縁材料を用いて形成されている。
配線層１１１は、絶縁層１１１ｚ内において、配線１１１ｈが各素子に電気的に接続するように形成されている。たとえば、配線層１１１は、各配線１１１ｈが画素トランジスタＴｒと電気的に接続されている。各配線１１１ｈは、図４，図５に示すように、コンタクトＣＯＮを介して、転送トランジスタ２２と増幅トランジスタ２３と選択トランジスタ２４とリセットトランジスタ２５とのそれぞれと電気的に接続されている。つまり、配線１１１ｈは、図６で示した、転送線２６，アドレス線２８，垂直信号線２７，リセット線２９などの各配線として機能するように、複数が絶縁層１１１ｚを介して積層して形成されている。
また、各配線１１１ｈは、光吸収層４０１との間のギャップの幅が、０．１μｍ以上になるように形成されている。これにより、各配線１１１ｈと光吸収層４０１との間で、電気的な悪影響が及ぶことを防止できる。
そして、配線層１１１において、半導体基板１０１が位置する側に対して反対側の面には、支持基板ＳＳが設けられている。たとえば、厚みが数百μｍのシリコン半導体からなる基板が、支持基板ＳＳとして設けられている。
（Ｂ）製造方法
上記の固体撮像装置１を製造する製造方法の要部について説明する。
図９，図１０は、実施形態１において、固体撮像装置の製造方法を示す図である。
各図は、図３と同様に、断面を示している。
本実施形態では、各図に示す工程（ａ）〜（ｄ）を順次経て、図３等に示した固体撮像装置１について製造をする。
各工程の詳細について、順次、示す。
（ａ）フォトダイオード２１などの形成
まず、図９（ａ）に示すように、フォトダイオード２１などの部材を形成する。
ここでは、単結晶シリコン半導体からなる半導体基板１０１の表面（図９では上面）から不純物をイオン注入することで、フォトダイオード２１等の各部を形成する。具体的には、半導体基板１０１の内部に、ｐ型半導体領域１０１ｐａ，１０１ｐｂ，１０１ｐｃと、ｎ型半導体領域１０１ｎとを形成する。
（ｂ）転送トランジスタ２２などの形成
つぎに、図９（ｂ）に示すように、転送トランジスタ２２などの部材を形成する。
ここでは、たとえば、熱酸化法によって、半導体基板１０１の表面（上面）の全体にシリコン酸化膜を成膜することで、ゲート絶縁膜１１０を設ける。
そして、ゲート絶縁膜１１０の表面（上面）にゲート電極２２Ｇを形成する。ゲート電極２２Ｇの形成においては、たとえば、下記の条件で、導電性の材料を成膜することで、導電層（図示無し）を設ける。その後、その導電層（図示無し）についてパターン加工することで、ゲート電極２２Ｇを形成する。
・材料：ポリシリコン
・厚み：１００〜３００ｎｍ
・成膜方法：ＣＶＤ法
転送トランジスタ２２以外の他の各トランジスタ２３〜２５についても、この転送トランジスタ２２と同様にして、ゲート電極を形成する。そして、各トランジスタ２２〜２５のソース・ドレインについて形成する。このようにして、画素トランジスタＴｒを半導体基板１０１の表面（下面）に設ける。
（ｃ）反射防止膜３０１，光吸収層４０１の形成
つぎに、図１０（ｃ）に示すように、反射防止膜３０１と光吸収層４０１とを形成する。
ここでは、ゲート絶縁膜１１０の表面（上面）に反射防止膜３０１を形成する。そして、反射防止膜３０１の表面（上面）に光吸収層４０１を形成する。
反射防止膜３０１については、光学的干渉作用によって反射防止機能が発現されるように、材料および膜厚を、適宜、選択して形成する。ここでは、反射防止膜３０１は、絶縁材料であって、屈折率がゲート絶縁膜１１０を形成する材料と、光吸収層４０１を形成する材料との間の材料を用いて形成されている。
たとえば、反射防止膜３０１については、屈折率ｎ０が、下記の関係を満たすものを用いることが好適である。これにより、波長λの入射光を干渉で打ち消すことが可能であるので、好適に、反射防止機能を発現できる。ここで、ｎ１は、反射防止膜３０１の下方に位置する光吸収層４０１の屈折率である。ｎ２は、反射防止膜３０１の下方に位置する半導体基板１０１（Ｓｉ）の屈折率（ｎ２＝４．２）である。
（ｎ２−ｎ０）２／（ｎ２＋ｎ０）２＝（ｎ０−ｎ１）２／（ｎ０＋ｎ１）２
つまり、光吸収層４０１がａ−Ｓｉであって、その屈折率（ｎ１＝１．４〜３．５）が、たとえば、３．０であり、ゲート絶縁膜１１０がシリコン酸化物（ｎ２＝１．４）である場合には、反射防止膜３０１の屈折率ｎ０が約２．０の材料を用いて形成する。
また、反射防止膜３０１について、屈折率がｎ０の材料を用いた場合には、厚みｄが下記の関係を満たすように、反射防止膜３０１を形成することが好適である。
ｄ＝λ／（２×ｎ０）×（ｍ＋１／２）（ｍ＝０，１，２，・・・）
つまり、光吸収層４０１の形成材料の屈折率ｎ１が２．０であって、たとえば、波長λが８００ｎｍの光が反射することを防止するためには、上記の式より、厚みｄが１００ｎｍ（ｍ＝０）などになるように、反射防止膜３０１を形成する。この他に、厚みｄが、３００ｎｍ（ｍ＝１），５００ｎｍ（ｍ＝２）になるように、反射防止膜３０１を形成してもよい。
また、たとえば、下記の条件で材料を成膜後、パターン加工することで、光吸収層４０１を形成する。
・材料：アモルファスシリコン
・厚み：５０〜１０００ｎｍ
・成膜方法：ＣＶＤ法
（ｄ）配線層１１１の形成
つぎに、図１０（ｄ）に示すように、配線層１１１を形成する。
ここでは、光吸収層４０１などの部材が設けられた半導体基板１０１の表面（上面）を被覆するように、配線層１１１を形成する。
（ｅ）その他の部材の形成
そして、図３に示すように、配線層１１１の表面（図３では下面，図９では上面）に支持基板ＳＳを貼り合わせる。この後、半導体基板１０１について薄膜化処理を実施する。たとえば、半導体基板１０１の厚みが２．０〜１０μｍになるように、半導体基板１０１の裏面（上面）について、化学機械研磨（ＣＭＰ）処理を実施する。
なお、ＳＯＩ基板（図示無し）の半導体層にフォトダイオード２１，画素トランジスタＴｒ等の部材を形成し、上記と同様に、配線層１１１，支持基板ＳＳを設けた後に、薄膜化処理を実施しても良い。
そして、図３に示すように、遮光層１２２，カラーフィルタＣＦ，マイクロレンズＭＬについて形成する。
このように各工程を順次実施することで、「裏面照射型」のＣＭＯＳ型イメージセンサを完成させる。なお、転送トランジスタ２２などの画素トランジスタＴｒの形成と、反射防止膜３０１，光吸収層４０１の形成とについては、逆の工程順でも、良い。
（Ｃ）まとめ
以上のように、本実施形態では、入射光Ｈを受光して信号電荷を生成するフォトダイオード２１が、半導体基板１０１に設けられている。このフォトダイオード２１は、入射光Ｈにおいて可視光域の光を受光して信号電荷を生成するように形成されている。また、半導体基板１０１において入射光Ｈが入射する裏面（上面）に対して反対側の表面（下面）の側には、フォトダイオード２１で生成された信号電荷を電気信号として出力する画素トランジスタＴｒが設けられている。そして、画素トランジスタＴｒに接続された配線１１１ｈを含む配線層１１１が、半導体基板１０１の表面において画素トランジスタＴｒを被覆するように設けられている（図３参照）。
この「裏面照射型」の固体撮像装置１では、上方から入射した入射光Ｈが半導体基板１０１を透過する場合がある。そして、この半導体基板１０１を透過した入射光Ｈが、配線層１１１を構成する配線１１１ｈで反射され、再度、半導体基板１０１のフォトダイオード２１へ入射する場合がある。このため、その再入射した光によってフォトダイオード２１で信号電荷が生成される場合があるので、出力する信号にノイズが含まれることになり、撮像画像の画像品質が低下する場合がある。
しかし、本実施形態では、半導体基板１０１の表面（下面）側には、光吸収層４０１が設けられている。ここでは、光吸収層４０１は、半導体基板１０１の表面（下面）においてフォトダイオード２１が設けられた部分と、配線層１１１との間に介在しており、入射光Ｈのうち、フォトダイオード２１を透過した光を吸収するように設けられている（図３参照）。
本実施形態では、光吸収層４０１は、アモルファスシリコンで形成されている。
アモルファスシリコンは、半導体基板１０１を構成する単結晶シリコンよりも光吸収係数が、１桁以上高い。
具体的には、アモルファスシリコンと、単結晶シリコンとの各光吸収係数は、下記の通りである。また、アモルファスシリコンと、単結晶シリコンとの各基礎吸収端は、下記の通りである。
・アモルファスシリコンの光吸収係数
入射光の波長λが８００ｎｍのとき、２００ｃｍ−１
入射光の波長λが６５０ｎｍのとき、８０００ｃｍ−１
入射光の波長λが５４０ｎｍのとき、６００００ｃｍ−１
・単結晶シリコンの光吸収係数
入射光の波長λが８００ｎｍのとき、１３００ｃｍ−１
入射光の波長λが６５０ｎｍのとき、４５００ｃｍ−１
入射光の波長λが５４０ｎｍのとき、１００００ｃｍ−１
・アモルファスシリコンの基礎吸収端：６９０ｎｍ（バンドギャップ１．８ｅＶ）
・単結晶シリコンの基礎吸収端：１１００ｎｍ（バンドギャップ１．１２ｅＶ）
このため、光吸収層４０１が、たとえば、６００ｎｍの膜厚である場合には、配線での反射による赤色光の受光部への反射量を、光吸収層が無い場合に対して、１／１０以下に減衰させることができる。
このように、光吸収層４０１は、半導体基板１０１よりも可視光域の光について多く吸収するように形成されている。よって、光吸収層４０１は、半導体基板１０１を介して配線層１１１へ向かう透過光を、配線層１１１への入射前に吸収する。
したがって、本実施形態では、透過光が配線層１１１の配線１１１ｈで反射されることを防止可能であるので、撮像画像の画像品質を向上できる。
また、本実施形態では、半導体基板１０１の表面（下面）と、光吸収層４０１との間に、反射防止膜３０１が設けられている。このため、半導体基板１０１の表面（下面）と、光吸収層４０１との界面で、半導体基板１０１を透過した入射光Ｈが反射することを抑制できる。よって、光吸収層４０１での光吸収が、高効率で実施されるので、さらに、撮像画像の画像品質を向上できる。
（Ｄ）変形例
（Ｄ−１）変形例１−１
上記の実施形態では、光吸収層４０１に関して、ノンドープなアモルファスシリコンを用いて形成する場合について説明したが、これに限定されない。他の材料を用いて、光吸収層４０１を形成しても良い。
純粋なアモルファスシリコンの場合、バンドギャップは、１．４〜１．８ｅＶ程度である。バンドギャップが、１．８ｅＶのとき、基礎吸収端は、約６９０ｎｍである。このため、光吸収層４０１がアモルファスシリコンの場合には、赤外領域の光のように長波長な光の吸収が大きくない。そして、単結晶シリコンでは、短波長の光は、その入射した表面の近傍で吸収されるが、長波長の光は、深い部分まで到達する。よって、単結晶シリコンからなる半導体基板１０１を透過した長波長な光が、配線層１１１へ入射し、配線１１１ｈで反射されることによって、撮像画像の画像品質が低下する場合がある。
しかし、たとえば、アモルファスシリコンにＧｅなどをドープしたものを用いて、光吸収層４０１を形成することで、単結晶シリコンのバンドギャップ（１．１ｅＶ）に近づき、基礎吸収端を、より長波長にすることができる。
この場合には、たとえば、下記の条件になるように、光吸収層４０１を形成することが好適である。
（Ｇｅをドープする場合）
・アモルファスシリコン中のＧｅ濃度：たとえば、１０〜３０ａｔ．％
（このときの基礎吸収端は、バンドギャップ１．４ｅＶのとき、８９０ｎｍ、光吸収係数は、波長が８００ｎｍのときが、１００００ｃｍ−１，波長が、６５０ｎｍのときは、６００００ｃｍ−１）
この他に、微結晶シリコンを用いて、光吸収層４０１を形成しても、上記と同様に、基礎吸収端を、より長波長にすることができる。
この場合には、たとえば、下記の条件になるように、光吸収層４０１を形成することが好適である。
（微結晶シリコンを用いる場合）
・結晶粒径：４〜１００ｎｍ
・厚み：５０〜１０００ｎｍ
・微結晶シリコンの光吸収係数
入射光の波長λが８００ｎｍのとき、１３００ｃｍ−１
入射光の波長λが６５０ｎｍのとき、６０００ｃｍ−１
入射光の波長λが５４０ｎｍのとき、２００００ｃｍ−１
・微結晶シリコンの基礎吸収端：１１００ｎｍ（バンドギャップ１．１２ｅＶ）
したがって、本変形例では、さらに撮像画像の画像品質を向上可能である。なお、本変形例で挙げた材料は、半導体素子製造設備で容易に作成可能であるので、設備投資や製造コストへの影響が小さい。
（Ｄ−２）変形例１−２
図１１は、実施形態１の変形例において、固体撮像装置の要部を示す図である。
図１１は、図５と同様に、固体撮像装置において、図３に示す半導体基板１０１の表面（下面）側を示す図である。
図１１に示すように、光吸収層４０１にコンタクト４０１Ｃを設けても良い。つまり、光吸収層４０１と配線層１１１の配線１１１ｈ（図３参照）との間を、コンタクト４０１Ｃで電気的に接続するように構成しても良い。
この場合には、光吸収層４０１について、導電性を有するように、たとえば、微結晶シリコンにＢをドープして形成することが好適である。
そして、半導体基板１０１の表面（下面）において暗電流が発生することを抑制するように、その接続した配線１１１ｈを介して、光吸収層４０１に電圧を印加する。
本変形例では、たとえば、−２．７〜−１．０Ｖの負電圧を印加する。ここでは、信号電荷の蓄積動作、読出し動作、リセット動作の全動作（図８のｔ１〜ｔ５）に渡って、負電荷を印加する。これにより、ホールが、半導体基板１０１の表面（下面）付近に蓄積される。このため、半導体基板１０１の表面（下面）において、界面のダングリングボンドに起因して暗電流が発生することを抑制できる。
なお、信号電荷の読出し動作（図８のｔ４〜ｔ５）の際には、光吸収層４０１に正電圧を一時的に印加しても良い。この場合には、読出し時に転送トランジスタ２２のゲートへ印加する正電圧（たとえば、＋３．３Ｖまたは＋２．７Ｖ）よりも低い値の正電圧（たとえば、＋１．０Ｖ）を印加する。これにより、蓄積された信号電荷が、光吸収層４０１によって、半導体基板１０１の表面（下面）側へ近づくので、信号電荷の読出しを効率的に実施できる（たとえば、特許文献３参照）。
したがって、本変形例では、さらに撮像画像の画像品質を向上可能である。
＜２．実施形態２＞
（Ａ）装置構成
図１２，図１３は、実施形態２において、固体撮像装置の要部を示す図である。
図１２は、図３と同様に、断面を示す図である。そして、図１３は、図５と同様に、固体撮像装置において、図１２に示す半導体基板１０１の表面（下面）側を示す図である。
図１２では、図１３に示すＸ１−Ｘ２部分の断面を模式的に示している。図１３では、半導体基板１０１の下面において、支持基板ＳＳと配線層１１１とを除いた場合を示している。なお、各図においては、図示の都合で、各部の形状（幅など）を各図の間で適宜変更している。
図１２，図１３に示すように、本実施形態においては、反射防止膜３０１ｂと、光吸収層４０１ｂとが、実施形態１と異なる。これらの点、および、これらに関連する点を除き、本実施形態は、実施形態１と同様である。このため、重複する部分については、適宜、記載を省略する。
反射防止膜３０１ｂは、図１２に示すように、ゲート絶縁膜１１０を介して、半導体基板１０１の表面（下面）に設けられている。
しかし、本実施形態では、反射防止膜３０１ｂは、図１２に示すように、実施形態１の場合（図３などを参照）と異なり、転送トランジスタ２２のゲート電極２２Ｇを被覆するように設けられている。そして、反射防止膜３０１ｂは、転送トランジスタ２２のゲート電極２２Ｇが設けられた半導体基板１０１の表面（下面）を平坦化するように、設けられている。
つまり、反射防止膜３０１ｂは、図１２に示すように、ゲート電極２２Ｇよりも厚みが厚くなるように形成されている。たとえば、上記した式に基づいて、光吸収層４０１の厚みｄが、３００ｎｍ（ｍ＝１），５００ｎｍ（ｍ＝２）になるように、反射防止膜３０１を形成する。
光吸収層４０１ｂは、図１２に示すように、ゲート絶縁膜１１０と反射防止膜３０１ｂとを介して、半導体基板１０１の表面（下面）に設けられている。
しかし、本実施形態では、光吸収層４０１ｂは、図１２に示すように、さらに、反射防止膜３０１ｂの表面（下面）において、転送トランジスタ２２のゲート電極２２Ｇを被覆するように設けられている。つまり、光吸収層４０１ｂは、ゲート電極２２Ｇと同層に設けられていない。
図１３に示すように、光吸収層４０１ｂは、半導体基板１０１の表面（下面）の全体において、コンタクトＣＯＮが設けられた部分以外の部分を被覆するように設けられている。つまり、光吸収層４０１ｂは、半導体基板１０１の表面（下面）を被覆しており、コンタクトＣＯＮが設けられた部分に開口が設けられている。光吸収層４０１は、水平方向ｘおよび垂直方向ｙに並ぶ画素Ｐの間において一体で連結するように設けられている。
（Ｂ）まとめ
以上のように、本実施形態では、実施形態１の場合と同様に、半導体基板１０１の表面（下面）側には、光吸収層４０１が設けられている。よって、半導体基板１０１を介して配線層１１１へ向かう透過光を、光吸収層４０１が配線層１１１への入射前に吸収する。
したがって、本実施形態では、透過光が配線層１１１の配線１１１ｈで反射されることを防止可能であるので、撮像画像の画像品質を向上できる。
なお、実施形態１において示した各変形例を、本実施形態に適用しても好適である。
＜３．その他＞
本技術の実施に際しては、上記した実施形態に限定されるものではなく、種々の変形例を採用することができる。
上記の実施形態においては、カメラに本技術を適用する場合について説明したが、これに限定されない。スキャナーやコピー機などのように、固体撮像装置を備える他の電子機器に、本技術を適用しても良い。
上記の実施形態では、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとの４種を、画素トランジスタとして設ける場合について説明したが、これに限定されない。たとえば、転送トランジスタと増幅トランジスタとリセットトランジスタとの３種を、画素トランジスタとして設ける場合に適用しても良い。
上記の実施形態では、１つのフォトダイオードに対して、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとのそれぞれを１つずつ設ける場合について説明したが、これに限定されない。たとえば、複数のフォトダイオードに対して、増幅トランジスタと選択トランジスタとリセットトランジスタのそれぞれを１つずつ設ける場合に適用しても良い。
また、ＣＭＯＳ型イメージセンサの他に、ＣＣＤ型イメージセンサに本技術を適用しても良い。
また、上記の実施形態では、反射防止膜３０１，３０１ｂを設ける場合について説明したが、これに限定されない。反射防止膜３０１，３０１ｂについては、設けなくても良い。
その他、上記の各実施形態を、適宜、組み合わせても良い。
つまり、本技術は、下記のような構成も取ることができる。
（１）
半導体基板の内部に設けられており、前記半導体基板の一方の面から入射した入射光を受光する光電変換部と、
前記半導体基板の他方の面に設けられている配線層と
を有し、
前記半導体基板の他方の面と前記配線層との間には、前記入射光において前記光電変換部を透過した透過光を吸収する光吸収層が設けられている、
固体撮像装置。
（２）
前記半導体基板の他方の面と前記配線層との間に、反射防止層が設けられている、
上記（１）に記載の固体撮像装置。
（３）
前記光吸収層は、前記半導体基板より光吸収係数が大きい材料で形成されている、
上記（１）または（２）に記載の固体撮像装置。
（４）
前記半導体基板は、単結晶シリコンによって形成されており、
前記光吸収層は、アモルファスシリコンによって形成されている、
上記（１）または（２）に記載の固体撮像装置。
（５）
前記半導体基板は、単結晶シリコンによって形成されており、
前記光吸収層は、ゲルマニウムがドープされたアモルファスシリコンによって形成されている、
上記（１）または（２）に記載の固体撮像装置。
（６）
前記半導体基板は、単結晶シリコンによって形成されており、
前記光吸収層は、微結晶シリコンによって形成されている、
上記（１）または（２）に記載の固体撮像装置。
（７）
前記光吸収層は、前記半導体基板の他方の面において暗電流の発生を抑制するように、電圧が印加される、
上記（１）または（２）に記載の固体撮像装置。
前記半導体基板の他方の面に設けられており、前記光電変換部にて生成された信号電荷を電気信号として出力する画素トランジスタ
を有し、
前記配線層は、前記半導体基板の他方の面に前記画素トラジスタを介して設けられている、
上記（１）から（６）のいずれかに記載の固体撮像装置。
（８）
半導体基板の一方の面から入射した入射光を受光する光電変換部を、前記半導体基板の内部に設ける工程と、
前記入射光において前記光電変換部を透過した透過光を吸収する光吸収層を、前記半導体基板の他方の面に設ける工程と、
前記光吸収層が設けられた前記半導体基板の他方の面を覆うように、配線層を設ける工程と
を有する、
固体撮像装置の製造方法。
（９）
半導体基板の内部に設けられており、前記半導体基板の一方の面から入射した入射光を受光する光電変換部と、
前記半導体基板の他方の面に設けられている配線層と
を有し、
前記半導体基板の他方の面と前記配線層との間には、前記入射光において前記光電変換部を透過した透過光を吸収する光吸収層が設けられている、
電子機器。
なお、上記の実施形態において、フォトダイオード２１は、光電変換部の一例である。また、上記の実施形態において、カメラ４０は、電子機器の一例である。
１：固体撮像装置、１３：垂直駆動回路、１４：カラム回路、１５：水平駆動回路、１７：外部出力回路、１７ａ：ＡＧＣ回路、１７ｂ：ＡＤＣ回路、１８：タイミングジェネレータ、１９：シャッター駆動回路、２１：フォトダイオード、２２：転送トランジスタ、２３：増幅トランジスタ、２４：選択トランジスタ、２５：リセットトランジスタ、２６：転送線、２７：垂直信号線、２８：アドレス線、２９：リセット線、４０：カメラ、４２：光学系、４３：制御部、４４：信号処理部、１０１：半導体基板、１０１ｎ：ｎ型半導体領域、１０１ｐａ：ｐ型半導体領域、１０１ｐｂ：ｐ型半導体領域、１０１ｐｃ：ｐ型半導体領域、１１０：ゲート絶縁膜、１１１：配線層、１１１ｈ：配線、１１１ｚ：絶縁層、１２１：絶縁層、１２２：遮光層、１２３：平坦化膜、３０１：反射防止膜、３０１ｂ：反射防止膜、３１３：遮光層、４０１：光吸収層、４０１Ｃ：コンタクト、４０１ｂ：光吸収層、ＣＦ：カラーフィルタ、ＣＦＢ：青色フィルタ層、ＣＦＧ：緑色フィルタ層、ＣＦＲ：赤色フィルタ層、ＦＤ：フローティング・ディフュージョン、ＪＳ：受光面、ＭＬ：マイクロレンズ、Ｐ：画素、ＰＡ：画素領域、ＰＢ：画素分離部、ＰＳ：撮像面、ＳＡ：周辺領域、ＳＳ：支持基板、Ｔｒ：画素トランジスタ。

Claims (10)

  1. 入射光の進行方向に沿って、
    入射光に応じて電気信号に変換する光電変換部が形成されている半導体基板と、
    絶縁膜と、
    反射防止膜と、
    光吸収層と、
    配線層と
    が、この順に従って形成されており、
    前記絶縁膜と前記光吸収層との間に形成されている前記反射防止膜は、前記光電変換部を透過した光が前記絶縁膜と前記光吸収膜との界面で反射することを防止するため、光学的干渉作用によって反射防止機能が発揮される材料および膜厚で形成されており、
    前記光吸収層は、前記光電変換部を透過した光を吸収するように、前記半導体基板より光吸収係数が大きい材料で形成されている、
    固体撮像装置。
  2. 前記絶縁膜、前記反射防止膜および前記光吸収層は、平面において、前記光電変換が形成された領域を覆うように、形成されている、
    請求項１に記載の固体撮像装置。
  3. 前記絶縁膜は、当該固体撮像装置のトランジスタの絶縁膜である、
    請求項１または２に記載の固体撮像装置。
  4. 前記半導体基板は、単結晶シリコンによって形成されており、
    前記光吸収層は、アモルファスシリコンによって形成されている、
    請求項１〜３のいずれかに記載の固体撮像装置。
  5. 前記半導体基板は、単結晶シリコンによって形成されており、
    前記光吸収層は、ゲルマニウムがドープされたアモルファスシリコンによって形成されている、
    請求項１〜３のいずれかに記載の固体撮像装置。
  6. 前記半導体基板は、単結晶シリコンによって形成されており、
    前記光吸収層は、微結晶シリコンによって形成されている、
    請求項１〜３のいずれかに記載の固体撮像装置。
  7. 前記光吸収層と前記配線層とをコンタクトホールを介して接続し、
    前記配線層から前記光吸収層に、前記半導体基板の他方の面において暗電流の発生を抑制するように、電圧が印加される、
    請求項２に記載の固体撮像装置。
  8. 前記半導体基板の他方の面に設けられており、前記光電変換部にて生成された信号電荷を電気信号として出力する画素トランジスタを有し、
    前記配線層は、前記半導体基板の他方の面に前記画素トラジスタを介して設けられている、
    請求項１〜７のいずれかに記載の固体撮像装置。
  9. 入射光の進行方向に沿って、入射光に応じて電気信号に変換する光電変換部を形成した半導体基板と、絶縁膜と、反射防止膜と、光吸収層と、配線層とを、この順で形成する固体撮像装置の製造方法であって、
    前記絶縁膜と前記光吸収層との間に形成されている前記反射防止膜は、前記光電変換部を透過した光が前記絶縁膜と前記光吸収膜との界面で反射することを防止するため、光学的干渉作用によって反射防止機能が発揮される材料および膜厚で形成されており、
    前記光吸収層は、前記光電変換部を透過した光を吸収するように、前記半導体基板より光吸収係数が大きい材料で形成されている、
    固体撮像装置の製造方法。
  10. 請求項１〜８のいずれかに記載の固体撮像装置を有する、電子機器。
JP2011067076A 2011-03-25 2011-03-25 固体撮像装置、および、その製造方法、電子機器 Expired - Fee Related JP5810575B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011067076A JP5810575B2 (ja) 2011-03-25 2011-03-25 固体撮像装置、および、その製造方法、電子機器
TW101107030A TWI569432B (zh) 2011-03-25 2012-03-02 固態成像器件及其製造方法及電子裝置
US13/410,911 US8614494B2 (en) 2011-03-25 2012-03-02 Solid-state imaging device, manufacturing method of the same and electronic apparatus
KR1020120025918A KR101944115B1 (ko) 2011-03-25 2012-03-14 고체 촬상 장치, 및, 그 제조 방법, 전자 기기
CN201210069824.5A CN102693990B (zh) 2011-03-25 2012-03-16 固态成像设备、其制造方法以及电子装置
US14/062,288 US20140048852A1 (en) 2011-03-25 2013-10-24 Solid-state imaging device, manufacturing method of the same and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011067076A JP5810575B2 (ja) 2011-03-25 2011-03-25 固体撮像装置、および、その製造方法、電子機器

Publications (2)

Publication Number Publication Date
JP2012204562A JP2012204562A (ja) 2012-10-22
JP5810575B2 true JP5810575B2 (ja) 2015-11-11

Family

ID=46859345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011067076A Expired - Fee Related JP5810575B2 (ja) 2011-03-25 2011-03-25 固体撮像装置、および、その製造方法、電子機器

Country Status (5)

Country Link
US (2) US8614494B2 (ja)
JP (1) JP5810575B2 (ja)
KR (1) KR101944115B1 (ja)
CN (1) CN102693990B (ja)
TW (1) TWI569432B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6004615B2 (ja) * 2011-08-05 2016-10-12 東芝情報システム株式会社 裏面照射型固体撮像素子
KR102023623B1 (ko) * 2012-07-03 2019-09-23 삼성전자 주식회사 반도체 소자 형성 방법
JP2014086551A (ja) 2012-10-23 2014-05-12 Canon Inc 撮像装置及びカメラ
JP6055270B2 (ja) * 2012-10-26 2016-12-27 キヤノン株式会社 固体撮像装置、その製造方法、およびカメラ
CN103367381B (zh) * 2013-07-15 2016-12-28 格科微电子（上海）有限公司 背照式图像传感器及其制作方法
JP2015088693A (ja) * 2013-11-01 2015-05-07 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
KR102380829B1 (ko) * 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
JP2016096163A (ja) * 2014-11-12 2016-05-26 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
KR102433534B1 (ko) * 2017-09-15 2022-08-19 에스케이하이닉스 주식회사 옵티컬 블랙 픽셀 어레이 구비한 이미지 센서 및 그 제조방법
US10510910B2 (en) 2017-11-13 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with an absorption enhancement semiconductor layer
CN108288626B (zh) * 2018-01-30 2019-07-02 德淮半导体有限公司 图像传感器及形成图像传感器的方法
JP2020027903A (ja) * 2018-08-15 2020-02-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
WO2020075031A1 (ja) * 2018-10-11 2020-04-16 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP2020068289A (ja) * 2018-10-24 2020-04-30 キヤノン株式会社 光電変換装置、撮像システム、移動体、および積層用の半導体チップ
WO2021215299A1 (ja) * 2020-04-21 2021-10-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
WO2023095893A1 (ja) * 2021-11-26 2023-06-01 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128174A (ja) * 1985-11-28 1987-06-10 Mitsubishi Electric Corp 電荷転送装置
JP2519412B2 (ja) * 1985-12-13 1996-07-31 工業技術院長 光学像情報対電気信号変換装置
US7335958B2 (en) * 2003-06-25 2008-02-26 Micron Technology, Inc. Tailoring gate work-function in image sensors
US7253392B2 (en) * 2003-09-08 2007-08-07 Micron Technology, Inc. Image sensor with photo diode gate
US6900507B1 (en) * 2004-01-07 2005-05-31 Micron Technology, Inc. Apparatus with silicide on conductive structures
JP4867152B2 (ja) * 2004-10-20 2012-02-01 ソニー株式会社 固体撮像素子
TWI260093B (en) * 2005-01-25 2006-08-11 Au Optronics Corp Thin film transistor with microlens structure, forming method thereof and TFT display panel comprising thereof
JP2007048893A (ja) * 2005-08-09 2007-02-22 Fujifilm Corp 固体撮像素子およびその製造方法
US20070045642A1 (en) * 2005-08-25 2007-03-01 Micron Technology, Inc. Solid-state imager and formation method using anti-reflective film for optical crosstalk reduction
JP5320659B2 (ja) * 2005-12-05 2013-10-23 ソニー株式会社 固体撮像装置
CN101079967B (zh) * 2006-02-24 2013-07-10 索尼株式会社 固态成像装置及其制造方法、以及摄像机
JP4992446B2 (ja) * 2006-02-24 2012-08-08 ソニー株式会社 固体撮像装置及びその製造方法、並びにカメラ
TWI306307B (en) * 2006-09-28 2009-02-11 Powerchip Semiconductor Corp Image sensor structure and method of fabricating the same
CN101197289A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 包含光吸收层的器件及其制造方法
JP4525671B2 (ja) * 2006-12-08 2010-08-18 ソニー株式会社 固体撮像装置
JP2009229502A (ja) * 2008-03-19 2009-10-08 Sony Corp 表示装置、および、その製造方法
FR2935839B1 (fr) * 2008-09-05 2011-08-05 Commissariat Energie Atomique Capteur d'images cmos a reflexion lumineuse
JP5521312B2 (ja) * 2008-10-31 2014-06-11 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
JP4798232B2 (ja) 2009-02-10 2011-10-19 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP4802286B2 (ja) * 2009-08-28 2011-10-26 富士フイルム株式会社 光電変換素子及び撮像素子
JP5118715B2 (ja) * 2010-03-11 2013-01-16 株式会社東芝 固体撮像装置
CN110896085B (zh) * 2011-03-10 2023-09-26 西奥尼克斯公司 三维传感器、系统和相关的方法

Also Published As

Publication number Publication date
US20140048852A1 (en) 2014-02-20
CN102693990A (zh) 2012-09-26
US20120241895A1 (en) 2012-09-27
KR101944115B1 (ko) 2019-01-30
TW201244071A (en) 2012-11-01
CN102693990B (zh) 2016-06-08
JP2012204562A (ja) 2012-10-22
TWI569432B (zh) 2017-02-01
US8614494B2 (en) 2013-12-24
KR20120109310A (ko) 2012-10-08

Similar Documents

Publication Publication Date Title
JP5810575B2 (ja) 固体撮像装置、および、その製造方法、電子機器
JP6987950B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP5708025B2 (ja) 固体撮像装置、および、その製造方法、電子機器
JP4826111B2 (ja) 固体撮像素子および固体撮像素子の製造方法および画像撮影装置
JP2012169530A (ja) 固体撮像装置、および、その製造方法、電子機器
JP2008172580A (ja) 固体撮像素子及び固体撮像装置
JP2009259934A (ja) 固体撮像素子
JP2015082510A (ja) 固体撮像素子および製造方法、並びに電子機器
JP5287923B2 (ja) 固体撮像素子および固体撮像素子の製造方法及び画像撮影装置
JP2009088261A (ja) 裏面照射型固体撮像素子及びその製造方法
JP2016152265A (ja) 固体撮像素子
JP5735318B2 (ja) 固体撮像素子および電子情報機器
JP6663887B2 (ja) 固体撮像装置、および、その製造方法、電子機器
JP5282797B2 (ja) 固体撮像素子および固体撮像素子の製造方法及び画像撮影装置
JP6176313B2 (ja) 固体撮像装置、および、その製造方法、電子機器
JP2011040774A (ja) 固体撮像素子、カメラモジュール及び電子機器モジュール
JP2011238636A (ja) 固体撮像素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150831

R151 Written notification of patent or utility model registration

Ref document number: 5810575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees